JP4425015B2 - スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 - Google Patents

Description

本発明は、コンピュータ装置や携帯電話等の種々の電子機器に用いられるスイッチングレギュレータ回路に係わり、特に、スロープ補償回路を用いてピーク電流制御型ＰＷＭ（Pulse Width Modulation、パルス幅変調）コンバータにおいての安定動作を効率的に得るのに好適な技術に関するものである。

コンピュータ装置や携帯電話等の種々の電子機器には安定した電源を供給するためのスイッチングレギュレータが用いられる。一般にピーク電流制御型のスイッチングレギュレータでは、Ｄｕｔｙが５０％をこえると定常状態からの電流ばらつきにより発振現象を起こすことが知られている。そこで安定化鋸波を重畳し安定動作させるスロープ補償回路が必要になってくる。

図３にピーク電流制御型スイッチングレギュレータのブロック図を示す。このピーク電流制御型スイッチングレギュレータの回路動作は次のようなものである。出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｆｂと基準電圧５との差を増幅するアンプ回路３の出力電圧による電圧検出電圧と、加算器２において、電流センサ付きパワースイッチで検出されるピーク電流検出信号にスロープ補償回路１からのスロープ補償信号を加算した電流検出電圧とをコンパレータ４で比較し、このコンパレータ４の比較結果出力信号と発振回路７からの出力信号とに基づく制御回路６の制御によって電流センサ付きパワースイッチ８のオン・オフ期間の比率を可変して出力電圧を安定化させる。

図１７において、降圧型スイッチングレギュレータにおける、スロープ補償のための鋸波波形とスイッチングレギュレータのコイル電流波形との関係を示す。ここで適当なスロープ信号ｍａの例として、出力電圧ＶｏｕｔとコイルＣｏｉｌのインダクタンスＬによって与えられる「−Ｖｏｕｔ／２Ｌ」の値とすることが知られている（Texas instruments application note U−１１１）。

しかし、適当なスロープの値は出力電圧Ｖｏｕｔによって異なるため、設定電圧によりスロープを最適化する必要があった。つまり図１７に示すような線形であるスロープ信号の波形では、出力電圧Ｖｏｕｔが変化した際に安定な動作を補償することができない。

このような問題に対処する従来技術として例えば特許文献１に記載の技術がある。この技術では、非線形のスロープ波形を生成する回路が提案されている。しかしながら、この技術では、スロープ補償信号を複合化論理、デジタル−アナログコンバータおよび合成器を用いて生成しているため、回路規模として大きくなってしまう。

特開２０００−２０１４７４号公報

解決しようとする問題点は、従来の技術では、小さな回路規模で、非線形のスロープ波形を生成することができない点である。

本発明の目的は、簡単な回路構成で非線形なスロープを生成することができ、かつ、スロープの足しこみを任意の位置（例えばＤｕｔｙ５０％以上）で設定でき、また、線形なスロープとの混在も可能であり、さらに、プロセスばらつきによるスロープの変化および温度変化によるスロープの変化を防ぐことも可能とすることである。

上記目的を達成するため、本発明では、ピーク電流制御型ＰＷＭスイッチングレギュレータにおいて安定動作を得るために、トランジスタの飽和領域の特性を利用して非線形のスロープ電圧を生成する構成とする。例えば、スロープ電圧を生成する容量に接続するトランジスタのゲート電圧を、定電流と容量を用いて線形に変化させることで、非線形のスロープ電圧を生成する。また、例えば定電流インバータと容量によって発生させた遅延時間後にスロープを発生させる構成とする。さらに、線形なスロープ電圧と非線形のスロープ電圧を組み合わせて出力し、例えば、ある遅延時間まで線形に、遅延時間後に非線形とする構成とする。すなわち、遅延時間までゲート電圧を一定に、遅延時間後に線形に変化させる構成とする。あるいは、遅延時間までゲート電圧を線形に変化させ、遅延時間後に一定とすることで、ある遅延時間まで非線形に、遅延時間後に線形とする構成とする。

本発明によれば、簡単な回路構成で非線形なスロープを生成することができ且つある遅延時間を作成することで非線形スロープの足しこみを任意の位置（例えばＤｕｔｙ５０％以上）で設定できると共に線形なスロープとの混在も可能であり、さらにプロセスばらつきによるスロープの変化および温度変化によるスロープの変化を防ぐことができ、ピーク電流制御型ＰＷＭコンバータにおいて安定動作を得ることが可能である。

以下、図を用いて本発明を実施するための最良の形態例を説明する。

図１は、本発明に係わるスロープ補償回路の第１の構成例を示すブロック図であり、図２は、図１におけるスロープ補償回路の詳細構成例を示す回路図、図３は、本発明に係わるスロープ補償回路を具備したピーク電流制御型スイッチングレギュレータの構成例を示すブロック図、図４は、図１におけるスロープ補償回路の温度特性計算結果を示す説明図、図５は、図１におけるスロープ補償回路を設けたピーク電流制御型スイッチングレギュレータの制御動作例を示す説明図である。

図３に示す電流制御型スイッチングレギュレータは降圧型であり、アンプ回路３において、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｆｂと基準電圧５との差を増幅する。

また、加算器２において、電流センサ付きパワースイッチで検出されるピーク電流検出信号にスロープ補償回路１からのスロープ補償信号を加算し、この加算した電流検出電圧と、アンプ回路３の出力電圧による電圧検出電圧とをコンパレータ４で比較する。

そして、このコンパレータ４の比較結果出力信号と発振回路７からの出力信号とに基づく制御回路６の制御によって電流センサ付きパワースイッチ８のオン・オフ期間の比率を可変して出力電圧を安定化させる。

本例では、スロープ補償回路１は、図１および図２に示す構成からなり、非線形スロープ電圧を生成する。このような非線形スロープ電圧を生成するために、図１および図２に示すスロープ補償回路１は、可変電流回路付きスロープ発生回路１ａと、可変電流制御回路１ｂ、および、初期可変電流設定回路１ｃを有する。これらの回路をパワースイッチ制御信号１ｄによって制御する。

図２に詳細を示すように、これらの可変電流回路付きスロープ発生回路１ａと、可変電流制御回路１ｂ、および、初期可変電流設定回路１ｃの各回路は、カレントミラーとして用いられるトランジスタＭ１，Ｍ３のゲート電圧を線形に変動させることにより、電流値を２次的に変化させ、それに対応するスロープ電圧（非線形スロープ電圧）を作成する。

以下、個々の動作について説明を行う。まず、初期可変電流設定回路１ｃにおいて予め設定される定電流値Ｉ１により飽和結線されたトランジスタＭ１の初期ゲート電圧ＶＧＳ０を決定する。ここでトランジスタＭ１に流れる電流Ｉ１は、「Ｉ１＝Ｋｎ／２*（ＶＧＳ０−Ｖｔｈｎ）＾２」によって決まる。この式において、「Ｋｎ」はＮＭＯＳの導電係数、「Ｖｔｈｎ」は閾値電圧を示している。

トランジスタＭ１とトランジスタＭ３はカレントミラー回路であるため、初期可変電流回路設定回路１ｃからの可変電流回路付きスロープ発生回路１ａへの初期可変電流設定値は「ＶＧＳ０」によって決まる。

次に、可変電流制御回路１ｂでは、スイッチ用のトランジスタＭ４がオフした後、初期に設定されたゲート電圧ＶＧＳ０と定電流Ｉ２とコンデンサＣ１とによって決まる定数により、トランジスタＭ３に印加される電圧ＶＧＳは「ＶＧＳ＝ＶＧＳ０＋Ｉ２／Ｃ１×t」と与えられる。ここで「ｔ」はＤｕｔｙのＯＮ（オン）時間Ｔｏｎに対応する。

可変電流回路付きスロープ発生回路１ａにおいて、発生されるスロープは決定され、その時の可変電流値Ｉ３は、トランジスタＭ１，Ｍ３のＫｎとＶｔｈｎとが等しいとすると、「Ｉ３＝Ｋｎ／２×（ＶＧＳ−Ｖｔｈｎ）＾２＝Ｋｎ／２×（ＶＧＳ０＋Ｉ２／Ｃ１×t−Ｖｔｈｎ）＾２＝Ｋｎ／２×（√（２Ｉ１／Ｋｎ）＋Ｉ２／Ｃ１×ｔ）＾２」式１と表わされる。

この式１においては閾値電圧「Ｖｔｈ」の項がなく、閾値電圧Ｖｔｈに可変電流値が依存しないことが分かる。これにより、プロセスばらつきに対し安定であり、且つ、Ｄｕｔｙ（オン時間）とともに２次的（非線形）に変化する電流を供給できる。

一般的に降圧型のスイッチングレギュレータでは、連続モード時ＯＮデューティは「Ｖｏｕｔ／Ｖｉｎ」で与えられる。また、入力電圧Ｖｉｎが一定だとすると、安定化を得るためのスロープ波形も出力電圧Ｖｏｕｔに比例して増やす必要がある。

つまり出力電圧Ｖｏｕｔが増えることによるスロープの傾きの増加は、ＯＮ時間の増加と比例の関係にあり、波形としては２次の変化をすることでこのスロープの変化を満たすことができ、２次的に変化するスロープ電流は、出力電圧Ｖｏｕｔが変化したときでさえ安定化を得るために有効である。

また、式１より、トランジスタにより決まるＫｎの温度特性と定電流Ｉ１，Ｉ２の温度特性，並びに周波数変化によるオン時間ｔの変化を考慮して適当なサイズを選ぶことにより，温度変化のない可変電流源を作成することが可能である。

最適化されたトランジスタを選んだときの例として図４に計算結果を示す。ここでトランジスタＭ１，Ｍ３を「Ｉ１＝Ｉ２」を満たすようなカレントミラー構成にし、「Ｉ３」は９０％でのＤｕｔｙにおける電流値とする。これを見て明らかなように温度特性の良好なスロープ電流源を作成することが可能である。

本構成の動作状態を図５に示す。本例のスロープ補償回路では、制御電流に安定化スロープ信号を加算することで設定電圧が上昇し、Ｄｕｔｙが広くなったときでさえスロープの傾きを調整することができていることが分かる。これは先に述べた安定性の確保において重要である。またパワースイッチ制御信号（１ｄ）は、Ｌｏｗ（ロー）出力時にパワースイッチをＯＮするものである。

図６は、本発明に係わるスロープ補償回路の第２の構成例を示すブロック図であり、図７は、図６におけるスロープ補償回路の詳細構成例を示す回路図である。

本図６および図７に示すスロープ補償回路６１は、図１および図２で示したスロープ補償回路１に、遅延回路６１ｅを設けた構成となっている。このような構成により、本例のスロープ補償回路６１では、初期可変電流設定回路６１ｃの信号出力後、遅延回路６１ｅからの遅延信号を可変電流回路付きスロープ発生回路６１ａと可変電流制御回路６１ｂのそれぞれに入力することで、電流加算を開始する時間を任意に決定することができる。つまり任意のＤｕｔｙからスロープを加算することが遅延時間を適当な値にすることで実現することができる。

図７に示すように、この遅延回路６１ｅは、定電流付きインバータの電流値Ｉ４と容量Ｃ３の値と可変電流制御回路６１ｂにおけるトランジスタＭ２の閾値によって遅延時間が決定され、トランジスタＭ２が遅延時間後にＯＮすることで、可変電流回路付きスロープ発生回路６１ａにおけるトランジスタＭ３のゲート電圧が線形に変化し始める。ここでトランジスタＭ３に接続されているインバータの閾値とトランジスタＭ２の閾値とを同程度に調整することで、結果として遅延時間後に非線形のスロープを発生させることができる。

図８は、本発明に係わるスロープ補償回路の第３の構成例を示すブロック図であり、図９は、図８におけるスロープ補償回路の詳細構成例を示す回路図である。

本図８および図９に示すスロープ補償回路８１は、図６および図７に示すスロープ補償回路６１と同様、図１および図２で示したスロープ補償回路１に、遅延回路８１ｅを設け、この遅延回路８１ｅからの信号を可変電流制御回路８１ｂのみに入力する構成をとっている。

図９に示す構成により、本例のスロープ補償回路８１は、遅延回路８１ｅで生成する遅延時間までは、初期化変電流設定回路８１ｃにおけるトランジスタＭ１によって与えられたゲート信号で、可変電流回路付きスロープ発生回路８１ａにおけるトランジスタＭ３の電流値は決まり、一定の電流で可変電流回路付きスロープ発生回路８１ａにおける容量Ｃ２を放電することで線形なスロープを作り出す。

そして、遅延回路８１ｅで決まる遅延時間後、可変電流制御回路８１ｂにおけるトランジスタＭ２がＯＮし、可変電流制御回路８１ｂが動作することにより、可変電流回路付きスロープ発生回路８１ａにおけるトランジスタＭ３のゲート電圧を線形に変化させることで電流Ｉ３が変化し非線形なスロープを作りだすことができる。

図１０は、本発明に係わるスロープ補償回路の第４の構成例を示すブロック図であり、図１１は、図１０におけるスロープ補償回路の詳細構成例を示す回路図である。

本図１０および図１１に示すスロープ補償回路１０１は、図１および図２で示したスロープ補償回路１に、遅延付き制御回路１０１ｅを設け、この遅延付き制御回路１０１ｅの信号を可変電流制御回路１０１ｂに入力する構成になっている。

図１１に示す構成により、本例のスロープ補償回路１０１は、遅延付き制御回路１０１ｅで生成する遅延時間までは、可変電流制御回路１０１ｂにおけるトランジスタＭ２のゲート電圧を線形に変化させ、遅延時間後に、同トランジスタＭ２のスイッチをオフすることでゲート電圧を一定にすることで、可変電流回路付きスロープ発生回路１０１ａにおける電流Ｉ３の変化を、非線形と線形に組み合わせることを実現している。

本図１０，１１および前述の図８，９における例の構成を用いることで、遅延時間を設定するだけで線形と非線形なスロープを混在させることができ、スイッチングレギュレータの安定性を確保できるスロープ補償回路の自由度を増すことができる。

以上、降圧型のスイッチングレギュレータについて説明したが、以下、昇圧型スイッチングレギュレータについて説明する。

一般に、昇圧型スイッチングレギュレータでは、ＮＭＯＳトランジスタの電流を検出して電流帰還を行っている。このような昇圧型スイッチングレギュレータにおけるスロープ補償の動作を図１２に示す。また、このような昇圧型スイッチングレギュレータに設ける本発明に係わるスロープ補償回路の一構成例を図１３〜１６に示す。

昇圧型スイッチングレギュレータでは、ＧＮＤ基準の電圧を用いて電流帰還することがよく知られており、図１３〜図１６に示す例は、このようなＧＮＤ基準のスロープを生成する昇圧型スイッチングレギュレータに設けた本発明に係わるスロープ補償回路に関するものである。

図１３は、本発明に係わるスロープ補償回路の第５の構成の詳細例を示す回路図である。

本例のスロープ補償回路では、（可変電流制御回路における）トランジスタＭ２のゲート信号をパワースイッチ制御信号１３０１ｄから直接とらずに、インバータ２つを介している。これは、（初期可変電流設定回路における）トランジスタＭ４のスイッチをオフした後に電流Ｉ２をひくことで、スイッチングによる(可変電流回路付きスロープ発生回路における)トランジスタＭ３のゲート電圧変化を防ぐためである。

尚、パワースイッチ制御信号１３０１ｄは、図１２に示すように、ＯＮ時間にHigh出力するものとなる。

図１４は、本発明に係わるスロープ補償回路の第６の構成の詳細例を示す回路図である。

本図１４に示すスロープ補償回路は、図１３におけるスロープ補償回路に、図６，７で示した第２の構成例におけるスロープ補償回路６１における遅延回路６１ｅ(電流Ｉ４、容量Ｃ３、インバータ)を追加したものであり、このように遅延回路を設けることにより任意のＤｕｔｙよりスロープ信号を足しこむことができる。

この際、「電流Ｉ２＝電流Ｉ５」とし、（可変電流制御回路における)トランジスタＭ２の閾値と、電流Ｉ５を定電流負荷とする(可変電流回路付きスロープ発生回路における)インバータの閾値とを等しくすることで、図６，７で示すスロープ補償回路６１における可変電流制御回路６１ｂと可変電流回路付きスロープ発生回路６１ａの動作タイミングを同時にすることができる。

図１５は、本発明に係わるスロープ補償回路の第７の構成の詳細例を示す回路図である。

本図１５に示すスロープ補償回路の基本動作は、図８，９で示したスロープ補償回路８１と同様であり、線形なスロープと非線形なスロープを遅延時間を決めることで組み合わせることができるものである。

図１６は、本発明に係わるスロープ補償回路の第８の構成の詳細例を示す回路図である。

本図１６に示すスロープ補償回路の基本動作は、図１０，１１で示したスロープ補償回路１０１と同様であり、非線形なスロープと線形なスロープを遅延時間を決めることで組み合わせることができるものである。

以上、図１〜図１６を用いて説明したように、本例では、ピーク電流制御型ＰＷＭスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路として、容量Ｃ２とトランジスタＭ３を有する可変電流回路付きスロープ発生回路（１ａ）を設け、容量Ｃ２により線形なスロープ電圧を生成し、この容量Ｃ２で生成する線形なスロープ電圧を、トランジスタＭ３を用い、そのトランジスタ飽和領域の特性を利用して非線形に変化させる構成とし、容易な構成で非線形のスロープ電圧を生成して出力することができる。

尚、トランジスタＭ３のゲート電圧を線形に変化させるために、定電流Ｉ２とトランジスタＭ２および容量Ｃ１を有する可変電流制御回路(１ｂ)を設け、定電流Ｉ２と容量Ｃ１を用いて線形なゲート電圧を生成する構成とする。

また、トランジスタＭ３に初期のゲート信号を与える初期可変電流設定回路(１ｃ)を設けた構成とする。

また、非線形のスロープ電圧の生成を、予め定められた遅延時間だけ遅延させる遅延回路（６１ｅ）を設けた構成とし、この遅延回路（６１ｅ）は定電流インバータ(Ｉ４とインバータ)と容量(Ｃ３)を有し、この定電流インバータ(Ｉ４とインバータ)と容量(Ｃ３)によって遅延時間を生成する。

さらに、定電流Ｉ４とインバータおよび容量Ｃ３によって遅延時間を生成する遅延回路（８１ｅ）を設けることにより、線形のスロープ電圧と、非線形のスロープ電圧を組み合わせて出力する構成とする。この際、遅延回路（８１ｅ）で制御される遅延時間まで、(可変電流回路付きスロープ発生回路８１ａにおける) トランジスタＭ３のゲート電圧を一定にして容量Ｃ２により生成される線形のスロープ電圧を出力し、遅延時間後にトランジスタＭ３のゲート電圧を線形に変化させることで容量Ｃ２で生成されるスロープ電圧を非線形のスロープ電圧に変化させて出力する。

あるいは、遅延付き制御回路（１０１ｅ）で制御される遅延時間まで、(可変電流回路付きスロープ発生回路１０１ａにおける) トランジスタＭ３のゲート電圧を線形に変化させることで容量Ｃ２で生成されるスロープ電圧を非線形のスロープ電圧に変化させ、遅延時間後にトランジスタＭ３のゲート電圧を一定にして容量Ｃ２により生成される線形のスロープ電圧を出力する。

そして、本例のピーク電流制御型ＰＷＭスイッチングレギュレータは、このような構成のスロープ補償回路のいずれかを設けた構成とし、アンプ３において、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧して得た検出電圧Ｖｆｂと基準電圧５との誤差信号を出力し、加算器２において、スイッチング素子に流れる電流に対応する電圧と上述の各スロープ補償回路のいずれかから出力されるスロープ電圧を加算して出力し、コンパレータ４において、加算器２の出力電圧とアンプ３の出力電圧を比較し、制御回路６において、コンパレータ４の比較結果と発振回路７の出力とに基づき電流センサ付きパワースイッチ８におけるスイッチングトランジスタをスイッチング制御することで、スイッチングトランジスタのオン・オフ期間の比率を可変して、供給された電圧Ｖｉｎを調整した後に出力電圧Ｖｏｕｔとして出力する。

また、このような本例のピーク電流制御型ＰＷＭスイッチングレギュレータを、コンピュータ装置や携帯電話等の種々の電子機器に用いることにより、これらの電子機器の安定動作を簡易な構成で実現することができる。

尚、本発明は、図１〜図１６を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例においては、降圧型ピーク電流制御型スイッチングレギュレータおよび昇圧型ピーク電流制御型スイッチングレギュレータを例として示したが、反転型ピーク電流制御型スイッチングレギュレータ等においても同様な考え方で構成することが可能である。

本発明に係わるスロープ補償回路の第１の構成例を示すブロック図である。 図１におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路を具備したピーク電流制御型スイッチングレギュレータの構成例を示すブロック図である。 図１におけるスロープ補償回路の温度特性計算結果を示す説明図である。 図１におけるスロープ補償回路を設けたピーク電流制御型スイッチングレギュレータの制御動作例を示す説明図である。 本発明に係わるスロープ補償回路の第２の構成例を示すブロック図である。 図６におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路の第３の構成例を示すブロック図である。 図８におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路の第４の構成例を示すブロック図である。 図１０におけるスロープ補償回路の詳細構成例を示す回路図である。 昇圧型スイッチングレギュレータにおけるスロープ補償の動作例を示す説明図である。 本発明に係わるスロープ補償回路の第５の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第６の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第７の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第８の構成の詳細例を示す回路図である。 降圧型スイッチングレギュレータにおけるスロープ補償のための動作例を示す説明図である。

符号の説明

１，６１，８１，１０１，：スロープ補償回路、２：加算器、３：アンプ、４：コンパレータ、５：基準電圧、６：制御回路、７：発振回路、８：電流センサ付きパワースイッチ、１ａ，６１ａ，８１ａ，１０１ａ：可変電流回路付きスロープ発生回路，１ｂ，６１ｂ，８１ｂ，１０１ｂ：可変電流制御回路、１ｃ，６１ｃ，８１ｃ，１０１ｃ：初期可変電流設定回路、１ｄ，６１ｄ，８１ｄ，１０１ｄ，１３０１ｄ，１４０１ｄ，１５０１ｄ，１６０１ｄ：パワースイッチ制御信号、６１ｅ，８１ｅ：遅延回路、１０１ｅ：遅延付き制御回路。

Claims (17)

1. 降圧型のピーク電流制御型ＰＷＭスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
   第１の容量と第１のＮＭＯＳトランジスタとを、該第１のＮＭＯＳトランジスタへの一定電圧のゲート信号の入力により該第１のＮＭＯＳトランジスタをオンすることで上記第１の容量を放電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
   上記第１のＮＭＯＳトランジスタとカレントミラーを構成する第２のＮＭＯＳトランジスタを第１の定電流に飽和結線し、該第２のＮＭＯＳトランジスタのゲート電圧を、上記第１のＮＭＯＳトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
   第２の容量と第３のＮＭＯＳトランジスタとを、該第３のＮＭＯＳトランジスタをオンすることで上記第２の容量を第２の定電流で充電して線形なスロープ電圧を生成し上記第１のＮＭＯＳトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させるよう接続した電流制御手段と、
   上記降圧型のピーク電流制御型ＰＷＭスイッチングレギュレータで生成されるパワースイッチ制御信号がＬｏｗ（ロー）出力時にオンして上記第１のＮＭＯＳトランジスタと上記第２のＮＭＯＳトランジスタのそれぞれのゲート間を接続し、Ｈｉｇｈ（ハイ）出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
   上記パワースイッチ制御信号を反転させて上記第３のＮＭＯＳトランジスタのゲートに入力する第１のインバータ回路と
   を有し、
   上記スロープ発生手段に、入力端が上記第１のインバータ回路の出力端に、出力端が上記第１の容量に接続され且つ該第１の容量と上記第１のＮＭＯＳトランジスタ間を接続した第２のインバータ回路を設けた
   ことを特徴とするスロープ補償回路。
2. 請求項１に記載のスロープ補償回路であって、
   上記第１のインバータ回路は定電流付きインバータからなり、該定電流付きインバータの上記第３のＮＭＯＳトランジスタのゲートとの接続点と接地間に、該第３のＮＭＯＳトランジスタのオン開始時間を遅延させる第３の容量を設けたことを特徴とするスロープ補償回路。
3. 請求項２に記載のスロープ補償回路であって、
   上記第２のインバータ回路の入力端を、上記定電流付きインバータからなる第１のインバータ回路の出力端ではなく、上記パワースイッチ制御信号を反転させて出力する第３のインバータ回路の出力端に接続したことを特徴とするスロープ補償回路。
4. 請求項３に記載のスロープ補償回路であって、
   上記定電流付きインバータからなる第１のインバータ回路と上記第３の容量との接続点と上記第３のＮＭＯＳトランジスタのゲート間に、
   上記定電流付きインバータからなる第１のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするＮＯＲ回路を設けたことを特徴とするスロープ補償回路。
5. 昇圧型のピーク電流制御型ＰＷＭスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
   第１の容量と第１のＰＭＯＳトランジスタとを、該第１のＰＭＯＳトランジスタへの一定電圧のゲート信号の入力により該第１のＰＭＯＳトランジスタをオンすることで上記第１の容量を充電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
   上記第１のＰＭＯＳトランジスタとカレントミラーを構成する第２のＰＭＯＳトランジスタを第１の定電流に飽和結線し、該第２のＰＭＯＳトランジスタのゲート電圧を、上記第１のＰＭＯＳトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
   上記第１のＰＭＯＳトランジスタのゲートと上記第２のＰＭＯＳトランジスタのゲートとの接続点と接地間にそれぞれ並列に接続された第２の容量とＮＭＯＳトランジスタ、および該ＮＭＯＳトランジスタに直列に接続された第２の定電流を具備し、該ＮＭＯＳトランジスタをオンすることで上記第２の容量を放電して線形なスロープ電圧を生成し上記第１のＰＭＯＳトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる電流制御手段と、
   上記昇圧型のピーク電流制御型ＰＷＭスイッチングレギュレータで生成されるパワースイッチ制御信号がＨｉｇｈ（ハイ）出力時にオンして上記第１のＰＭＯＳトランジスタと上記第２のＰＭＯＳトランジスタのそれぞれのゲート間を接続し、ロー出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
   上記パワースイッチ制御信号を反転させて上記スイッチ用トランジスタのゲートに入力する第１のインバータ回路と、
   該第１のインバータ回路の出力を反転させて上記ＮＭＯＳトランジスタのゲートに入力する第２のインバータ回路と
   を有し、
   上記スロープ発生手段に、入力端が上記第１のインバータ回路の出力端に、出力端が上記第１の容量に接続され且つ該第１の容量と上記第１のＰＭＯＳトランジスタ間を接続した第３のインバータ回路を設けた
   ことを特徴とするスロープ補償回路。
6. 請求項５に記載のスロープ補償回路であって、
   上記第２のインバータ回路は定電流付きインバータからなり、
   該定電流付きインバータからなる第２のインバータ回路の上記ＮＭＯＳトランジスタのゲートとの接続点と接地間に、該ＮＭＯＳトランジスタのオン開始時間を遅延させる第３の容量と、
   該第３の容量と上記ＮＭＯＳトランジスタのゲートとの接続点に入力端が接続された定電流付きの第４のインバータ回路とを設け、
   該第４のインバータ回路の出力端に上記第３のインバータ回路の入力端を接続したことを特徴とするスロープ補償回路。
7. 請求項５に記載のスロープ補償回路であって、
   上記第２のインバータ回路は定電流付きインバータからなり、
   該定電流付きインバータからなる第２のインバータ回路の上記ＮＭＯＳトランジスタのゲートとの接続点と接地間に、該ＮＭＯＳトランジスタのオン開始時間を遅延させる第３の容量を設けたことを特徴とするスロープ補償回路。
8. 請求項６に記載のスロープ補償回路であって、
   上記定電流付きインバータからなる第２のインバータ回路と上記第３の容量との接続点と上記ＮＭＯＳトランジスタのゲート間に、
   上記定電流付きインバータからなる第２のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするＮＯＲ回路を設けたことを特徴とするスロープ補償回路。
9. 請求項１から請求項８のいずれかに記載のスロープ補償回路を具備したことを特徴とするスイッチングレギュレータ。
10. 請求項９に記載のスイッチングレギュレータであって、
    出力電圧を分圧して得た検出電圧と基準電圧との誤差信号を出力するアンプ手段と、
    スイッチング素子に流れる電流に対応する電圧と上記スロープ補償回路から出力されるスロープ電圧を加算して出力する加算手段と、
    該加算手段の出力電圧と上記アンプ手段の出力電圧を比較する比較手段と、
    該比較手段の比較結果に基づきスイッチングトランジスタをスイッチング制御する制御手段と
    を有し、上記スイッチングトランジスタのオン・オフ期間の比率を可変して、供給された電圧を調整した後に出力することを特徴とするスイッチングレギュレータ。
11. 請求項９もしくは請求項１０のいずれかに記載のスイッチングレギュレータを用いたことを特徴とする電子機器。
12. 請求項１に記載のスロープ補償回路における電流制御方法であって、
    上記初期可変電流設定手段において上記第１の定電流により飽和結線された上記第２のＮＭＯＳトランジスタの初期ゲート電圧を決定し、
    上記パワースイッチ制御信号がローの間、上記第３のＮＭＯＳトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第２のＮＭＯＳトランジスタの初期ゲート電圧を上記第１のＮＭＯＳトランジスタのゲートに入力し、
    上記パワースイッチ制御信号がハイの間、上記第３のＮＭＯＳトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第２の定電流で上記第２の容量を充電しながら線形なスロープ電圧を生成して上記第１のＮＭＯＳトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
    ことを特徴とするスロープ補償回路における電流制御方法。
13. 請求項２もしくは請求項３のいずれかに記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、上記第３の容量の値と上記第３のＮＭＯＳトランジスタの閾値によって決定される遅延時間後に、該第３のＮＭＯＳトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させることを特徴とするスロープ補償回路における電流制御方法。
14. 請求項４に記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、
    上記第３の容量の値と上記第３のＮＭＯＳトランジスタの閾値によって決定される遅延時間までは、該第３のＮＭＯＳトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記遅延時間後に、上記第３のＮＭＯＳトランジスタをオフして上記第１のＮＭＯＳトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。
15. 請求項５に記載のスロープ補償回路における電流制御方法であって、
    上記初期可変電流設定手段において上記第１の定電流により飽和結線された上記第２のＰＭＯＳトランジスタの初期ゲート電圧を決定し、
    上記パワースイッチ制御信号がハイの間、上記ＮＭＯＳトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第２のＰＭＯＳトランジスタの初期ゲート電圧を上記第１のＰＭＯＳトランジスタのゲートに入力し、
    上記パワースイッチ制御信号がローの間、上記ＮＭＯＳトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第２の定電流で上記第２の容量を充電しながら線形なスロープ電圧を生成して上記第１のＰＭＯＳトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
    ことを特徴とするスロープ補償回路における電流制御方法。
16. 請求項６もしくは請求項７のいずれかに記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がハイからローになると、上記第３の容量の値と上記ＮＭＯＳトランジスタの閾値によって決定される遅延時間後に、該ＮＭＯＳトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記第２の定電流と上記第４のインバータの定電流の値を等しくすると共に上記ＮＭＯＳトランジスタの閾値と上記第４のインバータの閾値を等しくすることで、上記電流制御手段と上記スロープ発生手段の動作タイミングを同じとする
    ことを特徴とするスロープ補償回路における電流制御方法。
17. 請求項８に記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、
    上記第３の容量の値と上記ＮＭＯＳトランジスタの閾値によって決定される遅延時間までは、該ＮＭＯＳトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記遅延時間後に、上記ＮＭＯＳトランジスタをオフして上記第１のＰＭＯＳトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。

Images