JP4928202B2 - スロープ補償回路およびスイッチングレギュレータ - Google Patents
スロープ補償回路およびスイッチングレギュレータ Download PDFInfo
- Publication number
- JP4928202B2 JP4928202B2 JP2006248952A JP2006248952A JP4928202B2 JP 4928202 B2 JP4928202 B2 JP 4928202B2 JP 2006248952 A JP2006248952 A JP 2006248952A JP 2006248952 A JP2006248952 A JP 2006248952A JP 4928202 B2 JP4928202 B2 JP 4928202B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- slope
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
図5に示す従来のスイッチングレギュレータにおいては、スイッチング素子21がオン状態のときに流れる電流をカレントトランス22により検出している。カレントトランス22では、スイッチング素子21に流れる電流に比例した電流が、カレントトランス22の2次側から取り出されて、ダイオード23と抵抗24を介してコンデンサ25を充電している。
スイッチング制御回路27からの駆動信号に基づきスイッチング素子21がオンすると、スイッチング素子21には図6の(a)に示すように時間の経過と共に1次直線の傾きを持って増加する電流が流れる。この電流に比例した電流がカレントトランス22の2次側に誘起され、ダイオード23と抵抗24を介してコンデンサ25が充電される。コンデンサ25の充電電圧は、図6の(b)に示すように、時間の経過と共に2次曲線の傾斜で増加する。したがって、スロープ補償回路20の出力信号であるスロープ電圧Vslopeは、カレントトランス22の2次側の電流が流れる抵抗24における電圧降下の電圧とコンデンサ25の充電電圧との和として、ダイオード23のカソードと抵抗24との接続ノードから出力される。
図5に示した従来のスイッチングレギュレータでは、2次曲線の傾斜を生成するために、スイッチング素子21の電流を積分する構成であるが、特許文献2では、非線形のスロープ電圧を発生させる方法として、トランジスタの飽和領域の特性を利用している。例えば、線形のスロープ電圧を生成するコンデンサに接続されたトランジスタのゲート電圧を、定電流源とコンデンサを用いて線形に変化させることにより、このトランジスタの飽和領域の特性を利用して非線形のスロープ電圧を生成している。
スイッチングレギュレータにおいて所望電圧を形成するためにオンオフ駆動されるスイッチング素子と同期してオンオフ駆動され、前記スイッチング素子とによりカレントミラー回路が構成され、前記スイッチング素子に流れる電流と同等の電流が流れる第1トランジスタ回路、
第1トランジスタ回路に流れる電流に比例した比例電流を形成するカレントミラー回路を備えた比例電流生成手段、
抵抗とコンデンサの直列回路を有し、前記第1トランジスタ回路のオンオフ駆動のタイミングで前記コンデンサが放電してバイパスされるよう構成されたスロープ電圧生成部、および
前記スロープ電圧生成部へ定電流を常に供給する定電流源、を備え
前記比例電流生成手段からの前記比例電流と前記定電流源からの前記定電流が前記スロープ電圧生成部に供給されたとき、前記比例電流に基づいて時間に対する2次曲線で上昇するスロープ電圧波形と、前記定電流に基づいて時間に対して線形に上昇するスロープ電圧波形とが合成されたスロープ電圧が生成され、
前記定電流源からの前記定電流のみが前記スロープ電圧生成部に供給されたとき、前記コンデンサが放電してバイパスされ、前記定電流に基づいて時間に対して一定電圧となるスロープ電圧が生成されるよう構成されている。このように構成された本発明のスロープ補償回路は、1次の線形なスロープ電圧と2次曲線の傾斜を有するスロープ電圧を合成して自由に所望のスロープ電圧の設定が可能となり、スイッチングレギュレータの特性に合わせて適切なスロープ電圧を設定できるため、安定した動作が可能となる。また、本発明のスロープ補償回路は、回路構成が極めてシンプルになり、小型化、および軽量化を図ることができ、スイッチングレギュレータの仕様に応じて容易に設定可能である。
前記第1トランジスタ回路は、前記スイッチング素子とカレントミラー回路を構成する同導電型のMOSトランジスタで構成されている。このように構成された本発明のスロープ補償回路は、カレントトランスが不要となり、IC化、および小型化を図ることが可能となる。
前記直列接続体の一端を前記第1トランジスタ回路のソースとし、前記直列接続体の他端をドレインとし、前記複数の単位トランジスタのそれぞれのゲートを共通接続したノードを前記第1トランジスタ回路のゲートとして構成され、
前記第1トランジスタ回路は、前記直列接続体で構成されたユニットトランジスタを複数備えており、
それぞれのユニットトランジスタにおいて、各単位トランジスタのバックゲートが共通接続されており、且つ前記単位トランジスタのバックゲートがそれぞれのユニットトランジスタのソースに接続されて構成されている。このように構成された本発明のスロープ補償回路は、ミラー電流比が大きくなっても精度の高い電流比を確保することができる。
本発明のスロープ補償回路においては、定電流源からの電流によりコンデンサを充電することで得られる線形の電圧変化を示すスロープ電圧と、スイッチングレギュレータにおけるスイッチング素子に流れる時間の経過と共に増加する電流に比例した電流によりコンデンサを充電することで得られる2次曲線の電圧変化を示すスロープ電圧とを合成して、時間の経過と共に2次曲線で変化するスロープ電圧を生成すようにしたので、簡単な回路構成で自由度が大きなスロープ電圧を生成することが可能となる。
図1に示すように、スイッチングレギュレータ1は、出力電圧Voutを抵抗分割して検出する出力電圧検出器2、この出力電圧検出器2からの検出電圧Vdと基準電源11の基準電圧Vrefを比較する誤差増幅回路3、誤差増幅回路3からの誤差信号Veと後述するスロープ補償回路10からのスロープ信号Vslopeが入力されるPWMコンパレータ4、PWMコンパレータ4からの出力信号がR端子に入力されるラッチ回路5、ラッチ回路5からの出力信号がI端子に入力されるドライバ回路6、ドライバ回路6により駆動制御されるスイッチング素子M1と同期整流素子M2、平滑手段であるインダクタL1、出力コンデンサC1、およびスロープ補償回路10により構成されている。実施例1において、スイッチング素子M1はPMOSトランジスタで構成され、同期整流素子M2はNMOSトランジスタで構成されている。また、出力電圧検出器2は2つの分圧抵抗R1とR2により構成されている。
また、演算増幅回路9の非反転入力端子は、PMOSトランジスタM12を介して入力電圧Vinにプルアップされている。PMOSトランジスタM12のゲートには第1のバイアス電圧Vb1が印加されているので、PMOSトランジスタM12と第1のバイアス電源12とにより第1の定電流源7が構成されている。
PMOSトランジスタM11のソースは入力電圧Vinに接続され、ゲートはスイッチング素子M1のゲートと共通接続されている。したがって、PMOSトランジスタM11とスイッチング素子M1とにより第1のカレントミラー回路が構成されている。
NMOSトランジスタM18のソースは接地(GND)され、NMOSトランジスタM18のゲートはNMOSトランジスタM17のゲートに接続されている。このため、NMOSトランジスタM17とM18は第2のカレトミラー回路を構成している。
PMOSトランジスタM15のソースは入力電圧Vinに接続され、PMOSトランジスタM15のドレインはPMOSトランジスタM14のドレインと共通接続されている。また、PMOSトランジスタM15のゲートには第2のバイアス電圧Vb2が印加されているので、PMOSトランジスタM15と第2のバイアス電源13により第2の定電流源8が構成されている。
NMOSトランジスタM19のドレインはコンデンサCsの一端に、NMOSトランジスタM19のソースは接地(GND)されている。また、NMOSトランジスタM19のゲートはドライバ回路6のP端子に接続され、スイッチング素子M1のゲート信号と同じ信号が入力される構成である。
スイッチング素子M1と第1のカレントミラー回路を構成しているPMOSトランジスタM11のドレイン電流I2は、NMOSトランジスタM17とM18で構成された第2のカレントミラー回路と、PMOSトランジスタM13とM14で構成された第3のカレントミラー回路を介して、PMOSトランジスタM14のドレイン電流I3となる。このドレイン電流I3は、可変抵抗Rsを通りコンデンサCsを充電する。
スイッチング素子M1のドレイン電流I1は、前記した3つのカレントミラー回路を介して、PMOSトランジスタM14のドレイン電流I3となる。このドレイン電流I3はスイッチング素子M1のドレイン電流I1に比例する電流となっている。
さらに、この期間においてドレイン電流I4も抵抗Rsを介してコンデンサCsを充電するので、ドレイン電流I4によって抵抗RsとコンデンサCsに発生する電圧の合成電圧は図2の(f)に示すように時間に対し線形で上昇する電圧波形である。
実際には、上記のドレイン電流I3とドレイン電流I4の和が抵抗Rsを介してコンデンサCsを充電するので、合成したスロープ電圧Vslopeは、図2の(g)に示す時間に対し2次曲線の傾斜で上昇する電圧波形となる。
さらに、本発明に係る実施例1のスイッチングレギュレータにおいては、可変抵抗Rsを用いて電圧降下分を調整できるよう構成されているため、軽負荷時においてスイッチングレギュレータのパルススキップ動作が可能となる。
PMOSトランジスタM11のドレイン電流I2は、スイッチング素子M1の電流に比べ遥かに小さい電流である。通常、カレントミラー回路では、ペアとなるトランジスタのサイズ比を変えることにより、比例したミラー電流を生成することができる。例えば、スイッチング素子M1のドレイン電流I1の1/Nの電流をPMOSトランジスタM11の出力電流とする場合、スイッチング素子M1のチャネル長をL1、チャネル幅をW1とし、PMOSトランジスタM11のチャネル長をL2、チャネル幅をW2とすると、下記式(1)に示す構成とすることにより所望の電流比の出力を得ることができる。
ところが、Nの値が数千から数万と言うように大きくなると、チャネル幅Wの変更だけでは対処できなくなる。
そこで、従来のカレントミラー回路においては、図3の(a)に示すように、スイッチング素子M1と同一のチャネル長Lで、同一特性の複数の単位トランジスタを直列に接続し、この直列接続した一端をソースS、他端をドレインD、全ての単位トランジスタのゲートを共通接続したノードをゲートGとして合成トランジスタ回路を作成していた。また、バックゲートは全て共通接続して合成トランジスタ回路のソースSに接続していた。
2 出力電圧検出器
3 誤差増幅器
4 PWMコンパレータ
5 ラッチ回路
6 ドライバ回路
7 第1の定電流源
8 第2の定電流源
9 演算増幅回路
10 スロープ補償回路
11 基準電源
12 第1のバイアス電源
13 第2のバイアス電源
14 単位トランジスタ
15 ユニットトランジスタ
M1 スイッチング素子
M2 同期整流素子
M10,M11,M12,M13,M14,M15,M16 PMOSトランジスタ
M17,M18,M19 NMOSトランジスタ
L1 インダクタ
R1,R2 抵抗
Rs 可変抵抗
C1,Cs コンデンサ
Vb1 第1のバイアス電圧
Vb2 第2のバイアス電圧
Claims (5)
- スイッチングレギュレータにおいて所望電圧を形成するためにオンオフ駆動されるスイッチング素子と同期してオンオフ駆動され、前記スイッチング素子とによりカレントミラー回路を構成して、前記スイッチング素子に流れる電流と同等の電流が流れる第1トランジスタ回路、
第1トランジスタ回路に流れる電流に比例した比例電流を形成するカレントミラー回路を備えた比例電流生成手段、
抵抗とコンデンサの直列回路を有し、前記第1トランジスタ回路のオンオフ駆動のタイミングで前記コンデンサが放電してバイパスされるよう構成されたスロープ電圧生成部、および
前記スロープ電圧生成部へ定電流を常に供給する定電流源、を備え
前記比例電流生成手段からの前記比例電流と前記定電流源からの前記定電流が前記スロープ電圧生成部に供給されたとき、前記比例電流に基づいて時間に対する2次曲線で上昇するスロープ電圧波形と、前記定電流に基づいて時間に対して線形に上昇するスロープ電圧波形とが合成されたスロープ電圧が生成され、
前記定電流源からの前記定電流のみが前記スロープ電圧生成部に供給されたとき、前記コンデンサが放電してバイパスされ、前記定電流に基づいて時間に対して一定電圧となるスロープ電圧が生成されるよう構成されたスロープ補償回路。 - 前記スロープ電圧生成部において、前記比例電流および前記定電流が流れる前記抵抗が可変抵抗で構成された請求項1に記載のスロープ補償回路。
- 前記スイッチング素子は、MOSトランジスタで構成され、
前記第1トランジスタ回路は、前記スイッチング素子とカレントミラー回路を構成する同導電型のMOSトランジスタで構成された請求項1又は2に記載のスロープ補償回路。 - 前記第1トランジスタ回路は、前記スイッチング素子と同じゲート長の複数の単位トランジスタの直列接続体で構成され、
前記直列接続体の一端を前記第1トランジスタ回路のソースとし、前記直列接続体の他端をドレインとし、前記複数の単位トランジスタのそれぞれのゲートを共通接続したノードを前記第1トランジスタ回路のゲートとして構成され、
前記第1トランジスタ回路は、前記直列接続体で構成されたユニットトランジスタを複数備えており、
それぞれのユニットトランジスタにおいて、各単位トランジスタのバックゲートが共通接続されており、且つ前記単位トランジスタのバックゲートがそれぞれのユニットトランジスタのソースに接続されて構成された請求項3に記載のスロープ補償回路。 - 請求項1乃至4のいずれか一項に記載のスロープ補償回路を用いたスイッチングレギュレータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248952A JP4928202B2 (ja) | 2006-09-14 | 2006-09-14 | スロープ補償回路およびスイッチングレギュレータ |
KR1020070092266A KR100945436B1 (ko) | 2006-09-14 | 2007-09-11 | 슬롭 보상 회로 및 스위칭 레귤레이터 |
US11/898,623 US7589509B2 (en) | 2006-09-14 | 2007-09-13 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248952A JP4928202B2 (ja) | 2006-09-14 | 2006-09-14 | スロープ補償回路およびスイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072833A JP2008072833A (ja) | 2008-03-27 |
JP4928202B2 true JP4928202B2 (ja) | 2012-05-09 |
Family
ID=39187929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006248952A Expired - Fee Related JP4928202B2 (ja) | 2006-09-14 | 2006-09-14 | スロープ補償回路およびスイッチングレギュレータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7589509B2 (ja) |
JP (1) | JP4928202B2 (ja) |
KR (1) | KR100945436B1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172905A (ja) * | 2007-01-11 | 2008-07-24 | Ricoh Co Ltd | 半導体装置 |
JP5057902B2 (ja) | 2007-09-06 | 2012-10-24 | 株式会社リコー | 充電制御回路 |
JP5217319B2 (ja) | 2007-09-12 | 2013-06-19 | 株式会社リコー | 定電流出力制御型スイッチングレギュレータ |
JP5015035B2 (ja) | 2008-02-27 | 2012-08-29 | 株式会社リコー | 降圧型スイッチングレギュレータ |
JP5169333B2 (ja) | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
US7800351B2 (en) * | 2008-03-24 | 2010-09-21 | Active-Semi, Inc. | High efficiency voltage regulator with auto power-save mode |
JP5169498B2 (ja) | 2008-06-02 | 2013-03-27 | 株式会社リコー | 電流検出回路及びその電流検出回路を備えたスイッチングレギュレータ |
JP5091028B2 (ja) | 2008-06-26 | 2012-12-05 | 株式会社リコー | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 |
JP5470772B2 (ja) * | 2008-08-25 | 2014-04-16 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
JP5287191B2 (ja) | 2008-12-03 | 2013-09-11 | 株式会社リコー | ヒステリシススイッチングレギュレータ及びその動作制御方法 |
JP5634028B2 (ja) * | 2009-03-05 | 2014-12-03 | スパンション エルエルシー | Dc−dcコンバータの制御回路、dc−dcコンバータ、dc−dcコンバータの制御方法 |
JP5405891B2 (ja) * | 2009-05-08 | 2014-02-05 | スパンション エルエルシー | 電源装置、制御回路、電源装置の制御方法 |
JP5490549B2 (ja) * | 2010-01-22 | 2014-05-14 | ローム株式会社 | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ |
JP2015065801A (ja) * | 2013-08-27 | 2015-04-09 | 株式会社デンソー | スイッチング電源装置 |
EP3414826A4 (en) * | 2016-02-10 | 2019-10-09 | B.G. Negev Technologies & Applications Ltd., at Ben-Gurion University | ELECTRONIC CAPACITOR READY TO USE FOR APPLICATIONS TO MODULES VOLTAGE REGULATORS |
US11567520B2 (en) * | 2021-04-07 | 2023-01-31 | Texas Instruments Incorporated | Exponential-based slope compensation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3116869B2 (ja) * | 1997-07-23 | 2000-12-11 | 株式会社村田製作所 | 電流モード制御装置のスロープ補償回路 |
US7012405B2 (en) * | 2001-09-14 | 2006-03-14 | Ricoh Company, Ltd. | Charging circuit for secondary battery |
JP3886389B2 (ja) * | 2002-02-07 | 2007-02-28 | 株式会社リコー | 電池パック充電装置および充電方法 |
DE10225406B4 (de) * | 2002-06-07 | 2005-07-14 | Infineon Technologies Ag | Verfahren zur Ansteuerung eines Schalters in einem Schaltwandler und Ansteuerschaltung zur Ansteuerung eines Schalters |
JP3926699B2 (ja) * | 2002-07-30 | 2007-06-06 | 株式会社リコー | 二次電池の充電装置及びその充電方法 |
JP4425015B2 (ja) * | 2004-02-13 | 2010-03-03 | 株式会社リコー | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 |
JP4517056B2 (ja) * | 2004-07-02 | 2010-08-04 | 泰博 杉本 | Dc−dcコンバータ |
US7282894B2 (en) * | 2004-08-25 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch |
JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
-
2006
- 2006-09-14 JP JP2006248952A patent/JP4928202B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-11 KR KR1020070092266A patent/KR100945436B1/ko not_active IP Right Cessation
- 2007-09-13 US US11/898,623 patent/US7589509B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7589509B2 (en) | 2009-09-15 |
KR100945436B1 (ko) | 2010-03-05 |
JP2008072833A (ja) | 2008-03-27 |
KR20080024985A (ko) | 2008-03-19 |
US20080068054A1 (en) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928202B2 (ja) | スロープ補償回路およびスイッチングレギュレータ | |
KR101353646B1 (ko) | 전류 검출 회로 및 전류 모드형 스위칭 레귤레이터 | |
JP4619822B2 (ja) | スイッチングレギュレータ及びその電圧制御方法 | |
JP5151830B2 (ja) | 電流モード制御型dc−dcコンバータ | |
US8154267B2 (en) | Current mode control type switching regulator | |
US7595620B2 (en) | Switching regulator | |
KR20070044755A (ko) | Dc-dc 컨버터, dc-dc 컨버터의 제어 회로 및dc-dc 컨버터의 제어 방법 | |
US20110241639A1 (en) | Dc-dc converter, and power supply circuit having dc-dc converter | |
US8138740B2 (en) | Non-linear compensation ramp for current mode pulse width modulation | |
KR101350995B1 (ko) | 전류 조절 기법을 이용한 단일 입력 다중 출력 부스트 컨버터 | |
US20170338807A1 (en) | Ramp generator for wide frequency range pulse width modulator controller or the like | |
US20120025795A1 (en) | Comparator and dc/dc converter | |
JP4512632B2 (ja) | Dc−dcコンバータ | |
KR101774601B1 (ko) | 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터 | |
JP2015119550A (ja) | スロープ補償回路及びスイッチング電源装置 | |
JP2006238062A (ja) | 増幅回路 | |
US8018207B2 (en) | Switching regulator | |
KR101855339B1 (ko) | 입력전압의 변화에 대해 대처하는 장치를 갖는 dc-dc 컨버터 | |
US10386874B2 (en) | Voltage to current converter | |
JP2012034472A (ja) | 電源制御回路、電源回路 | |
JP5141289B2 (ja) | Cmos差動増幅回路および電源制御用半導体集積回路 | |
JP2010154608A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |