JP4421653B2 - 表示装置及びその駆動制御装置、並びに表示方法 - Google Patents

Description

本発明は、１画像を表示する１フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を１フレームの期間に表示することで１フレームの画像を表示する表示装置に関するものである。

近年、ＣＲＴ(陰極線管)が用いられていた分野で、液晶表示モジュール、ＥＬ表示モジュールを備えたホールド型表示装置が用いられるようになってきている。

しかしながら、このようなホールド型表示装置では、画像が表示される点灯期間と画像が表示されない消灯期間とが、交互に繰り返されるＣＲＴ(陰極線管)等のインパルス型表示装置に比べて、動画品質が劣ると言われている。

これはつまり、一般的なホールド型表示装置では、１フレーム期間の全てが画像の点灯期間となるため、フレーム画像が更新されると、次のフレームに画像が更新されるまで物体がその位置に留まって表示され、これが、観察者の目には、動きボケとして見えてしまうためである。

従来から、このような動画品質の改善を目的の一つとして、１画像を表示するフレームを複数のサブフレームに時分割して駆動するサブフレーム表示の方法が種々提案されており、例えば特許文献１〜４に開示されている。

また、従来から、有機ＬＥＤパネルを用いた画像表示装置においては、垂直走査を多重化することが行われている。
特開平４−３０２２８９号公報（公開日：１９９４年１０月２６日） 特開２００１−２８１６２５号公報（公開日：２００１年１０月１０日） 特開２００２−２３７０７号公報（公開日：２００２年１月２５日） 特開２００３−２２０６１号公報（公開日：２００３年１月２４日） 特開２００２−２９７０９４号公報（公開日；２００２年１０月９日）

しかしながら、従来のサブフレーム表示では、表示装置への画像信号の入力と実際に画像が表示されるまでの間にタイムラグがあり、しかも、画像信号を格納するフレームメモリのコストが高くつくといった問題がある。

つまり、従来のサブフレーム表示では、入力される画像信号（入力画像信号）をフレームメモリに一旦格納し、格納した画像信号を読み出して各サブフレームの表示信号を作成するようになっている。

図８に、従来のサブフレーム表示の一例を示す。この例では、第Ｎフレームの画像信号が入力終了の後に、表示部に第１サブフレームの表示信号と第２サブフレームの表示信号とを時分割で出力しており、また、第１サブフレームの表示信号の出力後に、第２サブフレームの表示信号が出力されている。

このような駆動方法では、ほぼ１フレーム期間に相当するタイムラグが、画像信号の入力と表示信号（複数のサブフレーム表示信号よりなる）の出力との間に発生し、画像信号の垂直周波数（フレームレート）が６０Ｈｚである場合は、そのタイムラグは約１６ｍｓにもなる。

画像信号の入力と表示信号の出力との間に発生するタイムラグは、表示装置をテレビジョン受像機等に用いた場合には、表示画像と音声との間のズレにつながるため、音声ずれを無くすための回路等が必要になる。また、表示装置を、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合には、操作に対して大きなタイムラグが発生し操作快適性を低下させる。

また、図８に示す駆動方法では、第Ｎフレームの次のフレームである第Ｎ＋１フレームの画像信号の書き込みと並行して、既に書き込まれている第Ｎフレームの画像信号を（２度）読み出す必要がある。そのため、入力される画像信号を格納するフレームメモリのメモリ容量として、格納用と読み出し用とで、２画面分(２フレーム分)のメモリ容量が必要となる。

さらに、第１及び第２の各サブフレームの表示信号を両方とも、フレームメモリに格納した画像信号を読み出して生成するようになっているので、フレームメモリに対して、入力１画面の書き込みと、出力２画面の倍速読出しとを並行して行う必要があり、メモリバンド幅が大きくなる。具体的には、入力される画像信号の伝送周波数（ドットクロック周波数）＝Ｆ（Ｈｚ）、１画素当りのデータビット数＝Ｄとすると、入力１画面の書き込みと出力２画面の倍速読出しとを並行して行う場合に必要なメモリバンド幅は、ＦＤ＋（２Ｆ）Ｄ＊２＝５ＦＤ（ｂｐｓ）となる。

メモリバンド幅が増大すると、メモリアクセス用のクロック周波数を上昇させるか、メモリの端子数を増やす必要があり、いずれも消費電力を増大させ、また、コストアップにつながる。

なお、特許文献５には、垂直走査を多重化することが記載されているが、２値電圧で制御する有機ＬＥＤパネルを駆動対象としているので、多階調の画像表示装置には適用できず、上記課題を解決し得るものではない。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示方法、表示装置の駆動制御装置等を提供することにある。

本発明の表示方法は、上記課題を解決するために、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示する表示方法であって、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くすることを特徴としており、この場合、より好ましくは、上記遅延期間を入力される画像信号の１フレームの期間の２０％よりも短くすることである。

これによれば、まず、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、複数のサブフレームの画像表示動作を並行して行うようになっているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリに必要とされるメモリ容量を減らすことができる。

つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、メモリ（フレームメモリ等）に蓄積しておく必要があるため、第１サブフレームの画像表示動作後に第２サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記メモリには、最終段である第ｎサブフレームの表示信号を作成するまで、１フレーム分の画像信号を全て蓄積しておくことが必要となる。

これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレーム（第ｎサブフレーム）の表示信号を生成し終えた水平ラインの画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。

このようにメモリ領域を共用させた場合、必要なメモリ量は、１フレームを時分割するサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がＮの場合は、約（Ｎ−１）／Ｎフレーム分となる。したがって、サブフレーム数が２であれば、１フレームの画像信号を蓄積するためのメモリ量の約１／２となり、サブフレーム数が３であれば、１フレームの画像信号を蓄積するためのメモリ量の約２／３となる。

しかも、ここでは、複数のサブフレームの画像表示動作を並行して行うことで、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし（全水平ラインに対する画像信号の入力期間と各サブフレームにおいて表示モジュールへの全水平ラインに対する画素電圧書込みが完了するまでの期間を等しくし）、これを利用して、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも、より好ましくは２０％よりも短い時間としている。

これにより、画像信号の入力と実際に画像が表示されるまでのタイムラグも問題ならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。

本発明の表示方法においては、さらに、初段のサブフレームである第１サブフレームの表示信号は、フレームメモリを介することなく入力される画像信号を用いて生成し、初段以降のサブフレームである第２〜第ｎサブフレームの各表示信号はフレームメモリに格納された画像信号を読み出すことで生成するようにすることもできる。

これによれば、フレームメモリに対するアクセス（書き込み・読み出し）回数を少なくできるので、フレームメモリのメモリバンド幅を減らすことができる。なお、伝送周波数の変換は、入力される画像信号をラインメモリ等に書き込み、必要な伝送周波数となるように読み出せばよい。

本発明の表示方法においては、画面上の各水平ラインに対して当該サブフレームの画素電圧書込みから次のサブフレームの画素電圧書込みまでの期間長が、上記第１〜第ｎサブフレームにおいて等しいことが望ましい。

このようにすることで、各サブフレームにおける画像表示動作を行ってから次のサブフレームの画像表示動作によって当該サブフレームの表示が書き換わるまでの期間、すなわちサブフレーム画像表示期間が等しくなる。このことにより、入力のフレーム周波数が変更されて１フレーム期間長が変更された場合においても１フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の１フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とすることができ、サブフレーム別階調変換手段のコストを抑えることができる。

なお、表示モジュールの応答性能によっては、例えば動画ボケの改善効果を向上させるために各サブフレームの期間長をあえて均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。

本発明の表示装置の駆動制御装置は、上記課題を解決するために、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示装置の駆動制御装置あって、入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成部と、表示モジュールの表示画面に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、上記タイミング制御部は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の１フレームの期間の２０％よりも短くなるように、制御信号を生成することを特徴としている。ここで、上記信号生成部は、例えば動画ボケの改善などを意図して複数の各サブフレーム毎の表示信号を生成するものである。

これによれば、信号生成部が、入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成し、タイミング制御部が、表示モジュールの表示画面に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成する。

ここで、タイミング制御部は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の１フレームの期間の２０％よりも短くなるように、制御信号を生成するので、既に表示方法として説明したように、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリの容量を減らすことができ、かつ、画像信号の入力と実際に画像が表示されるまでのタイムラグを問題ならない程度に小さいものとできる。

具体例を挙げれば、本発明の表示装置では、さらに、メモリにおける静止画１フレームの該画像信号に対応した１フレームの画面表示を行う際に使用するアドレス空間容量を、１画面分の５０％以上１画面分未満とすることができる。

また、入力される画像信号のフレーム周波数（垂直周波数）が６０Ｈｚである場合は、表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する画像信号の入力から８．３ｍｓ以内に行わせることで、画像信号の入力と実際の画像表示との間のタイムラグが問題となることもなく、かつ、十分な動画表示品位を得ることができる。この場合、より好ましくは３．３ｍｓ以内であり、画像信号の入力と実際の画像表示との間のタイムラグがより一層問題となることもなく、かつ、より一層十分な動画表示品位を得ることができる。

本発明の表示装置の駆動制御装置においては、さらに、上記タイミング制御部は、表示モジュールのデータ信号線駆動回路から第１〜第ｎサブフレームの各表示信号に応じた画素電圧が１水平ライン分ずつ時分割で出力され、これに合わせて走査信号線駆動回路から選択信号が出力されるように、制御信号を生成する構成とすることもできる。

例えば走査信号線の数が１００本で、第１及び第２の２つのサブフレームに分割する場合を例示して説明すると、上記構成では、データ信号線駆動回路からは、まず、第１走査信号線に対応する各画素の第Ｎフレームの第１サブフレームの表示信号に応じた電圧値が各データ信号線に出力され、続いて、第５１走査信号線に対応する各画素の第Ｎ−１フレームの第２サブフレームの表示信号に応じた電圧値、第２走査信号線に対応する各画素の第Ｎフレームの第１サブフレームの表示信号に応じた電圧値というように、各サブフレームの表示信号が１走査ライン分ずつ時分割で出力されていく。

一方、走査信号線駆動回路からは、データ信号線駆動回路からの出力に応じて、第１走査信号線、第５１走査信号線、第２走査信号線、第５２走査信号線、…というように、走査信号線を垂直方向にグループ分けし、選択されるグループを順次（この場合は交互）切り換えながら、選択信号が出力される。

これにより、表示画面が分割され、画面毎に独立に表示可能な表示ジュールを用いることなく、画面分割されていない通常の表示モジュールを用いて、画面を擬似的に２分割したようにして、複数のサブフレームの画像表示動作を並行して行うことが可能となる。

また、本発明の表示装置の駆動制御装置においては、入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、上記メモリ制御部は、任意の画素において第ｎサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいく構成とすることもできる。

このような構成とすることで、入力画像信号を格納するフレームメモリとして、メモリ容量の小さいものを用いることができる。あるいは、メモリ容量に余裕が生じることにより、空いているメモリのアドレス空間を利用して別の機能（例えば動画応答性能の改善のためのオーバーシュート駆動など）を付加することもできる。

また、本発明の表示装置の駆動制御装置においては、さらに、上記信号生成部は、第１サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号からを生成し、第２〜第ｎサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成する構成とすることもできる。

表示方法として既に説明したように、これにより、フレームメモリに対するアクセス（書き込み・読み出し）回数を少なくでき、上記フレームメモリのメモリバンド幅を減らすことができる。

また、本発明の表示装置の駆動制御装置では、上記タイミング制御部は、上記表示画面の各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、第１サブフレームにおいては、入力される画像信号の１フレームの期間長が変化した場合でも変更せず、第２〜第ｎサブフレームにおいては、入力される画像信号の１フレームの期間長の変化が基準値未満の変化であれば変更せず、該基準値以上の変化であれば変更する構成としてもよい。

例えば、テレビジョン受像機のチューナー部やＰＣなどの表示装置の場合、画像信号源（外部入力装置）によっては、入力１フレーム期間長がわずかにゆらぐ場合がある。例えば入力１フレーム総ライン数が標準の総ライン数Ｔに対して、Ｔ−３〜Ｔ＋３の間でランダムに変化するような場合がある。この程度の入力１フレーム期間の変化に対して、常に入力の１フレーム総ライン数に追従して各サブフレーム期間長を微調整することは制御回路のコスト上昇を伴うが、上記構成とすることで、このようなコスト上昇を回避することができる。

一方、本発明に係る表示装置は、上記表示装置の駆動制御装置のいずれかと、当該駆動制御装置によって駆動される画素を含む表示モジュールとを備えていることを特徴としている。また、当該構成に加えて、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を上記表示装置の駆動制御装置へ入力する受像手段を備えていると共に、上記表示モジュールは、液晶表示モジュールであり、表示装置は、液晶テレビジョン受像機として動作してもよい。さらに、上記構成に加えて、上記表示モジュール、液晶表示モジュールであり、上記表示装置の駆動制御装置には、外部から画像信号が入力されていると共に、表示装置は、当該画像信号を示す画像を表示する液晶モニタ装置として動作してもよい。

本発明の走査信号線駆動回路は、上記課題を解決するために、表示部に配設された複数の走査信号線を駆動する走査信号線駆動回路であって、前段の走査信号線がアクティブレベルに変化したクロックからｇ（ｇは２以上の整数）発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第１の駆動モードを有することを特徴としている。

本発明の走査信号線駆動方法は、上記課題を解決するために、表示モジュールの表示部に配設された複数の走査信号線を駆動する走査信号線駆方法であって、前段の走査信号線がアクティブレベルに変化したクロックからｇ（ｇは２以上の整数）発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第１の駆動モードを有することを特徴としている。

上述したように、画面分割されていない通常の表示モジュールを用いて複数のサブフレームの画像表示動作を並行して行うにあたり、走査信号線駆動回路では、走査信号線を垂直方向にグループ分けし、選択されるグループを順次（この場合は交互）切り換えながら、選択信号が出力されることとなる。

このような場合、先ほどの例で説明すれば、第１走査信号線（前段の走査信号線）がアクティブレベルに変化したクロックの次のクロックでアクティブレベルに変化するのは、別のグループに属するの第５１走査信号線であって、第２走査信号線（次段の走査信号線）はその次クロック、つまり、第１走査信号線がアクティブレベルに変化したクロックの２発後のクロックにてアクティブレベルに変化することとなる。このように、前段の走査信号線と次段の走査信号線との間では、グループ数（サブフレーム数）に応じてクロックを飛ばす必要がある。

上記構成では、第１の駆動モードが搭載されているので、第１走査信号線がアクティブレベルに変化したクロックから２発後のクロックにて第２走査信号線をアクティブレベルに変化させるといった駆動を容易に実現できる。

本発明の走査信号線駆動回路は、さらに、第１の駆動モードにおいて、各走査信号線は、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化するようになっていることを特徴とすることもできる。

本発明の走査信号線駆動方法は、さらに、上記第１の駆動モードでは、各走査信号線を、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化させることを特徴とすることもできる。

これにより、クロックとクロックとの間の期間だけ、走査信号線がアクティブレベルとなって選択されるので、クロック周期で走査信号線を順次選択駆動することが可能となる。

本発明の走査信号線駆動回路は、さらに、縦続接続された複数の半導体チップより構成されており、上記第１の駆動モードにおいては、前段の半導体チップは、駆動を担う走査信号線のうちの最終段の走査信号線がアクティブレベルに変化したクロックから上記ｇ発後のクロックによって、次段の半導体チップにスタートパルスを出力するようになっていることを特徴とすることもできる。

近年、走査信号線駆動回路を複数の半導体チップを縦続させて構成することが行われているが、このような場合も、このように、前段の半導体チップより、その最終段の走査信号線をアクティブレベルに変化したクロックからｇ発後のクロックにて次段の半導体チップにスタートパルスを出力させることで、次段の半導体チップの初段の走査信号線は、前段の半導体チップにおける最終段の走査信号線をアクティブレベルに変化したクロックからｇ発後のクロックによってアクティブレベルに変化し、第１の駆動モードを支障なく実現できる。

本発明の走査信号線駆動回路は、さらに、前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第２の駆動モードを有し、第１の駆動モードと第２の駆動モードとの切り替えが可能であることを特徴とすることもできる。

本発明の走査信号線駆動方法は、さらに、前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第２の駆動モードをさらに有しており、駆動モードの切り替えが可能であることを特徴とすることもできる。

これにより、第１の駆動モードと第２の駆動モードとの切り替えが可能であるので、サブフレーム分割しない表示にも対応可能となる。

本発明の走査信号線駆動回路及び方法は、さらに、上記ｇが変更可能に設けられていることを特徴とすることもできる。

上述したように、ｇはサブフレーム数に応じて決まるもので、サブフレーム数が２であればｇ＝２、サブフレーム数が３であればｇ＝３となる。したがって、このようにｇを切り替え可能な構成としておくことで、サブフレーム数の異なる表示にも対応可能となる。

このようなｇの変更は、スイッチでユーザが表示対象画像に応じて切り換えるようにしてもよいし、表示対象画像によってサブフレーム数が別途設定されている表示装置であれば、入力画像信号の種類を判別して、該入力画像信号がフレーム分割される際のサブフレーム数を特定し、特定結果に応じてｇを切り換えるようにしてもよい。

本発明に係る表示モジュールは、上記走査信号線駆動回路のいずれかを備えていることを特徴としている。

本発明の表示方法は、以上のように、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示する表示方法であって、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くする、より好ましくは２０％よりも短くする構成である。

本発明の表示装置の駆動制御装置は、以上のように、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示装置の駆動制御装置あって、入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成部と、表示モジュールの表示画面に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、上記タイミング制御部は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、より好ましくは入力される画像信号の１フレームの期間の２０％よりも短くなるように、制御信号を生成する構成である。

これにより、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示方法、表示装置の駆動制御回路を提供することができるという効果を奏する。

本発明の一実施形態について図１に基づいて説明すると以下の通りである。

すなわち、本実施形態に係る表示装置（以下、本画像表示装置）は、フレームをサブフレームに時分割して駆動しても、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることのできる表示装置である。

例えば、テレビジョン受像機や、パーソナルコンピュータに接続される表示モニタとして、好適に使用できる。なお、テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)ディジタル放送やＣＳ(Communication Satellite) ディジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。

本画像表示装置は、図１に示すように、表示モジュール１９と制御装置（駆動制御装置）１０とを備えている。表示モジュール１９には、ＥＬ表示モジュールや液晶表示モジュール等、ホールド表示型の表示モジュールを用いることができるが、本画像表示装置では液晶表示モジュールを使用している。

表示モジュール１９は、マトリクス状に配された複数の画素を有する画素アレイ２０を備えている。各画素は、画素アレイ２０に設けられたソース信号線（データ信号線）ＳＬ１〜ＳＬｎとゲート信号線（走査信号線）ＧＬ１〜ＧＬｍとの交点に、アクティブ素子と共に配されている。各画素（正確には画素電極）には、アクティブ素子（図ではＴＦＴ）にて、対応するゲート信号線ＧＬが選択されている期間だけ、対応するソース信号線ＳＬに印加されている電圧が書き込まれる。

上記画素アレイ２０の周囲には、ソース信号線ＳＬ１〜ＳＬｎを駆動するソースドライバ部（データ信号線駆動回路）２１と、ゲート信号線ＧＬ１〜ＧＬｍを駆動するゲートドライバ部（走査信号線駆動回路）２３とが備えられている。

ゲートドライバ部２３は、各ゲート信号線ＧＬ１〜ＧＬｍへ、例えば、電圧信号など、選択期間か否かを示す信号を出力する。その際、ゲートドライバ部２３は、選択期間を示す信号を出力するゲート信号線ＧＬを、制御装置１０からの制御信号であるゲートクロック信号ＧＣＫやゲートスタートパルス信号ＧＳＰなどのタイミング信号に基づいて変更する。これにより、各ゲート信号線ＧＬ１〜ＧＬｍは、予め定められたタイミングで選択駆動される。

そして、本画像表示装置のゲートドライバ部２３は、ゲートクロックＧＣＫの入力タイミングで順次オンするのではなく、前段のゲート信号線ＧＬがアクティブレベルに変化したゲートクロックからｇ（ｇは２以上の整数）発後のゲートクロックにて次段のゲート信号線ＧＬをアクティブレベルに変化させるといったクロック飛ばしモード（第１の駆動モード）を有している。なお、クロック飛ばしモードについては後述する。

一方、ソースドライバ部２１は、ソース信号線ＳＬ１〜ＳＬｎを駆動して、表示信号の示す電圧をソース信号線ＳＬ１〜ＳＬｎに与える。ここでソースドライバ部２１は、制御装置１０より時分割で入力される各画素への表示信号を、所定のタイミングでサンプリングするなどして、それぞれ抽出する。そして、ソースドライバ部２１は、ゲートドライバ部２３が、選択中のゲート信号線ＧＬに対応する各画素へ、各ソース信号線ＳＬ１〜ＳＬｎを介して、各々の表示信号に応じた出力信号を出力する。

なお、ソースドライバ部２１は、制御装置１０からの制御信号であるソースクロック信号ＳＣＫやソーススタートパルス信号ＳＳＰ、ラッチパルス信号ＬＳなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定する。

なお、画素アレイ２０における各画素は、自らに対応するゲート信号線ＧＬが選択されている間に、自らに対応するソース信号線ＳＬ１〜ＳＬｎに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。

また、本画像表示装置の場合、これらソースドライバ部２１及びゲートドライバ部２３は、それぞれ複数の半導体チップが縦続接続された構成である。

ソースドライバ部２１は、それぞれ１チップよりなる第１〜第４の４つのソースドライバが縦続接続された構成であり、全部でｎ本ある画素アレイ２０のソース信号線ＳＬを、それぞれがｎ／４本ずつ駆動するようになっている。

制御装置１０からの表示信号とソーススタートパルス信号ＳＳＰとは、第１ソースドライバに入力され、第２ソースドライバ、第３ソースドライバ、第４ソースドライバの順に送られる。また、制御装置１０からのソースクロック信号ＳＣＫとラッチパルス信号ＬＳとは、第１〜第４の４つの信号線ドライバそれぞれに共通に入力されている。

ゲートドライバ部２３は、それぞれ１チップよりなる第１〜第３の３つのゲードライバが縦続接続された構成であり、全部でｍ本ある画素アレイ２０におけるゲート信号線ＧＬを、それぞれがｍ／３本ずつ駆動するようになっている。

制御装置１０からのゲートスタートパルス信号ＧＳＰは、第１ゲートドライバに入力され、第２ゲートドライバ、第３ゲートドライバの順に送られる。また、制御装置１０からのゲートクロック信号ＧＣＫは、第１〜第３の３つのゲートドライバそれぞれに共通に入力されている。

一方、制御装置１０は、上記表示モジュール１９の表示動作を制御するもので、外部より入力される画像信号（入力画像信号）及び制御信号（入力制御信号）を用いて、表示モジュール１９を駆動するための表示信号と、上記したソースクロック信号ＳＣＫやソーススタートパルス信号ＳＳＰ等の制御信号を出力するものである。

本画像表示装置では、フレームをサブフレームに時分割して表示するサブフレーム表示を採用しているので、制御装置１０は、表示モジュール１９に供給する表示信号を、複数のサブフレームの表示信号として生成する。ここでは、サブフレーム数を２とし、時間的に早い方のサブフレームを第１サブフレームとし、時間的に遅い方を第２サブフレームとする。

さらに、本画像表示装置の場合、第Ｎフレームの第１サブフレームの画像表示期間と、第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第２サブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くする、ここではより好ましい構成として、入力される画像信号の１フレームの期間の２０％よりも短くするようになっており、制御装置１０は、表示モジュール１９においてこのような画像表示動作が行われるように、制御信号を生成して出力する。

なお、サブフレーム数が例えば４の場合は、各サブフレームの開始のタイミングにもよるが、第Ｎフレームの第１サブフレームの画像表示期間と、第Ｎフレームの第２サブフレーム、第３サブフレーム、第Ｎ−１フレームの第３サブフレーム、及び第４サブフレーム（最終段のサブフレーム）の各画像表示期間とが一部重複する。

なお、このような制御装置１０に対して入力画像信号及び入力制御信号を伝送する画像信号源としては、例えば、本画像表示装置がテレビジョン受像機である場合は、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を生成するチューナー（受像手段）を挙げることができる。また、本画像表示装置が表示モニタの場合、上記画像信号源として、例えば、パーソナルコンピュータなどが挙げられる。

次に、上記制御装置１０の構成及び動作についてより詳細に説明する。図１に示すように、本画像表示装置の制御装置１０は、フレームメモリ１１と、コントローラＬＳＩ１８とからなる。このうち、コントローラＬＳＩ１８には、図２に示すように、ラインメモリ１６、メモリコントローラ１２、タイミングコントローラ１３、データセレクタ１４、及びサブフレーム別階調変換回路１５が搭載されている。

画像信号源より送られる画像信号（入力画像信号）は、コントローラＬＳＩ１８の入力段に設けられたラインメモリ１６に、１ラインずつ（１水平ラインずつ）書き込まれ、書き込まれた画像信号は、以降の時分割伝送処理のために、２倍の伝送周波数で読み出されて、メモリコントローラ１２とデータセレクタ１４とに伝送される。

メモリコントローラ（メモリ制御部）１２は、フレームメモリ１１に対する書き込みと読み出しとを制御するものであり、ラインメモリ１６から読み出された画像信号を、１ライン分ずつフレームメモリ１１へ書き込むと共に、並行して時分割にフレームメモリ１１から画像信号を読み出し、読み出した画像信号をデータセレクタ１４に伝送する。

データセレクタ１４は、第１サブフレームに対応する画像信号を出力する場合はラインメモリ１６から伝送されてくる画像信号を選択し、第２サブフレームに対応する画像信号を出力する場合は、フレームメモリ１１から読み出された画像信号を選択する。

サブフレーム別階調変換回路１５は、本発明における信号生成部であり、入力される画像信号より、例えば動画ボケの改善を意図して複数のサブフレームの表示信号を生成し、表示モジュール１９へと出力するものである。

サブフレーム別階調変換回路１５は、ＬＵＴ(ルックアップテーブル)などを使用して、データセレクタ１４より伝送される画像信号に応じて画像信号の階調値を変換する処理を行うものである。ＬＵＴは、サブフレーム数に応じて搭載され、ここでは、前段用と後段用の２つが搭載されている。なお、これらサブフレーム別階調変換回路１５におけるサブフレーム処理についての詳細については後述する。

このような上記ラインメモリ１６からの画像信号の読み出しを始め、メモリコントローラ１２によるフレームメモリ１１へのアクセス動作や、データセレクタ１４、及びサブフレーム別階調変換回路１５における動作タイミング等は、タイミングコントローラ１３にて制御される。このタイミングコントローラ１３が、本発明におけるタイミング制御部としての機能を有しており、サブフレーム別階調変換回路１５にて生成された表示信号の出力を始め、表示モジュール１９に与える上述した各制御信号（クロック信号ＳＣＫやスタートパルス信号ＳＳＰ、ラッチパルス信号ＬＳ、ゲートクロック信号ＧＣＫ、ゲートスタートパルス信号ＧＳＰ）の出力を制御するものである。

図３に、制御装置１０に入力される画像信号と制御装置１０より出力される表示信号の時間軸上の関係を示す。ここでは、入力画像信号の１フレームが表示ライン数（水平ライン数）１０８０本、垂直帰線期間ライン数４５よりなる場合を例示している。

本画像表示装置では、第Ｎフレームの画像は、第１サブフレームの画像表示と第２サブフレームの画像表示とで表示されるが、図３に示すように、第Ｎフレームの第１サブフレームの表示は、その前半にて１つ前のフレームである第Ｎ−１フレームの第２サブフレームの後半表示と並行して行われており、第Ｎフレームの第１サブフレームの後半は、第Ｎフレームの第２サブフレームの前半表示と並行して行われている。

この場合、各サブフレームの垂直表示動作期間は入力画像信号の１フレームの垂直入力期間（１フレーム期間）と同じとなる。そして、ここでは、表示画面の全画素に対する第１サブフレームの画像表示動作が、各画素に対する入力画像信号の入力から、可能な限り遅延のないように行われている。

図４に、第Ｎフレームの第１サブフレームの表示動作と第Ｎ−１フレームの第２サブフレームの表示動作とが並行して行われている状態にある、制御装置１０の各部と、表示モジュール１９におけるソースドライバ部２１及びゲートドライバ部２３の動作タイミングを示す。

制御装置１０におけるコントローラＬＳＩ１８は、表示モジュール１９における上記ソースドライバ部２１に対してソーススタートパルス信号ＳＳＰを出力して、ソースドライバ部２１内部のシフトレジスタを初期化した後、ソースクロック信号ＳＣＫに同期させて１ライン分（１水平ライン分でありゲート信号線ＧＬ１ライン分である）の表示信号を出力する。出力された１ライン分の表示信号は、縦続接続された第１〜第４ソースドライバ内部のシフトレジスタへ順次伝送されて保持される。

次に、コントローラＬＳＩ１８からラッチパルス信号が出力されると、各ソースドライバ内部の各シフトレジスタの階調値が画素電圧に変換されてそれぞれのソース信号線ＳＬより出力される。

コントローラＬＳＩ１８に第Ｎフレーム第１ラインの画像信号が入力されたとき、上記動作により、第１〜第４の各ソースドライバからは、第Ｎフレーム第１サブフレームの第１ラインに対応する画素の表示信号に応じた画素電圧が出力される。本表示装置では、第Ｎフレーム第１ラインの画像信号の入力完了から数えて２発後のラッチパルスによって第１〜第４の各ソースドライバから、第Ｎフレーム第１サブフレームの第１ラインに対応する画素の表示信号に応じた画素電圧が出力される。

この直前に、コントローラＬＳＩ１８が、ゲートクロック信号ＧＣＫと共にゲートスタートパルス信号ＧＳＰを出力すると、第１ゲートドライバに接続される画素アレイ２０における第１ラインに対応する第１ゲート信号線ＧＬ１がアクティブとなり、第１ゲート信号線ＧＬ１に対応する各画素のＴＦＴがオンされて、各ソース信号線ＳＬより出力された画素電圧が各画素に印加されて液晶の透過率を更新し、１ライン目の画像表示走査が行われる。

コントローラＬＳＩ１８による次のゲートクロックＧＣＫの出力にて、第１ゲートドライバはインアクティブとなる。そして、このタイミングで、第２ゲートドライバに接続されている第５６４ラインに対応する第５６４ゲート信号線ＧＬ５６４がアクティブとなるとともに、各ソースドライバからは第Ｎ−１フレームの第２サブフレームの第５６４ラインに対応する各画素の画素電圧が出力される。

さらに、次のゲートクロックＧＣＫの出力にて、第２ゲートドライバに接続されている第５６４ゲート信号線ＧＬ５６４がインアクティブとなり、このタイミングで、第１ゲートドライバの第２ラインに対応する第２ゲート信号線ＧＬ２がアクティブとなり、各ソースドライバからは第Ｎフレームの第１サブフレームの第２ラインに対応する各画素の画素電圧が出力される。

以降、同様に、第５６５ライン、第３ライン目、第５６６ライン、第４ライン…というように、順次対応するゲート信号線ＧＬが選択されて画素電圧がかきこまれていくことで、フレーム周波数６０Ｈｚの入力画像に対して、第１と第２の２つのサブフレームを生成したフレーム周波数１２０Ｈｚ(倍速)の表示走査を行うことができる。

このように、本画像表示装置では、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレーム（最終段のサブフレーム）の画像表示期間とを一部重複させているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリ１１に必要とされるメモリ容量を減らすことができる。

つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、フレームメモリ１１に蓄積しておく必要があるため、サブフレーム数２の場合は、第１サブフレームの画像表示動作後に第２サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記フレームメモリ１１には、最終段のサブフレームである第２サブフレームの表示信号を作成するまで、１フレーム分の画像信号を全て蓄積しておくことが必要となる。

これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレームである第２サブフレームの表示信号を生成し終えた水平ラインの画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。

図４を参照して具体的に説明すると、本画像表示装置の場合、ラインメモリ１６に入力されラインメモリ１６から倍速で読み出された第Ｎフレーム第１ラインの画像信号は、第１サブフレームの表示用にサブフレーム別階調変換回路１５を経て表示モジュール１９へ出力される一方、フレームメモリ１１へ書込まれている。これは、第２サブフレームの表示のためであり、第Ｎフレーム第２サブフレーム第１ラインの表示がされるまでフレームメモリ１１内に保持しておく必要がある。

一方、上記第Ｎフレーム第１ラインの画像信号を書き込む前にフレームメモリ１１から読み出されているのは、第Ｎ−１フレーム第５６３ラインの画像信号であるが、これは第Ｎ−１フレームの第２サブフレーム用で読み出した後は必要のない画像信号データである。したがって、第Ｎフレーム第１ラインの画像信号はこの、第Ｎ−１フレーム第５６３ラインの画像信号が格納されていたアドレスに上書きしても構わない。同様に第Ｎフレーム第２ラインの画像信号は第Ｎ−１フレーム第５６４ラインの画像信号が格納されていたアドレスに上書きしても構わない。

図５に、入力される画像信号（入力画像信号）と出力される表示信号（出力表示信号）のタイミングと、フレームメモリ１１への書き込み、読み出しの状態を示す。図面上部の斜め矢印は入力画像信号を示し、図面下部の斜め矢印は第１および第２サブフレームの出力表示信号を示す。また、中央の帯線の図面はフレームメモリ１１の使用領域を示し、例えば第Ｎ−１フレーム第５６３ラインの信号を保持していた領域には、第Ｎフレーム第１ライン、第Ｎフレーム第５６３ラインの信号が順次上書きされている様子がわかる。

入力画像信号からフレームメモリ１１へ伸びる破線矢印はフレームメモリ１１への書き込みを、フレームメモリ１１から第２サブフレームの出力表示信号へ伸びる鎖線矢印はフレームメモリ１１からの読み出しを、入力画像信号から第１サブフレームの出力表示信号へ伸びる細矢印はフレームメモリ１１を介さない信号の流れをそれぞれ示している。

本画像表示装置においては、第１サブフレームと第２サブフレームの各期間長が均一になるように構成しているため、言い換えれば、全水平ラインに対する当該サブフレームの画素電圧書込みから次のサブフレームの画素電圧書込みまでの期間が第１と第２サブフレームで等しくなるように構成しているため、第１サブフレームの第１ライン表示開始から第２サブフレームの第１ライン表示開始までの遅延は（１０８０＋４５）／２＝５６２．５ラインとなる。この場合、図５に示すように画像信号を保持するフレームメモリの領域として第１ラインから第５１８ラインまではそれぞれ、第５６３ラインから第１０８０ライン用の保持領域と共有でき、必要なフレームメモリ領域は５６２ライン分となる。つまり前段と後段のサブフレーム期間長を均等にした場合、必要なフレームメモリ容量は（入力表示期間ライン数＋入力帰線期間ライン数）／２程度≒０．５フレーム分となる。

上記メモリコントローラ１２では、このように、任意のラインにおいて最終段のサブフレームの表示信号が生成されると、該ラインの画像信号が格納されていたフレームメモリ１１の領域に、入力されてくる別のラインの画像信号を書き込んでいくように構成されている。

なお、このように、必要なメモリ容量はサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がNの場合、約（Ｎ−１）／Ｎフレーム分となり、サブフレーム数２の場合は１フレーム分の約１／２、サブフレーム数３の場合は１フレーム分の約２／３となる。

しかも、ここでは表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、可能な限り遅延のないように行っているので、画像信号が入力してから、１フレーム期間待つことなく、該画像信号の画像表示が行われるので、画像信号の入力と実際に画像が表示されるまでのタイムラグも問題にならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。

表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、該入力画像信号のフレーム期間の半分よりも、より好ましくは２０％よりも短い時間に行わせることで、タイムラグを問題ない程度とできる。

しかも、本画像表示装置では、第２サブフレームの表示信号はフレームメモリ１１に格納された画像信号を読み出すことで生成するものの、初段である第１サブフレームの表示信号は、入力画像信号をラインメモリ１６に一旦格納することでフレームメモリ１１を介することなく生成しているので、フレームメモリ１１に対するアクセス（書き込み・読み出し）回数を少なくでき、フレームメモリ１１のメモリバンド幅を減らすことができる。

ここでは、フレームメモリ１１に対して、入力１画面の書き込みと、出力１画面の読出しを並行して行うだけでよいので、入力画像信号の伝送周波数（ドットクロック周波数）＝Ｆ（Ｈｚ）、１画素当りのデータビット数＝Ｄとすると、これに必要なメモリバンド幅は、ＦＤ＋ＦＤ＝２ＦＤ（ｂｐｓ）となり、図８の従来の駆動方法(５ＦＤ)に比べて大幅に少なくすることができる。

本画像表示装置は６０Ｈｚと５０Ｈｚの２種類の入力フレーム周波数に対応しており、上記制御装置１０は入力のフレーム周波数の変更（すなわち１フレーム期間長の変更）に応じて、各水平ラインに対する画像信号の入力から第１サブフレームの表示動作までの時間を変更することで、第１サブフレームと第２サブフレームの表示期間長が等しくなるように制御している。

このことにより、入力のフレーム周波数が変更されて１フレーム期間長が変更された場合においても１フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の１フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とする事ができ、階調変換手段のコストを抑えることができる。

なお、表示モジュールの応答性能によっては動画ボケの改善効果を向上させるために各サブフレームの期間長を均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。

一方、ＴＶ受像機のチューナー部やＰＣなど本画像表示装置に対する外部入力装置によっては、入力１フレーム期間長がわずかにゆらぐ場合がある。例えば入力１フレーム総ライン数が標準の総ライン数Ｔに対して、Ｔ−３〜Ｔ＋３の間でランダムに変化するような場合がある。この程度の入力１フレーム期間の変化に対して、常に入力の１フレーム総ライン数に追従して各サブフレーム期間長を微調整する事は制御回路のコスト上昇を伴う。そこでこの程度の入力１フレーム期間の変化に対しては総ライン数の標準値Ｔを基準に各水平ラインに対する画像信号の入力から第２サブフレームの各水平ライン表示動作までの時間を設定し変更しない。

上記制御装置１０においては入力１フレーム総ライン数の基準値として６０Ｈｚ用のＴ１と５０Ｈｚ用のＴ２を備えている。

次に、このような駆動を可能にするゲートドライバ部２３について説明する。

上述したゲートドライバ部２３は、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックからｇ（ｇは２以上の整数であり、上ではｇ＝２）発後のゲートクロックにて次段の第２ゲート信号線ＧＬ２をアクティブレベルに変化させる、クロック飛ばしモードを有するものである。

したがって、該クロック飛ばしモードを用いることで、図４に示したような、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックから２発後のゲートクロックにて第２ゲート信号線ＧＬ２をアクティブレベルに変化させるといった駆動が可能となる。

また、上記ゲートドライバ部２３は、縦続接続された第１〜第３のゲートドライバより構成されているが、この場合、図４の第１ゲートドライバから第２ゲートドライバへのゲートスタートパルスＧＳＰの出力タイミングに示すように、第１ゲートドライバは、最終ゲート信号線ＧＬである第３６０ゲート信号線ＧＬ３６０をアクティブとした後、次のゲートクロックにて当該ゲート信号線ＧＬ３６０をインアクティブとし、インアクティブとなったさらに次のゲートクロックのタイミングで後段の第２ゲートドライバへゲートスタートパルスＧＳＰを出力するようになっている。

このようにすることで、第２ゲートドライバの初段のゲート信号線ＧＬ３６１からは、前段のゲート信号線ＧＬ３６０がインアクティブとなったゲートクロックの次のゲートクロックのタイミングでアクティブレベルに変化するようになり、このようなゲートドライバクロック飛ばしモードにおいても、接続された３つのゲートドライバはあたかも一つのゲートドライバであるかのように連続的にゲート信号線制御を行うことができる。

また、ゲートドライバ部２３を構成する各ゲートドライバでは、サブフレーム分割しない表示にも対応可能となるように、このようなクロック飛ばしモードと、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックの次のゲートクロックにて第２ゲート信号線ＧＬ２をアクティブレベルに変化させる通常モード（第２の駆動モード）との切り替えを可能としておくことが好ましい。

また、ゲートドライバ部２３を構成する各ゲートドライバでは、ｇが変更可能に設けられていることが好ましい。つまり、ｇはサブフレーム数に応じて決まるものであり、サブフレーム数が２であればｇ＝２、サブフレーム数が３であればｇ＝３となる。したがって、このようにｇを切り替え可能な構成としておくことで、サブフレーム数の異なる表示にも対応可能となる。

このようなｇの変更は、スイッチでユーザが表示対象画像に応じて切り換えるようにしてもよいし、表示対象画像によってサブフレーム数が別途設定されている表示装置であれば、入力画像信号の種類を判別して、該入力画像信号がフレーム分割される際のサブフレーム数を特定し、特定結果に応じてｇを切り換えるようにしてもよい。

以降、上記制御装置１０に備えられる、サブフレーム別階調変換回路１５における画像信号より複数のサブフレーム表示信号を生成する処理について説明する。

サブフレーム別階調変換回路１５は、特に図示してはいないが、画像信号を第１サブフレームの表示信号に変換するための対応表である前段ＬＵＴ（look-up table）と、画像信号を第２サブフレームの表示信号に変換するための対応表である後段ＬＵＴとを備えている。

上記前段及び後段の各ＬＵＴに格納されている値は、以下のように設定されている。なお、ここでは、第２サブフレームの表示信号が第１サブフレームの表示信号よりも高い輝度を示すように設定した例を示すが、逆であってもよい。

すなわち、画像信号の階調が予め定められた閾値以下の階調（閾値の示す輝度と同じかより低い輝度）を示している場合、第１サブフレームの表示信号の値は、暗表示用に定められた範囲内の値に設定され、第２サブフレームの表示信号の値は、当該第１サブフレームの表示信号の値と画像信号の階調値とに応じた値に設定されている。なお、暗表示用の範囲は、暗表示用に予め定められた階調以下の階調であり、当該暗表示用に予め定められた階調が最低輝度を示している場合は、最低輝度を示す階調（黒）である。

これとは逆に、画像信号の階調が予め定められた閾値よりも明るい階調（閾値の示す輝度よりも高い輝度）を示している場合、第２サブフレームの表示信号の値は、明表示用に定められた範囲内の値に設定され、第１サブフレームの表示信号の値は、当該第２サブフレームの表示信号の値と上記画像信号の階調とに応じた値に設定されている。なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示す階調（白）である。

上記のようなサブフレーム別階調変換回路１５に入力される画像信号の階調に応じて、第１サブフレームと第２サブフレームの表示階調に変換する場合の一例を図６に示す。

入力画像信号の階調レベルが大きい場合には、両方のサブフレームに入力画像信号の階調レベルを配分する。この時、入力階調レベルが最大の場合と最小の場合との輝度積分値の差を最大限に確保する。また、コントラスト比の低下を避けつつインパルス化を図るために、可能な限り、第２サブフレームに大きな出力階調レベルを配分し、第１サブフレームに小さな出力階調レベルを配分する。

この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第２サブフレームの表示信号の値の大小によって制御される。

したがって、該画素の表示状態を、当該フレームのうち、少なくとも第１サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、ＣＲＴ（Cathode-Ray Tube）のようなインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

ここで、インパルス駆動によって動画ボケの抑制効果が得られる理由について、図７（ａ）（ｂ）を参照して簡単に説明すると以下の通りである。

図７（ａ）は、ホールド駆動時において輝度の異なる２つの領域の境界線が移動する様子を、縦軸を時間、横軸を位置として表した図である。同様に、図７（ｂ）は、インパルス駆動時において輝度の異なる２つの領域の境界線が移動する様子を表した図である。尚、インパルス駆動を示す図７（ｂ）の図において、サブフレームの分割数は２分割、その分割比は１：１の等分割とする。

このように境界線が移動する場合、観察者の視線は境界線の移動に伴って移動する、すなわち、図７（ａ）において観察者の視線は矢印１０１・１０２で表される。そして、上記境界線付近において観察者に見える輝度分布は、視線の移動に沿って表示輝度を時間積分したものとなる。このため、図７（ａ）において、矢印１０１よりも左側の領域では境界線よりも左側の領域と同輝度に知覚され、矢印１０２よりも右側の領域では境界線よりも右側の領域と同輝度に知覚される。一方で、矢印１０１と矢印１０２との間の領域では、輝度がなだらかに増加するように知覚されるため、この部分が画像ボケとして認識される。

同様に、図７（ｂ）に示すインパルス駆動の場合、境界線付近において観察者に見える輝度分布では、矢印１０３と矢印１０４との間の領域で画像ボケが発生する．しかしながら、その傾斜は図７（ａ）に示すホールド駆動の場合と比べて急峻となっており、画像ボケが軽減されていることが分かる。

この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第２サブフレームの表示信号の値の大小によって制御される。したがって、該画素の表示状態を、当該フレームのうち、少なくとも第１サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、ＣＲＴ（Cathode-Ray Tube）のようなインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

また、あるフレームにおける、画素への画像信号の階調が、上記閾値よりも高い階調を示している場合、すなわち、高輝度領域では、当該フレームにおける上記画素の輝度の高低は、主として、第１サブフレームの表示信号の値の大小によって制御される。したがって、第１及び第２のサブフレームの輝度を略等分に割り振る構成と比較して、画素の第１サブフレームにおける輝度と、第２サブフレームにおける輝度との差を大きく設定できる。この結果、あるフレームにおける画像信号の階調が高輝度領域の階調を示しているときにも、殆どの場合で、当該フレームにおける画素の発光状態をインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

なお、本実施形態においては、インパルス駆動を行うことによる動画ボケの軽減を目的に時分割階調変換を行っているが、本発明においては階調の変換方法について特定されるものではなく、入力の１フレームを複数のサブフレームに時分割して表示駆動を行うようなあらゆる画像表示装置について適用できる。

本発明によれば、液晶テレビジョン受像機や液晶モニタをはじめとする種々の表示装置の駆動装置として、広く好適に使用できる。

本発明の実施形態を示すものであり、画像表示装置の要部構成を示すブロック図である。 上記画像表示装置に設けられたコントローラＬＳＩの構成例を示す回路図である。 上記画像表示装置に設けられた制御装置が入力画像信号を処理して出力する出力表示信号と入力画像信号との関係を示す説明図である。 第Ｎフレームの第１サブフレームの表示動作と第Ｎ−１フレームの第２サブフレームの表示動作とが並行して行われている状態にある、制御装置の各部と、表示モジュールにおけるソースドライバ部及びゲートドライバ部の動作タイミングを示すタイミングチャートである。 入力される画像信号（入力画像信号）と出力される表示信号（出力表示信号）のタイミングと、フレームメモリへの書込み、読出しの状態を示す説明図である。 時分割駆動を行う画像表示装置において入力階調レベルと出力階調レベルとの関係を示す図である （ａ），（ｂ）は、インパルス駆動によって動画ボケの抑制効果が得られる理由を示す図である。 従来例構成を示すもので、入力画像信号を処理して出力する出力表示信号と入力画像信号との関係を示す説明図である。

符号の説明

１ 画像表示装置（表示装置）
２ 画素アレイ
１０ 制御装置（制御駆動装置）
１１ フレームメモリ
１２ メモリコントローラ（メモリ制御部）
１３ タイミングコントローラ（タイミング制御部）
１５ サブフレーム別階調変換ブロック（信号生成部）
１６ ラインメモリ
１９ 表示モジュール

Claims (25)

1. 入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示する表示方法であって、
   第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、
   各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くすることを特徴とする表示方法。
2. 入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示する表示方法であって、
   第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、
   各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の２０％よりも短くすることを特徴とする表示方法。
3. 第１サブフレームの表示信号は、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第２〜第ｎサブフレームの各表示信号は、上記フレームメモリに格納された画像信号を読み出すことで生成することを特徴とする請求項１又は２に記載の表示方法。
4. 画面上の各水平ラインに対して当該サブフレームの画素電圧書き込みから次のサブフレームの画素電圧書き込みまでの期間長が、上記第１〜第ｎサブフレームにおいて等しいことを特徴とする請求項１又は２に記載の表示方法。
5. 入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示装置の駆動制御装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成部と、
   表示モジュールの表示画面に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、
   上記タイミング制御部は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、制御信号を生成することを特徴とする表示装置の駆動制御装置。
6. 入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示装置の駆動制御装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成部と、
   表示モジュールの表示画面に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御部とを備え、
   上記タイミング制御部は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して画素電圧を書き込む期間を全水平ラインに対する画像信号の入力期間と等しくし、かつ、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の２０％よりも短くなるように、制御信号を生成することを特徴とする表示装置の駆動制御装置。
7. 上記タイミング制御部は、表示モジュールのデータ信号線駆動回路から第１〜第ｎサブフレームの各表示信号に応じた画素電圧が１水平ライン分ずつ時分割で出力され、これに合わせて走査信号線駆動回路から選択信号が出力されるように、制御信号を生成することを特徴とする請求項５又は６に記載の表示装置の駆動制御装置。
8. 入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御部をさらに含み、
   上記メモリ制御部は、任意の画素において第ｎサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいくことを特徴とする請求項５又は６に記載の表示装置の駆動制御装置。
9. 入力される画像信号を格納するフレームメモリにおける、静止画１フレームの該画像信号に対応した１フレームの画面表示を行う際に使用するアドレス空間容量が、１画面分の５０％以上１画面分未満であることを特徴とする請求項５又は６に記載の表示装置の駆動制御装置。
10. 上記信号生成部は、第１サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第２〜第ｎサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成することを特徴とする請求項５又は６に記載の表示装置の駆動制御装置。
11. 上記タイミング制御部は、上記表示画面の各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて画素電圧が書き込まれるまでの遅延期間を、
    第１サブフレームにおいては、入力される画像信号の１フレームの期間長が変化した場合でも変更せず、
    第２〜第ｎサブフレームにおいては、入力される画像信号の１フレームの期間長の変化が基準値未満の変化であれば変更せず、該基準値以上の変化であれば変更することを特徴とする請求項５又は６に記載の表示装置の駆動制御装置。
12. 請求項５〜１１のいずれか一項に記載の表示装置の駆動制御装置と、
    当該駆動制御装置によって駆動が制御される表示モジュールとを備えていることを特徴とする表示装置。
13. テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を上記駆動制御装置へ入力する受像手段を備えていると共に、
    上記表示モジュールは、液晶表示モジュールであり、
    液晶テレビジョン受像機として動作することを特徴とする請求項１２に記載の表示装置。
14. 上記表示モジュールは、液晶表示モジュールであり、
    上記制御装置には、外部から画像信号が入力されていると共に、
    当該画像信号が示す画像を表示する液晶モニタ装置として動作することを特徴とする請求項１２に記載の表示装置。
15. 請求項５または６に記載の表示装置の駆動制御装置と、当該駆動制御装置によって駆動が制御される表示モジュールとを備えている表示装置であって、
    上記表示モジュールの表示部に配設された複数の走査信号線を駆動する走査信号線駆動回路は、
    前段の走査信号線がアクティブレベルに変化したクロックからｇ（ｇは２以上の整数）発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第１の駆動モードを有することを特徴とする表示装置。
16. 上記第１の駆動モードにおいて、各走査信号線は、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化するようになっていることを特徴とする請求項１５に記載の表示装置。
17. 上記走査信号線駆動回路は、縦続接続された複数の半導体チップより構成されており、
    上記第１の駆動モードにおいては、前段の半導体チップは、駆動を担う走査信号線のうちの最終段の走査信号線がアクティブレベルに変化したクロックから上記ｇ発後のクロックによって次段の半導体チップにスタートパルスを出力するようになっていることを特徴とする請求項１５に記載の表示装置。
18. 上記走査信号線駆動回路は、
    前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第２の駆動モードをさらに有し、
    第１の駆動モードと第２の駆動モードとの切り替えが可能であることを特徴とする請求項１５に記載の表示装置。
19. 上記ｇが変更可能に設けられていることを特徴とする請求項１５に記載の表示装置。
20. テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を表示装置の駆動制御装置へ入力する受像手段を備えていると共に、
    上記表示モジュールは液晶表示モジュールであり、
    液晶テレビジョン受像機として動作することを特徴とする請求項１５〜１９のいずれか一項に記載の表示装置。
21. 上記表示モジュールは液晶表示モジュールであり、表示装置の駆動制御装置には、外部から画像信号が入力され、当該画像信号が示す画像を表示する液晶モニタ装置として動作することを特徴とする請求項１５〜１９のいずれか一項に記載の表示装置。
22. 表示モジュールの表示部に配設された複数の走査信号線の駆動に関して、
    前段の走査信号線がアクティブレベルに変化したクロックからｇ（ｇは２以上の整数）発後のクロックにて次段の走査信号線をアクティブレベルに変化させる第１の駆動モードを有することを特徴とする請求項１〜４のいずれか一項に記載の表示方法。
23. 上記第１の駆動モードでは、各走査信号線を、アクティブレベルに変化したクロックの次のクロックでインアクティブレベルに変化させることを特徴とする請求項２２に記載の表示方法。
24. 前段の走査信号線がアクティブレベルに変化したクロックの次のクロックにて次段の走査信号線をアクティブレベルに変化させる第２の駆動モードをさらに有しており、駆動モードの切り替えが可能であることを特徴とする請求項２２に記載の表示方法。
25. 上記ｇが変更可能に設けられていることを特徴とする請求項２２に記載の表示方法。

Images