JP3710728B2 - 液晶駆動装置 - Google Patents
液晶駆動装置 Download PDFInfo
- Publication number
- JP3710728B2 JP3710728B2 JP2001199947A JP2001199947A JP3710728B2 JP 3710728 B2 JP3710728 B2 JP 3710728B2 JP 2001199947 A JP2001199947 A JP 2001199947A JP 2001199947 A JP2001199947 A JP 2001199947A JP 3710728 B2 JP3710728 B2 JP 3710728B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- drive circuit
- outputs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、階調表示の可能なマトリクス型液晶表示パネルを駆動するための液晶駆動装置に関するものである。
【０００２】
【従来の技術】
従来より、液晶表示装置の低消費電力化のための種々の技術が提案されている。例えば、特開平９−２８１９３３号公報には、表示メモリを液晶パネルの駆動ドライバＬＳＩへ内蔵することにより、特に静止画の表示時に、表示メモリヘの外部からのアクセスを減らして、液晶表示装置の低消費電力化を図る技術が開示されている。
【０００３】
このような液晶表示装置について、図１０を用いて以下に説明する。ここで、使用する液晶パネル１００３は、マトリクス型ＳＴＮ液晶表示装置に使用され、一般的な線順次走査方式で且つ電圧平均化法で交流駆動されるものとする。
【０００４】
上記液晶パネル１００３は、ＳＴＮ液晶素子を挟み、例えば、ガラス基板内側の一方には複数のセグメントラインが、別の一方の内側にはセグメントラインとは直交して複数のコモンラインが配設され、セグメントラインとコモンラインとの交点で画素を形成している。
【０００５】
ここでは、先ず、携帯電話用液晶表示装置等で用いられるコモン駆動回路、セグメント駆動回路、表示データメモリとこのメモリの制御回路が１チップに内蔵された液晶ドライバを例に説明し、次に、この液晶表示装置における白黒表示の動作を説明する。
【０００６】
液晶ドライバ１００２は、内部に表示データメモリ１００６を持ち、このメモリが液晶パネル１００３の画素と１対１で対応している。例えば、表示データメモリ１００６では、２４８×６８の表示を行うために、２４８×６８＝１６８６４ビットの容量が必要となる。
【０００７】
そして、液晶ドライバ１００２は、表示データメモリ１００６に０もしくは１を書き込むことにより液晶パネル１００３の各画素の点灯、非点灯を行うよう、セグメント信号を出力する。このセグメント信号は、表示データメモリ１００６より、液晶パネル１００３の１ライン分のデータが、ラインアドレスカウンタ１００９により選択され、セグメント駆動回路１００４へ送られる。
【０００８】
セグメント駆動回路１００４では、入力されたセグメント信号に基づいて、表示データに対応した液晶パネル１００３を駆動する電圧を出力し、液晶パネル１００３のセグメントに与える。
【０００９】
上記表示データの表示データメモリ１００６への書き込みは、ＣＰＵ１００１のデータバス幅にあわせて、Ｘアドレスカウンタ１００７及びＹアドレスカウンタ１００８のＸ及びＹアドレスをインクリメントして行われる。
【００１０】
コモン駆動回路１００５は、液晶パネル１００３が点灯するラインを示す走査パルスを１ライン毎に順次出力し、液晶パネル１００３のコモンに与える。コモンに与えられる電圧と、セグメントに与えられる電圧により、１ラインの画素の点灯、非点灯が決まり、順次各コモンラインを駆動することにより、液晶パネル１００３に任意の文字、図形を表示させることができる。
【００１１】
上記の様に、液晶パネル１００３の表示は、表示データメモリ１００６、ラインアドレスカウンタ１００９、セグメント駆動回路１００４及び、コモン駆動回路１００５によって行われる為、表示に変更が無い場合、ＣＰＵ１００１と液晶ドライバ１００２との間で表示データの転送を行う必要が無く、また表示の変更時も、液晶パネル１００３の表示のための表示データ転送とは切り離して転送できるため、データ転送スピードを遅くでき、低消費電力化が図ることができる。
【００１２】
上記表示データメモリ１００６は、１画素に対して１ビットが対応しており表示は白と黒の２レベルの表示となる。
【００１３】
また、白と黒の２レベル表示でなく、白と黒の中間状態を表示させる多階調表示を行うためには、複数のフレームを１周期として１つの表示データを表示する際に、液晶パネル１００３の各画素を点灯させる回数を変えることにより階調表示するフレーム間間引き方式ＦＲＣ（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ）や、１フレーム内でパルス幅を変え点灯時間を変更する、パルス変調方式が用いられている。
【００１４】
これらの方式により多階調表示を行うには、上記表示データメモリ１００６の容量を増やし、１画素に対応するメモリのビット数を多くし、各画素に対する階調データを記憶する必要がある。例えば、８階調の表示を行うには、１画素当たり３ビットが必要であり、６４階調では６ビット、２５６階調では８ビットが必要となる。
【００１５】
近年では、ＬＳＩの微細化が進み上記表示データメモリ１００６の容量を増やすことも可能になり、多階調化・多色化に対応し易くなっている。
【００１６】
しかしながら、液晶パネル１００３の表示画素が多くなり、コモンライン数が増えると、１フレーム内で液晶画素が点灯する時間が少なくなるため、大画面もしくは高精細化を行うために、該液晶パネル１００３で、上記フレーム間間引き方式や、パルス変調方式を行うと、点灯時間の少ない階調では“ちらつき”（フリッカ）が起こり、表示品位が低下するという問題が生じる。
【００１７】
このため、液晶パネルにおける表示画面を上下２分割し、つまり、セグメントラインを上下２分割し、セグメント駆動回路を上セグメント用と下セグメント用の２種類用意し、上セグメントと下セグメントを同時に走査するデュアルスキャン表示方式と呼ばれる駆動方式が採用されている。
【００１８】
なお、液晶パネルにおける表示画面を上下分割しない単純マトリクス表示方式をシングルスキャン表示方式と称する。
【００１９】
デュアルスキャン表示方式は、シングルスキャン表示方式と比較して、液晶パネルの上及び下セグメントの２つの駆動回路が必要であることから、ＬＳＩ実装規模が大きくなり、かつ、駆動回路も複雑になるという問題が生じる。
【００２０】
しかしながら、デュアルスキャン表示方式は、シングルスキャン表示方式と比較して２倍の点灯時間（１／２のデューティ比）を得ることができるため、画面表示に“ちらつき”（フリッカ）が生じず、表示品位が向上するという利点を有する。
【００２１】
【発明が解決しようとする課題】
ところで、上述したように、マトリクス型ＳＴＮ液晶表示装置において、多階調・多色化を行い、且つ低消費電力化を行う為には、大容量の表示用メモリを内蔵したドライバにて、デュアルスキャン表示方式での駆動を行う必要がある。
【００２２】
また、高品位で多階調の液晶表示装置を要望される一方で、多くの階調表示の必要の無い、低価格の液晶表示装置も要望されている。
【００２３】
このような２種類の液晶表示装置でドライバを共通に使用することは、生産効率・コストの面で有利である。
【００２４】
しかしながら、一般に表示メモリが多くなれば、ドライバの単価も上がり、液晶表示装置の生産コストは高くなる。また、階調数の少ない表示パネルは販売単価が安い為、多階調を前提とした大容量メモリ搭載の高価なドライバを使用しないのが一般的である。この為、使用目的に応じて表示に必要な階調に適した容量の表示メモリを搭載した、ドライバを複数種類用意する必要がある。
【００２５】
したがって、高品位・多階調に使用する液晶表示装置と、階調数を多く必要としない液晶表示装置とで、ドライバを２種類用意する必要があるため、大量生産による価格の低下を見込めず、結果として、液晶表示装置の生産コストが高くなるという問題が生じる。
【００２６】
本発明は、上記の問題点を解決するためになされたもので、その目的は、高品位・多階調に使用する液晶表示装置と、階調数を多く必要としない液晶表示装置とで駆動用ＩＣの共通化を図ることにより、種々の液晶表示装置における生産コストを低減できるような液晶駆動装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記の課題を解決するための液晶駆動装置としては、行及び列のマトリクス状に画素が配置され、２ｋ（ｋは自然数）階調表示を行うマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、出力数ｍ（ｍは自然数）の列駆動回路と出力数ｎ（ｎは自然数）の行駆動回路とを有する液晶駆動装置において、上記表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更する表示用メモリ制御手段と、上記表示用メモリ制御手段によって変更されたｎ値を、上記行駆動回路の出力数に設定する出力数設定手段とを備えたものを挙げることができる。
【００２８】
上記の構成によれば、表示用メモリ制御手段によってｎ値及びｋ値が変更されることで、ｍ×ｎで示される表示用メモリ内の表示データ格納用のアドレスが変更される。しかしながら、ｎ×ｋビットは一定であるので、ｎ値及びｋ値が変更されても、表示用メモリの容量（ｍ×ｎ×ｋ）は変更されない。
【００２９】
また、ｋ値が変更されることは、マトリクス型液晶表示パネルの階調数が変更されることを示し、ｎ値が変更されることは、行駆動回路の出力数が変更されることを示す。
【００３０】
したがって、ｎ値およびｋ値が変更されることで、表示用メモリの容量を変更することなく、階調数に応じた行駆動回路の出力数が設定されることになる。
【００３１】
例えば、セグメントライン（列方向のライン）数が２４８、コモンライン（行方向のライン）数が６４のマトリクス型液晶表示パネルを、２５６＝（２8 ）階調表示でデュアルスキャンする場合を基準に考える。ここで、ｋ＝８となる。
【００３２】
ここで、デュアルスキャンとは、マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示する表示方式である。
【００３３】
このデュアルスキャン表示方式では、列駆動回路の出力数ｍは２４８であるが、２つの液晶駆動装置を使用するので、行駆動回路の出力数ｎは６４／２＝３２となる。また、階調数２５６からｋ＝８となる。このとき、表示用メモリの容量は、２４８×３２×８＝６３４８８ビットとなる。
【００３４】
また、２４８×３２は、一つの液晶駆動装置によって駆動される画素数を示し、表示用メモリの表示データを格納するためのアドレスのカウント数を示す。
【００３５】
上記デュアルスキャンを基準に調整された液晶駆動装置を、シングルスキャンに用いる場合について説明する。
【００３６】
ここで、シングルスキャンとは、マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示する表示方式である。
【００３７】
シングルスキャン表示方式では、１つの液晶駆動装置を使用するので、列駆動回路の出力数は２４８であり、行駆動回路の出力数は６４となる。ここで、行駆動回路の出力数ｎと階調数ｋとの積は一定であるので、ｋ＝４となり、マトリクス型液晶表示パネルの階調数は２4 ＝１６となる。このとき、表示用メモリの容量は、２４８×６４×４＝６３４８８ビットとなる。
【００３８】
また、２４８×６４は、一つの液晶駆動装置によって駆動される画素数を示し、表示用メモリの表示データを格納するためのアドレスのカウント数を示す。
【００３９】
このように、デュアルスキャン表示方式と、シングルスキャン表示方式とでは、表示用メモリの表示データを格納するためのアドレスのカウント数が異なる。
【００４０】
以上のように、表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更し、この変更されたｎ値を、上記行駆動回路の出力数に設定するようにすれば、デュアルスキャン表示方式とシングルスキャン表示表示といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【００４１】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【００４２】
また、表示用メモリにおいても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができる。
【００４３】
本発明の液晶駆動装置は、上記の課題を解決するために、行及び列のマトリクス状に画素が配置されたマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、該マトリクス型液晶表示パネルを駆動する行駆動回路及び列駆動回路を備えた液晶駆動装置において、上記表示用メモリの表示データ格納領域のアドレスのカウント数を設定し、この設定値に応じて、上記行駆動回路の出力数を設定する設定手段を備え、上記設定手段は、上記マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示するデュアルスキャン表示方式と、上記マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示するシングルスキャン表示方式とでアドレスのカウント数を変更することを特徴としている。
【００４４】
上記の構成によれば、上記表示用メモリの表示データ格納領域のアドレスのカウント数が、デュアルスキャン表示方式とシングルスキャン表示方式とで変更され、この変更値に応じて行駆動回路の出力数が変更されるようになっているので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用できる。
【００４５】
これにより、同じ液晶駆動装置を、表示用メモリの表示データ格納領域のアドレスのカウント数が異なる表示方式（デュアルスキャン表示方式、シングルスキャン表示方式）において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【００４６】
また、上記設定手段は、デュアルスキャン表示方式のアドレスのカウント数を、シングルスキャン表示方式のアドレスのカウント数よりも少なくなるように設定してもよい。
【００４７】
この場合、表示用メモリ内において、デュアルスキャン時には必要の無いアドレス空間（アドレスのカウント数）を未使用にできる。
【００４８】
また、上記設定手段は、デュアルスキャン表示方式の行駆動回路の出力数を、シングルスキャン表示方式の行駆動回路の出力数の半分となるように表示用メモリのアドレスのカウント数を設定するようにしてもよい。
【００４９】
この場合、行駆動回路において、デュアルスキャン表示方式時には必要の無い出力を未使用にできる。
【００５０】
また、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、さらに他の行駆動回路がカスケード接続されていてもよい。
【００５１】
この場合、デュアルスキャン表示方式に合わせた出力数の行駆動回路に、別の行駆動回路をカスケード接続することにより、シングルスキャン表示方式において、マトリクス型液晶パネルに供給する行信号の出力数を増加させることができるので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができる。
【００５２】
さらに、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、該行駆動回路の出力数を２倍に変換する出力数変換回路が設けられていてもよい。
【００５３】
この場合、シングルスキャン表示方式時に、上記出力数変換回路により出力数をデュアルスキャン表示方式時の２倍に変換することで、デュアルスキャン表示方式に合わせた出力数の行駆動回路であっても、シングルスキャン表示方式の出力数に合わせることができる。よって、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができる。
【００５４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。なお、本実施の形態では、図１にデュアルスキャン表示方式の液晶表示装置を示し、図２にシングルスキャン表示方式の液晶表示装置を示す。
【００５５】
まず、デュアルスキャン表示方式の液晶表示装置について、図１を参照しながら以下に説明する。
【００５６】
図１に示す液晶パネル１００３は、２k （ｋは自然数）階調表示が可能で、セグメントライン数が２４８、コモンライン数が６４のマトリクスＳＴＮ液晶表示パネルである。このデュアルスキャン表示方式では、階調数を２５６とする。よって、ｋ＝８となる。
【００５７】
液晶ドライバ（液晶駆動装置）１００２は、３２ラインを駆動する出力数ｎ（ｎは自然数）のコモン駆動回路（行駆動回路）１００５、２４８ラインを駆動する出力数ｍ（ｍは自然数）のセグメント駆動回路（列駆動回路）１００４、ｍ×ｎ×ｋ＝２４８×３２×８ビットの容量を持つ表示データメモリ（表示用メモリ）１００６、この表示データメモリ１００６を制御する制御回路（図示せず）、及び表示データメモリ１００６の領域を画素領域か階調表示領域かに切り換える切換え回路（出力数設定手段、設定手段）１０１０が１チップＬＳＩで構成されている。
【００５８】
表示データメモリ１００６を制御する制御回路（表示用メモリ制御手段）は、Ｘアドレスカウンタ１００７、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９、及び、外部ＣＰＵからの制御信号を受けるインターフェイス回路（図示せず）やコマンドデコーダ（図示せず）等で構成されている。
【００５９】
ここで、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っている。
【００６０】
そして、デュアルスキャン表示方式の時は、液晶パネル１００３の上下各々に設置された同じ液晶ドライバ１００２が２個で駆動するため、各々２４８×３２画素の駆動を担当すればよい。従って、切換え回路１０１０により、表示データメモリ１００６の領域は、２４８×３２（画素数）×８ビット、つまり２５６階調表示が可能なように、Ｙアドレスカウンタ１００８とラインアドレスカウンタ１００９を３２ラインのアドレスのカウントを行うように切換えられる。
【００６１】
なお、シングルスキャン表示方式（図２）の時は、液晶ドライバ１００２（後述するが、別のコモン駆動回路１０１１も設置する）１個で２４８×６４画素の駆動を担当するため、切換え回路１０１０により、表示データメモリ１００６の領域は、２４８×６４（画素数）×４ビット、つまり１６階調表示に切換えるように、Ｙアドレスカウンタとラインアドレスカウンタは６４ラインのアドレスのカウントを行うように切換えられる。
【００６２】
上記セグメント駆動回路１００４は、表示データメモリ１００６から読み出された１ライン、２４８画素分の表示データをセグメント駆動回路１００４内のホールドメモリ（図示せず）に取り込み、１水平同期期間ラッチし、例えば、パルス幅変調方式であれば、階調パルス選択回路（図示せず）にて表示データに応じたパルス幅を選択し、液晶パネル１００３の各セグメントラインに出力することで階調表示を行っている。
【００６３】
一方、コモン駆動回路１００５は、３２ラインの液晶パネル１００３のコモンラインを１水平同期信号毎に１項次選択して走査信号を出力（上下、各々１本ずつ）することで、１フレーム間で２回走査することで画面表示を行っている。
【００６４】
次に、シングルスキャン表示方式の液晶表示装置について、図２を参照しながら以下に説明する。
【００６５】
なお、図１で示した液晶ドライバ１００２を使用する場合、表示データメモリ１００６の容量は、２４８×３２×８＝６３４８８ビットとなっているので、表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用することになり、液晶パネル１００３は１６階調表示となる。
【００６６】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っているので、このアドレス空間をそのまま、すなわち６４ライン分のアドレスカウントを行う。
【００６７】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。コモン駆動回路１００５は３２の出力を持ち、順次走査信号を出力する。
【００６８】
シングルスキャン表示方式では、液晶ドライバ１００２と、これとは別に設置される３２ラインを駆動するコモン駆動回路１０１１をカスケード接続して使用する。このコモン駆動回路１０１１は、液晶ドライバ１００２内のコモン駆動回路１００５と基本的には同じ回路で構成されている。
【００６９】
コモン駆動回路１００５は、一般的にコモン駆動回路１００５内にあるシフトレジスタを水平同期信号に同期を取り、スタートパルス信号（走査開始の信号でＣＰＵから出力）を取り込み転送している。
【００７０】
そして、シフトレジスタ（３２段）の各段からの出力を基に、走査信号を作り出している。
【００７１】
図２に示すシングルスキャン表示方式の場合は、液晶ドライバ１００２内のコモン駆動回路１００５内のシフトレジスタを転送して最終段から出力されたスタートパルス信号を、外付けコモン駆動回路１０１１内のシフトレジスタ（３２段）に取り込み、同じく水平同期信号を転送クロックにして同期を取り転送することでカスケード接続を行い、動作させることで６４ラインのコモンラインを順次選択して走査している。
【００７２】
尚、切換え回路１０１０のデュアルスキャン表示方式かシングルスキャン表示方式かの切換えは、外部ＣＰＵからのコマンドによるか、液晶ドライバ１００２に切換端子（図示せず）を設けて行っても良い。なお、以後の実施の形態２〜４も同様である。
【００７３】
このように２５６階調、デュアルスキャン表示方式の液晶パネルと、１６階調、シングルスキャン表示方式の液晶パネルとで、液晶ドライバ１００２内の表示データメモリ１００６を無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【００７４】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図３にデュアルスキャン表示方式の液晶表示装置を示し、図４にシングルスキャン表示方式の液晶表示装置を示す。
【００７５】
本実施の形態では、シングルスキャン表示方式の際、図４に示すように、外付けの３２入力６４出力セレクト回路（出力数変換回路）１０１２を用いることで液晶ドライバ１００２を、デュアルスキャン表示方式及びシングルスキャン表示方式双方で使用できるようにするものである。
【００７６】
前記実施の形態例１での切換え回路１０１０は、ここではセレクト回路１１１０に置き換わっている。
【００７７】
セレクト回路１１１０は、切換え回路１０１０の機能をそのまま受け継ぐと共に、さらにシングルスキャン表示方式での走査期間の前半（ここでは１〜３２ラインの３２ライン）と後半（ここでは３３〜６４ラインの３２ライン）とで切り替わる切替信号Ｓを出力する機能が加わっている。そして、液晶ドライバ１００２には、上記セレクト回路１１１０からの切替信号Ｓを出力するための出力端子（セレクト端子）が追加されている。
【００７８】
切替信号Ｓは、例えば、液晶ドライバ１００２内のコモン駆動回路１００５内のシフトレジスタ（３２段）を転送され最終段から出力されるスタートパルス信号を用いてラッチをかければ、前半（１〜３２ライン）はロウレベル“Ｌ”で、後半（３３〜６４ライン）はハイレベル“Ｈ”の信号となる。
【００７９】
図３に示すデュアルスキヤン表示方式での動作時は、上記切替信号Ｓは使用しない。つまり、本実施の形態におけるデュアルスキャン表示方式の動作は、実施の形態１のデュアルスキャン表示方式での動作と同じとなる。よって、ここでは、その説明は省略する。
【００８０】
次に、シングルスキャン表示方式の液晶表示装置について、図４および図５を参照しながら以下に説明する。
【００８１】
図４に示す液晶表示装置では、液晶ドライバ１００２の外付けで３２入力６４出力セレクト回路１０１２が設けられている。
【００８２】
この３２入力６４出力セレクト回路１０１２は、例えば図５に示すような回路構成となる。なお、図５に示すコモン駆動回路は、液晶ドライバ１００２内のコモン駆動回路１００５である。
【００８３】
先に述べたように、切替信号Ｓは、前半（１〜３２ライン）はロウレベル“Ｌ”で、後半（３３〜６４ライン）はハイレベル“Ｈ”となる。
【００８４】
したがって、図５において、示す液晶ドライバ１００２内のコモン駆動回路１００５から出力される出力Ｃ１は、トランジスタＴ１を介して液晶パネル１００３のコモンライン１へともう１本、トランジスタＴ３３を介して液晶パネル１００３のコモンライン３３と接続される。
【００８５】
同じように、液晶ドライバ１００２内のコモン駆動回路１００５から出力される出力Ｃｋは、トランジスタＴｋを介して液晶パネルのコモンラインｋへともう１本、トランジスタＴ３２＋ｋを介して液晶パネルのコモンライン３２＋ｋと接続される。ここで、ｋ＝１〜３２とする。
【００８６】
一方、トランジスタＴ１〜Ｔ３２のゲートには、インバータを介して切替信号Ｓの反転信号が入力され、トランジスタＴ３３〜Ｔ６４のゲートには、切替信号Ｓが入力されている。
【００８７】
従って、液晶パネル１００３のコモンラインには、前半はコモンライン１〜３２ラインが順次選択されて走査され、続いて、後半はコモン駆動回路が再度、スタートパルス信号を受け、出力Ｃ１からＣ３２へと順次走査信号を出力すると、液晶パネル１００３のコモンライン３３〜６４ラインが順次選択されて走査されることになる。
【００８８】
尚、３２入力６４出力セレクト回路１０１２内のトランジスタは、ＭＯＳトランジスタやトランスミッションゲート等のアナログスイッチで構成すれば良い。
【００８９】
また、３２入力６４出力セレクト回路１０１２は、外付けではなく、液晶ドライバ１００２に内蔵しても良い。この場合、切替信号Ｓは外部へは出ないので、デュアルスキャン表示方式の時は切替信号Ｓをロウレベル“Ｌ”に固定させることで３２ラインに対応できる。
【００９０】
上記３２入力６４出力セレクト回路１０１２により、前半の走査期間に、駆動信号は液晶パネル１００３の上部を走査し、後半の走査期間に、駆動信号は液晶パネル１００３の下部を走査する事ができる。
【００９１】
セグメント駆動回路１００４の動作は、前記実施の形態１の図２で示したシングルスキャン表示方式の動作と同様な為、省略する。
【００９２】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【００９３】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図６にデュアルスキャン表示方式の液晶表示装置を示し、図７にシングルスキャン表示方式の液晶表示装置を示す。
【００９４】
本実施の形態では、シングルスキャン表示方式に用いることを前提にして、６４ラインを駆動するコモン駆動回路を備えており、さらに、３２／６４ラインを切換えるための内部カウンタを切換え回路１０１０内に設けた液晶駆動装置について説明する。
【００９５】
従って、コモン駆動回路内のシフトレジスタはここでは６４段で構成され、シングルスキャン表示方式の時は、スタートパルス信号を１〜６４段まで転送させ、シフトレジスタの各段からの出力を基に走査信号を作ることで６４ラインに対応する。
【００９６】
一方、デュアルスキャン表示方式の時は、シフトレジスタは３２段の出力で止める。これは、デュアルスキャン表示方式時は、先の内部カウンタで３２ラインをカウントすれば、シフトレジスタの転送クロックを止める等で実現するようにすればよい。これにより、３２ラインを駆動するコモン駆動回路に切換えることができる。
【００９７】
まず、デュアルスキャン表示方式の液晶表示装置について、図６を参照しながら以下に説明する。
【００９８】
液晶パネル１００３は、セグメントが２４８、コモンが６４のマトリクスＳＴＮ液晶表示装置であり、上下２分割を行いデュアルスキャン表示方式で駆動している。
【００９９】
液晶ドライバ１００２は、表示データメモリ１００６を２４８×３２×８ｂｉｔ持ち、２５６階調の表示が可能である。Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、デュアルスキャン時には３２ライン分のアドレスのカウントを行う。
【０１００】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネル１００３に表示データに対応した階調の波形を出力する。
【０１０１】
コモン駆動回路１００５は、６４の出力を持つが、１から３２出力に順次走査信号を出力し、３３から６４出力には走査信号を出力しない。
【０１０２】
次に、シングルスキャン表示方式の液晶表示装置について、図７を参照しながら以下に説明する。
【０１０３】
図７は、図６の液晶ドライバ１００２を用いてシングルスキャン表示方式で駆動した場合を示した図である。
【０１０４】
表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用するため、１６階調の表示となる。Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、シングルスキャン時には６４ライン分のアドレスカウントを行う。
【０１０５】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っているので、このアドレス空間をそのまま、すなわち６４ライン分のアドレスカウントを行う。
【０１０６】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。コモン駆動回路１００５は３２の出力を持ち、順次走査信号を出力する。
【０１０７】
シングルスキャン表示方式では、液晶ドライバ１００２と、これとは別に設置される３２ラインを駆動するコモン駆動回路１０１１を接続して使用する。このコモン駆動回路１０１１は、液晶ドライバ１００２内のコモン駆動回路１００５と基本的には同じ回路で構成されている。
【０１０８】
コモン駆動回路１００５は、一般的にコモン駆動回路１００５内にあるシフトレジスタを水平同期信号に同期を取り、スタートパルス信号（走査開始の信号でＣＰＵから出力）を取り込み転送させている。
【０１０９】
そして、シフトレジスタ（３２段）の各段からの出力を基に、走査信号を作り出している。
【０１１０】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【０１１１】
〔実施の形態４〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図８にデュアルスキャン表示方式の液晶表示装置を示し、図９にシングルスキャン表示方式の液晶表示装置を示す。
【０１１２】
本実施の形態では、前記の各実施の形態のように、コモン駆動回路は内蔵せず、液晶ドライバ１００２は、２４８ラインを駆動するセグメント駆動回路１００４、２４８×３２×８ビットの容量を持つ表示データメモリ１００６、この表示データメモリを制御する制御回路、及び表示データメモリのアドレス空間を画素領域か階調表示領域かに切り換える切換え回路１０１０が１チップＬＳＩで構成されている。
【０１１３】
表示データメモリ１００６を制御する制御回路は、Ｘアドレスカウンタ１００７、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９、及び、外部ＣＰＵからの制御信号を受けるインターフェイス回路（図示せず）やコマンドデコーダ（図示せず）等で構成されている。
【０１１４】
すなわち、図８および図９に示すように、３２ラインを駆動する２つのコモン駆動回路１０１１が１チップとなって液晶ドライバ１００２とは別に形成れている。なお、図９に示すシングルスキャン表示方式の液晶表示装置の場合には、２つのコモン駆動回路１０１１はカスケード接続されている。
【０１１５】
デュアルスキャン表示方式の場合は、液晶パネル１００３の上半分のコモンライン１〜３２を駆動するコモン駆動回路（１）と、下半分のコモンライン３３〜６４を駆動するコモン駆動回路（２）（コモン駆動回路（１）と同じ）と液晶ドライバ１００２とで駆動する。
【０１１６】
一方、シングルスキャン表示の場合は、カスケード接続したコモン駆動回路（１）とコモン駆動回路（２）と、液晶ドライバとで駆動するものである。
【０１１７】
液晶パネル１００３は、セグメントが２４８、コモンが６４のマトリクスＳＴＮ液晶表示装置で、上下２分割を行いデュアルスキャンで駆動している。
【０１１８】
液晶ドライバ１００２は、表示データメモリ１００６を２４８×３２×８ｂｉｔ持ち、２５６階調の表示が可能である。
【０１１９】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、デュアルスキャン時には３２ライン分のアドレスのカウントを行う。
【０１２０】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。
【０１２１】
コモン駆動回路１０１１は、前述のように、液晶ドライバ１００２とは別のＬＳＩであり、３２の出力を持ち、順次走査信号を出力する。
【０１２２】
次に、シングルスキャン表示方式の液晶表示装置について、図９を参照しながら以下に説明する。
【０１２３】
図９は、図８の液晶ドライバ１００２を用いてシングルスキャン表示方式で駆動した場合を示した図である。
【０１２４】
表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用するため、１６階調の表示となる。
【０１２５】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、シングルスキャン時には６４ライン分のアドレスカウントを行う。
【０１２６】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネル１００３に表示データに対応した階調の波形を出力する。
【０１２７】
コモン駆動回路１０１１は、３２の出力を持ち、順次走査信号を出力するＬＳＩを２個設け、互いをカスケード接続することにより６４出力の走査信号を得る。尚、３２出力のＬＳ１２個の代わりに、６４出力のＬＳＩにしても良い。
【０１２８】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【０１２９】
なお、上記の各実施の形態では、２５６階調と１６階調との組み合わせで説明したが、これに限定されるものではなく、例えば６４階調と、８階調の組み合わせでもよい。また、同様の考え方を行うと、２５６階調のドライバを使用し、シングルスキャン時には、８階調の表示画面を２面と４階調の表示画面を１面の様に表示用メモリを分割し、切り換えて使用する事も可能である。
【０１３０】
以上のように、各実施の形態では、何れの場合も、表示用メモリである表示データメモリ１００６における表示データ格納用のアドレスを変更するようにすれば、デュアルスキャン表示方式とシングルスキャン表示方式といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【０１３１】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【０１３２】
また、表示データメモリ１００６においても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができる。
【０１３３】
本発明の液晶駆動装置を用いれば、以下のような効果を奏する。
【０１３４】
高画質・多階調表示（実施の形態では２５６階調）が必要な場合、上下分割に対応して液晶ドライバを２個使用して、デュアルスキャンを行う駆動回路を構成し、一方、特に高画質・多階調を必要としない場合、階調数を減少（前記の各実施の形態では１６階調）させることにより、前述のデュアルスキャンを行う駆動回路と同一のドライバを使い、シングルスキャンを行う駆動回路を構成出来る為、商品の共通化によるコスト削減が図れる。
【０１３５】
高画質のため、画素数が増加したり多階調表示に対応すると、内蔵の表示データメモリの容量も飛躍的に増大することから、チップサイズも大きくなり、液晶ドライバのコストアップを招いていたが、デュアルスキャン表示及びシングルスキャン表示双方にも同一の液晶ドライバが使えることで、量産効果によるコストダウンが図れる。
【０１３６】
表示データメモリの容量とは別に、セグメント駆動回路も内部にシフトレジスタ、ホールドメモリ、階調パルス選択回路及び出力回路を有した場合、チップ占有面積は比較的大きい。
【０１３７】
しかし、コモン駆動回路は、シフトレジスタと出力回路で基本的に構成されるため、比較的チップ占有面積は少なくてすむ。
【０１３８】
また、図４に示す液晶表示装置で使用している３２入力６４出力セレクト回路もチップ占有面積は小さく、従って、外付け用コモン駆動回路や３２入力６４出力セレクト回路は安価である。
【０１３９】
尚、各実施の形態では、２４８×３２×８ビットの表示データメモリ内蔵液晶ドライバを、デュアルスキャン表示では２４８×３２画素、２５６階調表示に使用し、シングルスキャン表示では２４８×６４、１６階調に切換えて使用する例で説明したが、シングルスキャン表示で２４８×１２８、８階調表示でも良い。この場合は外付けのコモン駆動回路（３２ライン用）を４個カスケード接続すればよい。
【０１４０】
このように、画素領域か階調表示領域かの切り換えは、マトリクス型ＳＴＮ液晶表示装置では、ちらつき等が視覚されない範囲で画素領域を増やして行っても構わない。
【０１４１】
また、表示データメモリの画素領域か階調表示領域かの切り換え、かつ、コモン駆動回路側に外付け回路を設置する手法は、ＴＦＴ駆動方式でも先のセグメント駆動回路をソース駆動回路に、一方、コモン駆動回路をゲート駆動回路に置きかえれば容易に実現できる。例えば、図１１および図１２に示すように、図１に示した液晶ドライバ１００２をＴＦＴ液晶ドライバ２００２に、液晶パネル１００３をＴＦＴ液晶パネル２００３に、セグメント駆動回路１００４がソース駆動回路２００４に、コモン駆動回路１００５がゲート駆動回路２００５に、外付けのコモン駆動回路１０１１を外付けのゲート駆動回路２０１１に置きかえれば、本発明をＴＦＴ駆動方式に適用できる。
【０１４２】
このように、表示データメモリの領域を画素領域か階調表示領域かに切り換えて使用を可能とすることで、あまり多階調表示が必要のない、例えば、キャラクタ表示や漫画表示を行う液晶表示装置では階調数を大幅に減らして大画素数の液晶表示装置に採用でき、一方、画面が小さく画素数も比較的少ない携帯電話用表示では、多階調表示に比重を置いた液晶表示装置に切換えて適用できる等、同一の液晶ドライバを用いて融通の利く液晶表示装置を提供することができる。
【０１４３】
これらの効果を実現するために、本発明では、他の液晶駆動装置を提案する。すなわち、液晶駆動装置は、表示データを格納するメモリを内蔵し、マトリックス型液晶表示装置を駆動する回路において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、表示領域が倍になるシングルスキャン時には、階調を表す表示用メモリのビット数を半分にするように構成してもよい。
【０１４４】
また、上記液晶駆動装置において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、内蔵メモリをアドレスする回路をシングルスキャンに使用する場合にあわせ、デュアルスキャン時には必要の無いアドレス空間を未使用にできるようにしてもよい。
【０１４５】
また、上記液晶駆動装置において、外付けのコモン駆動回路をカスケード接続する機能を持つようにしてもよい。
【０１４６】
また、上記液晶駆動装置において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、コモン駆動回路の出力数をシングルスキャンに使用する場合にあわせ、デュアルスキャン時には必要の無い出力を未使用にできるようにしてもよい。
【０１４７】
さらに、上記液晶駆動装置において、コモン駆動回路の出力数をデュアルスキャンに使用する場合にあわせ、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、外付けのセレクタを接続することにより、コモン駆動出力を倍にできるようにしてもよい。
【０１４８】
したがって、表示データメモリの容量を２分割できるようにしておき、デュアルスキャンでの多階調とシングルスキャンでの低階調の場合で使用メモリのアドレス方法を切り換える事ができる装置を備えるようにすればよい。
【０１４９】
コモン駆動回路と、セグメント駆動回路がＬＳ１に１チップ化されている場合は、シングルスキャン用に外付けのコモン駆動回路を設ける。
【０１５０】
上記構成により、デュアルスキャンでの多階調表示を行う、液晶ドライバ１個を用い、シングルスキャンでの低階調のパネルを駆動することができるため、高機能の表示パネルと、廉価版の表示パネルとで、部品の共通化を行うことができ、コスト削減を行うことができる。
【０１５１】
【発明の効果】
本発明の液晶駆動装置は、以上のように、行及び列のマトリクス状に画素が配置され、２k （ｋは自然数）階調表示を行うマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、出力数ｍ（ｍは自然数）の列駆動回路と出力数ｎ（ｎは自然数）の行駆動回路とを有する液晶駆動装置において、上記表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更する表示用メモリ制御手段と、上記表示用メモリ制御手段によって変更されたｎ値を、上記行駆動回路の出力数に設定する出力数設定手段とを備えた構成である。
【０１５２】
それゆえ、表示用メモリ制御手段によってｎ値及びｋ値が変更されることで、ｍ×ｎで示される表示用メモリ内の表示データ格納用のアドレスが変更される。しかしながら、ｎ×ｋビットは一定であるので、ｎ値及びｋ値が変更されても、表示用メモリの容量（ｍ×ｎ×ｋ）は変更されない。
【０１５３】
また、ｋ値が変更されることは、マトリクス型液晶表示パネルの階調数が変更されることを示し、ｎ値が変更されることは、行駆動回路の出力数が変更されることを示す。
【０１５４】
したがって、ｎ値およびｋ値が変更されることで、表示用メモリの容量を変更することなく、階調数に応じた行駆動回路の出力数に設定されることになる。
【０１５５】
以上のように、表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更し、この変更されたｎ値を、上記行駆動回路の出力数に設定するようにすれば、デュアルスキャン表示方式とシングルスキャン表示表示といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【０１５６】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【０１５７】
また、表示用メモリにおいても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができるという効果を奏する。
【０１５８】
本発明の液晶駆動装置は、以上のように、行及び列のマトリクス状に画素が配置されたマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、該マトリクス型液晶表示パネルを駆動する行駆動回路及び列駆動回路を備えた液晶駆動装置において、上記表示用メモリの表示データ格納領域のアドレスのカウント数を設定し、この設定値に応じて、上記行駆動回路の出力数を設定する設定手段を備え、上記設定手段は、上記マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示するデュアルスキャン表示方式と、上記マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示するシングルスキャン表示方式とでアドレスのカウント数を変更する構成である。
【０１５９】
それゆえ、上記表示用メモリの表示データ格納領域のアドレスのカウント数が、デュアルスキャン表示方式とシングルスキャン表示方式とで変更され、この変更値に応じて行駆動回路の出力数が変更されるようになっているので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用できる。
【０１６０】
これにより、同じ液晶駆動装置を、表示用メモリの表示データ格納領域のアドレスのカウント数が異なる表示方式（デュアルスキャン表示方式、シングルスキャン表示方式）において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができるという効果を奏する。
【０１６１】
また、上記設定手段は、デュアルスキャン表示方式のアドレスのカウント数を、シングルスキャン表示方式のアドレスのカウント数よりも少なくなるように設定してもよい。
【０１６２】
この場合、表示用メモリ内において、デュアルスキャン時には必要の無いアドレス空間（アドレスのカウント数）を未使用にできるという効果を奏する。
【０１６３】
また、上記設定手段は、デュアルスキャン表示方式の行駆動回路の出力数を、シングルスキャン表示方式の行駆動回路の出力数の半分となるように表示用メモリのアドレスのカウント数を設定するようにしてもよい。
【０１６４】
この場合、行駆動回路において、デュアルスキャン表示方式時には必要の無い出力を未使用にできるという効果を奏する。
【０１６５】
また、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、さらに他の行駆動回路がカスケード接続されていてもよい。
【０１６６】
この場合、デュアルスキャン表示方式に合わせた出力数の行駆動回路に、別の行駆動回路をカスケード接続することにより、シングルスキャン表示方式において、マトリクス型液晶パネルに供給する行信号の出力数を増加させることができるので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができるという効果を奏する。
【０１６７】
さらに、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、該行駆動回路の出力数を２倍に変換する出力数変換回路が設けられていてもよい。
【０１６８】
この場合、シングルスキャン表示方式時に、上記出力数変換回路により出力数がデュアルスキャン表示方式時の２倍に変換することで、デュアルスキャン表示方式に合わせた出力数の行駆動回路であっても、シングルスキャン表示方式の出力数に合わせることができる。よって、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図２】図１に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図３】本発明の他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図４】図３に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図５】図４に示す３２入力６４出力セレクト回路を示す説明図である。
【図６】本発明のさらに他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図７】図６に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図８】本発明のさらに他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図９】図８に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図１０】一般的な液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図１１】本発明の液晶駆動装置を備えたデュアルスキャン表示方式のＴＦＴ液晶表示装置の概略構成図である。
【図１２】図１１に示した液晶液晶駆動装置を備えたシングルスキャン表示方式のＴＦＴ液晶表示装置の概略構成図である。
【符号の説明】
１００２ 液晶ドライバ（液晶駆動装置）
１００３ 液晶パネル（マトリクス型液晶パネル）
１００４ セグメント駆動回路（列駆動回路）
１００５ コモン駆動回路（行駆動回路）
１００６ 表示データメモリ（表示用メモリ）
１００７ Ｘアドレスカウンタ
１００８ Ｙアドレスカウンタ
１００９ ラインアドレスカウンタ
１０１０ 切換え回路（出力数設定手段、設定手段）
１０１１ コモン駆動回路
１０１２ ３２入力６４出力セレクト回路（出力数変換回路）
１１１０ セレクト回路（出力数設定手段、設定手段）
【発明の属する技術分野】
本発明は、階調表示の可能なマトリクス型液晶表示パネルを駆動するための液晶駆動装置に関するものである。
【０００２】
【従来の技術】
従来より、液晶表示装置の低消費電力化のための種々の技術が提案されている。例えば、特開平９−２８１９３３号公報には、表示メモリを液晶パネルの駆動ドライバＬＳＩへ内蔵することにより、特に静止画の表示時に、表示メモリヘの外部からのアクセスを減らして、液晶表示装置の低消費電力化を図る技術が開示されている。
【０００３】
このような液晶表示装置について、図１０を用いて以下に説明する。ここで、使用する液晶パネル１００３は、マトリクス型ＳＴＮ液晶表示装置に使用され、一般的な線順次走査方式で且つ電圧平均化法で交流駆動されるものとする。
【０００４】
上記液晶パネル１００３は、ＳＴＮ液晶素子を挟み、例えば、ガラス基板内側の一方には複数のセグメントラインが、別の一方の内側にはセグメントラインとは直交して複数のコモンラインが配設され、セグメントラインとコモンラインとの交点で画素を形成している。
【０００５】
ここでは、先ず、携帯電話用液晶表示装置等で用いられるコモン駆動回路、セグメント駆動回路、表示データメモリとこのメモリの制御回路が１チップに内蔵された液晶ドライバを例に説明し、次に、この液晶表示装置における白黒表示の動作を説明する。
【０００６】
液晶ドライバ１００２は、内部に表示データメモリ１００６を持ち、このメモリが液晶パネル１００３の画素と１対１で対応している。例えば、表示データメモリ１００６では、２４８×６８の表示を行うために、２４８×６８＝１６８６４ビットの容量が必要となる。
【０００７】
そして、液晶ドライバ１００２は、表示データメモリ１００６に０もしくは１を書き込むことにより液晶パネル１００３の各画素の点灯、非点灯を行うよう、セグメント信号を出力する。このセグメント信号は、表示データメモリ１００６より、液晶パネル１００３の１ライン分のデータが、ラインアドレスカウンタ１００９により選択され、セグメント駆動回路１００４へ送られる。
【０００８】
セグメント駆動回路１００４では、入力されたセグメント信号に基づいて、表示データに対応した液晶パネル１００３を駆動する電圧を出力し、液晶パネル１００３のセグメントに与える。
【０００９】
上記表示データの表示データメモリ１００６への書き込みは、ＣＰＵ１００１のデータバス幅にあわせて、Ｘアドレスカウンタ１００７及びＹアドレスカウンタ１００８のＸ及びＹアドレスをインクリメントして行われる。
【００１０】
コモン駆動回路１００５は、液晶パネル１００３が点灯するラインを示す走査パルスを１ライン毎に順次出力し、液晶パネル１００３のコモンに与える。コモンに与えられる電圧と、セグメントに与えられる電圧により、１ラインの画素の点灯、非点灯が決まり、順次各コモンラインを駆動することにより、液晶パネル１００３に任意の文字、図形を表示させることができる。
【００１１】
上記の様に、液晶パネル１００３の表示は、表示データメモリ１００６、ラインアドレスカウンタ１００９、セグメント駆動回路１００４及び、コモン駆動回路１００５によって行われる為、表示に変更が無い場合、ＣＰＵ１００１と液晶ドライバ１００２との間で表示データの転送を行う必要が無く、また表示の変更時も、液晶パネル１００３の表示のための表示データ転送とは切り離して転送できるため、データ転送スピードを遅くでき、低消費電力化が図ることができる。
【００１２】
上記表示データメモリ１００６は、１画素に対して１ビットが対応しており表示は白と黒の２レベルの表示となる。
【００１３】
また、白と黒の２レベル表示でなく、白と黒の中間状態を表示させる多階調表示を行うためには、複数のフレームを１周期として１つの表示データを表示する際に、液晶パネル１００３の各画素を点灯させる回数を変えることにより階調表示するフレーム間間引き方式ＦＲＣ（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ）や、１フレーム内でパルス幅を変え点灯時間を変更する、パルス変調方式が用いられている。
【００１４】
これらの方式により多階調表示を行うには、上記表示データメモリ１００６の容量を増やし、１画素に対応するメモリのビット数を多くし、各画素に対する階調データを記憶する必要がある。例えば、８階調の表示を行うには、１画素当たり３ビットが必要であり、６４階調では６ビット、２５６階調では８ビットが必要となる。
【００１５】
近年では、ＬＳＩの微細化が進み上記表示データメモリ１００６の容量を増やすことも可能になり、多階調化・多色化に対応し易くなっている。
【００１６】
しかしながら、液晶パネル１００３の表示画素が多くなり、コモンライン数が増えると、１フレーム内で液晶画素が点灯する時間が少なくなるため、大画面もしくは高精細化を行うために、該液晶パネル１００３で、上記フレーム間間引き方式や、パルス変調方式を行うと、点灯時間の少ない階調では“ちらつき”（フリッカ）が起こり、表示品位が低下するという問題が生じる。
【００１７】
このため、液晶パネルにおける表示画面を上下２分割し、つまり、セグメントラインを上下２分割し、セグメント駆動回路を上セグメント用と下セグメント用の２種類用意し、上セグメントと下セグメントを同時に走査するデュアルスキャン表示方式と呼ばれる駆動方式が採用されている。
【００１８】
なお、液晶パネルにおける表示画面を上下分割しない単純マトリクス表示方式をシングルスキャン表示方式と称する。
【００１９】
デュアルスキャン表示方式は、シングルスキャン表示方式と比較して、液晶パネルの上及び下セグメントの２つの駆動回路が必要であることから、ＬＳＩ実装規模が大きくなり、かつ、駆動回路も複雑になるという問題が生じる。
【００２０】
しかしながら、デュアルスキャン表示方式は、シングルスキャン表示方式と比較して２倍の点灯時間（１／２のデューティ比）を得ることができるため、画面表示に“ちらつき”（フリッカ）が生じず、表示品位が向上するという利点を有する。
【００２１】
【発明が解決しようとする課題】
ところで、上述したように、マトリクス型ＳＴＮ液晶表示装置において、多階調・多色化を行い、且つ低消費電力化を行う為には、大容量の表示用メモリを内蔵したドライバにて、デュアルスキャン表示方式での駆動を行う必要がある。
【００２２】
また、高品位で多階調の液晶表示装置を要望される一方で、多くの階調表示の必要の無い、低価格の液晶表示装置も要望されている。
【００２３】
このような２種類の液晶表示装置でドライバを共通に使用することは、生産効率・コストの面で有利である。
【００２４】
しかしながら、一般に表示メモリが多くなれば、ドライバの単価も上がり、液晶表示装置の生産コストは高くなる。また、階調数の少ない表示パネルは販売単価が安い為、多階調を前提とした大容量メモリ搭載の高価なドライバを使用しないのが一般的である。この為、使用目的に応じて表示に必要な階調に適した容量の表示メモリを搭載した、ドライバを複数種類用意する必要がある。
【００２５】
したがって、高品位・多階調に使用する液晶表示装置と、階調数を多く必要としない液晶表示装置とで、ドライバを２種類用意する必要があるため、大量生産による価格の低下を見込めず、結果として、液晶表示装置の生産コストが高くなるという問題が生じる。
【００２６】
本発明は、上記の問題点を解決するためになされたもので、その目的は、高品位・多階調に使用する液晶表示装置と、階調数を多く必要としない液晶表示装置とで駆動用ＩＣの共通化を図ることにより、種々の液晶表示装置における生産コストを低減できるような液晶駆動装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記の課題を解決するための液晶駆動装置としては、行及び列のマトリクス状に画素が配置され、２ｋ（ｋは自然数）階調表示を行うマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、出力数ｍ（ｍは自然数）の列駆動回路と出力数ｎ（ｎは自然数）の行駆動回路とを有する液晶駆動装置において、上記表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更する表示用メモリ制御手段と、上記表示用メモリ制御手段によって変更されたｎ値を、上記行駆動回路の出力数に設定する出力数設定手段とを備えたものを挙げることができる。
【００２８】
上記の構成によれば、表示用メモリ制御手段によってｎ値及びｋ値が変更されることで、ｍ×ｎで示される表示用メモリ内の表示データ格納用のアドレスが変更される。しかしながら、ｎ×ｋビットは一定であるので、ｎ値及びｋ値が変更されても、表示用メモリの容量（ｍ×ｎ×ｋ）は変更されない。
【００２９】
また、ｋ値が変更されることは、マトリクス型液晶表示パネルの階調数が変更されることを示し、ｎ値が変更されることは、行駆動回路の出力数が変更されることを示す。
【００３０】
したがって、ｎ値およびｋ値が変更されることで、表示用メモリの容量を変更することなく、階調数に応じた行駆動回路の出力数が設定されることになる。
【００３１】
例えば、セグメントライン（列方向のライン）数が２４８、コモンライン（行方向のライン）数が６４のマトリクス型液晶表示パネルを、２５６＝（２8 ）階調表示でデュアルスキャンする場合を基準に考える。ここで、ｋ＝８となる。
【００３２】
ここで、デュアルスキャンとは、マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示する表示方式である。
【００３３】
このデュアルスキャン表示方式では、列駆動回路の出力数ｍは２４８であるが、２つの液晶駆動装置を使用するので、行駆動回路の出力数ｎは６４／２＝３２となる。また、階調数２５６からｋ＝８となる。このとき、表示用メモリの容量は、２４８×３２×８＝６３４８８ビットとなる。
【００３４】
また、２４８×３２は、一つの液晶駆動装置によって駆動される画素数を示し、表示用メモリの表示データを格納するためのアドレスのカウント数を示す。
【００３５】
上記デュアルスキャンを基準に調整された液晶駆動装置を、シングルスキャンに用いる場合について説明する。
【００３６】
ここで、シングルスキャンとは、マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示する表示方式である。
【００３７】
シングルスキャン表示方式では、１つの液晶駆動装置を使用するので、列駆動回路の出力数は２４８であり、行駆動回路の出力数は６４となる。ここで、行駆動回路の出力数ｎと階調数ｋとの積は一定であるので、ｋ＝４となり、マトリクス型液晶表示パネルの階調数は２4 ＝１６となる。このとき、表示用メモリの容量は、２４８×６４×４＝６３４８８ビットとなる。
【００３８】
また、２４８×６４は、一つの液晶駆動装置によって駆動される画素数を示し、表示用メモリの表示データを格納するためのアドレスのカウント数を示す。
【００３９】
このように、デュアルスキャン表示方式と、シングルスキャン表示方式とでは、表示用メモリの表示データを格納するためのアドレスのカウント数が異なる。
【００４０】
以上のように、表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更し、この変更されたｎ値を、上記行駆動回路の出力数に設定するようにすれば、デュアルスキャン表示方式とシングルスキャン表示表示といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【００４１】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【００４２】
また、表示用メモリにおいても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができる。
【００４３】
本発明の液晶駆動装置は、上記の課題を解決するために、行及び列のマトリクス状に画素が配置されたマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、該マトリクス型液晶表示パネルを駆動する行駆動回路及び列駆動回路を備えた液晶駆動装置において、上記表示用メモリの表示データ格納領域のアドレスのカウント数を設定し、この設定値に応じて、上記行駆動回路の出力数を設定する設定手段を備え、上記設定手段は、上記マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示するデュアルスキャン表示方式と、上記マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示するシングルスキャン表示方式とでアドレスのカウント数を変更することを特徴としている。
【００４４】
上記の構成によれば、上記表示用メモリの表示データ格納領域のアドレスのカウント数が、デュアルスキャン表示方式とシングルスキャン表示方式とで変更され、この変更値に応じて行駆動回路の出力数が変更されるようになっているので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用できる。
【００４５】
これにより、同じ液晶駆動装置を、表示用メモリの表示データ格納領域のアドレスのカウント数が異なる表示方式（デュアルスキャン表示方式、シングルスキャン表示方式）において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【００４６】
また、上記設定手段は、デュアルスキャン表示方式のアドレスのカウント数を、シングルスキャン表示方式のアドレスのカウント数よりも少なくなるように設定してもよい。
【００４７】
この場合、表示用メモリ内において、デュアルスキャン時には必要の無いアドレス空間（アドレスのカウント数）を未使用にできる。
【００４８】
また、上記設定手段は、デュアルスキャン表示方式の行駆動回路の出力数を、シングルスキャン表示方式の行駆動回路の出力数の半分となるように表示用メモリのアドレスのカウント数を設定するようにしてもよい。
【００４９】
この場合、行駆動回路において、デュアルスキャン表示方式時には必要の無い出力を未使用にできる。
【００５０】
また、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、さらに他の行駆動回路がカスケード接続されていてもよい。
【００５１】
この場合、デュアルスキャン表示方式に合わせた出力数の行駆動回路に、別の行駆動回路をカスケード接続することにより、シングルスキャン表示方式において、マトリクス型液晶パネルに供給する行信号の出力数を増加させることができるので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができる。
【００５２】
さらに、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、該行駆動回路の出力数を２倍に変換する出力数変換回路が設けられていてもよい。
【００５３】
この場合、シングルスキャン表示方式時に、上記出力数変換回路により出力数をデュアルスキャン表示方式時の２倍に変換することで、デュアルスキャン表示方式に合わせた出力数の行駆動回路であっても、シングルスキャン表示方式の出力数に合わせることができる。よって、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができる。
【００５４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。なお、本実施の形態では、図１にデュアルスキャン表示方式の液晶表示装置を示し、図２にシングルスキャン表示方式の液晶表示装置を示す。
【００５５】
まず、デュアルスキャン表示方式の液晶表示装置について、図１を参照しながら以下に説明する。
【００５６】
図１に示す液晶パネル１００３は、２k （ｋは自然数）階調表示が可能で、セグメントライン数が２４８、コモンライン数が６４のマトリクスＳＴＮ液晶表示パネルである。このデュアルスキャン表示方式では、階調数を２５６とする。よって、ｋ＝８となる。
【００５７】
液晶ドライバ（液晶駆動装置）１００２は、３２ラインを駆動する出力数ｎ（ｎは自然数）のコモン駆動回路（行駆動回路）１００５、２４８ラインを駆動する出力数ｍ（ｍは自然数）のセグメント駆動回路（列駆動回路）１００４、ｍ×ｎ×ｋ＝２４８×３２×８ビットの容量を持つ表示データメモリ（表示用メモリ）１００６、この表示データメモリ１００６を制御する制御回路（図示せず）、及び表示データメモリ１００６の領域を画素領域か階調表示領域かに切り換える切換え回路（出力数設定手段、設定手段）１０１０が１チップＬＳＩで構成されている。
【００５８】
表示データメモリ１００６を制御する制御回路（表示用メモリ制御手段）は、Ｘアドレスカウンタ１００７、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９、及び、外部ＣＰＵからの制御信号を受けるインターフェイス回路（図示せず）やコマンドデコーダ（図示せず）等で構成されている。
【００５９】
ここで、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っている。
【００６０】
そして、デュアルスキャン表示方式の時は、液晶パネル１００３の上下各々に設置された同じ液晶ドライバ１００２が２個で駆動するため、各々２４８×３２画素の駆動を担当すればよい。従って、切換え回路１０１０により、表示データメモリ１００６の領域は、２４８×３２（画素数）×８ビット、つまり２５６階調表示が可能なように、Ｙアドレスカウンタ１００８とラインアドレスカウンタ１００９を３２ラインのアドレスのカウントを行うように切換えられる。
【００６１】
なお、シングルスキャン表示方式（図２）の時は、液晶ドライバ１００２（後述するが、別のコモン駆動回路１０１１も設置する）１個で２４８×６４画素の駆動を担当するため、切換え回路１０１０により、表示データメモリ１００６の領域は、２４８×６４（画素数）×４ビット、つまり１６階調表示に切換えるように、Ｙアドレスカウンタとラインアドレスカウンタは６４ラインのアドレスのカウントを行うように切換えられる。
【００６２】
上記セグメント駆動回路１００４は、表示データメモリ１００６から読み出された１ライン、２４８画素分の表示データをセグメント駆動回路１００４内のホールドメモリ（図示せず）に取り込み、１水平同期期間ラッチし、例えば、パルス幅変調方式であれば、階調パルス選択回路（図示せず）にて表示データに応じたパルス幅を選択し、液晶パネル１００３の各セグメントラインに出力することで階調表示を行っている。
【００６３】
一方、コモン駆動回路１００５は、３２ラインの液晶パネル１００３のコモンラインを１水平同期信号毎に１項次選択して走査信号を出力（上下、各々１本ずつ）することで、１フレーム間で２回走査することで画面表示を行っている。
【００６４】
次に、シングルスキャン表示方式の液晶表示装置について、図２を参照しながら以下に説明する。
【００６５】
なお、図１で示した液晶ドライバ１００２を使用する場合、表示データメモリ１００６の容量は、２４８×３２×８＝６３４８８ビットとなっているので、表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用することになり、液晶パネル１００３は１６階調表示となる。
【００６６】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っているので、このアドレス空間をそのまま、すなわち６４ライン分のアドレスカウントを行う。
【００６７】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。コモン駆動回路１００５は３２の出力を持ち、順次走査信号を出力する。
【００６８】
シングルスキャン表示方式では、液晶ドライバ１００２と、これとは別に設置される３２ラインを駆動するコモン駆動回路１０１１をカスケード接続して使用する。このコモン駆動回路１０１１は、液晶ドライバ１００２内のコモン駆動回路１００５と基本的には同じ回路で構成されている。
【００６９】
コモン駆動回路１００５は、一般的にコモン駆動回路１００５内にあるシフトレジスタを水平同期信号に同期を取り、スタートパルス信号（走査開始の信号でＣＰＵから出力）を取り込み転送している。
【００７０】
そして、シフトレジスタ（３２段）の各段からの出力を基に、走査信号を作り出している。
【００７１】
図２に示すシングルスキャン表示方式の場合は、液晶ドライバ１００２内のコモン駆動回路１００５内のシフトレジスタを転送して最終段から出力されたスタートパルス信号を、外付けコモン駆動回路１０１１内のシフトレジスタ（３２段）に取り込み、同じく水平同期信号を転送クロックにして同期を取り転送することでカスケード接続を行い、動作させることで６４ラインのコモンラインを順次選択して走査している。
【００７２】
尚、切換え回路１０１０のデュアルスキャン表示方式かシングルスキャン表示方式かの切換えは、外部ＣＰＵからのコマンドによるか、液晶ドライバ１００２に切換端子（図示せず）を設けて行っても良い。なお、以後の実施の形態２〜４も同様である。
【００７３】
このように２５６階調、デュアルスキャン表示方式の液晶パネルと、１６階調、シングルスキャン表示方式の液晶パネルとで、液晶ドライバ１００２内の表示データメモリ１００６を無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【００７４】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図３にデュアルスキャン表示方式の液晶表示装置を示し、図４にシングルスキャン表示方式の液晶表示装置を示す。
【００７５】
本実施の形態では、シングルスキャン表示方式の際、図４に示すように、外付けの３２入力６４出力セレクト回路（出力数変換回路）１０１２を用いることで液晶ドライバ１００２を、デュアルスキャン表示方式及びシングルスキャン表示方式双方で使用できるようにするものである。
【００７６】
前記実施の形態例１での切換え回路１０１０は、ここではセレクト回路１１１０に置き換わっている。
【００７７】
セレクト回路１１１０は、切換え回路１０１０の機能をそのまま受け継ぐと共に、さらにシングルスキャン表示方式での走査期間の前半（ここでは１〜３２ラインの３２ライン）と後半（ここでは３３〜６４ラインの３２ライン）とで切り替わる切替信号Ｓを出力する機能が加わっている。そして、液晶ドライバ１００２には、上記セレクト回路１１１０からの切替信号Ｓを出力するための出力端子（セレクト端子）が追加されている。
【００７８】
切替信号Ｓは、例えば、液晶ドライバ１００２内のコモン駆動回路１００５内のシフトレジスタ（３２段）を転送され最終段から出力されるスタートパルス信号を用いてラッチをかければ、前半（１〜３２ライン）はロウレベル“Ｌ”で、後半（３３〜６４ライン）はハイレベル“Ｈ”の信号となる。
【００７９】
図３に示すデュアルスキヤン表示方式での動作時は、上記切替信号Ｓは使用しない。つまり、本実施の形態におけるデュアルスキャン表示方式の動作は、実施の形態１のデュアルスキャン表示方式での動作と同じとなる。よって、ここでは、その説明は省略する。
【００８０】
次に、シングルスキャン表示方式の液晶表示装置について、図４および図５を参照しながら以下に説明する。
【００８１】
図４に示す液晶表示装置では、液晶ドライバ１００２の外付けで３２入力６４出力セレクト回路１０１２が設けられている。
【００８２】
この３２入力６４出力セレクト回路１０１２は、例えば図５に示すような回路構成となる。なお、図５に示すコモン駆動回路は、液晶ドライバ１００２内のコモン駆動回路１００５である。
【００８３】
先に述べたように、切替信号Ｓは、前半（１〜３２ライン）はロウレベル“Ｌ”で、後半（３３〜６４ライン）はハイレベル“Ｈ”となる。
【００８４】
したがって、図５において、示す液晶ドライバ１００２内のコモン駆動回路１００５から出力される出力Ｃ１は、トランジスタＴ１を介して液晶パネル１００３のコモンライン１へともう１本、トランジスタＴ３３を介して液晶パネル１００３のコモンライン３３と接続される。
【００８５】
同じように、液晶ドライバ１００２内のコモン駆動回路１００５から出力される出力Ｃｋは、トランジスタＴｋを介して液晶パネルのコモンラインｋへともう１本、トランジスタＴ３２＋ｋを介して液晶パネルのコモンライン３２＋ｋと接続される。ここで、ｋ＝１〜３２とする。
【００８６】
一方、トランジスタＴ１〜Ｔ３２のゲートには、インバータを介して切替信号Ｓの反転信号が入力され、トランジスタＴ３３〜Ｔ６４のゲートには、切替信号Ｓが入力されている。
【００８７】
従って、液晶パネル１００３のコモンラインには、前半はコモンライン１〜３２ラインが順次選択されて走査され、続いて、後半はコモン駆動回路が再度、スタートパルス信号を受け、出力Ｃ１からＣ３２へと順次走査信号を出力すると、液晶パネル１００３のコモンライン３３〜６４ラインが順次選択されて走査されることになる。
【００８８】
尚、３２入力６４出力セレクト回路１０１２内のトランジスタは、ＭＯＳトランジスタやトランスミッションゲート等のアナログスイッチで構成すれば良い。
【００８９】
また、３２入力６４出力セレクト回路１０１２は、外付けではなく、液晶ドライバ１００２に内蔵しても良い。この場合、切替信号Ｓは外部へは出ないので、デュアルスキャン表示方式の時は切替信号Ｓをロウレベル“Ｌ”に固定させることで３２ラインに対応できる。
【００９０】
上記３２入力６４出力セレクト回路１０１２により、前半の走査期間に、駆動信号は液晶パネル１００３の上部を走査し、後半の走査期間に、駆動信号は液晶パネル１００３の下部を走査する事ができる。
【００９１】
セグメント駆動回路１００４の動作は、前記実施の形態１の図２で示したシングルスキャン表示方式の動作と同様な為、省略する。
【００９２】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【００９３】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図６にデュアルスキャン表示方式の液晶表示装置を示し、図７にシングルスキャン表示方式の液晶表示装置を示す。
【００９４】
本実施の形態では、シングルスキャン表示方式に用いることを前提にして、６４ラインを駆動するコモン駆動回路を備えており、さらに、３２／６４ラインを切換えるための内部カウンタを切換え回路１０１０内に設けた液晶駆動装置について説明する。
【００９５】
従って、コモン駆動回路内のシフトレジスタはここでは６４段で構成され、シングルスキャン表示方式の時は、スタートパルス信号を１〜６４段まで転送させ、シフトレジスタの各段からの出力を基に走査信号を作ることで６４ラインに対応する。
【００９６】
一方、デュアルスキャン表示方式の時は、シフトレジスタは３２段の出力で止める。これは、デュアルスキャン表示方式時は、先の内部カウンタで３２ラインをカウントすれば、シフトレジスタの転送クロックを止める等で実現するようにすればよい。これにより、３２ラインを駆動するコモン駆動回路に切換えることができる。
【００９７】
まず、デュアルスキャン表示方式の液晶表示装置について、図６を参照しながら以下に説明する。
【００９８】
液晶パネル１００３は、セグメントが２４８、コモンが６４のマトリクスＳＴＮ液晶表示装置であり、上下２分割を行いデュアルスキャン表示方式で駆動している。
【００９９】
液晶ドライバ１００２は、表示データメモリ１００６を２４８×３２×８ｂｉｔ持ち、２５６階調の表示が可能である。Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、デュアルスキャン時には３２ライン分のアドレスのカウントを行う。
【０１００】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネル１００３に表示データに対応した階調の波形を出力する。
【０１０１】
コモン駆動回路１００５は、６４の出力を持つが、１から３２出力に順次走査信号を出力し、３３から６４出力には走査信号を出力しない。
【０１０２】
次に、シングルスキャン表示方式の液晶表示装置について、図７を参照しながら以下に説明する。
【０１０３】
図７は、図６の液晶ドライバ１００２を用いてシングルスキャン表示方式で駆動した場合を示した図である。
【０１０４】
表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用するため、１６階調の表示となる。Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、シングルスキャン時には６４ライン分のアドレスカウントを行う。
【０１０５】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持っているので、このアドレス空間をそのまま、すなわち６４ライン分のアドレスカウントを行う。
【０１０６】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。コモン駆動回路１００５は３２の出力を持ち、順次走査信号を出力する。
【０１０７】
シングルスキャン表示方式では、液晶ドライバ１００２と、これとは別に設置される３２ラインを駆動するコモン駆動回路１０１１を接続して使用する。このコモン駆動回路１０１１は、液晶ドライバ１００２内のコモン駆動回路１００５と基本的には同じ回路で構成されている。
【０１０８】
コモン駆動回路１００５は、一般的にコモン駆動回路１００５内にあるシフトレジスタを水平同期信号に同期を取り、スタートパルス信号（走査開始の信号でＣＰＵから出力）を取り込み転送させている。
【０１０９】
そして、シフトレジスタ（３２段）の各段からの出力を基に、走査信号を作り出している。
【０１１０】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【０１１１】
〔実施の形態４〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、図８にデュアルスキャン表示方式の液晶表示装置を示し、図９にシングルスキャン表示方式の液晶表示装置を示す。
【０１１２】
本実施の形態では、前記の各実施の形態のように、コモン駆動回路は内蔵せず、液晶ドライバ１００２は、２４８ラインを駆動するセグメント駆動回路１００４、２４８×３２×８ビットの容量を持つ表示データメモリ１００６、この表示データメモリを制御する制御回路、及び表示データメモリのアドレス空間を画素領域か階調表示領域かに切り換える切換え回路１０１０が１チップＬＳＩで構成されている。
【０１１３】
表示データメモリ１００６を制御する制御回路は、Ｘアドレスカウンタ１００７、Ｙアドレスカウンタ１００８、ラインアドレスカウンタ１００９、及び、外部ＣＰＵからの制御信号を受けるインターフェイス回路（図示せず）やコマンドデコーダ（図示せず）等で構成されている。
【０１１４】
すなわち、図８および図９に示すように、３２ラインを駆動する２つのコモン駆動回路１０１１が１チップとなって液晶ドライバ１００２とは別に形成れている。なお、図９に示すシングルスキャン表示方式の液晶表示装置の場合には、２つのコモン駆動回路１０１１はカスケード接続されている。
【０１１５】
デュアルスキャン表示方式の場合は、液晶パネル１００３の上半分のコモンライン１〜３２を駆動するコモン駆動回路（１）と、下半分のコモンライン３３〜６４を駆動するコモン駆動回路（２）（コモン駆動回路（１）と同じ）と液晶ドライバ１００２とで駆動する。
【０１１６】
一方、シングルスキャン表示の場合は、カスケード接続したコモン駆動回路（１）とコモン駆動回路（２）と、液晶ドライバとで駆動するものである。
【０１１７】
液晶パネル１００３は、セグメントが２４８、コモンが６４のマトリクスＳＴＮ液晶表示装置で、上下２分割を行いデュアルスキャンで駆動している。
【０１１８】
液晶ドライバ１００２は、表示データメモリ１００６を２４８×３２×８ｂｉｔ持ち、２５６階調の表示が可能である。
【０１１９】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、デュアルスキャン時には３２ライン分のアドレスのカウントを行う。
【０１２０】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネルに表示データに対応した階調の波形を出力する。
【０１２１】
コモン駆動回路１０１１は、前述のように、液晶ドライバ１００２とは別のＬＳＩであり、３２の出力を持ち、順次走査信号を出力する。
【０１２２】
次に、シングルスキャン表示方式の液晶表示装置について、図９を参照しながら以下に説明する。
【０１２３】
図９は、図８の液晶ドライバ１００２を用いてシングルスキャン表示方式で駆動した場合を示した図である。
【０１２４】
表示データメモリ１００６は、２４８×６４×４ｂｉｔで使用するため、１６階調の表示となる。
【０１２５】
Ｙアドレスカウンタ１００８及び、ラインアドレスカウンタ１００９は、６４ライン分のアドレス空間を持ち、シングルスキャン時には６４ライン分のアドレスカウントを行う。
【０１２６】
セグメント駆動回路１００４は、２４８の出力を持ち、液晶パネル１００３に表示データに対応した階調の波形を出力する。
【０１２７】
コモン駆動回路１０１１は、３２の出力を持ち、順次走査信号を出力するＬＳＩを２個設け、互いをカスケード接続することにより６４出力の走査信号を得る。尚、３２出力のＬＳ１２個の代わりに、６４出力のＬＳＩにしても良い。
【０１２８】
このように２５６階調、デュアルスキャン表示の液晶パネルと、１６階調、シングルスキャン表示の液晶パネルとで、液晶ドライバ内の表示メモリを無駄にすること無く、液晶ドライバ１００２を共通に使うことができる。
【０１２９】
なお、上記の各実施の形態では、２５６階調と１６階調との組み合わせで説明したが、これに限定されるものではなく、例えば６４階調と、８階調の組み合わせでもよい。また、同様の考え方を行うと、２５６階調のドライバを使用し、シングルスキャン時には、８階調の表示画面を２面と４階調の表示画面を１面の様に表示用メモリを分割し、切り換えて使用する事も可能である。
【０１３０】
以上のように、各実施の形態では、何れの場合も、表示用メモリである表示データメモリ１００６における表示データ格納用のアドレスを変更するようにすれば、デュアルスキャン表示方式とシングルスキャン表示方式といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【０１３１】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【０１３２】
また、表示データメモリ１００６においても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができる。
【０１３３】
本発明の液晶駆動装置を用いれば、以下のような効果を奏する。
【０１３４】
高画質・多階調表示（実施の形態では２５６階調）が必要な場合、上下分割に対応して液晶ドライバを２個使用して、デュアルスキャンを行う駆動回路を構成し、一方、特に高画質・多階調を必要としない場合、階調数を減少（前記の各実施の形態では１６階調）させることにより、前述のデュアルスキャンを行う駆動回路と同一のドライバを使い、シングルスキャンを行う駆動回路を構成出来る為、商品の共通化によるコスト削減が図れる。
【０１３５】
高画質のため、画素数が増加したり多階調表示に対応すると、内蔵の表示データメモリの容量も飛躍的に増大することから、チップサイズも大きくなり、液晶ドライバのコストアップを招いていたが、デュアルスキャン表示及びシングルスキャン表示双方にも同一の液晶ドライバが使えることで、量産効果によるコストダウンが図れる。
【０１３６】
表示データメモリの容量とは別に、セグメント駆動回路も内部にシフトレジスタ、ホールドメモリ、階調パルス選択回路及び出力回路を有した場合、チップ占有面積は比較的大きい。
【０１３７】
しかし、コモン駆動回路は、シフトレジスタと出力回路で基本的に構成されるため、比較的チップ占有面積は少なくてすむ。
【０１３８】
また、図４に示す液晶表示装置で使用している３２入力６４出力セレクト回路もチップ占有面積は小さく、従って、外付け用コモン駆動回路や３２入力６４出力セレクト回路は安価である。
【０１３９】
尚、各実施の形態では、２４８×３２×８ビットの表示データメモリ内蔵液晶ドライバを、デュアルスキャン表示では２４８×３２画素、２５６階調表示に使用し、シングルスキャン表示では２４８×６４、１６階調に切換えて使用する例で説明したが、シングルスキャン表示で２４８×１２８、８階調表示でも良い。この場合は外付けのコモン駆動回路（３２ライン用）を４個カスケード接続すればよい。
【０１４０】
このように、画素領域か階調表示領域かの切り換えは、マトリクス型ＳＴＮ液晶表示装置では、ちらつき等が視覚されない範囲で画素領域を増やして行っても構わない。
【０１４１】
また、表示データメモリの画素領域か階調表示領域かの切り換え、かつ、コモン駆動回路側に外付け回路を設置する手法は、ＴＦＴ駆動方式でも先のセグメント駆動回路をソース駆動回路に、一方、コモン駆動回路をゲート駆動回路に置きかえれば容易に実現できる。例えば、図１１および図１２に示すように、図１に示した液晶ドライバ１００２をＴＦＴ液晶ドライバ２００２に、液晶パネル１００３をＴＦＴ液晶パネル２００３に、セグメント駆動回路１００４がソース駆動回路２００４に、コモン駆動回路１００５がゲート駆動回路２００５に、外付けのコモン駆動回路１０１１を外付けのゲート駆動回路２０１１に置きかえれば、本発明をＴＦＴ駆動方式に適用できる。
【０１４２】
このように、表示データメモリの領域を画素領域か階調表示領域かに切り換えて使用を可能とすることで、あまり多階調表示が必要のない、例えば、キャラクタ表示や漫画表示を行う液晶表示装置では階調数を大幅に減らして大画素数の液晶表示装置に採用でき、一方、画面が小さく画素数も比較的少ない携帯電話用表示では、多階調表示に比重を置いた液晶表示装置に切換えて適用できる等、同一の液晶ドライバを用いて融通の利く液晶表示装置を提供することができる。
【０１４３】
これらの効果を実現するために、本発明では、他の液晶駆動装置を提案する。すなわち、液晶駆動装置は、表示データを格納するメモリを内蔵し、マトリックス型液晶表示装置を駆動する回路において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、表示領域が倍になるシングルスキャン時には、階調を表す表示用メモリのビット数を半分にするように構成してもよい。
【０１４４】
また、上記液晶駆動装置において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、内蔵メモリをアドレスする回路をシングルスキャンに使用する場合にあわせ、デュアルスキャン時には必要の無いアドレス空間を未使用にできるようにしてもよい。
【０１４５】
また、上記液晶駆動装置において、外付けのコモン駆動回路をカスケード接続する機能を持つようにしてもよい。
【０１４６】
また、上記液晶駆動装置において、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、コモン駆動回路の出力数をシングルスキャンに使用する場合にあわせ、デュアルスキャン時には必要の無い出力を未使用にできるようにしてもよい。
【０１４７】
さらに、上記液晶駆動装置において、コモン駆動回路の出力数をデュアルスキャンに使用する場合にあわせ、デュアルスキャンで使用する場合とシングルスキャンで使用する場合で共通に使用出来るように、外付けのセレクタを接続することにより、コモン駆動出力を倍にできるようにしてもよい。
【０１４８】
したがって、表示データメモリの容量を２分割できるようにしておき、デュアルスキャンでの多階調とシングルスキャンでの低階調の場合で使用メモリのアドレス方法を切り換える事ができる装置を備えるようにすればよい。
【０１４９】
コモン駆動回路と、セグメント駆動回路がＬＳ１に１チップ化されている場合は、シングルスキャン用に外付けのコモン駆動回路を設ける。
【０１５０】
上記構成により、デュアルスキャンでの多階調表示を行う、液晶ドライバ１個を用い、シングルスキャンでの低階調のパネルを駆動することができるため、高機能の表示パネルと、廉価版の表示パネルとで、部品の共通化を行うことができ、コスト削減を行うことができる。
【０１５１】
【発明の効果】
本発明の液晶駆動装置は、以上のように、行及び列のマトリクス状に画素が配置され、２k （ｋは自然数）階調表示を行うマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、出力数ｍ（ｍは自然数）の列駆動回路と出力数ｎ（ｎは自然数）の行駆動回路とを有する液晶駆動装置において、上記表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更する表示用メモリ制御手段と、上記表示用メモリ制御手段によって変更されたｎ値を、上記行駆動回路の出力数に設定する出力数設定手段とを備えた構成である。
【０１５２】
それゆえ、表示用メモリ制御手段によってｎ値及びｋ値が変更されることで、ｍ×ｎで示される表示用メモリ内の表示データ格納用のアドレスが変更される。しかしながら、ｎ×ｋビットは一定であるので、ｎ値及びｋ値が変更されても、表示用メモリの容量（ｍ×ｎ×ｋ）は変更されない。
【０１５３】
また、ｋ値が変更されることは、マトリクス型液晶表示パネルの階調数が変更されることを示し、ｎ値が変更されることは、行駆動回路の出力数が変更されることを示す。
【０１５４】
したがって、ｎ値およびｋ値が変更されることで、表示用メモリの容量を変更することなく、階調数に応じた行駆動回路の出力数に設定されることになる。
【０１５５】
以上のように、表示用メモリの容量をｍ×ｎ×ｋビットで表したとき、このｍ×ｎ×ｋビットの内、ｎ×ｋビットを一定にして、ｎ値及びｋ値を変更し、この変更されたｎ値を、上記行駆動回路の出力数に設定するようにすれば、デュアルスキャン表示方式とシングルスキャン表示表示といった階調数の異なる表示方式であっても同じ液晶駆動装置を使用することが可能となる。
【０１５６】
このように、同じ液晶駆動装置を、階調数の異なる表示方式において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができる。
【０１５７】
また、表示用メモリにおいても、階調数によらず、容量を一定にすることができるので、メモリ容量の増大に伴う液晶駆動装置の価格上昇を抑えることができるという効果を奏する。
【０１５８】
本発明の液晶駆動装置は、以上のように、行及び列のマトリクス状に画素が配置されたマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、該マトリクス型液晶表示パネルを駆動する行駆動回路及び列駆動回路を備えた液晶駆動装置において、上記表示用メモリの表示データ格納領域のアドレスのカウント数を設定し、この設定値に応じて、上記行駆動回路の出力数を設定する設定手段を備え、上記設定手段は、上記マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示するデュアルスキャン表示方式と、上記マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示するシングルスキャン表示方式とでアドレスのカウント数を変更する構成である。
【０１５９】
それゆえ、上記表示用メモリの表示データ格納領域のアドレスのカウント数が、デュアルスキャン表示方式とシングルスキャン表示方式とで変更され、この変更値に応じて行駆動回路の出力数が変更されるようになっているので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用できる。
【０１６０】
これにより、同じ液晶駆動装置を、表示用メモリの表示データ格納領域のアドレスのカウント数が異なる表示方式（デュアルスキャン表示方式、シングルスキャン表示方式）において共通に使用できることから、同じ液晶駆動装置を大量に生産することによる量産効果、すなわち液晶駆動装置の１個当たりの価格の低下に伴う液晶表示装置の生産コストの削減を図ることができるという効果を奏する。
【０１６１】
また、上記設定手段は、デュアルスキャン表示方式のアドレスのカウント数を、シングルスキャン表示方式のアドレスのカウント数よりも少なくなるように設定してもよい。
【０１６２】
この場合、表示用メモリ内において、デュアルスキャン時には必要の無いアドレス空間（アドレスのカウント数）を未使用にできるという効果を奏する。
【０１６３】
また、上記設定手段は、デュアルスキャン表示方式の行駆動回路の出力数を、シングルスキャン表示方式の行駆動回路の出力数の半分となるように表示用メモリのアドレスのカウント数を設定するようにしてもよい。
【０１６４】
この場合、行駆動回路において、デュアルスキャン表示方式時には必要の無い出力を未使用にできるという効果を奏する。
【０１６５】
また、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、さらに他の行駆動回路がカスケード接続されていてもよい。
【０１６６】
この場合、デュアルスキャン表示方式に合わせた出力数の行駆動回路に、別の行駆動回路をカスケード接続することにより、シングルスキャン表示方式において、マトリクス型液晶パネルに供給する行信号の出力数を増加させることができるので、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができるという効果を奏する。
【０１６７】
さらに、上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、該行駆動回路の出力数を２倍に変換する出力数変換回路が設けられていてもよい。
【０１６８】
この場合、シングルスキャン表示方式時に、上記出力数変換回路により出力数がデュアルスキャン表示方式時の２倍に変換することで、デュアルスキャン表示方式に合わせた出力数の行駆動回路であっても、シングルスキャン表示方式の出力数に合わせることができる。よって、デュアルスキャン表示方式の液晶表示装置とシングルスキャン表示方式の液晶表示装置とで同じ液晶駆動装置を使用することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図２】図１に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図３】本発明の他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図４】図３に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図５】図４に示す３２入力６４出力セレクト回路を示す説明図である。
【図６】本発明のさらに他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図７】図６に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図８】本発明のさらに他の液晶駆動装置を備えたデュアルスキャン表示方式の液晶表示装置の概略構成図である。
【図９】図８に示した液晶液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図１０】一般的な液晶駆動装置を備えたシングルスキャン表示方式の液晶表示装置の概略構成図である。
【図１１】本発明の液晶駆動装置を備えたデュアルスキャン表示方式のＴＦＴ液晶表示装置の概略構成図である。
【図１２】図１１に示した液晶液晶駆動装置を備えたシングルスキャン表示方式のＴＦＴ液晶表示装置の概略構成図である。
【符号の説明】
１００２ 液晶ドライバ（液晶駆動装置）
１００３ 液晶パネル（マトリクス型液晶パネル）
１００４ セグメント駆動回路（列駆動回路）
１００５ コモン駆動回路（行駆動回路）
１００６ 表示データメモリ（表示用メモリ）
１００７ Ｘアドレスカウンタ
１００８ Ｙアドレスカウンタ
１００９ ラインアドレスカウンタ
１０１０ 切換え回路（出力数設定手段、設定手段）
１０１１ コモン駆動回路
１０１２ ３２入力６４出力セレクト回路（出力数変換回路）
１１１０ セレクト回路（出力数設定手段、設定手段）
Claims (5)
- 行及び列のマトリクス状に画素が配置されたマトリクス型液晶表示パネルに供給する表示データを格納する表示用メモリを内蔵し、該マトリクス型液晶表示パネルを駆動する行駆動回路及び列駆動回路を備えた液晶駆動装置において、
上記表示用メモリの表示データ格納領域のアドレスのカウント数を設定し、この設定値に応じて、上記行駆動回路の出力数を設定する設定手段を備え、
上記設定手段は、上記マトリクス型液晶表示パネルの表示画面を行方向に２分割し、分割された表示画面のそれぞれを同時に駆動して表示するデュアルスキャン表示方式と、上記マトリクス型液晶表示パネルの表示画面をそのまま駆動して表示するシングルスキャン表示方式とで、上記表示用メモリの表示データ格納領域のアドレスのカウント数を異なるように設定し、設定したアドレスのカウント数と、列駆動回路の出力数とから、行駆動回路の出力数を設定することを特徴とする液晶駆動装置。 - 上記設定手段は、デュアルスキャン表示方式のアドレスのカウント数を、シングルスキャン表示方式のアドレスのカウント数よりも少なくなるように設定していることを特徴とする請求項１記載の液晶駆動装置。
- 上記設定手段は、デュアルスキャン表示方式の行駆動回路の出力数を、シングルスキャン表示方式の行駆動回路の出力数の半分となるように表示用メモリのアドレスのカウント数を設定することを特徴する請求項１記載の液晶駆動装置。
- 上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、さらに他の行駆動回路がカスケード接続されていることを特徴とする請求項１記載の液晶駆動装置。
- 上記設定手段によって出力数がデュアルスキャン表示方式に対応して設定された行駆動回路に、該行駆動回路の出力数を２倍に変換する出力数変換回路が設けられていることを特徴とする請求項１記載の液晶駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199947A JP3710728B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶駆動装置 |
| KR10-2002-0036628A KR100496370B1 (ko) | 2001-06-29 | 2002-06-28 | 액정 구동 장치 |
| US10/183,374 US6784868B2 (en) | 2001-06-29 | 2002-06-28 | Liquid crystal driving devices |
| TW091114339A TW583616B (en) | 2001-06-29 | 2002-06-28 | Liquid crystal driving devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199947A JP3710728B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015611A JP2003015611A (ja) | 2003-01-17 |
| JP3710728B2 true JP3710728B2 (ja) | 2005-10-26 |
Family
ID=19037155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199947A Expired - Fee Related JP3710728B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6784868B2 (ja) |
| JP (1) | JP3710728B2 (ja) |
| KR (1) | KR100496370B1 (ja) |
| TW (1) | TW583616B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI248600B (en) * | 2003-05-08 | 2006-02-01 | Ind Tech Res Inst | Apparatus and method for supplying the video signal with time-division multiplexing |
| US7190337B2 (en) * | 2003-07-02 | 2007-03-13 | Kent Displays Incorporated | Multi-configuration display driver |
| US7236151B2 (en) * | 2004-01-28 | 2007-06-26 | Kent Displays Incorporated | Liquid crystal display |
| WO2005081779A2 (en) * | 2004-02-19 | 2005-09-09 | Kent Displays Incorporated | Staked display with shared electrode addressing |
| US7773064B2 (en) * | 2003-07-02 | 2010-08-10 | Kent Displays Incorporated | Liquid crystal display films |
| JP4601279B2 (ja) | 2003-10-02 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | コントローラドライバ，及びその動作方法 |
| US7796103B2 (en) * | 2004-01-28 | 2010-09-14 | Kent Displays Incorporated | Drapable liquid crystal transfer display films |
| US8199086B2 (en) | 2004-01-28 | 2012-06-12 | Kent Displays Incorporated | Stacked color photodisplay |
| JP4290661B2 (ja) * | 2004-04-19 | 2009-07-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP2006039457A (ja) * | 2004-07-30 | 2006-02-09 | Oki Electric Ind Co Ltd | 表示パネルのスキャン方法及び表示装置 |
| US20060202925A1 (en) * | 2004-12-07 | 2006-09-14 | William Manning | Remote cholesteric display |
| KR100621020B1 (ko) * | 2004-12-08 | 2006-09-19 | 엘지전자 주식회사 | 휴대단말기의 표시부 제어장치 및 방법 |
| WO2006134853A1 (ja) * | 2005-06-13 | 2006-12-21 | Sharp Kabushiki Kaisha | 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路 |
| US7791700B2 (en) * | 2005-09-16 | 2010-09-07 | Kent Displays Incorporated | Liquid crystal display on a printed circuit board |
| JP4822406B2 (ja) * | 2005-09-26 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 表示制御駆動装置および表示システム |
| US7728810B2 (en) * | 2005-11-28 | 2010-06-01 | Lg Display Co., Ltd. | Display device and method for driving the same |
| US20100141552A1 (en) * | 2008-12-04 | 2010-06-10 | Andrew Rodney Ferlitsch | Methods and Systems for Imaging Device and Display Interaction |
| FR2978859B1 (fr) * | 2011-08-05 | 2014-01-24 | Thales Sa | Systeme d'affichage smart-dual |
| KR101876940B1 (ko) * | 2012-06-28 | 2018-07-11 | 삼성디스플레이 주식회사 | 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치 |
| KR102329082B1 (ko) * | 2015-10-27 | 2021-11-18 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| CN106375553B (zh) * | 2016-08-24 | 2019-09-17 | 武汉华星光电技术有限公司 | 显示屏组合及具有该显示屏组合的移动终端 |
| US11574571B2 (en) * | 2019-03-26 | 2023-02-07 | Sharp Kabushiki Kaisha | Display device having switching signal line between display regions |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121391A (ja) * | 1982-12-28 | 1984-07-13 | シチズン時計株式会社 | 液晶表示装置 |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
| JP3253481B2 (ja) * | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
| JPH09281933A (ja) | 1996-04-17 | 1997-10-31 | Hitachi Ltd | データドライバ及びこれを用いた液晶表示装置，情報処理装置 |
| JPH1056602A (ja) * | 1996-08-08 | 1998-02-24 | Sony Corp | 液晶表示装置 |
| TW373103B (en) * | 1997-01-16 | 1999-11-01 | Alps Electric Corp | Exposure control device and exposure apparatus |
| JPH1185106A (ja) * | 1997-09-01 | 1999-03-30 | Alps Electric Co Ltd | 表示制御装置および表示装置 |
| JP3618049B2 (ja) * | 1998-09-30 | 2005-02-09 | 京セラ株式会社 | 液晶表示装置の駆動方法 |
| KR100312760B1 (ko) * | 1999-02-24 | 2001-11-03 | 윤종용 | 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법 |
| JP2002040998A (ja) * | 2000-07-26 | 2002-02-08 | Nec Eng Ltd | Ｌｃｄ表示制御回路 |
-
2001
- 2001-06-29 JP JP2001199947A patent/JP3710728B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-28 TW TW091114339A patent/TW583616B/zh not_active IP Right Cessation
- 2002-06-28 US US10/183,374 patent/US6784868B2/en not_active Expired - Fee Related
- 2002-06-28 KR KR10-2002-0036628A patent/KR100496370B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW583616B (en) | 2004-04-11 |
| KR20030003058A (ko) | 2003-01-09 |
| US6784868B2 (en) | 2004-08-31 |
| KR100496370B1 (ko) | 2005-06-21 |
| US20030011549A1 (en) | 2003-01-16 |
| JP2003015611A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710728B2 (ja) | 液晶駆動装置 | |
| JP4014895B2 (ja) | 表示装置およびその駆動方法 | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| US5844535A (en) | Liquid crystal display in which each pixel is selected by the combination of first and second address lines | |
| JP3516382B2 (ja) | 液晶表示装置及びその駆動方法並びに走査線駆動回路 | |
| US7369124B2 (en) | Display device and method for driving the same | |
| JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
| US6611261B1 (en) | Liquid crystal display device having reduced number of common signal lines | |
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| US20200152147A1 (en) | Display device | |
| US20080186267A1 (en) | Display device | |
| JP2002323882A (ja) | フレームレートコントローラ | |
| JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| KR20010001365A (ko) | 멀티싱크를 위한 디스플레이 장치 및 이의 구동 장치 | |
| JP2006171034A (ja) | 表示装置および携帯端末 | |
| KR100774895B1 (ko) | 액정 표시 장치 | |
| JP2003131630A (ja) | 液晶表示装置 | |
| JP2000276110A (ja) | 液晶表示装置 | |
| JP4290444B2 (ja) | 表示装置 | |
| JP2009134055A (ja) | 表示装置 | |
| JPH11296142A (ja) | 液晶表示装置 | |
| JP3773206B2 (ja) | 液晶表示装置及びその駆動方法並びに走査線駆動回路 | |
| JP2827990B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |