KR100289654B1 - 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 - Google Patents
버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 Download PDFInfo
- Publication number
- KR100289654B1 KR100289654B1 KR1019980025759A KR19980025759A KR100289654B1 KR 100289654 B1 KR100289654 B1 KR 100289654B1 KR 1019980025759 A KR1019980025759 A KR 1019980025759A KR 19980025759 A KR19980025759 A KR 19980025759A KR 100289654 B1 KR100289654 B1 KR 100289654B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- liquid crystal
- gate line
- crystal display
- light blocking
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 대화면 및 고화질의 액정표시소자에 적용 가능한 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자 및 그의 제조방법에 관한 것이다. 본 발명의 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자는, 절연기판; 상기 액정표시소자의 구동을 위해 상기 절연기판 상에 소정 폭으로 형성되는 게이트 라인; 상기 게이트 라인과 소정 간격 이격된 화소 예정 영역에 형성되며, 상기 액정물질의 동작을 위한 박막형태의 화소전극; 상기 게이트 전극에 인접하도록 상기 화소전극에 접합되어 형성되는 광차단막; 상기 게이트 라인과 화소전극 및 광차단막을 피복하도록 유리기판 전면 상에 소정 두께로 도포되며, 상기 광차단막의 상부 소정부분을 노출시키는 콘택홀이 구비된 절연막; 상기 광차단막에 접합되도록 상기 콘택홀의 저면에 형성된 제1오믹층; 상기 제1오믹층에 접합되고, 상기 제1오믹층 상부에 소정 높이로 형성되는 반도체층; 상기 반도체층에 접합되고 상기 반도체층 상부에 형성된 제2오믹층; 및, 상기 제2오믹층에 접합되고 상기 절연막 및 제2오믹층 상에 라인 형태로 형성됨과 동시에 상기 게이트 라인과 수직 교차하도록 형성된 데이터 라인을 포함하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 대화면 및 고화질의 액정표시소자에 적용 가능한 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자 및 그의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod Ray Tube)를 대신하여 개발되어져 왔다.
특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
도 1은 상기한 TFT LCD를 개략적으로 도시한 단면도로서, 도시된 바와 같이,유리기판(1) 상에 소정 폭으로된 게이트 전극(2)이 형성되며, 상기 게이트 전극(2)을 덮도록 유리기판(1) 전면에는 게이트 절연막(3)이 도포된다.
그리고, 게이트 전극(2) 상부의 게이트 절연막(3) 상에는 패턴의 형태로 반도체층(4)이 형성되며, 이 반도체층(4)의 양측 표면에는 오믹 콘택층(5) 형성되고, 상기 오믹 콘택층(5) 상에 소오스/드레인 전극(6a, 6b)이 형성되어 유리기판의 적소에 TFT(10)가 구성된다. 여기서, 반도체층(4)은 통상 불순물이 도핑되지 않은 비정질실리콘층으로 형성하며, 오믹층(5)은 불순물이 도핑된 비정질실리콘층으로 형성한다.
또한, 화소 영역에 해당하는 게이트 절연막(3) 부분 상에는 ITO 금속으로된 화소전극(7)이 형성되며, 이때, 화소전극(7)은 소오스 전극(6a)과 콘택된다.
그러나, 상기와 같은 TFT LCD는 대화면 및 고화질을 달성하고자 하는 최근의 추세에서 TFT로 인하여 개구율이 감소되는 문제점이 있다.
또한, 통상 TFT의 반도체층의 재질로 이용되는 비정질실리콘층은 이동도가 낮기 때문에 소형 TFT LCD에서는 그 적용이 가능하지만, 대화면 TFT LCD에는 그 적용이 곤란한 문제점이 있다.
게다가, 통상의 TFT LCD에서는 누설광에 의해 포토 커런트(Photo Current), 즉, 온(On) 전압과 오프 전압(Off)의 변동이 발생되며, 이에 따라, 포토 커런트에 기인된 누설 전류로 인하여 화면 품위가 저하되고, 소비 전력이 증가되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 대화면 및 고화질 TFT LCD에 적절하게 적용시킬 수 있는 버티컬 구조의 TFT를 구비한 액정표시소자 및 그의 제조방법을 제공하는데, 그 목적이 있다.
도 1은 종래 박막 트랜지스터 액정표시소자의 하부기판을 개략적으로 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자의 제조방법을 설명하기 위한 일련의 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
20 : 유리기판 21 : 게이트 라인
22 : 화소전극 23 : 광차단막
24 : 제1게이트 절연막 25 : 제1오믹층
26 : 반도체층 27 : 제2오믹층
28 : 제2게이트 절연막 29 : 데이터 라인
상기와 같은 목적을 당성하기 위하여 보 발명의 버티컬 구조의 TFT를 구비한 LCD는, 액정물질을 이용하여 화상을 포시하는 액정표시소자에 있어서,
절연기판; 상기 액정표시소자의 구동을 위해 상기 절연기판 상에 소정 폭으로 형성되는 게이트 라인; 상기 게이트 라인과 소정간격 이격된 화소 예정 영역에 형성되며, 상기 액정물질의 동작을 위한 박막형태의 화소전극; 상기 게이트 전극에 인접하도록 상기 화소전극에 접합되어 형성되는 광차단막; 상기 게이트 라인과 화소전극 및 광차단막을 피복하도록 유리기판 전면 상에 소정 두께로 도포되며, 상기 광차단막의 상부 소정부분을 노출시키는 콘택홀이 구비된 절연막; 상기 광차단막에 접합되도록 상기 콘택홀의 저면에 형성된 제1오믹층; 상기 제1오믹층에 접합되고, 상기 제1오믹층 상부에 소정 높이로 형성되는 반도체층; 상기 반도체층에 접합되고 상기 반도체층 상부에 형성된 제2오믹층; 및, 상기 제2오믹층에 접합되고 상기 절연막 및 제2오믹층 상에 라인 형태로 형성됨과 동시에 상기 게이트 라인과 수직 교차하도록 형성된 데이터 라인을 포함하는 것을 특징으로 한다.또한, 상기와 같은 목적을 달성하기 위한 본 발명의 버티컬 구조의 TFT를 구비한 LCD의 제조방법은, 절연기판 상에 두껍게 미세 폭을 갖는 게이트 라인을 형성하는 단계; 상기 게이트라안과 이격된 화소 예정 영역에 ITO 금속으로된 화소전극을 형성하는 단계; 상기 화소전극에 접합되도록 상기 게이트 라인과 대향하는 방향의 화소전극 가장자리 부분에 광차단막을 형성하는 단계; 상기 형성된 각 구성부드의 전체 상부에 소정 두께의 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 광차단막의 상부면 중심부를 노출시키는 콘택홀을 형성하는 단계; 상기 광차단막과 접합되도록, 상기 형성된 각 구성부들의 상부에 제1오믹층, 비정질실리콘층 및 제2오믹층을 순차적으로 증착시키는 단계; 상기 형성된 제2오믹층, 반도체층, 반도체층 및 제1오믹층을 식각하여, 상기 콘택홀의 패텅으로 형성시키는 단계; 상기 제1절연막 상에 소정 두께의 제2절연막을 형성하는 단계; 및, 상기 제2절연막 및 제2오믹층 상에 상기 게이트 라인과 수직 교차하는 데이터 라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, TFT를 버티컬 구조로 형성함과 동시에 반도체층의 하부에 광차단막을 구비시키기 때문에 TFT LCD의 개구율을 향상시킬 수 있음은 물론 포토 커런트에 의한 화질 저하를 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 버티컬 구조의 TFT를 구비한 LCD의 제조방법을 설명하기 위한 일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 절연기판, 예를 들어, 유리기판(20)의 적소에 소정 폭의 게이트 라인(21)을 형성하고, 상기 게이트 라인(21)과 이격된 화소 예정 영역에 ITO 금속으로된 화소전극(22)을 형성한다. 이때, 상기 게이트 라인(21)은 종래 보다 더 작은 선폭으로 형성하며, 그 두께는, 예를 들어, 후속 공정에서 반도체층의 채널 길이가 충분히 확보될 수 있을 정도의 두께로 형성한다.
그런 다음, 게이트 라인(21)과 대향하는 화소전극(22)의 가장자리 부분 및 이에 인접된 유리기판(20) 부분에 패턴의 형태로 게이트 라인과 동일 재질로된 광차단막(23)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 게이트 라인(21), 화소전극(22) 및 광차단막이 형성된 유리기판(20) 전면 상에 상기 구조물들이 덮혀지도록 소정 두께로 제1절연막(24)을 형성하고, 이어서, 식각 공정을 통해 상기 제1절연막(24)에 광차단막(23)의 상부면 중심부를 노출시키는 콘택홀(C)을 형성한다.
이때, 제1절연막(24)에 콘택홀(C)을 형성하기 위한 방법으로서, 본 발명의 실시예에서는 상기 제1절연막(24) 상에 감광막(도시안됨)을 도포한 상태에서, 광차단막(23)을 노광 마스크로 하는 백 노광 공정을 실시하여 상기 감광막을 노광한 후, 현상 공정을 통해 감광막 패턴을 형성하고, 이어서, 상기 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 제1절연막(24)에 콘택홀(C)을 형성한다.
상기에서, 광차단막(23)을 이용한 백 노광 공정을 실시할 경우에는 후속 공정에서 형성될 반도체층의 위치를 정확하게 한정할 수 있다.
계속해서, 도 2c에 도시된 바와 같이, 전체 상부에 불순물이 도핑된 제1비정질실리콘층과, 불순물이 도핑되지 않은 비정질실리콘층, 및 불순물이 도핑된 제2비정질실리콘층을 순차적으로 증착한 후, 상기 층들을 식각하여 광차단막 상에 콘택홀을 매립시키는 제1오믹층(25), 반도체층(26) 및 제2오믹층(27)의 적층 구조의 패턴을 형성한다.
이때, 제1 및 제2오믹층(25, 27)은 종래와 동일하게 미세 두께로 형성하지만, 반도체층(26)은 종래 보다 두껍게 형성하여 수직 방향으로 형성되는 채널 길이가 충분히 확보 될 수 있도록 한다.
다음으로, 도 2d에 도시된 바와 같이, 제1절연막(24) 상에 소정 두께로 제2절연막(28)을 형성한 후, 이어서, 전체 상부에 소정의 금속막을 증착한 상태에서, 상기 금속막을 패터닝하여 제2절연막(28) 및 오믹층 상에 게이트 라인(21)과 수직·교차하는 데이터 라인(29)을 형성한다.
상기와 같은 구조를 갖는 버티컬 구조의 TFT는 채널 영역이 반도체층의 수직 방향으로 형성된다. 이에 따라, 수평 방향으로 채널 영역이 형성되는 통상의 TFT에서 반도체층의 폭을 10㎛ 정도로 설정한 경우에는 채널 길이가 대략 10㎛ 정도가 되지만, 본 발명에 따른 버티컬 구조의 TFT에서는 반도체층의 폭을 0.5㎛ 정도로 감소시키면서도 반도체층의 두께를 10㎛ 정도로 하여 종래와 동일한 채널 길이를 확보한다.
따라서, 반도체층의 폭을 감소시킴에도 불구하고 채널 길이를 충분하게 확보할 수 있기 때문에 TFT의 특성을 향상시킬 수 있음은 물론, TFT의 크기를 감소시킬 수 있는 것에 기인하여 TFT LCD의 개구율도 향상시킬 수 있게 된다.
또한, 통상의 TFT에서는 게이트 라인 상에 여러 가지 패턴들이 형성되기 때문에 상기 게이트 라인의 선폭을 감소시키는데 어려움이 있으나, 본 발명의 경우에는 게이트 라인 상에 패턴들을 형성하지 않기 때문에 상기 게이트 라인의 선폭을 종래 보다 더 줄일 수 있으며, 이에 따라, 개구율을 더 향상시킬 수 있게 된다.
게다가, 반도체층의 하부에 광차단막을 구비시키기 때문에 포토 커런트를 억제시킬 수 있으며, 이에 따라, 오프시의 커런트를 감소시킬 수 있게 되어 TFT의 특성을 향상시킬 수 있다.
이상에서 설명된 바와 같이, 본 발명은 TFT의 형태를 채널 영역이 반도체층의 측면에 형성되도록 하는 버티컬 구조로 함과 동시에 반도체층의 하부에 광차단막을 구비시킴으로써, 종래 보다 TFT의 특성을 향상시킬 수 있음은 물론 대화면 및 고화질화 TFT LCD의 제작에 용이하게 적용시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (9)
- 액정물질을 이용하여화상을 표시하는 액정표시소자에 있어서,절연기판;상기 액정표시소자의 구동을 위해 상기 절연기판 상에 소정 폭으로 형성되는 게이트 라인;상기 게이트 라인과 소정 간격 이격된 화소 예정 영역에 형성되며, 상기 액정물질의 동작을 위한 박막형태의 화소전극;상기 게이트 전극에 인접하도록 상기 화소전극에 접합되어 형성되는 광차단막;상기 게이트 라인과 화소전극 및 광차단막을 피복하도록 유리기판 전면 상에 소정 두께로 도포되며, 상기 광차단막의 상기 소정부분을 노출시키는 콘택홀이 구비된 절연막;상기 광차단막에 접합되도록 상기 콘택홀의 저면에 형성된 제1오믹층;상기 제1오믹층에 접합되고, 상기 제1오믹층 상부에 소정 높이로 형성되는 반도체층;상기 반도체층에 접합되고 상기 반도체층 상부에 형성된 제2오믹층; 및상기 제2오믹층에 접합되고 상기 절연막 및 제2오믹층 상에 라인 형태로 형성됨과 동시에 상기 게이트 라인과 수직 교차하도록 형성된 데이터 라인을 포함하는 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자.
- 제 1 항에 있어서, 상기 게이트 라인은 광차단막, 제1오믹층, 반도체층 및 제2오믹층의 적층 구조의 두께 보다 더 두껍게 형성된 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자.
- 제 1 항에 있어서, 상기 광차단막은 상기 게이트 라인과 동일한 재질로 형성된 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자.
- 제 1 항에 있어서, 상기 반도체층은 불순물이 도핑되지 않은 비정질실리콘층으로 형성된 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자.
- 제 1 항 또는 제 4 항에 있어서, 상기 반도체층은 상기 화소전극을 피복하는 절연막 보다 더 높게 형성된 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자.
- 절연기판 상에 두껍게 미세 폭을 갖는 게이트 라인을 형성하는 단계;상기 게이트 라인과 이격된 화소 예정 영역에 ITO 금속으로된 화소전극을 형성하는 단계;상기 화소전극에 접합되도록 상기 게이트 라인과 대향하는 방향의 화소전극화 가장자리 부분에 광차단막을 형성하는 단계;상기 형성된 각 구성부들의 전체 상부에 소정 두께의 제1절연막을 형성하는 단계;상기 제1절연막을 식각하여 상기 광차단막의 상부면 중심부를 노출시키는 콘택홀을 형성하는 단계;상기 광차단막과 접합되도록, 상기 형성된 각 구성부들의 상부에 제1오믹층, 비정질실리콘층 및 제2오믹층을 순차적으로 증착시키는 단계;상기 형성된 제2오믹층, 반도체층 및 제1오믹층을 식각하여, 상기 콘택홀의 패턴으로 형성시키는 단계;상기 제1절연막 상에 소정 두께의 제2절연막을 형성하는 단계; 및상기 제2절연막 및 제2오믹층 상에 상기 게이트 라인과 수직 교차하는 데이터 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 게이트 라인을 형성하는 단계는상기 게이트라인을 제1오믹층, 반도체층, 및 제2오믹층의 적층 구조 보다 더 두껍게 되도록 형성하는 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 순차적으로 적층시킨 비정질실리콘층은,불순물이 도핑되지 않은 신성반도체층으로 형성하는 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 콘택홀을 형성하는 단계는,상기 제1절연막 상에 감광막을 도포하는 단계;상기 광차단막을 노광 마스크로 하는 백 노광 공정을 실시하는 단계;상기 백 노광 공정에 의해 상기 감광막을 현상시켜, 상기 제1절연막의 일부분을 노출시키는 감광막 패턴을 형성하는 단계; 및상기 노출된 제1절연막 부분을 식각하는 단계로 이루어진 것을 특징으로 하는 버티컬 구조의 박막 트랜지스터를 구비한 액정표시소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025759A KR100289654B1 (ko) | 1998-06-30 | 1998-06-30 | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025759A KR100289654B1 (ko) | 1998-06-30 | 1998-06-30 | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000004327A KR20000004327A (ko) | 2000-01-25 |
KR100289654B1 true KR100289654B1 (ko) | 2001-05-02 |
Family
ID=19542147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980025759A KR100289654B1 (ko) | 1998-06-30 | 1998-06-30 | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100289654B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340293B2 (en) | 2017-01-18 | 2019-07-02 | Samsung Display Co., Ltd. | Transistor display panel including a transistor and an overlapping region of a gate line and data line |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133033A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 半導体単結晶薄膜基板光弁装置とその製造方法 |
KR960019781A (ko) * | 1994-11-30 | 1996-06-17 | 엄길용 | 박막트랜지스터 및 그 제조방법 |
-
1998
- 1998-06-30 KR KR1019980025759A patent/KR100289654B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133033A (ja) * | 1990-09-25 | 1992-05-07 | Seiko Instr Inc | 半導体単結晶薄膜基板光弁装置とその製造方法 |
KR960019781A (ko) * | 1994-11-30 | 1996-06-17 | 엄길용 | 박막트랜지스터 및 그 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340293B2 (en) | 2017-01-18 | 2019-07-02 | Samsung Display Co., Ltd. | Transistor display panel including a transistor and an overlapping region of a gate line and data line |
Also Published As
Publication number | Publication date |
---|---|
KR20000004327A (ko) | 2000-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375778B2 (en) | Array panel for liquid crystal display device and method of manufacturing the same | |
KR100333180B1 (ko) | Tft-lcd제조방법 | |
JP4401551B2 (ja) | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 | |
KR100968339B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR100364771B1 (ko) | 액정표시장치의구조및제조방법 | |
KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
US6847413B2 (en) | Liquid crystal display device and method for manufacturing the same | |
KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
KR100303348B1 (ko) | 액정표시소자의 데이터 라인 형성방법 | |
KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
KR101002470B1 (ko) | 액정표시장치 제조방법 | |
KR100336882B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
KR100569262B1 (ko) | 액정표시소자의 제조방법 | |
KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
US6844901B2 (en) | Liquid crystal display device and method of manufacturing the same | |
KR19980025755A (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
KR100527080B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
KR100671521B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
KR100336897B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
KR100577777B1 (ko) | 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 18 |
|
EXPY | Expiration of term |