JP2005130332A - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP2005130332A JP2005130332A JP2003365639A JP2003365639A JP2005130332A JP 2005130332 A JP2005130332 A JP 2005130332A JP 2003365639 A JP2003365639 A JP 2003365639A JP 2003365639 A JP2003365639 A JP 2003365639A JP 2005130332 A JP2005130332 A JP 2005130332A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- differential
- input
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】第1及び第2の入力端子T1、T2と出力端子3と、T1,T2に接続された差動段と、入力端が差動段の出力端4に接続され、出力端が端子3に接続された増幅段6と、を有し、差動段は、入力対の一方がT1に接続され他方が端子3に接続された差動対101、102と、入力対の一方がT1に接続され他方がT2に接続された差動対103、104と、差動対101、102に電流を供給する第1の電流源126と、103、104に電流を供給する第2の電流源127と、前記第1及び第2の差動対の出力対に接続されている負荷回路111、112と、を有し、差動対101、102の出力対の一方と差動対103、104の出力対の一方が共通接続され、共通接続点が前記差動段の出力端4をなしている。
【選択図】 図1
Description
・電圧Vp1、Vp2が同一入力電圧のときに、出力電圧Vn1は入力電圧と等しく、
・電圧Vp1、Vp2が異なるときに、出力電圧Vn2は電圧Vp1、Vp2の中間電圧となる。
この差動増幅器において、第1の入力端子の第1の信号電圧V(T1)の方が第2の入力端子の第2の信号電圧V(T2)よりも低い場合(すなわちV(T1)<V(T2))、出力端子(3)から、第1の信号電圧V(T1)と出力信号の電圧Voutの電位差(V(T1)−Vout)と、第2の信号電圧V(T2)と出力信号の電圧Voutの電位差(V(T2)−Vout)との比が所定値となるような出力電圧を出力し、第1の入力端子の第1の信号電圧V(T1)の方が第2の入力端子の第2の信号電圧V(T2)よりも高い場合(すなわちV(T1)>V(T2))、出力端子(3)から、出力電圧Voutと第1の信号電圧V(T1)の電位差(Vout−V(T1))と、出力電圧Voutと第2の信号電圧V(T2)の電位差(Vout−V(T2))との比が所定値となるような出力電圧を出力する。
Ic+Id=I2 …(4)
I1=I2 …(6)
と設定する。
が共通である。したがって、トランジスタ101〜104の特性曲線上の4つの動作点を結ぶ図形は平行四辺形となる。そして、平行四辺形の辺adと辺bcは等しいので、出力電圧Voutは、電圧V(T1)、V(T2)に対する外挿(外分)電圧となり、出力電圧Vout と電圧V(T2)の中間電圧が電圧V(T1)となる。
Ia+Ib=I1 …(10)
Ic+Id=I2 …(11)
Ia+Ic=Ib+Id …(12)
I1=I2×2 …(13)
である。
Ib=(3×Ic+Id)/2 …(15)
(A)本発明に係る差動増幅器は、差動対の入力対の一方が入力端子に接続され、他方が出力端子に帰還接続されているボルテージフォロワ差動増幅器に対して、出力対が前記一の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され、他方が、前記入力端子とは別の入力端子に接続されている他の差動対をさらに備える構成としてもよい。例えば、図1の差動増幅器において、差動対(101、102)、電流源126、カレントミラー回路(111、112)、及び、増幅段6からなる回路が、入力端子T1の電圧を出力端子3に出力するボルテージフォロワ差動増幅器を構成し、これに、出力対が、差動対(101、102)の出力対と共通接続され、入力対が入力端子T1と入力端子T2に接続された差動対(103、104)と、電流源127とを備えることで、本発明に係る差動増幅器が実施される。また、この発明は、互いに異なる極性の差動対を有する差動増幅器に対しても、容易に適用できる。例えば図10に示した差動増幅器の場合、nチャネル型差動対(101、102)と、pチャネル型差動対(201、202)とを有するボルテージフォロワ差動増幅器に、出力対が、差動対(101、102)の出力対と差動対(201、202)の出力対とにそれぞれ共通接続され、それぞれの入力対が入力端子T1と入力端子T2に接続されたnチャネル型差動対(103、104)と、pチャネル型差動対(203、204)、及び、電流源127と、電流源227をさらに備えることで、本発明に係る差動増幅器が実施される。
(B)また、本発明に係る差動増幅器は、差動入力対を有する第1の差動段と増幅段とを備え、前記差動入力対の一方が入力端子に接続され、他方が出力端子に帰還接続され、前記第1の差動段の出力端と前記出力端子間に前記増幅段が接続されているボルテージフォロワ差動増幅器に対して、差動入力対の一方が前記入力端子に接続され、他方が、前記入力端子とは別の入力端子に接続され、出力端が前記第1の差動段の出力端と共通接続されている第2の差動段をさらに備える構成としてもよい。例えば図9の差動増幅器において、差動対(101、102)、電流源126、カレントミラー回路(111、112)を有する第1の差動段と、前記第1の差動段の出力端4と出力端子3との間に接続されている増幅段6からなる回路が、入力端子T1の電圧を出力端子3に出力するボルテージフォロワ差動増幅器を構成し、これに、入力対が入力端子T1と入力端子T2に接続された差動対(103、104)と、電流源127と、カレントミラー回路(115、116)を有し、出力端が第1の差動段の出力端4と共通接続されている第2の差動段を備えることにより、本発明に係る差動増幅器が実施される。この発明に係る差動増幅器は、互いに異なる極性の差動対を有する差動増幅器に対しても、同様にして、適用することができる。
Va=Vi1+(Vi1−Vi2) …(19)
となり、出力電圧Vaは、電圧Vi1に、電圧Vi1とVi2の電位差(Vi1−Vi2)を加算した電圧となる。
また端子T1、T2に電圧Vi2、Vi1をそれぞれ印加するとき、
Vb=Vi2−(Vi1−Vi2) …(20)
となり、出力電圧Vbは、電圧Vi2から、電圧Vi1とVi2の電位差(Vi1−Vi2)を減算した電圧となる。
Ia=Ib=I1/2
を保つように作用する。このため、電流Iaの増分変動量の最大値(I1−Ia)は、I1/2となり、電流Iaの増分変動量に応じたスルーレートとなる。
Ic+Id=I2 …(22)
Ie+If=I3 …(23)
Ia+Ic+Ie=Ib+Id+If …(24)
Ie−If=A×I3 …(26)
Ia+Ic=2×I0−(Ib+Id) …(27)
Ia+Ic+A×I3=Ib+Id …(28)
Ia+Ic=(2×I0−A×I3)/2 …(30)
3 出力端子
5、15 カレントミラー
6、16 増幅段
7、17 電流制御回路
8 入力制御回路
101〜104、211、212 nチャネルトランジスタ
109、111、112、115、116、201〜204 pチャネルトランジスタ
110、126、127 定電流源
151、152、154、155、161、162 スイッチ
301〜316、401〜430、501〜530 nチャネルトランジスタ
901〜904 nチャネルトランジスタ
905、906、908 pチャネルトランジスタ
907、909 定電流源
910 差動段
960 表示部
961 走査線
962 データ線
963 薄膜トランジスタ
964 画素電極
966 対向基板電極
965 液晶容量
970 ゲートドライバ
980 データドライバ
981 ラッチアドレスセレクタ
982 ラッチ
983、986 階調電圧発生回路
984、987 デコーダ
985、988 バッファ回路
T1、T2 入力端子
Claims (37)
- 第1及び第2の入力端子と、
出力端子と、
入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続された第1の差動対と、
入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続された第2の差動対と、
前記第1の差動対に電流を供給する第1の電流源と、
前記第2の差動対に電流を供給する第2の電流源と、
前記第1及び第2の差動対の出力対に接続されている負荷回路と、
を少なくとも有し、
少なくとも前記第1の差動対の出力対の一方と前記第2の差動対の出力対の一方とが共通接続され、
前記第1の差動対の出力対の一方と前記第2の差動対の出力対の一方の共通接続点に入力端が接続され、前記出力端子に出力端が接続されている増幅段を有する、ことを特徴とする差動増幅器。 - 前記第1の差動対の出力対の他方と前記第2の差動対の出力対の他方とが共通接続され、
前記負荷回路が、前記第1の差動対の出力対の一方と前記第2の差動対の出力対の一方の共通接続点、及び、前記第1の差動対の出力対の他方と前記第2の差動対の出力対の他方の共通接続点に接続され、前記第1及び第2の差動対の共通負荷をなす負荷素子対を有する、ことを特徴とする請求項1記載の差動増幅器。 - 前記負荷回路が、
前記第1の差動対の出力対に接続されている第1の負荷素子対と、
前記第2の差動対の出力対に接続されている第2の負荷素子対と、
を有する、ことを特徴とする請求項1記載の差動増幅器。 - 第1及び第2の入力電圧をそれぞれ受ける第1及び第2の入力電圧供給端子と、
前記第1の入力端子と、前記第1及び第2の入力電圧供給端子との接続を切り替える第1の切替スイッチと、
前記第2の入力端子と、前記第1及び第2の入力電圧供給端子との接続を切り替える第2の切替スイッチと、
を有し、
前記第1及び第2の入力端子の一方が前記第1及び第2の入力電圧供給端子の一方に接続されているとき、前記第1及び第2の入力端子の他方は、前記第1及び第2の入力電圧供給端子の一方又は他方のいずれかに接続される、ことを特徴とする請求項1乃至3のいずれか一に記載の差動増幅器。 - 前記第1の電流源、及び/又は、前記第2の電流源の電流を可変に制御する電流制御回路を有する、ことを特徴とする請求項1記載の差動増幅器。
- 前記第1の電流源を構成するトランジスタのバイアス電圧、及び/又は、前記第2の電流源を構成するトランジスタのバイアス電圧が、それぞれ可変に設定される、ことを特徴とする請求項1記載の差動増幅器。
- 前記増幅段が、前記増幅段の前記入力端に制御端子が接続され、第1の電源と前記出力端子間に挿入されたトランジスタを少なくとも有する、ことを特徴とする請求項1記載の差動増幅器。
- 前記第2の差動対の入力対のうち、前記第1の入力端子に接続されている側の入力とは別の入力の接続先を、前記出力端子と前記第2の入力端子のいずれかに切り替える切替スイッチを備えている、ことを特徴とする請求項1記載の差動増幅器。
- 前記切替スイッチは、前記第2の差動対の入力対のうち、前記第1の入力端子に接続されている側の入力とは別の入力を、前記出力端子に所定期間接続したあと、前記第2の入力端子に接続するように切り替える、ことを特徴とする請求項8記載の差動増幅器。
- 前記第1及び第2の差動対は、同一の特性のトランジスタで構成されている、ことを特徴とする請求項1記載の差動増幅器。
- 前記第1及び第2の差動対は、差動対間で異なる特性のトランジスタで構成されている、ことを特徴とする請求項1記載の差動増幅器。
- 第1及び第2の入力端子と、
出力端子と、
前記第1及び第2の入力端子に接続された第1の差動段と、
前記第1及び第2の入力端子に接続された第2の差動段と、
入力端が前記第1の差動段の出力端に接続され、出力端が前記出力端子に接続された第1の増幅段と、
入力端が前記第2の差動段の出力端に接続され、出力端が前記出力端子に接続された第2の増幅段と、
を有し、
前記第1の差動段が、
入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続された、第1導電型の第1の差動対と、
入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続された第1導電型の第2の差動対と、
前記第1の差動対に電流を供給する第1の電流源と、
前記第2の差動対に電流を供給する第2の電流源と、
前記第1及び第2の差動対の出力対に接続されている第1の負荷回路と、
を有し、
前記第1の差動対の出力対の一方と前記第2の差動対の出力対の一方とが共通接続され該共通接続点は前記第1の差動段の出力端をなし、
前記第2の差動段が、
入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続された第2導電型の第3の差動対と、
入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続された第2導電型の第4の差動対と、
前記第3の差動対に電流を供給する第3の電流源と、
前記第4の差動対に電流を供給する第4の電流源と、
前記第3及び第4の差動対の出力対に接続されている第2の負荷回路と、
を有し、
前記第3の差動対の出力対の一方と前記第4の差動対の出力対の一方とが共通接続され該共通接続点は前記第2の差動段の出力端をなす、ことを特徴とする差動増幅器。 - 前記第1の差動対の出力対の他方と前記第2の差動対の出力対の他方とが共通接続され、
前記第1の負荷回路が、前記第1の差動対の出力対の一方と前記第2の差動対の出力対の一方の共通接続点と、前記第1の差動対の出力対の他方と前記第2の差動対の出力対の他方の共通接続点に接続され、前記第1及び第2の差動対の共通負荷をなす第1の負荷素子対を有し、
前記第3の差動対の出力対の他方と前記第4の差動対の出力対の他方とが共通接続され、
前記第2の負荷回路が、前記第3の差動対の出力対の一方と前記第4の差動対の出力対の一方の共通接続点と、前記第3の差動対の出力対の他方と前記第4の差動対の出力対の他方の共通接続点に接続され、前記第3及び第4の差動対の共通負荷をなす第2の負荷素子対を有する、ことを特徴とする請求項12記載の差動増幅器。 - 前記第1の負荷回路が、前記第1の差動対の出力対に接続されている第1の負荷素子対と、前記第2の差動対の出力対に接続されている第2の負荷素子対と、
を有し、
前記第2の負荷回路が、前記第3の差動対の出力対に接続されている第3の負荷素子対と、前記第4の差動対の出力対に接続されている第4の負荷素子対と、を有する、ことを特徴とする請求項12記載の差動増幅器。 - 前記第1の増幅段が、前記第1の増幅段の入力端に制御端子が接続され、第1の電源と前記出力端子間に挿入された第1の出力トランジスタを少なくとも有し、
前第2の増幅段が、前記第2の増幅段の入力端に制御端子が接続され、第2の電源と前記出力端子間に挿入された第2の出力トランジスタを少なくとも有する、ことを特徴とする請求項12記載の差動増幅器。 - 第1及び第2の信号をそれぞれ受ける第1及び第2の入力端子と、
出力端子と、
を少なくとも有し、
前記第1の入力端子に入力される前記第1の信号のレベルと、前記第2の入力端子に入力される前記第2の信号のレベルを、予め定められた所定の外挿比で外分してなるレベルの出力信号を、前記出力端子から出力する、構成とされてなる、ことを特徴とする増幅器。 - 入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続された第1の差動対と、
入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続された第2の差動対と、
前記第1及び第2の差動対に電流をそれぞれ供給する第1及び第2の電流源と、
前記第1及び第2の差動対の出力対に接続されている負荷回路と、
を有する差動段と、
前記差動段の出力を受けて前記出力端子を駆動する増幅段を含む、ことを特徴とする請求項16記載の増幅器。 - 前記第1及び第2の入力端子にそれぞれ入力される前記第1及び第2の信号のレベルが互いに等しいとき、前記出力信号として、互いに等しい前記第1及び第2の信号のレベルを前記出力端子から出力する、ことを特徴とする請求項16記載の増幅器。
- 前記第1の入力端子に入力される前記第1の信号の方が前記第2の入力端子に入力される前記第2の信号よりも小の場合、前記出力端子から、前記第1の信号と出力信号のレベル差と、前記第2の信号と前記第1の信号のレベル差との比が所定値となるような出力信号を出力し、
前記第1の入力端子に入力される前記第1の信号の方が前記第2の入力端子に入力される前記第2の信号よりも大の場合、前記出力端子から、出力信号と前記第1の信号のレベル差と、前記第1の信号と前記第2の信号のレベル差との比が所定の値となるような出力信号を出力する、ことを特徴とする請求項16記載の増幅器。 - 前記外挿比が1対2とされ、
前記第1及び第2の入力端子に入力される前記第1及び第2の信号がそれぞれ第2、第3のレベルのとき、前記第2のレベルと前記第3のレベルを1対2で外挿した第1のレベルの出力信号を前記出力端子から出力し、
前記第1及び第2の入力端子に入力される前記第1及び第2の信号がともに前記第2のレベルのとき、前記第2のレベルの出力信号を前記出力端子から出力し、
前記第1及び第2の入力端子に入力される前記第1及び第2の信号がともに前記第3のレベルのとき、前記第3のレベルの出力信号を前記出力端子から出力し、
前記第1及び第2の入力端子に入力される前記第1及び第2の信号がそれぞれ前記第3、第2のレベルのとき、前記第3のレベルと前記第2のレベルを1対2で外挿した第4のレベルの出力信号を前記出力端子から出力する、ことを特徴とする請求項16記載の増幅器。 - 入力された選択信号の値に基づき、前記第1及び第2の入力端子に供給する電圧の組み合わせを切り替える選択回路を有する、ことを特徴とする請求項1又は12に記載の差動増幅器。
- 入力された選択信号の値に基づき、前記第1及び第2の入力端子に供給する電圧の組み合わせを切り替える選択回路を有する、ことを特徴とする請求項16記載の増幅器。
- 第1乃至第{2×(m−1)}(ただし、mは2以上の所定の正整数)の入力端子と、
出力端子と、
第1乃至第mの差動対と、
を備え、
前記第1の差動対の入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続され、
前記第2の差動対の入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続され、
前記第i(ただし、iは2以上m以下の整数)の差動対の入力対は、第{2×(i−1)−1}と第{2×(i−1)}の入力端子にそれぞれ接続され、
前記第1乃至第mの差動対に電流をそれぞれ供給する第1乃至第mの電流源と、
前記第1乃至第mの差動対の出力対の一方の共通接続点と、前記第1乃至第mの差動対の出力対の他方の共通接続点とに接続されている負荷回路と、
を有し、
前記第1乃至第mの差動対の出力対の一方が共通接続され、
前記第1乃至第mの差動対の出力対の一方の共通接続点に入力端が接続され、前記出力端子に出力対が接続されている増幅段を有する、ことを特徴とする差動増幅器。 - 第1乃至第4の入力端子と、
出力端子と、
第1乃至第3の差動対と、
を備え、
前記第1の差動対の入力対の一方が前記第1の入力端子に接続され他方が前記出力端子に接続され、
前記第2の差動対の入力対の一方が前記第1の入力端子に接続され他方が前記第2の入力端子に接続され、
前記第3の差動対の入力対は、前記第3及び第4の入力端子にそれぞれ接続され、
前記第1乃至第3の差動対に電流をそれぞれ供給する第1乃至第3の電流源と、
前記第1乃至第3の差動対の出力対の一方の共通接続点と、前記第1乃至第3の差動対の出力対の他方の共通接続点とに接続されている負荷回路と、
を有し、
前記第1乃至第3の差動対の出力対の一方が共通接続され、
前記第1乃至第3の差動対の出力対の一方の共通接続点に入力端が接続され、前記出力端子に出力端が接続されている増幅段を有する、ことを特徴とする差動増幅器。 - 前記第1乃至第mの差動対の出力対の他方が共通接続され、
前記負荷回路が、前記第1乃至第mの差動対の出力対の一方の共通接続点と、前記第1乃至第mの差動対の出力対の他方の共通接続点に接続されている負荷素子対を有する、ことを特徴とする請求項23記載の差動増幅器。 - 前記負荷回路が、カレントミラー回路よりなる、ことを特徴とする請求項1、12、23、24のいずれか一に記載の差動増幅器。
- 前記第1の負荷回路及び/又は前記第2の負荷回路が、カレントミラー回路よりなる、ことを特徴とする請求項12記載の差動増幅器。
- 少なくとも一の差動対を備え、前記一の差動対の入力対の一方が入力端子に接続され、他方が出力端子に帰還接続されてなる差動増幅器において、
前記入力端子とは別の入力端子が設けられ、
出力対が前記一の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され、他方が前記別の入力端子に接続されてなる他の差動対をさらに含む、ことを特徴とする差動増幅器。 - 互いに極性の異なる第1及び第2の差動対を備え、前記第1及び第2の差動対のそれぞれの入力対の一方が一の入力端子に共通接続され、それぞれの入力対の他方が出力端子に共通に帰還接続されてなる差動増幅器において、
前記一の入力端子とは別の入力端子が設けられ、
出力対が前記第1の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され、他方が前記別の入力端子に接続され、前記第1の差動対と同一の極性の第3の差動対と、
出力対が前記第2の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され、他方が前記別の入力端子に接続され、前記第2の差動対と同一の極性の第4の差動対と、
を備えている、ことを特徴とする差動増幅器。 - 前記一の差動対の入力対の非反転入力側が前記入力端子に接続され、反転入力側が前記出力端子に帰還接続されている、ことを特徴とする請求項28記載の差動増幅器。
- 前記第1及び第2の差動対の入力対のそれぞれの非反転入力側が前記入力端子に接続され、前記第1及び第2の差動対の入力対のそれぞれの反転入力側が前記出力端子に帰還接続されている、ことを特徴とする請求項29記載の差動増幅器。
- 一の差動入力対を有する第1の差動段と、増幅段とを備え、
前記一の差動入力対の一方が入力端子に接続され、他方が出力端子に帰還接続され、
前記第1の差動段の出力端と前記出力端子間に前記増幅段が接続されてなる差動増幅器において、
前記入力端子とは別の入力端子が設けられ、
差動入力対の一方が前記入力端子に接続され、他方が前記別の入力端子に接続され、出力端子が前記第1の差動段の出力端と共通接続されてなる第2の差動段をさらに備えている、ことを特徴とする差動増幅器。 - 前記一の差動入力対の非反転入力側が前記入力端子に接続され、反転入力側が前記出力端子に帰還接続されている、ことを特徴とする請求項32記載の差動増幅器。
- 複数の電圧レベルを生成する階調電圧発生回路と、
入力データに基づいて前記複数の電圧レベルの中から選択された少なくとも2つの電圧を出力するデコーダと、
前記デコーダから出力された2つの電圧を入力し、前記入力データに対応した電圧を出力端子より出力するバッファ回路と、
を備え、
前記バッファ回路は、請求項1乃至15、23乃至33のいずれか一に記載の前記差動増幅器、又は、請求項16乃至22のいずれか一に記載の前記増幅器よりなる、ことを特徴とする、表示装置用のデータドライバ。 - 一の方向に互いに平行に延在された複数本のデータ線と、
前記一の方向に直交する方向に互いに平行に延在された複数本の走査線と、
前記複数本のデータ線と前記複数本の走査線の交差部にマトリクス状に配置された複数の画素電極と、
を備え、
前記複数の画素電極のそれぞれに対応して、ドレイン及びソースの一方が対応する前記画素電極に接続され、前記ドレイン及びソースの他方が対応する前記データ線に接続され、ゲートが対応する前記走査線に接続されている、複数のトランジスタを有し、
前記複数の走査線に対して走査信号をそれぞれ供給するゲートドライバと、
前記複数のデータ線に対して入力データに対応した階調信号をそれぞれ供給するデータドライバと、
を備え、
前記データドライバは、請求項34記載の前記表示装置用のデータドライバよりなる、ことを特徴とする表示装置。 - 前記階調電圧発生回路は、4×s個(ただし、sは所定の正整数)の階調電圧に対して、(4×k−2)番目と(4×k−1)番目(ただし、kは1からsまでの整数)の2×s個の階調電圧を出力する、ことを特徴とする請求項34記載の表示装置用のデータドライバ。
- 前記デコーダが、nビットの入力データ信号(ただし、nは2以上の正整数)のうち、上位(n−2)ビットの入力データ信号により、前記階調電圧発生回路から出力される2×s個の階調電圧の中から、(4×j−2)番目と(4×j−1)番目(ただし、jは1からsまでの整数の1つ)の2つの階調電圧を選択する第1の選択部と、
前記入力データ信号の下位2ビットにより、前記第1の選択部で選択された前記2つ階調電圧から、前記バッファ回路の第1及び第2の端子に入力する電圧を選択する第2の選択部と、
を備えている、ことを特徴とする請求項36記載の表示装置用のデータドライバ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003365639A JP4328596B2 (ja) | 2003-10-27 | 2003-10-27 | 差動増幅器 |
US10/976,289 US8514157B2 (en) | 2003-10-27 | 2004-10-27 | Differential amplifier |
CN200410085995A CN100578925C (zh) | 2003-10-27 | 2004-10-27 | 差动放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003365639A JP4328596B2 (ja) | 2003-10-27 | 2003-10-27 | 差動増幅器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005130332A true JP2005130332A (ja) | 2005-05-19 |
JP2005130332A5 JP2005130332A5 (ja) | 2006-01-26 |
JP4328596B2 JP4328596B2 (ja) | 2009-09-09 |
Family
ID=34510181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003365639A Expired - Fee Related JP4328596B2 (ja) | 2003-10-27 | 2003-10-27 | 差動増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8514157B2 (ja) |
JP (1) | JP4328596B2 (ja) |
CN (1) | CN100578925C (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007089074A (ja) * | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP2007096504A (ja) * | 2005-09-27 | 2007-04-12 | Nec Corp | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
JP2007181026A (ja) * | 2005-12-28 | 2007-07-12 | Nec Electronics Corp | 差動増幅器とデータドライバ及び表示装置 |
JP2007208694A (ja) * | 2006-02-02 | 2007-08-16 | Nec Corp | 差動増幅器及びデジタルアナログ変換器 |
US7443239B2 (en) | 2006-01-06 | 2008-10-28 | Nec Electronics Corporation | Differential amplifier, data driver and display device |
US7639167B2 (en) | 2004-12-16 | 2009-12-29 | Nec Corporation | Differential amplifier and data driver employing the differential amplifier |
US7667538B2 (en) | 2005-04-26 | 2010-02-23 | Nec Corporation | Differential amplifier, data driver and display |
US8258817B2 (en) | 2009-11-30 | 2012-09-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
CN104050926A (zh) * | 2014-07-07 | 2014-09-17 | 中南大学 | 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法 |
US9666143B2 (en) | 2014-09-16 | 2017-05-30 | Lapis Semiconductor Co., Ltd. | Amplifying circuit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281026A (ja) * | 2002-08-23 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 光ピックアップヘッド装置及び光情報装置及び光情報再生方法 |
JP2008026636A (ja) * | 2006-07-21 | 2008-02-07 | Oki Electric Ind Co Ltd | 駆動回路 |
JP5086010B2 (ja) * | 2007-09-10 | 2012-11-28 | ラピスセミコンダクタ株式会社 | Lcdパネル駆動回路 |
JP5138490B2 (ja) * | 2008-07-17 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | サンプル・ホールド回路及びデジタルアナログ変換回路 |
CN104821828B (zh) * | 2015-04-24 | 2018-07-06 | 北京大学深圳研究生院 | 低压数字模拟信号转换电路、数据驱动电路和显示*** |
TWI599165B (zh) * | 2016-10-13 | 2017-09-11 | 智原科技股份有限公司 | 可變增益放大器 |
TWI817362B (zh) * | 2021-12-03 | 2023-10-01 | 南亞科技股份有限公司 | 資料接收電路 |
US11770117B2 (en) | 2021-12-07 | 2023-09-26 | Nanya Technology Corporation | Data receiving circuit |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468629A (en) * | 1982-05-27 | 1984-08-28 | Trw Inc. | NPN Operational amplifier |
US4757275A (en) * | 1987-11-20 | 1988-07-12 | Comlinear Corporation | Wideband closed loop amplifier |
US5396245A (en) | 1993-01-21 | 1995-03-07 | Linear Technology Corporation | Digital to analog converter |
KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
US5381052A (en) * | 1993-07-06 | 1995-01-10 | Digital Equipment Corporation | Peak detector circuit and application in a fiber optic receiver |
JPH07130193A (ja) * | 1993-09-10 | 1995-05-19 | Toshiba Corp | バッファ回路及びこれを用いた液晶ディスプレイ装置 |
JP3292070B2 (ja) | 1995-12-19 | 2002-06-17 | 横河電機株式会社 | D/a変換器 |
KR100326878B1 (ko) * | 1997-08-05 | 2002-05-09 | 니시무로 타이죠 | 증폭회로 |
JP3506219B2 (ja) | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Da変換器およびそれを用いた液晶駆動装置 |
US6356152B1 (en) | 1999-07-14 | 2002-03-12 | Texas Instruments Incorporated | Amplifier with folded super-followers |
JP3718607B2 (ja) | 1999-07-21 | 2005-11-24 | 株式会社日立製作所 | 液晶表示装置及び映像信号線駆動装置 |
US6246351B1 (en) | 1999-10-07 | 2001-06-12 | Burr-Brown Corporation | LSB interpolation circuit and method for segmented digital-to-analog converter |
TW465195B (en) | 2000-04-28 | 2001-11-21 | Century Semiconductor Inc | Interpolation type D/A converter and the TFT-LCD source driver applying the converter |
JP3866011B2 (ja) | 2000-05-30 | 2007-01-10 | 株式会社ルネサステクノロジ | ドライバ及び液晶ディスプレイ装置 |
JP3846293B2 (ja) | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
EP1998438B1 (en) | 2002-02-25 | 2011-09-07 | NEC Corporation | Differential circuit, amplifier circuit, driver circuit and display device using those circuits |
-
2003
- 2003-10-27 JP JP2003365639A patent/JP4328596B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-27 CN CN200410085995A patent/CN100578925C/zh not_active Expired - Fee Related
- 2004-10-27 US US10/976,289 patent/US8514157B2/en active Active
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969342B2 (en) | 2004-12-16 | 2011-06-28 | Nec Corporation | Differential amplifier and data driver employing the differential amplifier |
US7639167B2 (en) | 2004-12-16 | 2009-12-29 | Nec Corporation | Differential amplifier and data driver employing the differential amplifier |
US7667538B2 (en) | 2005-04-26 | 2010-02-23 | Nec Corporation | Differential amplifier, data driver and display |
JP4701960B2 (ja) * | 2005-09-26 | 2011-06-15 | 日本電気株式会社 | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP2007089074A (ja) * | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP2007096504A (ja) * | 2005-09-27 | 2007-04-12 | Nec Corp | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
JP4556824B2 (ja) * | 2005-09-27 | 2010-10-06 | 日本電気株式会社 | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
JP2007181026A (ja) * | 2005-12-28 | 2007-07-12 | Nec Electronics Corp | 差動増幅器とデータドライバ及び表示装置 |
US7495512B2 (en) | 2005-12-28 | 2009-02-24 | Nec Electronics Corporation | Differential amplifier, data driver and display device |
JP4502207B2 (ja) * | 2005-12-28 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 差動増幅器とデータドライバ及び表示装置 |
US7443239B2 (en) | 2006-01-06 | 2008-10-28 | Nec Electronics Corporation | Differential amplifier, data driver and display device |
JP2007208694A (ja) * | 2006-02-02 | 2007-08-16 | Nec Corp | 差動増幅器及びデジタルアナログ変換器 |
US8258817B2 (en) | 2009-11-30 | 2012-09-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
CN104050926A (zh) * | 2014-07-07 | 2014-09-17 | 中南大学 | 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法 |
CN104050926B (zh) * | 2014-07-07 | 2016-01-13 | 中南大学 | 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法 |
US9666143B2 (en) | 2014-09-16 | 2017-05-30 | Lapis Semiconductor Co., Ltd. | Amplifying circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4328596B2 (ja) | 2009-09-09 |
CN100578925C (zh) | 2010-01-06 |
US8514157B2 (en) | 2013-08-20 |
CN1612468A (zh) | 2005-05-04 |
US20050088390A1 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472507B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
JP4328596B2 (ja) | 差動増幅器 | |
JP4143588B2 (ja) | 出力回路及びデジタルアナログ回路並びに表示装置 | |
US7994956B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
US7750900B2 (en) | Digital-to-analog converting circuit and display device using same | |
JP4100407B2 (ja) | 出力回路及びデジタルアナログ回路並びに表示装置 | |
KR100734009B1 (ko) | 표시장치의 구동회로와 표시장치 | |
US7342527B2 (en) | Digital-to-analog converting circuit, data driver and display device | |
JP4172471B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
US7551111B2 (en) | Decoder circuit, driving circuit for display apparatus and display apparatus | |
US20070126689A1 (en) | Digital-to-analog converter, data driver and display device using same | |
US20080129718A1 (en) | Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device | |
JP5607815B2 (ja) | デジタルアナログ変換回路及び表示装置のデータドライバ | |
JP2006318381A (ja) | 電圧発生回路 | |
KR100699373B1 (ko) | 임피던스 변환 회로, 구동 회로 및 제어 방법 | |
JP5017871B2 (ja) | 差動増幅器及びデジタルアナログ変換器 | |
US7667538B2 (en) | Differential amplifier, data driver and display | |
Woo et al. | High-speed 10-bit LCD column driver with a split DAC and a class-AB output buffer | |
JP4819921B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
JP4882819B2 (ja) | 電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090311 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |