DE60132855T2

DE60132855T2 - Kontaktierungsstruktur einer integrierten Leistungsschaltung

Info

Publication number: DE60132855T2
Application number: DE60132855T
Authority: DE
Inventors: Taylor R Texas 75082 Efland; Sameer Texas 75075 Pendharkar
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2000-07-27
Filing date: 2001-07-27
Publication date: 2009-02-26
Anticipated expiration: 2021-07-28
Also published as: JP2002164437A; US7045903B2; EP1176640B1; EP1176640A3; DE60132855D1; US20020011674A1; EP1176640A2; ATE387012T1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein das Gebiet der Halbleitervorrichtungen und -prozesse und insbesondere integrierte Leistungsschaltungen, die es ermöglichen, dass das Drahtbonden direkt über Abschnitten der aktiven Schaltungsfläche ausgeführt wird.
BESCHREIBUNG DES STANDS DER TECHNIK
Zwei unabhängige Trends in der Halbleitertechnologie, die beide eine lange Geschichte haben, tragen zur Dringlichkeit der vorliegenden Erfindung bei. Der erste Technologietrend betrifft Aspekte von Herstellungskosteneinsparungen durch Sparen von Halbleiter-"Nutzmaterial".
Zum Aufnehmen von Kügelchen von Bonddrähten oder Lötmaterial müssen typische Bondkontaktstellen auf integrierten Schaltkreisen (ICs) aus Silicium eine ausreichende Größe haben, und sie reichen typischerweise von 80 × 80 μm messenden Quadraten bis zu 150 × 150 μm messenden Quadraten. Sie verbrauchen daher, abhängig von der Anzahl der Bondkontaktstellen und der Größe des integrierten Schaltkreises, eine Fläche zwischen etwa 1 und 20%, manchmal bis zu 45%, der Schaltungsfläche. Aus Fertigungs- und Montagegründen werden die Bondkontaktstellen in Reihen entlang dem Rand der Schaltung, gewöhnlich aufgefädelt entlang allen vier Chip-Seiten, angeordnet.
Bis heute mussten alle hergestellten Halbleitervorrichtungen den von den Bondkontaktstellen bedeckten Bereich wegen des hohen Risikos, die Schaltungsstrukturen durch die unvermeidlichen mechanischen Kräfte und metallurgischen Beanspruchungen, die beim Bondprozess notwendig sind, zu beschädigen, von der Verwendung für das Auslegen eigentlicher Schaltungsmuster ausschließen. Offensichtlich könnten erhebliche Einsparungen von Silicium-Nutzmaterial erhalten werden, falls Schaltungsmuster unter dem Metall der Bondkontaktstellen angeordnet werden könnten. Ein Weg zum Erreichen dieses Merkmals würde darin bestehen, eine andere Metallisierungsebene zu erzeugen, die ausschließlich für die Bildung von Bondkontaktstellen vorgesehen ist. Diese Ebene würde über einer schützenden Abdeckung, die einen aktiven Schaltungsbereich bedecken würde, gebildet werden. Bei der existierenden Technologie muss jedoch eine spezielle Beanspruchungspufferschicht aus Polyimid zwischen der schützenden Abdeckung und der zusätzlichen Metallschicht angewendet werden, wie von K. G. Heinen u. a. ("Wire Bonds over Active Circuits", Proc. IEEE 44th Elect. Corp. Tech. Conf., 1994, S. 922–928) dargestellt wurde. Die Kosten für das Anwenden dieser Polyimidschicht haben bisher die Implementation dieses Bond-über-der-aktiven-Schaltung-Konzepts verhindert.
Ein anderer Ansatz in der existierenden Technologie wurde in EP-A-973198 vorgeschlagen. Um die Bondkontaktstellen stark genug zu machen, um den mechanischen Kräften zu widerstehen, die beim Drahtbondprozess notwendig sind, werden Verstärkungssysteme unter der Bondkontaktstelle beschrieben, die spezifische Abschnitte des eigentlichen ICs als Mittel zum Verstärken schwacher dielektrischer Schichten unter der Bondkontaktstelle verwenden. Dieses Verfahren erfordert einen spezifischen Entwurf oder einen Neuentwurf des ICs und ist schlecht für standardmäßige lineare und logische ICs geeignet, die häufig zahlreiche Bondkontaktstellen, jedoch verhältnismäßig kleine Schaltungsflächen haben.
Der zweite Technologietrend betrifft bestimmte Prozesse bei der Montage eines Halbleiterchips. Es ist wohlbekannt, dass Bondkontaktstellen in Silicium-ICs während der Waferprüfung unter Verwendung von Wolframnadeln mit feinen Spitzen, weiter während des herkömmlichen thermosonischen Drahtbondens an die Aluminiummetallisierung auf den Schaltungen oder während der Lötkügelchenbefestigung bei Chip-auf-Substrat-Vorrichtungen neuerer Montageentwicklungen beschädigt werden können. Beim Drahtbonden sind die mechanischen Belastungen und Ultraschallbeanspruchungen, die von der Spitze der Bondkapillare auf die Bondkontaktstelle ausgeübt werden, besonders verdächtig. Wenn die Beschädigung während des Bondprozesses nicht offensichtlich ist, können sich die Defekte später zeigen, indem während der Kunststoffkapselung, beschleunigter Zuverlässigkeitstests, des Durchlaufens von Temperaturzyklen und des Vorrichtungsbetriebs erzeugten thermomechanischen Beanspruchungen nachgegeben wird. Die Beschädigung erscheint in den meisten Fällen als Mikrorisse, welche zu zerstörerischen Brüchen in dem darunter liegenden dielektrischen Material fortschreiten können, als Abspanungen von brüchigen oder mechanisch schwachen dielektrischen Filmen, häufig zusammen mit Stücken von Metall oder Silicium, oder als angehobene Kügelchen-Bondstellen oder als ein Abschälen von Metallschichten.
Neuere Anforderungen in der Halbleitertechnologie neigen dazu, das Problem zu verschlimmern. Beispielsweise werden neuere dielektrische Materialien, wie siliciumhaltiges Wasserstoffsilsesquioxan (HSQ), infolge ihrer niedrigen Dielektrizitätskonstanten, die dabei hilft, die Kapazität C in der RC-Zeitkonstante zu verringern und damit höhere Schaltungsgeschwindigkeiten ermöglicht, bevorzugt. Weil eine geringere Dichte und Porosität dielektrischer Filme die Dielektrizitätskonstante verringern, werden Filme mit diesen Eigenschaften selbst dann eingebracht, wenn sie mechanisch schwächer sind. Filme aus Aerogelen, organischen Polyimiden und Parylenen fallen in die gleiche Kategorie. Diese Materialien sind mechanisch schwächer als frühere Standardisolatoren, wie die durch plasmaverstärkte chemische Dampfabscheidung aufgebrachten Dielektrika. Weil diese Materialien auch unter dem Metall der Bondkontaktstelle verwendet werden, vergrößern sie das Risiko eines Vorrichtungsausfalls durch Brechen.
Für herkömmliche Bondkontaktstellen-Metallisierungsprozesse wurde eine Lösung der vorstehend erwähnten Probleme in EP-A-875934 dargelegt. Einige Konzepte und Verfahren dieser Offenbarung wurden anschließend von M. Saran u. a. in einer Veröffentlichung mit dem Titel "Elimination of Bond-pad Damage through Structural Reinforcement of Intermetal Dielectrics" (Internat. Reliab. Physics Symp., März 1998) beschrieben. Im Wesentlichen dient eine auf mechanische Stärke ausgelegte Metallstruktur als eine Verstärkung für die mechanisch schwache dielektrische Schicht.
Keiner dieser Ansätze zur Bildung von Bondkontaktstellen über aktiven Schaltungen nutzt die neuen technischen Vorteile zur Verbesserung der Schaltungsfunktionen aus oder schlägt ein Verfahren zur Verbesserung kritischer Funktionsweisen der Vorrichtungen vor. Es ist daher ein dringender Bedarf an einer kostengünstigen, zuverlässigen Struktur und einer Verfahrenstechnologie aufgetreten, wodurch die Herstellung von Draht- und Lötkügelchen-Bondstellen direkt über aktiven IC-Bereichen mit erheblichen Verbesserungen der Vorrichtungs- und Schaltungseigenschaften kombiniert wird. Das System sollte spannungsfreie und einfache Kontaktstellen ohne zusätzliche Kosten für flexible, tolerante Bondprozesse, selbst dann, wenn sich die Kontaktstellen oberhalb einer oder mehreren strukturell und mechanisch schwachen dielektrischen Schichten befinden, bereitstellen. Das System und das Verfahren sollten auf ein breites Spektrum von Entwurfs-, Material- und Prozessvariationen anwendbar sein, was zu erheblichen Einsparungen von Silicium sowie verbesserten Vorrichtungseigenschaften und einer verbesserten Zuverlässigkeit und Prozessausbeute führt. Vorzugsweise sollten diese Innovationen unter Verwendung der installierten Prozess- und Gerätebasis erreicht werden, so dass keine Investition in neue Fertigungsmaschinen benötigt wird.
Im europäischen Patent 0 714 128 sind eine Struktur und ein Verfahren zum Auslegen einer LDMOS-Transistorvorrichtung mit einer hohen Stromkapazität unter Verwendung eines lateralen DMOS-Prozesses beschrieben. In der europäischen Patentanmeldung 1 017 098 sind eine Architektur und ein Verfahren zur Herstellung einer integrierten Schaltung mit einer Bondkontaktstelle beschrieben. Im US-Patent 5 773 899 ist eine Bondkontaktstelle für einen Halbleiterchip beschrieben, die eine Beschädigung während eines Bondprozesses verhindert. Keine dieser IC-Strukturen und -Verfahren adressiert jedoch die vorstehend erwähnten Bedenken.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine integrierte Halbleiterschaltung weist über aktiven Komponenten angeordnete Kontaktstellen auf, welche positioniert sind, um den Abstand für die Leistungszufuhr zwischen einer ausgewählten Kontaktstelle und einer oder mehreren entsprechenden aktiven Komponenten, denen die Leistung zugeführt wird, zu minimieren. Dieser minimale Abstand erhöht ferner die Abfuhr von den aktiven Komponenten abgegebener Wärmeenergie.
Insbesondere weist eine integrierte Halbleiterschaltung einen lateral organisierten Leistungstransistor, eine Anordnung über den Transistor verteilter Stromversorgungs-Kontaktstellen, eine Einrichtung zum Bereitstellen eines verteilten, vorherrschend vertikalen Stromflusses von den Kontaktstellen zum Transistor und eine Einrichtung zum Verbinden einer Stromquelle mit jeder der Kontaktstellen auf. Durch Positionieren der Stromversorgungs-Kontaktstellen direkt über dem aktiven Leistungstransistor wird weiter wertvolle Silicium-Nutzmaterialfläche eingespart. Die Einrichtung zum Verbinden mit einer Stromquelle umfasst Drahtbond- und Lötkügelchen-Zwischenverbindungen.
Gemäß bevorzugten Ausführungsformen dieser Erfindung sind die Leistungstransistoren als Zellen in einer regelmäßigen Anordnung ausgelegt. Beispiele sind als lange Streifen, die in einem lateralen Layout ausgelegt sind, geformte Geometrien. Für vertikale Stile können vertikale und laterale Grabenvorrichtungen, einschließlich Silicium-auf-Isolator-Technologien, verwendet werden.
Für Spannungen unter 10 V sind laterale Transistoren auf der Grundlage der CMOS-Technologie gute Beispiele. Für Spannungen oberhalb von 10 V werden Vorrichtungen mit erweiterten Drain-Elektroden bevorzugt. Für Spannungen von mehr als etwa 20 V sind Vorrichtungen auf der Grundlage der LDMOS-Technologie bevorzugte Beispiele.
Die vorliegende Erfindung ist durch eine Halbleitervorrichtung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 22 definiert.
Gemäß einer bevorzugten Ausführungsform der Erfindung wird die aktive Schaltung einer Halbleitervorrichtung auf einem Siliciumsubstrat hergestellt und besteht aus einem integrierten Leistungstransistor, wobei die Schaltung mindestens eine Metallisierungsschicht aufweist, die mehrere erste und zweite Elektroden des Transistors bildet. Ein erster Bus verbindet alle ersten Elektroden, und ein zweiter Bus verbindet alle zweiten Elektroden. Eine elektrisch isolierende Schicht trennt die Busse und die Transistorelektroden, und jeder Bus verbindet durch metallgefüllte Durchgangslöcher, die durch die elektrisch isolierende Schicht gebildet sind, mit der jeweiligen Elektrode. Folglich werden die Busse direkt über dem Transistor positioniert. Ein mechanisch starker, elektrisch isolierender Film überlagert die Schaltung, den Transistor und die Busse. Mehrere Kontaktstellen sind über jeden der Busse verteilt, wobei jede Kontaktstelle einen Stapel Beanspruchungen absorbierender Metallschichten aufweist und die äußerste Schicht metallurgisch befestigbar ist. Ferner ist jede Kontaktstelle mit dem darunter liegenden Bus durch Öffnungen in dem isolierenden Film verbunden, und die Öffnungen sind im Wesentlichen vertikal über mindestens einem der Durchgangslöcher positioniert. Mindestens ein Verbindungselement in der Art eines Bonddrahts oder eines Lötkügelchens ist metallurgisch an der äußersten Schicht der Kontaktstellen befestigt. Folglich werden der elektrische Stromweg und der Widerstand vom Verbindungselement zu den Elektroden minimiert, wodurch eine Verbesserung der elektrischen Eigenschaften des Leistungstransistors ermöglicht wird.
Die vorliegende Erfindung verringert die Kosten von IC-Chips durch Verringern der für den Gesamtschaltungsentwurf verbrauchten Siliciumfläche. Diese Aufgabe wird durch die Verwendung der Bereiche unterhalb der (zahlreichen) Kontaktstellen gelöst, indem der Leistungstransistor der eigentlichen Schaltung unter den Kontaktstellenbereichen positioniert wird.
Die vorliegende Erfindung verbessert den Prozess und die Betriebszuverlässigkeit der Halbleiterprüfung und drahtgebondeter und durch Lötmittel befestigter Anordnungen durch Bereitstellen der Kontaktstellen- Metallschichten und der die Kontaktstelle und die Schaltung trennenden Isolierschichten mit Dicken, die ausreichen, um mechanische, thermische und Stoßbeanspruchungen zuverlässig zu absorbieren.
Die Erfindung beseitigt auch Beschränkungen der Prozesse zum Prüfen und zum Drahtbonden und zur Lötmaterialbefestigung, wodurch die Risiken minimiert werden, eine Rissbeschädigung selbst sehr brüchiger Schaltungsdielektrika herbeizuführen.
Die Erfindung sieht Entwurfs- und Layout-Konzepte und Prozessverfahren vor, die flexibel sind, so dass sie auf viele Familien von Halbleiter-IC-Produkten angewendet werden können, und die allgemein sind, so dass sie auf mehrere Generationen von Produkten angewendet werden können.
Die Erfindung sieht einen kostengünstigen Prozess hoher Geschwindigkeit für die Herstellung, das Testen und die Montage vor.
Die Erfindung verwendet nur Entwürfe und Prozesse, die bei der Herstellung von IC-Vorrichtungen am häufigsten verwendet werden und akzeptiert sind, wodurch die Kosten neuer Kapitalinvestitionen vermieden werden und die installierte Fertigungsgerätebasis verwendet werden kann.
Diese Aufgaben und Vorteile wurden durch die Lehren der Erfindung in Bezug auf Entwurfskonzepte und einen Prozessablauf, die für die Massenproduktion geeignet sind, gelöst. Verschiedene Modifikationen wurden erfolgreich verwendet, welche verschiedene Auswahlen von Produktgeometrien und Materialien ermöglichen.
KURZBESCHREIBUNG DER ZEICHNUNG
Die vorliegende Erfindung wird nun weiter anhand eines Beispiels mit Bezug auf die in den Figuren der anliegenden Zeichnung dargestellten bevorzugten und als Beispiel dienenden Ausführungsformen beschrieben. Es zeigen:
1 eine vereinfachte schematische Draufsicht eines Abschnitts eines Chips eines integrierten Schaltkreises (IC) mit einem lateral ausgelegten Leistungstransistor, der mehrere Streifen für Source- und Drain-Elektroden und zwei Busmetallisierungen aufweist,
2A eine schematische und vereinfachte Draufsicht eines Abschnitts eines IC-Chips, worin die Busmetallisierungen eines Lateral-Leistungstransistors mit mehreren Kontaktstellen und Verbindungselementen, die entlang dem Rand des IC-Chips ausgerichtet sind, dargestellt sind,
2B eine schematische und vereinfachte Draufsicht eines IC-Chips, analog zu 2A, worin elektrische Widerstände im Stromfluss schematisch dargestellt sind,
3A eine schematische und vereinfachte Draufsicht eines Abschnitts eines IC-Chips, worin die Busmetallisierungen eines Lateral-Leistungstransistors mit mehreren über dem aktiven Transistor angeordneten Kontaktstellen dargestellt sind,
3B eine schematische und vereinfachte Draufsicht eines IC-Chips, analog zu 3A, worin elektrische Widerstände im Stromfluss schematisch dargestellt sind,
4 eine vereinfachte perspektivische Schnittansicht einer vertikalen und lateralen Konfiguration eines Abschnitts eines integrierten Leistungstransistors, wobei einige elektrische Stromflussmuster und Widerstände schematisch dargestellt sind, und
5 eine vereinfachte perspektivische Schnittansicht der Kontaktstelle eines Leistungstransistorbusses mit einem befestigten Verbindungselement.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
1 zeigt einen Abschnitt eines Chips 100 einer integrierten Halbleiterschaltung (IC) mit einem allgemein mit 110 bezeichneten Leistungstransistor.
Dieser Leistungstransistor weist mehrere alternierende Bereiche für Source- und Drain-Elektroden auf, welche beispielsweise lateral in länglichen Streifen und parallel zueinander in einem bestimmten Abstand angeordnet sind. Jeder Bereich ist durch aus einer Metallschicht gebildete Elektroden kontaktiert, welche in 1 als parallele Leitungen mit einer Länge L dargestellt sind, welche mit 11, 12, 13, ..., 1N für die Source-Elektroden und 21, 22, 23, ..., 2N für die Drain-Elektroden bezeichnet sind. Die Anordnungen der Source- und Drain-Elektroden können mit verschiedenen Geometrien ausgelegt werden, um den lateralen elektrischen Widerstand des folienartigen Metalls zu verringern.
Senkrecht zur Orientierung der Source- und Drain-Leitungen und von ihnen durch eine elektrisch isolierende Schicht getrennt sind zwei Busmetallisierungen 120 und 130. Typischerweise besteht der Bus aus folienartigem Metall, das als eine Schicht abgeschieden ist. Der Bus 120 ist durch mehrere metallgefüllte Durchgangslöcher, die in 1 durch "x"-Zeichen 121 symbolisch dargestellt sind, elektrisch mit jeder Source-Leitung verbunden. Der Bus 130 ist durch mehrere metallgefüllte Durchgangslöcher, die in 1 durch "y"-Zeichen 131 symbolisch dargestellt sind, elektrisch mit jeder Drain-Leitung verbunden.
Jeder Bus muss durch mehrere Kontaktstellen mit der äußeren Stromquelle verbunden werden. Nach der hier verwendeten Definition bezeichnen die Kontaktstellen eines ICs die Ein-/Ausgangsanschlüsse (E/A-Anschlüsse) des ICs, insbesondere die metallisierten Ein-/Ausgangsanschlüsse der Schaltung. Wenn ein Drahtbonden bei der Montage der IC-Chips verwendet wird, werden diese Kontaktstellen als "Bondkontaktstellen" bezeichnet. Bei der herkömmlichen Einrichtung sind diese Kontaktstellen in der Nähe des Chiprands in einer mehr oder weniger linearen Anordnung ausgerichtet, um die Länge der Verbindungselemente zur "Außenwelt" kurz zu halten. 2A zeigt eine vereinfachte Draufsicht eines Abschnitts eines IC-Chips 200, wobei der Bereich des aktiven, lateral organisierten Leistungstransistors von der gestrichelten Linie 201 umgeben ist. Folienartiges Metall ist als großflächiger Bus 202 zum Verbinden aller Source-Elektroden und als Bus 203 zum Verbinden aller Drain-Elektroden ausgebildet.
Erhebliche Teile der Busse 202 und 203 befinden sich außerhalb des von der Linie 202 umgebenen Transistorbereichs, wobei diese Teile zum Aufnehmen der mehreren Kontaktstellen 204 und 205 verwendet werden. Diese Kontaktstellen sind in im Wesentlichen linearen Anordnungen entlang dem Rand des Chips 200 eingerichtet, wodurch große Flächen des "Siliciumnutzmaterials" verbraucht werden (Chips 200 werden auf Substraten hergestellt, die überwiegend aus Silicium-Halbleitermaterial bestehen). Bei modernen Schaltungen werden zahlreiche Kontaktstellen benötigt, wobei häufig mehrere hundert für die Masse- und Stromverbindungen allein erforderlich sind. Zusammen mit Signalverbindungen benötigen manche ICs mehr als 1000 Kontaktstellen, wodurch ein erheblicher Verlust an dem wertvollen Silicium-"Nutzmaterial" hervorgerufen wird.
In 2A sind die Verbindungselemente zur "Außenwelt" Bonddrähte, wobei die Drähte 206 die Kontaktstellen 204 und 205 mit äußeren Leiterrahmen 207 verbinden. Typischerweise umfassen Drahtmaterialien reines oder legiertes Gold, Kupfer und Aluminium. Für Gold reichen die gemeinhin verwendeten Drahtdurchmesser von etwa 20 bis 50 μm. Beim Drahtkügelchenbonden wird das Kügelchen gewöhnlich an dem Chip befestigt, so dass die Kontaktstellenbereiche groß genug sein müssen, um das Kügelchen sicher anzuordnen, wenn es durch die Bondkapillare beim Bondvorgang zu der typischen "Nagelkopfform" abgeflacht wird. Freie Luftkügelchen haben typischerweise Durchmesser von etwa 1,2 bis 1,6 Drahtdurchmessern, so dass die Kontaktstellen 204 und 205, abhängig von den Prozessparametern, von etwa 50 × 50 μm bis 150 × 150 μm im Quadrat reichen müssen.
Falls die Verbindungselemente Lötkügelchen sind, reichen typische Kügelchendurchmesser von etwa 0,2 bis 0,5 mm, und die Flächen der Kontaktstellen 204 und 205 müssen im Bereich von etwa 0,3 bis 0,7 mm im Quadrat reichen. (Nach der hier verwendeten Definition impliziert der Begriff Lötkügelchen nicht, dass die Lötkontakte notwendigerweise kugelförmig sind. Sie können verschiedene Formen, wie halbkugelförmige, halbkuppelförmige, abgeschnitten kegelförmige oder allgemein höckerförmige Formen aufweisen. Die genaue Form ist eine Funktion der Abscheidungstechnik und der Wiederaufschmelztechnik sowie der Materialzusammensetzung).
2B zeigt schematisch die elektrischen Konsequenzen für den Betrieb des Leistungstransistors, die durch die ferne Anordnung der Verbindungselemente zu der Stromversorgung hervorgerufen werden. Wie in 2A zeigt 2B die gleiche Busanordnung über die verteilten Source- und Drain-Bereiche eines Leistungstransistors, wobei die Kontaktstellen wieder entlang dem Chip-Rand angeordnet sind. In der Figur und dem eingesetzten Schaltplan sind drei als Rb bezeichnete Widerstände 210 dargestellt, die parallel geschaltet sind. Ferner sind die als Rm bezeichneten verteilten lateralen Linearwiderstände 211 seriell geschaltet und stellen einen erheblichen Widerstand für den durch die Busse fließenden Strom I dar, wodurch erhebliche Spannungsabfälle und ein Strom-Debiasing hervorgerufen werden. Rs ist der Widerstandswert im Transistor selbst, und er muss in Serie addiert werden. Eine Schätzung der Serien- und Parallelanordnungen der Widerstände, wie durch den Einsatz aus 2B für ein typisches Transistor-Layout angegeben ist, zeigt einen Debiasing-Effekt von 10 bis 30% der Wirksamkeit des Leistungstransistors. Ein Schlüsselmerkmal der vorliegenden Erfindung besteht darin, diesen Verlust zu beseitigen oder zumindest zu minimieren.
Langjährige Erfahrung hat gezeigt, dass der Prozess des Drahtbondens die weiter unten liegenden Schichten aus Metall und Isolatoren erheblich beansprucht. Wesentliche beitragende Elemente zur Belastung durch diesen Prozessschritt sind der Anprall der Bondkapillare (zum Abflachen des Goldkügelchens und zur Bildung des Nagelkopfkontakts), die Frequenz und die Energie der Ultraschallbewegung der Kapillare und des Goldkügelchens (zum Durchbrechen des Aluminiumoxidfilms an der Oberfläche der freiliegenden Metallschicht 103) und die Zeit und die Temperatur des Prozesses (zum Einleiten der Bildung der intermetallischen Verbindungen der Gold/Aluminium-Schweißung). Infolge der Beanspruchung des Drahtbondvorgangs und auch der Beanspruchungen, die beim Testen mit zahlreichen Sonden und beim Vorrichtungsbetrieb nach der Montage ausgeübt werden, wurden im Laufe der Jahre Entwurfsregeln für das Layout des ICs entwickelt, welche es verbieten, dass Schaltungsstrukturen in dem Bereich unter der Bondkontaktstelle angeordnet werden, und auch empfehlen, dass die Verwendung brüchiger, mechanisch schwacher dielektrischer Materialien vermieden wird. Ansonsten wurde herausgefunden, dass das Risiko eines Brechens oder einer Kraterbildung der Schichten unter der Bondkontaktstelle annehmbar hoch ist. Folglich ist eine erhebliche Fläche des Siliciumnutzmaterials erforderlich, um lediglich die Bondkontaktstelle aufzunehmen.
Die Implementation der nachstehend beschriebenen Prozesslösungen gemäß dieser Erfindung führt zu Lösungen von "Bondstellen über der aktiven Schaltungsanordnung", wie im Beispiel aus 3A dargestellt ist. Mit aktiver Schaltungsanordnung sind die verschiedenen elektrischen Komponenten gemeint, die dem IC Funktionalität bereitstellen. Für diese Erfindung bezeichnet die aktive Schaltungsanordnung insbesondere die Leistungsbus-Metallschicht lateral organisierter Leistungstransistoren. 3A zeigt eine vereinfachte Draufsicht eines Abschnitts eines IC-Chips 300, wobei der Bereich des aktiven Leistungstransistors von der gestrichelten Linie 301 umgeben ist. Folienartiges Metall ist als großflächiger Bus 302 zum Verbinden aller Source-Elektroden und als Bus 303 zum Verbinden aller Drain-Elektroden gebildet. Die mehreren Kontaktstellen 304 sind über den Bussen positioniert (der Aufbau der Kontaktstellen und das Verfahren zu ihrer Herstellung werden nachstehend beschrieben). Mit dieser Anordnung kann, verglichen mit der Anordnung in 2A, erhebliches Silicium-Nutzmaterial gespart werden. Abhängig von der Anzahl und der Größe der Kontaktstellen können zwischen etwa 10 und > 40% der Chipfläche gespart werden.
In 3A sind die Verbindungselemente zur "Außenwelt" Bonddrähte 306 und verbindende Kontaktstellen 304 zu äußeren Leiterrahmen 307 und damit zur Stromversorgung. Es ist für die vorliegende Erfindung wichtig, dass neuere technische Fortschritte beim Drahtbonden die Bildung zuverlässiger Kügelchenkontakte, langer Drähte und eine streng gesteuerte Form der Drahtschleife ermöglichen. Diese Fortschritte können beispielsweise in dem computergesteuerten Bonder 8020 von Kulicke & Soffa, Willow Grove, PA, USA, oder in ABACUS SA von Texas Instruments, Dallas, Texas, USA, angetroffen werden. Durch die Bewegung der Kapillare in einer vorbestimmten und computergesteuerten Weise durch die Luft wird eine Drahtschleife mit einer genau definierten Form erzeugt. Beispielsweise können mit den neueren technischen Fortschritten gerundete, trapezförmige, lineare und eigens ausgelegte Schleifenwege gebildet werden.
3B zeigt schematisch die elektrischen Vorteile für den Betrieb des Leistungstransistors, die durch die Anordnung der Verbindungselemente zur Stromversorgung über dem Transistor hervorgerufen werden. Wie die Starburstartigen Widerstandselemente angeben, welche in 3B schematisch dargestellt sind, bietet vielmehr die Positionierung der Bondkontaktstellen eine Schichtwiderstandscharakteristik als der laterale Linearwiderstand aus 2B, wodurch eine Verringerung des Widerstandswerts um etwa 30 bis > 60% ermöglicht wird. Folglich werden der mit diesem Widerstandswert korrelierte Spannungsabfall und damit der entsprechende Debiasing-Effekt verringert, so dass die Funktionsweise des Transistors verbessert wird. In dem eingesetzten Schaltplan sind die Ausbreitungswiderstände Rm nun in Serie mit den verschiedenen Drahtwiderständen Rb angeordnet, die sich ergebenden Widerstände sind jedoch parallel zueinander, wodurch der Gesamtwiderstand verringert wird. In 3B bleibt, verglichen mit dem eingesetzten Diagramm in 2B, nur der Widerstandswert Rs im Transistor selbst unverändert.
So wichtig diese Verringerung des Widerstandswerts für die Verbesserung des Transistorstromflusses ist, ist die Möglichkeit, welche die Entwicklung von Bondstellen über aktiven Transistoren für das Umwandeln des lateralen Stromflusses über verhältnismäßig lange Strecken in einen vertikalen Stromfluss über kurze Strecken bietet, sogar noch wichtiger. Diese Innovation lässt sich am besten in Zusammenhang mit den 4 und 5 verstehen.
4 kombiniert eine vereinfachte Schnittansicht eines integrierten Lateral-Leistungstransistors mit einer perspektivischen Ansicht der Stromversorgung für diesen Transistor. Der DMOS-Lateraltransistor 400 ist in einer p-Epitaxieschicht 401 hergestellt. Der DMOS-Lateraltransistor 400 weist einen DWELL-Bereich 402, einen (n+)-Source-Bereich 403, einen (p+)-Back-Gate-Bereich 404, einen RESURF-Bereich 405, einen (n+)-Drain-Bereich 406, ein Gate-Oxid 407 und ein Polysilicium-Gate 408 auf. Der DMOS-Lateraltransistor 400 könnte unter Verwendung des im US-Patent mit der laufenden Nummer 5 272 098 , worauf hiermit verwiesen sei, beschriebenen lateralen DMOS-Prozesses hergestellt werden. Alternativ könnte der DMOS-Lateraltransistor 400 nach den in US-A-5 242 841 oder US-A-5 306 652 beschriebenen Verfahren hergestellt werden.
Nach den zum Herstellen der vorstehend beschriebenen Elemente des DMOS-Lateraltransistors 400 erforderlichen Schritten wird eine Zwischenebenen-Isolatorschicht 409 aufgebracht. Die Isolatorschicht 409 wird dann unter Verwendung von Standardphotolithographietechniken strukturiert und geätzt, um Durchgangslöcher 410 zu bilden. Eine Metallisierungsschicht 411 wird über der Isolatorschicht 409 und in die Durchgangslöcher 410 abgeschieden, strukturiert und geätzt. Die Metallschicht 411 wird manchmal als "Metall 1" bezeichnet. Der strukturierte Abschnitt 411a, der in Kontakt mit dem Source-Bereich 403 steht, dient als Source-Elektrode des Transistors, und der strukturierte Abschnitt 411b, der in Kontakt mit dem Drain-Bereich 406 steht, dient als Drain-Elektrode. Eine zweite Zwischenebenen-Isolatorschicht 412 (in 4 als ein offener Raum angegeben) wird dann auf die Metallisierungsschicht 411 aufgebracht und strukturiert und geätzt, um darin Durchgangslöcher 413 zu bilden. Als nächstes wird die Metallisierungsschicht 414 über der Isolatorschicht 412 und in die Durchgangslöcher 413 abgeschieden und strukturiert und geätzt. Die Metallschicht 414 wird manchmal als "Metall 2" bezeichnet. Der strukturierte Abschnitt 414a, der in Kontakt mit dem Schichtabschnitt 411a steht, dient als eine Erweiterung der Source-Elektrode des Transistors. Der strukturierte Abschnitt 414b, der in Kontakt mit dem Schichtabschnitt 411b steht, dient als eine Erweiterung der Drain-Elektrode des Transistors.
Die Isolatorschichten 409 und 412 können beispielsweise aus Nitrid, Oxid, einer Nitrid/Oxid-Kombination, SOG, BPSG oder Gel mit einer niedrigen Dielektrizitätskonstanten gebildet werden. Typischerweise bestehen die Metallisierungsschichten 411 und 414 aus Aluminium, wenngleich auch andere Metalle, wie Kupfer, oder Metalllegierungen verwendet werden könnten. Wenngleich in 4 zwei Metallisierungsschichten 411 und 414 dargestellt sind, ist zu verstehen, dass auch eine einzige Metallisierungsschicht oder mehr als zwei Metallisierungsschichten verwendet werden könnten.
Als nächstes wird eine schützende Abdeckungsschicht 420 (in 4 als ein offener Raum dargestellt) auf die Oberfläche des Halbleiterwafers abgeschieden, wodurch die Metallisierungsschichten 414 gleichmäßig bedeckt werden. Die Abdeckungsschicht 420 kann aus einem standardmäßigen elektrisch nicht leitenden Material bestehen oder feuchtigkeitsundurchdringlich sein und in der Lage sein, die Metallisierungsschicht 414 während der anschließenden Herstellung zu schützen. Beispiele geeigneter Materialien sind Siliciumnitrid, Siliciumoxynitrid, Siliciumkohlenstofflegierungen, Oxid/Nitrid-Kombinationen, Polyimid und sandwichförmig angeordnete Filme davon. Die Dicke kann von etwa 400 bis 1500 μm reichen.
Unter Verwendung von Standard-Photolithographietechniken werden Durchgangslöcher 421 und 422 durch die Abdeckungsschicht 420 zur Metallisierungsschicht 414 gebildet. Die mehreren Durchgangslöcher 421 sollen sich zur Source-Metallisierung des Transistors öffnen, während sich die mehreren Durchgangslöcher 422 zur Drain-Metallisierung des Transistors öffnen sollen.
Die Metallisierungsschicht 423 wird über der Isolatorschicht 420 und in die Durchgangslöcher 421 und 422 abgeschieden und strukturiert und geätzt. Die Metallschicht 423 wird manchmal als "Metall 3" bezeichnet. Der strukturierte Abschnitt 423a, der in Kontakt mit den Durchgangslöchern 421 und den Schichtabschnitten 414a und 411a steht, dient als Bus für die Source-Elektroden des Transistors. Der strukturierte Abschnitt 423b, der in Kontakt mit den Durchgangslöchern 422 und den Schichtabschnitten 414b und 411b steht, dient als Bus für die Drain-Elektroden des Transistors.
5 ist eine Fortsetzung von den Schichten 423a und 423b in 5 nach oben, worin der fortgesetzte Fertigungsprozessablauf dargestellt ist. 5 kombiniert eine vereinfachte Schnittansicht des oberen Abschnitts eines Leistungstransistors mit einer perspektivischen Ansicht einer allgemein mit 500 bezeichneten Kontaktstelle. In 5 dient die Kontaktstelle 500 speziell dem Source-Bus 423a, wobei das Entsprechende für die dem Drain-Bus 423b dienenden Kontaktstellen gilt.
Ein mechanisch starker, elektrisch isolierender Film 510 (in 5 als ein offener Raum dargestellt) wird auf die gesamte Waferoberfläche, einschließlich der Busmetallisierungen, aufgebracht. Ähnlich der Abdeckungsschicht 420 wird das Material aus einer Gruppe ausgewählt, die aus Siliciumnitrid, Siliciumoxynitrid, Siliciumkohlenstofflegierungen, Polyimid und sandwichförmig angeordneten Filmen davon besteht. Die Dicke reicht von etwa 400 bis 1500 nm.
Eine Öffnung 511 wird in dem Isolierfilm 510 gebildet. Es ist für die vorliegende Erfindung wichtig, dass die Öffnung 511 vertikal über mindestens einem der Durchgangslöcher 421 oder 422 positioniert wird. In dem Beispiel aus 5 wird die Öffnung vertikal über mindestens einem Durchgangsloch 421 positioniert, das den Source-Bus mit einer der Source-Metallisierungen verbindet. In einem analogen Fall kann die Öffnung vertikal über mindestens einem der Durchgangslöcher 422 positioniert werden, welche den Drain-Bus mit einer der Drain-Metallisierungen verbinden. Die Öffnung 511 wird mit Metall der den Stapel 500 bildenden Schichten gefüllt.
Die Kontaktstelle 500 besteht aus einer Keimmetallschicht 501, einer ersten Beanspruchungen absorbierenden Metallschicht 502, einer zweiten Beanspruchungen absorbierenden Schicht 503 und einer äußersten bondbaren Metallschicht 504. Die Keimmetallschicht 501 wird aus einer Gruppe ausgewählt, die aus Wolfram, Titan, Titannitrid, Molybdän, Chrom und Legierungen davon besteht. Die Keimmetallschicht ist elektrisch leitend, stellt eine Haftung sowohl für das Busmetall als auch die schützende Abdeckung bereit, ermöglicht das elektrische Beschichten der freiliegenden Abschnitte ihrer Oberfläche und verhindert eine Migration der anschließenden Beanspruchungen absorbierenden Metalle zu den Busmetallisierungsschichten. Die Dicke der Keimmetallschicht 501 liegt zwischen etwa 100 und 500 nm. Alternativ kann die Keimmetallschicht 501 aus zwei Metallschichten zusammengesetzt sein, wobei ein Beispiel für das zweite Metall Kupfer ist, weil es eine geeignete Oberfläche für das anschließende elektrische Beschichten bereitstellt.
Es sei bemerkt, dass eine einzige Keimschicht vorzugsweise aus einem Refraktärmetall bestehen kann, dessen Dicke groß genug ist, um zuverlässig als ein Beanspruchungen absorbierender Puffer zu wirken. Dicken zwischen etwa 200 und 500 nm, vorzugsweise etwa 300 nm, sind zufrieden stellend. Die Dicke für die optimale Beanspruchungsabsorption hängt nicht nur von dem ausgewählten Metall, sondern auch von der ausgewählten Abscheidungstechnik, der Abscheidungsrate und der Temperatur des Siliciumsubstrats während der Abscheidungszeit ab, weil diese Parameter die Mikrokristallinität der abgeschiedenen Schicht festlegen. Es wurde beispielsweise herausgefunden, dass, wenn eine Sputterabscheidung von Wolfram verwendet wird, die Schichtbildung vorzugsweise bei einer Rate von etwa 4 bis 5 nm/s auf ein Siliciumsubstrat bei Umgebungstemperatur erfolgt, welche auf etwa 70°C erhöht wird, wenn eine Dicke von mindestens 300 nm erreicht wird. Die so erzeugten Wolframmikrokristalle haben eine durchschnittliche Größe und Verteilung, so dass sie während des Drahtbondprozesses bei der Montage zuverlässig als Beanspruchungen absorbierende "Federn" wirken.
Für das Abscheiden der (dickeren) Beanspruchungen absorbierenden Schichten 502 und 503 ist es vorteilhaft, einen elektrischen Beschichtungsprozess zu verwenden. Ein Beispiel für die erste Beanspruchungen absorbierende Metallschicht 502 ist Kupfer. Ihre Dicke im Bereich von etwa 2 bis 35 μm macht sie zu einer mechanisch starken Halteschicht für das anschließende Befestigen von Verbindungselementen, wie Bonddrähte. Ein Beispiel für die zweite Beanspruchungen absorbierende Metallschicht 503 ist Nickel im Dickenbereich von etwa 1 bis 5 μm.
Die äußerste Schicht 504 ist metallurgisch bondbar oder lötbar. Falls das Drahtbonden das ausgewählte Verbindungsverfahren ist und die Schicht 504 bondbar sein sollte, umfassen vorteilhafte ausgewählte Metalle reines oder legiertes Aluminium, Gold, Palladium und Silber. Falls das Löten das ausgewählte Verbindungsverfahren ist und die Schicht 504 lötbar sein sollte, umfassen vorteilhafte ausgewählte Metalle Palladium, Gold, Silber und Platin. In beiden Fällen liegt die Dicke im Bereich von 500 bis 2800 nm. Es sei bemerkt, dass die Anzahl der Schichten, die Auswahl der Materialien und ihrer Dicken und die Abscheidungsprozesse variiert werden können, so dass sie spezifischen Vorrichtungsanforderungen genügen.
Das Plattierungsmuster der Kontaktstellen kann ein beliebiges gewünschtes Muster bilden. Wie in dem Beispiel aus 5 ersichtlich ist, befindet sich die Öffnung des Verbinderstapels 500 zum Source-Bus vertikal über den Durchgangslöchern zur Source-Metallisierung, sie erstreckt sich jedoch geometrisch über die direkte Fläche der Öffnung hinaus. In diesem Beispiel erstreckt sich die Kontaktstelle 500 über den benachbarten Drain-Bus 423b, von dem sie durch die dielektrische Schicht 510 isoliert ist. Die Anordnung stellt eine ausreichende Oberfläche der Kontaktstelle für das Befestigen des Kügelchens 530 (sogar verhältnismäßig großer) eines Bonddrahts 531 bereit. Die Kontaktstelle 500 ist gleichermaßen gut geeignet für das Befestigen einer Keil-Bondstelle oder einer Stich-Bondstelle. In allen Fällen kann das andere Ende des Drahts 531 an einen Leiterrahmen (siehe die 2 und 3) oder ein Substrat, das ein Leitungsmuster trägt, auf dem der IC-Chip montiert wird, gebondet werden.
Wie vorstehend dargelegt wurde, kann die äußerste Schicht 504 so ausgewählt werden, dass sie lötbar ist. Ein Lötkügelchen kann dann durch Standard-Wiederaufschmelztechniken daran befestigt werden. Es ist jedoch häufig ratsam, eine zusätzliche Lötmaske oder Polyimidschicht (in 5 nicht dargestellt) mit einer Öffnung für jedes Lötkügelchen zu verwenden, um den Flip-Chip-Höcker während der Höckerbildung und der anschließenden Befestigung an einem externen Gehäuse oder einer externen Platine in einem definierten Bereich und einer definierten Form zu halten.
4 hebt in Zusammenhang mit 5 das entscheidende Merkmal der vorliegenden Erfindung hervor, das darin besteht, wie die Anordnung von Bondstellen über dem aktiven Leistungstransistor einen vertikalen Stromfluss über kurze Strecken ermöglicht und einen lateralen Stromfluss über lange Strecken minimiert. Mit anderen Worten wird der elektrische Widerstand beim Stromfluss minimiert. In 4 fließt der elektrische Strom 440 von der Drain-Bondstelle in der herkömmlichen Richtungsnomenklatur durch den Drain-Bus 423b zu den Durchgangslöchern 422. Während er vertikal durch die Durchgangslöcher 422 zu den Drain-Elektroden 414b und vertikal durch die Durchgangslöcher 413 und 410 fließt, fließt der Strom in die Drain-Elektrode des Leistungstransistors. Nach dem Austreten aus dem Leistungstransistor als Source-Strom fließt er wieder vertikal durch die Durchgangslöcher 410 und 413 zur Source-Elektrode 414a. Während er vertikal weiter durch die Durchgangslöcher 421 in den Source-Bus 423a fließt, tritt er durch die Öffnung 511 in die Kontaktstelle 500 ein und fließt vertikal weiter zum Bonddraht 531. Der Strom 540 fließt zur Source-Bondstelle.
Es sei bemerkt, dass die Positionierung der Kontaktstellen ausgenutzt werden kann, um die Abfuhr der von den aktiven Komponenten des ICs abgegebenen Wärmeenergie zu verbessern. Dies gilt besonders dann, wenn Löthöcker als Verbindungsmittel zur "Außenwelt" verwendet werden, wodurch der Wärmeweg und der Wärmewiderstand für die Wärmeabfuhr minimiert werden.
Wenngleich diese Erfindung mit Bezug auf bestimmte der Erläuterung dienende und spezielle Ausführungsformen beschrieben wurde, sollte diese Beschreiung nicht als einschränkend ausgelegt werden. Verschiedene Modifikationen und Kombinationen der erläuternden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten beim Lesen der Beschreibung verständlich werden.
Integrierte Halbleiterschaltung, welche aufweist: Kontaktstellen, welche sich über aktiven Komponenten befinden, wobei die Position der Kontaktstellen so ausgewählt ist, dass eine Steuerung und Verteilung der Leistung zu den aktiven Komponenten unter den Kontaktstellen bereitgestellt werden. Die Positionen der Kontaktstellen können weiter ausgewählt werden, um eine Abfuhr der von den aktiven Komponenten abgegebenen Wärmeenergie bereitzustellen.
Integrierte Halbleiterschaltung, welche aufweist: Kontaktstellen, welche sich über aktiven Komponenten befinden, wobei die Kontaktstellen positioniert sind, um den Abstand für die Leistungszufuhr zwischen einer ausgewählten Kontaktstelle und einer oder mehreren entsprechenden aktiven Komponenten, denen die Leistung zuzuführen ist, zu minimieren. Der minimale Abstand kann weiter ausgewählt werden, um die Abfuhr der von den aktiven Komponenten abgegebenen Wärmeenergie zu maximieren.
Integrierte Halbleiterschaltung, welche aufweist: einen lateral organisierten Leistungstransistor, eine Anordnung von Stromzufuhr-Kontaktstellen, die über dem Leistungstransistor verteilt sind, eine Einrichtung zum Bereitstellen eines verteilten, vorherrschend vertikalen Stromflusses von den Kontaktstellen zu dem Transistor und eine Einrichtung zum Verbinden einer Stromquelle mit jeder der Kontaktstellen.
In einem Beispiel betrifft die Erfindung allgemein eine integrierte Halbleiterschaltung, die sich über aktiven Komponenten befindende Kontaktstellen aufweist, wobei die Position dieser Kontaktstellen so ausgewählt ist, dass sie eine Steuerung und Verteilung der Leistung zu den aktiven Komponenten unter den Kontaktstellen bereitstellen.
In einem anderen Beispiel betrifft die Erfindung einen Halbleiter-IC, der sich über aktiven Komponenten befindende Kontaktstellen aufweist, wobei diese Kontaktstellen positioniert sind, um den Abstand für die Leistungszufuhr zwischen einer ausgewählten Kontaktstelle und einer oder mehreren entsprechenden aktiven Komponenten, denen die Leistung zuzuführen ist, zu minimieren.

Claims

Halbleitervorrichtung, welche aufweist: ein Halbleitersubstrat, eine aktive Schaltung, die auf dem Substrat hergestellt ist und aus einem integrierten Leistungstransistor (400) besteht, wobei die Schaltung mindestens eine Metallisierungsschicht (411, 414) aufweist, die mehrere erster und zweiter Elektroden (411a, 411b, 414a, 414b) des Transistors bildet, einen ersten Bus (423a), der alle ersten Elektroden (411a, 414a) verbindet, und einen zweiten Bus (423b), der alle zweiten Elektroden (411b, 414b) verbindet, eine elektrisch isolierende Schicht (420), die die Busse und die Elektroden trennt, wobei jeder Bus durch metallgefüllte Durchgangslöcher (421, 422), die durch die elektrisch isolierende Schicht (420) gebildet sind, mit der jeweiligen Elektrode verbunden ist, wobei die Busse direkt über dem Transistor positioniert sind, gekennzeichnet durch: einen mechanisch starken elektrisch isolierenden Film (510), der über der Schaltung, dem Transistor (400) und den Bussen (423a, 423b) liegt, mehrere Kontaktstellen (500), die über jeden der Busse (423a, 423b) verteilt sind, wobei jede der Kontaktstellen einen Stapel Beanspruchungen absorbierender Metallschichten (501, 502, 503) und eine Verbindung zu dem darunter liegenden Bus (423) durch Öffnungen (511) in dem Isolierfilm (510) aufweist, wobei die Öffnungen im Wesentlichen vertikal über mindestens einem der Durchgangslöcher (422) positioniert sind, und dadurch, dass die äußerste Schicht von jeder der Kontaktstellen (500) metallurgisch an mindestens einem Verbindungselement (530) daran befestigt ist, wodurch ein elektrischer Stromweg von dem Element zu den Elektroden erzeugt ist.
Vorrichtung nach Anspruch 1, wobei das Substrat aus einer Gruppe ausgewählt ist, die aus Silicium, Siliciumgermanium oder Galliumarsenid besteht.
Vorrichtung nach Anspruch 1 oder 2, wobei die Schaltung mehrere horizontal und vertikal angeordnete aktive und passive elektronische Komponenten aufweist.
Vorrichtung nach einem der Ansprüche 1 bis 3, wobei der Leistungstransistor (400) horizontal ausgelegt ist, wobei die Elektroden in mehreren Metallbändern im Wesentlichen parallel zueinander angeordnet sind.
Vorrichtung nach Anspruch 4, wobei der Leistungstransistor (400) einen elektrischen Strom aufweist, der horizontal durch die Elektroden und den Halbleiter zwischen den Elektroden fließt.
Vorrichtung nach einem der Ansprüche 1 bis 5, wobei die mindestens eine Metallisierungsschicht aus reinem oder legiertem Kupfer, Aluminium, Nickel oder Refraktärmetallen besteht.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der elektrisch isolierende Film (510) weiter als die schützende Abdeckung der integrierten Schaltung dient.
Vorrichtung nach einem der Ansprüche 1 bis 7, wobei der elektrisch isolierende Film (510) Materialien aufweist, die aus einer Gruppe ausgewählt sind, die aus Siliciumnitrid, Siliciumoxynitrid, Siliciumkohlenstofflegierungen, Polyimid und sandwichförmig angeordneten Filmen davon besteht.
Vorrichtung nach Anspruch 8, wobei der elektrisch isolierende Film (510) zwischen etwa 400 und 1500 nm dick ist.
Vorrichtung nach einem der Ansprüche 1 bis 9, wobei der Stapel der Metallschichten der Kontaktstellen (500) eine Schicht aus Keimmetall (501) auf der Sammelschiene, wodurch die Haftung an den Sammelschienen gefördert wird und die Migration darüber liegender Metalle zu der Sammelschiene unterbunden wird, mindestens eine Beanspruchungen absorbierende Metallschicht (502, 503) und eine äußerste metallurgisch befestigbare Metallschicht (504) aufweist.
Vorrichtung nach Anspruch 10, wobei die Keimmetallschicht (501) aus einer Gruppe ausgewählt ist, die aus Wolfram, Titan, Titannitrid, Molybdän, Chrom und Legierungen davon besteht.
Vorrichtung nach Anspruch 11, wobei die Schicht aus Keimmetall (501) zwischen etwa 200 und 500 nm dick ist.
Vorrichtung nach einem der Ansprüche 10 bis 12, wobei die Beanspruchungen absorbierende Metallschicht (502, 503) mindestens eine Schicht aufweist, die aus einer Gruppe ausgewählt ist, die aus Kupfer, Nickel, Aluminium und Legierungen davon besteht.
Vorrichtung nach Anspruch 13, wobei die Beanspruchungen absorbierende Metallschicht (502, 503) zwischen etwa 2 und 35 μm dick ist.
Vorrichtung nach einem der Ansprüche 10 bis 14, wobei die äußerste Metallschicht (504) metallurgisch bondbar oder lötbar ist.
Vorrichtung nach Anspruch 15, wobei die äußerste bondbare Metallschicht (504) aus einer Gruppe ausgewählt ist, die aus reinem oder legiertem Aluminium, Gold, Palladium und Silber besteht.
Vorrichtung nach Anspruch 15, wobei die lötbare Metallschicht (504) aus einer Gruppe ausgewählt ist, die aus Palladium, Gold, Silber und Platin besteht.
Vorrichtung nach einem der Ansprüche 15 bis 17, wobei die äußerste Schicht (504) zwischen etwa 500 und 2800 nm dick ist.
Vorrichtung nach einem der Ansprüche 1 bis 18, wobei das Verbindungselement ein Bonddraht (531) oder ein Lötkügelchen (530) ist.
Vorrichtung nach Anspruch 19, wobei der Bonddraht (531) aus einer Gruppe ausgewählt ist, die aus reinem oder legiertem Gold, Kupfer und Aluminium besteht.
Vorrichtung nach Anspruch 19, wobei das Lötkügelchen (530) aus einer Gruppe ausgewählt ist, die aus Zinn, Zinnlegierungen, einschließlich Zinn/Kupfer, Zinn/Indium, Zinn/Silber, Zinn/Wismut, Zinn/Blei, und leitenden Klebstoffmischungen besteht.
Verfahren zum Herstellen einer aktiven Schaltung auf einem Halbleitersubstrat, wobei die Schaltung einen integrierten Leistungstransistor (400) und mindestens eine Metallisierungsschicht (411, 414), die mehrere erste und zweite Elektroden (411a, 411b, 414a, 414b) des Transistors bildet, aufweist, mit folgenden Schritten: Bilden eines ersten Busses (423a), der alle ersten Elektroden (411a, 414a) verbindet, und eines zweiten Busses (423b), der alle zweiten Elektroden (411b, 414b) verbindet, Bilden einer elektrisch isolierenden Schicht (420), die die Busse und die Transistorelektroden trennt, Bilden metallgefüllter Durchgangslöcher (421, 422) durch die Isolierschicht (420) zum Verbinden jedes Busses mit der jeweiligen Elektrode, um die Busse dadurch direkt über dem Transistor zu positionieren, Abscheiden eines mechanisch starken, elektrisch isolierenden Films (510) über der Schaltung, dem Transistor (400) und den Bussen (423a, 423b), Bilden mehrerer Öffnungen (511) durch den Film zu den Bussen (423a, 423b), wobei jede der Öffnungen im Wesentlichen vertikal über mindestens einem der Durchgangslöcher (422a, 422b) positioniert wird, Füllen der Öffnungen (511) durch Abscheiden eines Stapels Beanspruchungen absorbierender Metallschichten (501, 502, 503, 504) auf dem Film, wobei die äußerste Schicht (504) metallurgisch befestigbar ist, Bilden mehrerer Kontaktstellen (500) aus dem Stapel der Schichten, wobei jede Kontaktstelle mindestens eine der Öffnungen aufweist, und metallurgisches Befestigen mindestens eines Verbindungselements (530) an der äußersten Schicht (504) von jeder der Kontaktstellen (500), wodurch ein elektrischer Stromweg von dem Element zu den Elektroden erzeugt wird.
Verfahren nach Anspruch 22, wobei der Schritt des Abscheidens des Stapels von Metallschichten folgende Schritte aufweist: Abscheiden einer Keimmetallschicht (501) auf die Oberfläche des Substrats, Bilden eines Plattierungsmusters über der Keimmetallschicht, wobei das Plattierungsmuster zu freiliegenden Abschnitten der Keimmetallschicht führt und den Rest der Keimmetallschicht blockiert, Abdecken der freiliegenden Abschnitte der Keimmetallschicht (501) mit einer elektrisch leitenden, Beanspruchungen absorbierenden Halteschicht (502, 503), Abdecken der Halteschicht (503) mit einer metallurgisch befestigbaren Schicht (504) und Entfernen der blockierten Abschnitte der Keimmetallschicht.
Verfahren nach Anspruch 22 oder 23, wobei der Schritt des Befestigens eines Verbindungselements entweder das Bonden eines Drahts (531) an die Kontaktstelle (500) oder das Befestigen eines Lötkügelchens (530) an der Kontaktstelle durch Wiederaufschmelzen aufweist.