JP4393200B2 - アレイ基板、及び、その製造方法 - Google Patents
アレイ基板、及び、その製造方法 Download PDFInfo
- Publication number
- JP4393200B2 JP4393200B2 JP2003579001A JP2003579001A JP4393200B2 JP 4393200 B2 JP4393200 B2 JP 4393200B2 JP 2003579001 A JP2003579001 A JP 2003579001A JP 2003579001 A JP2003579001 A JP 2003579001A JP 4393200 B2 JP4393200 B2 JP 4393200B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- pixel electrode
- array substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶表示装置に代表される平面表示装置等に用いられるアレイ基板及びその製造方法に関する。特には、画素領域での断線に起因する画素表示不良(線欠陥)の発生を防止すべく、断線を矯正(リペア)したアレイ基板及びその製造方法に関する。
<背景技術>
近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはTV等の表示装置として、更に投射型の表示装置として各種分野で利用されている。
中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。
以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。
一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板(以下アレイ基板と呼ぶ)と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。
アレイ基板においては、ガラス等の透明絶縁基板上に、例えば複数本の信号線と、例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にITO(Indium−Tin−Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ(以下、TFTと略称する。)である場合には、TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
対向基板は、ガラス等の透明絶縁基板上にITO等から成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
このようなアクティブマトリクス液晶表示装置の製造コストを低減する上で、アレイ基板製造のための工程数が多く、そのためアレイ基板のコスト比率が高い。
そこで、特開平9−160076号(特願平8−260572号)においては、画素電極を最上層に配置し、これに伴い信号線、ソース、ドレイン電極と共に、半導体被膜等を同一のマスクパターンに基づいて一括してパターニングを行った後、ソース電極と画素電極とを接続するソース電極用コンタクトホールの作製と共に、信号線や走査線の接続端を露出するための外周部コンタクトホールの作製を同時に行うことが提案されている。
一方、アレイ基板の製造方法において、配線の成膜時に異物が付着したり、露光時の異物等に起因してレジストパターンにピンホールが空けられたりするために、信号線や走査線に断線が生じることがある。この断線は、線状に連続する表示欠陥を生成することとなり、それだけ製品として出荷不能な不良品の比率を増大させてコスト増加の要因となる。
そのため、断線部分を何らかの手段で接続するリペアが種々試みられている。例えば、特開平11−260819においては、絶縁膜の成膜と、ポジ型及びネガ型フォトレジストの塗布及びスポット露光等の工程を経てリペア配線パターンを形成する方法が開示されている。
また、特開平2001−264788においては、アレイ基板の周縁部を囲むように延びる予備配線を設けておき、断線部が検出された配線の両端を、電子ビーム照射による絶縁膜の静電破壊によって予備配線に接続する方法が提案されている。このような方法により、基板周縁部をぐるりと回って延びる予備配線を介して、信号入力側の対向辺の側から、該断線部より遠い側への信号の入力が行われる。
しかし、特開平11−260819に記載の方法であると、一連の成膜及びパターニング工程を行う必要があることから、リペアの工程が複雑でコストを充分に低減できない。
また、特開平2001−264788に記載の方法では、静電破壊を選択的に行うことが困難であり、新たな不良を発生させるおそれがある。また、予備配線を設けるための領域が余分に必要となる他、予備配線により迂回する距離が長いため、充分な線幅を付与しないと、信号の遅延やなまりを生じ、表示性能を充分に回復できないという問題点があった。
そこで、本件発明者らは、アレイ基板の製造への応用が最近になって試みられつつあるレーザーCVDの技術(例えば特開2001−77198(特願平11−245508))を用いて、リペアを行うことを試みた。
ところが、配線の断線の中には、配線の途中に異物が介在することによるものが少なくない。例えば、積層膜中に突き刺さった形の異物が断線部をなしている。
もしも、このような異物が存在する個所でレーザーCVDによる配線を形成するならば、異物の形状や性質によって、段差による配線の断線(段切れ)や、配線への各種の悪影響を生じるおそれが高い。そのため、異物をレーザー照射により除去した後、除去個所にレーザーCVDによるリペア用配線を形成するのが望ましい。
ところが、実際に試みた結果、異物の種類によってはレーザー照射による除去が非常に困難なものがあり、特に高沸点の材料からなる異物については、周囲に悪影響を及ぼすおそれなしに完全に除去することが困難なものがあることが知られた。除去の困難な異物について顕微鏡分光分析を行った結果、透明絶縁基板をなすガラス材料の破片が含まれることが知られた。
異物の除去が充分に行われず、異物が残存した状態では、この異物の個所で段切れが生じるおそれがある。
また、異物の除去が問題なく行われた場合にも、リペア用配線をレーザーCVDにより形成したときに、該リペア用配線に断線が生じる場合があった。この原因について検討した結果、異物除去により生じた凹部の傾斜面に、オーバーハングや急傾斜部分が存在し、これに起因して段切れが生じることがあることが知られた。
本発明は、上記問題点に鑑みなされたものであり、平面表示装置用のアレイ基板及びその製造方法において、画素領域内の配線等に生じた断線について、断線の種類に拘わらず、特には断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができるものを提供する。
<発明の開示>
本発明のアレイ基板は、典型的には、複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され−の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第2絶縁膜と、この第2絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、異物の介在により前記信号線または走査線に生じた断線部と、前記断線部の両側で前記第2絶縁膜を貫いて前記信号線の上面を露出させる一対のコンタクトホールと、前記一対のコンタクトホールの一方から他方へと前記断線部を迂回するように延び、前記断線部の両側を電気的に接続するバイパス配線と、前記断線部の近傍から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備えることを特徴とする。
上記構成により、画素領域内の配線に生じた断線について、断線の種類に拘わらず、特には断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができる。
なお、本発明において「迂回」とは、平面図で見た場合に、断線部上を通るよりも長い経路を通ることである。すなわち、断線部に重なるように、積層方向に回り道する場合を含まない。
−の好ましい態様によると、前記バイパス配線が前記断線部の近傍を迂回して前記切り欠きの縁に沿って延び、前記バイパス配線と前記断線部とにより囲まれる領域に遮光膜のパターンが収められている。
このような構成であると、特にはノーマリホワイトモードの液晶表示装置において、画素電極の切り欠きによる光漏れの発生を充分に防止することができる。
他の好ましい態様によると、前記バイパス配線が、前記断線部の近傍に至るまで延在されて、前記画素電極切り欠き部の内側の略全体を覆うベタパターンをなす。
このような構成であると、光漏れを充分に防止できるだけでなく、配線抵抗を低減することができる。
本発明のアレイ基板の製造方法は、典型的には、複数の走査線と、この走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点にそれぞれ対応するようにマトリクス状に配列される画素電極と、前記各交点の近傍にそれぞれ設けられ前記信号線から前記画素電極への信号入力を行なうスイッチング素子とを備えた平面表示装置用のアレイ基板を製造する方法であって、一連の成膜及びパターニングにより、前記走査線、前記信号線、前記画素電極及び前記スイッチング素子を完成させる成膜・パターニング工程と、この成膜・パターニング工程の後に、画素領域中にある−の配線の断線部及びその位置を検出する工程と、前記断線部の近傍領域のうち、前記−の配線により画される一方の側、または両側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、前記切り欠きの内側にてレーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部近傍を迂回して前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とする。
<発明の実施のための最良の形態>
<実施例1>
実施例1のアレイ基板及びその製造方法について、図1〜4を用いて説明する。以下において、TFTを各画素のスイッチング素子とした、ノーマリホワイトモードの透過型液晶表示装置用のアレイ基板を例にとり説明する。また、異物による断線が信号線に生じた場合の矯正(リペア)を例にとり説明する。
図1の模式的な断面斜視図には、信号線の断線を矯正したアレイ基板10の要部を示す。詳しくは、画素領域内(周縁部以外)にて、信号線31に断線部9が生じた場合に、コの字状のバイパス配線6等を設けてリペアを行っている。
また、図2の部分平面図には、矯正を行った、アレイ基板の画素ドットの全体の様子を示し、図3の部分断面図には、TFT近傍(図2のIII−III断面)の積層構造を示す。また、図4には、リペアの前の異物8による信号線31の断線の様子(上段)、及びリペアのためのレーザー蒸散加工後の様子(下段)を示す。
実施例のアレイ基板10においては、ガラス基板18上に複数の走査線11(ゲート電極線)と、複数の信号線31(ドレイン電極線、データ配線)とがゲート絶縁膜15(図2及び3)を介して互いに略直交するように配列される。また、画素電極5が、これら走査線11及び信号線31がなす各交点に対応して、これら走査線11及び信号線31により画される各画素ドット開口の略全体を覆うように、マトリクス状に配列される。また、走査線11及び信号線31がなす各交点の付近には、走査線11に印加される走査パルスにしたがい信号線31から画素電極5への信号入力をスイッチングするためのTFT7が配置されている。ここではボトムゲート構造のTFTを例にとり説明する。
アレイ基板10には、下層から順に、モリブデン−タングステン合金(MoW)膜またはアルミニウム(Al)系金属膜等からなる、走査線11及びTFT7のゲート電極11aを含む第1導電層のパターンと、酸化シリコン層及び窒化シリコン層からなるゲート絶縁膜15と、アルミニウム(Al)系金属膜等からなる、信号線31、及びTFT7のソース及びドレイン電極33,32を含む第2導電層のパターンと、窒化シリコン膜等からなる層間絶縁膜4と、ITO等の透明導電材料からなる、画素電極5を含む第3導電層のパターンとが重ね合わされて配されている。画素電極5は、層間絶縁膜4を貫くコンタクトホール43を通じてTFT7のソース電極33に電気的に接続されている(図3)。
したがって、液晶配向膜(不図示)を除けば、画素電極5がアレイ基板10の最上層に位置する。
TFT7は、詳しくは、図3に示すように、走査線11の延在部11aをゲート電極としたボトムゲート構造で、TFT7のチャネル部に対応する位置にチャネル保護膜を有するチャネルストッパー型である。このゲート電極11aを覆う個所に、ゲート絶縁膜15を介して、アモルファスシリコン(a−Si:H)等の半導体活性層34が配置される。この半導体活性層34の上には、略中央のチャネル部71にチャネル保護膜2が配置され、チャネル部以外にリンドープアモルファスシリコン(n+a−Si:H)等からなるオーミックコンタクト層39が積層配置される。さらにこの上には、ソース電極33及びドレイン電極32が配置される。
アレイ基板上の、信号線、走査線、TFT及び画素電極等を形成する成膜及びパターニングの工程は、例えば、特開平9−160076号や特開2000−267595号に提案された製造方法にしたがい、信号線を含む配線層パターンとTFTの半導体層のパターンとを一括してパターニングすることにより、少ないパターニング工程でもって効率的に行うことができる。
実施例のアレイ基板においては、図1に模式的に示すように、信号線31−1の異物8による断線部9の近傍に、この断線部9を避けて迂回する形のバイパス配線6が設けられている。このバイパス配線6の両端部は、異物9により分断された信号線31−1の各配線部分31a及び31bに対して、層間絶縁膜4を貫くコンタクトホール41,42を通じて接続されている。図示の例で、バイパス配線6の幅は、コンタクトホール41,42を覆う幅広の個所を除き、略一定である。
このようなバイパス配線6を設けるにあたり、画素電極5との導通または電気的なリークを防止するために、断線部9からバイパス配線6の配置個所に至るまでの領域で、画素電極5を構成するITO膜が予め除去されている。
また、このような画素電極5の切り欠き51の個所でのバックライト光の漏れを防止するために、バイパス配線6と、断線部9及びこの両側の配線部分31a及び31bにより囲まれる領域が、ほぼ、全面的に、金属製の遮光膜65により覆われている。特に、図示の例においては、光漏れを最小限にすべく、遮光膜65が、バイパス配線6の内縁に被さるように設けられている。
図1、図2及び図4を用いて、リペア部分の製造工程の概要について説明する。
アレイ基板の検査工程により、信号線31−1に断線が生じていることが判明したならば、例えばX−Y可動載置台及び顕微鏡装置を用いて断線部9の位置が正確に特定されるとともに、異物8による断線かどうかの判定が行われる。
異物8による断線である場合には、さらに異物8の概略寸法についても特定された後、以下の(1)〜(4)の工程が行われる。
(1)画素電極の切り欠き51の形成(図4)
まず、断線部9に隣接する2つの画素電極5−1及び5−2のうち一方の画素電極5−1に切り欠き51を設ける。断線部9の近傍の個所にレーザーを照射することにより、該個所にて画素電極5を構成するITO膜を除去する。すなわち、レーザー蒸散加工法(Zapping法)により、一方の画素電極5−1における断線部9近傍の個所のITO膜が除去される。
図示(図1〜2)の例では、信号線に沿った方向に断線部よりも少し細長い矩形状に切り欠き51が形成される。
(2)コンタクトホール41,42の形成、及び異物の除去(図4)
また、断線部9の両側にある、信号線31−1の配線部分31a,31bに、これらの上面を露出させるコンタクトホール41,42をそれぞれ設ける。これらコンタクトホール41,42は、断線部9から所定距離だけ離れた個所にレーザー光を照射して、該個所の絶縁膜4を除去する同様のレーザー蒸散加工法(Zapping法)で除去することにより行う。
さらに、同様のレーザー光照射による異物8の除去を行う。図示の例で、異物8を除去した断線部9の個所には、略矩形状の平底の凹部44が形成されている。特には、異物8を確実に除去すべく、ゲート絶縁膜15の上層部分まで除去されている。
(3)コの字状バイパス配線6の形成
次ぎに、レーザーCVDを用いる局部的な金属層の堆積により、一方のコンタクトホール41から他方のコンタクトホール42へと、画素電極5の切り欠き51の縁51aに沿って延びるバイパス配線6を形成する。バイパス配線6は、コンタクトホール41,42の底面41a,42a(図4)をも覆い、これにより直接両側の配線部分31a,31bの上面に接触することで電気的に接続される。この際、レーザーCVDによる金属層の厚み、すなわちバイパス配線6の膜厚は、層間絶縁膜4の膜厚より大きいか、または同程度である。一具体例において、バイパス配線6の厚みが300nmであり、層間絶縁膜4の膜厚が230nmである。したがって、コンタクトホール41,42の縁で金属層に不連続部分(「段切れ」)が生じることはない。
また、バイパス配線6は、画素電極5の切り欠きの縁51aから、リーク電流の発生を充分に防止するのに必要な間隔だけ離されている。また、この間隔は、バックライト光の漏れを充分に防止するよう、リーク電流防止のための必要最小限の間隔とされている。ここではこの間隔は5μmとなるよう形成される。
このような金属層からなるバイパス配線6を通じて、断線部9により隔てられた両側の配線部分31a及び31bが、互いに導通することとなる。
(4)遮光膜パターン65の形成
バイパス配線6と、断線部9及び配線部分31a,31bにより囲まれる領域を、全面的に、またはほぼ覆い尽くすように、遮光膜のパターン65が、レーザーCVDにより形成される。尚、この遮光パターンは、バイパス配線とは接続しない島状に形成する場合について説明したが、後述するように、バイパス配線と一体的に形成することも可能である。
このような遮光膜のパターン65を配置することにより、バイパス配線6の内側での光漏れが防止されている。また、上述のようにバイパス配線6と画素電極の切り欠きの縁51aとの間隔を最小限とすることにより、この個所での光漏れも、最小限に抑えることができ、実用上ほとんど問題とならない程度とすることができる。
断線の原因となる異物8には、アレイ基板を構成するガラス基板18からの破片や、成膜やドライエッチングの工程でチャンバーの壁から剥離される無機材料の破片が含まれる。これらの異物8は、一般に、安定であって、液晶層に影響を与える物質を染み出すことがなく、アレイ基板上に突き刺さったままであっても、上記のようなリペア後には何ら問題を引き起こさない。
以下に、レーザーCVD及びレーザー照射の条件についての具体例を挙げる。
レーザーCVDによる導電層の堆積には、レーザー光源として、Nd+3:YLFレーザー装置を用い、この第3高調波(349nm)を使用した。
バイパス配線6の作成の際には、タングステン(W)を局部的に堆積させるように、ソースガスとしてタングステン含有カルボニル化合物、例えばW(CO)6を用いた他、キャリアガスとしてアルゴンガス(Ar)を用いた。また、例えば、連続発振のレーザー光であって、エネルギーレベルが100mW(4kHz)以上であるものを用い、配線幅が約5μm、膜厚が約0.3μmの配線層が堆積されるようにした。
上記具体例のようにタングステン含有カルボニル化合物を用いるならば、レーザー光による分解・堆積効率が高く、成膜安定性が優れるので、好ましい。しかし、クロムカルボニル等の他のソースガスも場合により使用可能である。したがって、バイパス配線6をクロム(Cr)その他の金属により形成することもできる。一方、キャリアガスとしては、不活性であるアルゴンガスが好ましいが、窒素ガス等も使用可能である。
バイパス配線6の幅は、レーザー光のスリット幅やエネルギーレベルを調整して、例えば2〜25μmの範囲から適宜選択することができる。また、膜厚が例えば1.0μm以下の範囲から適宜選択することができる。
一方、画素電極5を構成するITO膜を除去して切り欠き51を設けるためには、例えば、上記と同様のレーザー装置を用い超音波Qスイッチ素子により変調されてパルス状に発振するレーザー光であって、レーザー発振器直後のエネルギーレベルが0.4〜0.6mJ(1〜10Hz)の範囲内であるものを用いる。
また、コンタクトホール41,42の形成のためのレーザーによる絶縁膜4の除去の際には、例えば、同様のレーザー光であって、エネルギーレベルが0.6mJ(2Hz)を越えるものを用いる。
このように、レーザーCVDによるバイパス配線6の形成と、レーザーによる切り欠き51及びコンタクトホール41,42の形成とを、同一のレーザー装置でもって、効率よく行うことができる。
バイパス配線6の形成のためのレーザーCVDの際には、画素電極5に近接した個所に配線を形成するため、画素電極がITO等からなる透明電極である場合に、YLFレーザーの第3高調波といった紫外線領域のレーザー光を用いるのが好ましい。しかし、画素電極がアルミニウム系金属等の金属膜からなる反射型電極である場合には、YLFレーザーの第2高調波を用いることができる。
レーザー光の光源としては、上記具体例のようなYLFレーザー、またはYAGレーザーを用いるのが、上記範囲のエネルギーレベルを容易に得られることから好ましい。しかし、場合によっては炭酸ガスレーザーその他のレーザーを使用することも可能である。
本実施例において、バイパス配線6は、断線部9の近傍を迂回するコの字状配線であるとして説明したが、滑らかな曲線からなるC字状であっても良く、また、コの字状に代えて、一つの折り曲げ部のみを有するL字状であっても良い。
このように、バイパス配線を信号線の延在方向とは平面的に重複しない位置に形成することにより、バイパス配線の断線を抑制することができる。
<実施例2>
次ぎに、実施例2のアレイ基板及びその製造方法について、図5〜8を用いて説明する。
ここでのアレイ基板は、実施例1の場合と同様、TFTを各画素のスイッチング素子とした、ノーマリホワイトモードの透過型液晶表示装置用のアレイ基板である。但し、画素領域内には、絶縁性の厚型樹脂膜45が、TFTや配線層のパターンと画素電極との間の層として設けられている(図7)。厚型樹脂膜は、一般に1〜10μm、典型的には2〜4μmの厚さを有する低誘電率の有機樹脂からなり、これを介して重ねられる画素電極と信号線等との間での、電気容量の発生や短絡のおそれを充分に小さくすることを可能にするものである。
厚型樹脂膜45は、図7に示す例において層間絶縁膜4上に積層されているが、層間絶縁膜4に代えて設けられても良い。
図5の模式的な断面斜視図には、信号線の断線を矯正したアレイ基板10’の要部を示す。また、図6の模式的な平面図には、矯正個所及びその周囲の画素ドットの構成について示す。
本実施例におけるアレイ基板10’の構成は、リペア部分が多少異なる他は、厚型樹脂膜45の存在を除き、上記実施例1と全く同様である。
リペア部分においても、図5〜6に示すように、実施例1と同様、信号線31の断線部9を迂回して延びる一種のバイパス配線6’が設けられており、これにより、信号線の両配線部分31a及び31bが導通されている。また、図示の具体例において、断線部9には、実施例1の場合と同様の、矩形状の凹部44がリペアにより形成されている。
しかし、本実施例のバイパス配線6’は、コの字状でなく、略矩形状のベタ(solid)パターンとして設けられている。すなわち、実施例1のコの字状バイパス配線6がその内側へと、断線部9の凹部44の縁にまで延在されており、実施例1における遮光膜65に相当する部分は、矩形状のバイパス配線6’に一体に含まれている。
また、図5中に示すように、本実施例のバイパス配線6’は、厚型樹脂膜45を除去して層間絶縁膜4を露出させた略矩形状の樹脂膜抜き部46中に設けられている。この樹脂膜抜き部46を囲む、厚型樹脂膜45の端面45aの上縁は、画素電極5の切り欠き51の縁にほぼ一致している。そして、この厚型樹脂膜45の端面45aは、バイパス配線6’の縁から延在された金属遮光膜66により被覆されている。
さらには、図6中に示す例において、画素電極5の切り欠き51は、断線部9から見て、バイパス配線6’の逆側にも、設けられており、これにより、隣の画素電極5−2と、バイパス配線6’との短絡が防止されている。
以下、リペア部分の製造工程を通じて、本実施例について、より詳細に説明する。
例えば特開2000−29055(US Appln.No.09/349245)に記載の方法で、アレイ基板を作製した後、検査工程が行われる。アレイ基板の検査工程により、信号線31−1に断線が生じていることが判明したならば、例えばX−Y可動載置台及び顕微鏡装置を用いて、断線部9の位置、及び、断線部分9の寸法、すなわち、両側の配線部分31a,31b間の間隔dが特定される(図8上段)。
(1)画素電極の切り欠き51及び厚型樹脂膜の抜き部46の形成(図8中段)
実施例1で説明したと同様のレーザー蒸散加工法により、断線部9の近傍で、画素電極5及び厚型樹脂膜45を矩形状に除去して、層間絶縁膜4を露出させる。これにより、断線部9を挟む一方の画素電極5−1の側に、画素電極の切り欠き51、及び、樹脂膜抜き部46が形成される。
この際、図6に示す例において、断線部9を挟む他方の画素電極5−2についても、切り欠き51−2が設けられる。但し、切り込みの寸法は、樹脂膜抜き部46を設ける側に比べて、かなり小さい。この切り込みの寸法は、コンタクトホール41,42や断線部9の個所と離間して、これらの個所に堆積される金属膜との短絡を防止できる程度に設定される。
(2)断線部の除去(図8中段)
断線部9の個所にて、同様のレーザー蒸散加工法により、ゲート絶縁膜15にまで達する凹部44を設ける。この際、凹部44の寸法は、図示の例で、配線部分31a,31b間の間隔dと略一致するようにしている。
(3)コンタクトホール41,42の形成(図8下段)
さらに、同様のレーザー蒸散加工法により、断線部9の両側に同様のコンタクトホール41,42を設ける。すなわち、断線部9により隔てられた、信号線31−1の配線部分31a,31bの上面を、それぞれ露出させる。
図示の例で、コンタクトホール41,42は、断線部9に設けた凹部44の縁から所定距離だけ離れた個所に設けられているが、凹部44と連続するように設けることもできる。
図示の例では異物8が存在しないが、異物の残存の有無を検出することなく、凹部44を設けるとするならば、検出工程が簡略化され、リペア工程を一定の操作により行うことができる。
但し、厚型樹脂膜45の除去後、断線部9に異物が残存していることが判明した場合にのみ、凹部44を設けても良い。なお、凹部44を設けない場合、リペア用のCVD配線は、断線部9をも含むめて形成されることとなる。しかし、確実なリペアのためには、断線部9を迂回する「バイパス配線」部分と、断線部9を覆う部分とが合わさった矩形状等のパターンを、レーザーCVDで設けることとなる。すなわち、この場合も一種のバイパス配線を設けることに変わりはない。
(4)矩形ベタパターン状のバイパス配線6’の形成(図5〜6)
実施例1で説明したと同様のレーザーCVDにより、樹脂膜抜き部46をほぼ全面的に覆うように金属層が堆積される。そのため、樹脂膜抜き部46内で層間絶縁膜4上に形成されるバイパス配線6’は、コンタクトホール41,42を覆う個所を除き、一つの略矩形のベタパターンをなす。
また、厚型樹脂膜45の端面45aを覆う金属遮光膜66が、バイパス配線6’の縁から連続するように形成されて、該端面45aからの光漏れを防止する。厚型樹脂膜45の厚みは、例えば4〜5μmにも達するので、多くの場合、端面45aからの光漏れを防止する必要があるのである。
図示の例では、光漏れの防止を優先して、金属遮光膜66が樹脂膜端面45aの上縁付近にまで達している。しかし、画素電極5−1との短絡の防止を優先する場合には、端面45aの上縁付近で、金属遮光膜66が省かれるようにすることもできる。
なお、図示の例では、断線部9に設けた凹部44の底面及び壁面にも、レーザーCVDにより、同時に金属層65,67が堆積されている。しかし、図5中に示すように、凹部44の底面の金属層65と、壁面の金属層67との間には段切れ65aが生じている。そのため、壁面の金属層67とバイパス配線6’とが電気的に導通しても、壁面の金属層67と凹部44の底面の金属層65との間では、電気的な導通が、全く行われていないか、または、部分的にのみ行われている。
したがって、断線部9により分断された両配線部分31a及び31b間の電気的な導通は、断線部9にある凹部44を迂回して延びる、略矩形ベタパターン状のバイパス配線6’を通じて行われる。
本実施例において、バイパス配線6’を配置する個所で厚型樹脂膜45を予め除去しておくのは、次のような理由からである。
(i)樹脂膜のクラックによる断線等の防止
厚型樹脂膜45が、通常、アクリル系樹脂といった材料からなるため、レーザーCVDの際の高熱を受けると、クラックが生じる場合がある。そのため、厚型樹脂膜45上にそのままバイパス配線6’を設けた場合には、下地のクラックに起因して、断線などが生じることがある。
(ii)コンタクトホール41,42の縁での段切れの防止
コンタクトホール41,42が、層間絶縁膜4のみならず厚型樹脂膜45をも貫くものであると、コンタクトホールの壁面をかなり緩やかなテーパー状にしないと、導電層の段切れを生じるおそれがある。ところが、レーザー照射によりコンタクトホール41,42を設けるため、緩やかなテーパー状にするのは難しい。
したがって、厚型樹脂膜45を除去しておくことにより、確実なリペアが行われる。
バイパス配線6’は、寸法構成の一具体例において、コンタクトホール41,42被覆個所を除き、20μm(信号線31に沿った方向)×10μm(信号線31に垂直の方向)の矩形のベタパターンをなしている。
以上に説明した各実施例によると、信号線の断線をリペアするにあたり、成膜、露光等のパターニング工程を行う必要や、リペア用の予備配線を設けておく必要がなく、また、異物による断線の場合にも必ずしも異物を除去する必要がない。そのため、リペアのための工程に起因して、新たな不良や不具合を発生させるおそれがなく、また、周縁部非表示領域の幅を増加させたり画素開口率その他に悪影響を与えることもない。
特には、異物に起因する断線の場合、異物の種類や性状及び寸法形状に拘わらず、リペア用の配線に段切れ等の不良が生じることなく、簡便で低コストの方法により確実にリペアを行うことができる。
上記実施例により、断線欠陥が検出された不良品のアレイ基板から、充分に正常に動作するアレイ基板を確実に得ることができるため、アレイ基板の製品歩留まりを向上することができる。しかも、ほとんど最小限の工程負担及び装置負担により確実にリペアを行うことができるため、アレイ基板の製造効率を向上させるとともに、アレイ基板の製造コストを全体として低減することができる。また、不良品を廃棄するための工程及びコスト負担を低減することともなる。
上記実施例においては、信号線が異物により断線した場合のリペア、及び、異物によるかどうか判定せずに行うリペアについてだけ説明した。しかし、断線部が異物によるものかどうかの判定の後、異物によらない断線については、画素の切り欠きを設けずに、信号線に重なって延びるリペア配線を、同様のレーザーCVDにより設けることができる。
また、異物による断線以外であると判断される断線についても、上記と同様、断線部を迂回するバイパス配線によるリペアを行うことができる。この場合、リペア工程が若干複雑になるものの、段切れ等の不良の発生のおそれをより少なくして線欠陥をより確実にリペアすることができる。
上記実施例によると、バイパス配線6の長さが信号線31に比べて非常に短く、また、充分な幅及び厚みを有するように形成されるため、リペア後の信号線31の電気抵抗はほとんど上昇しない。したがって、駆動周波数が高くなった場合にも書き込み不足等の不良が生じるのを防ぐことができる。
特には、実施例2のように、バイパス配線と、その内側の金属の遮光膜とを一体にした矩形状等のベタパターンとする場合、配線抵抗を、かなり小さくすることができる。また、場合によっては、バイパス配線を信号線の両側に設けることもできる。すなわち、1つの断線部に対して2つのバイパス配線を設けることもできる。
上記実施例1では、画素電極の切り欠き51を矩形状に設け、これに併せてバイパス配線6をコの字状に設けているので、レーザー照射スポットの位置合わせが容易となる。また、バイパス配線6の内側の領域が対応して矩形状となるので、レーザーCVDを用いる遮光膜を矩形状に配置すれば良く、遮光膜形成のための操作も容易になる。
また、実施例2においても、画素電極の切り欠き51及び樹脂膜抜き部46を矩形状に設けているので、矩形ベタパターン状のバイパス配線6’を設けるにあたり、レーザー照射スポットを信号線方向に走査すれば良いので、位置合わせや、照射スポット移動の操作が容易になる。
上記各実施例においては、信号線の断線を矯正するリペアについて説明したが、走査線の断線のリペアも全く同様に行うことができる。また、TFTがトップゲート型であっても全く同様である。
上記各実施例においては、異物8が後の工程で剥離して悪影響を及ぼすおそれに鑑み、異物8を除去して層間絶縁膜に凹部44を形成したが、そのようなおそれがない場合には、いうまでもなく、断線部9に凹部44を設ける必要がない。
上記実施例においては、信号線が層間絶縁膜により覆われるとして説明したが、信号線が画素電極とともに同一の絶縁膜上に配置されていても良い。この場合には、断線部の両側で信号線を露出させるコンタクトホールを設ける必要がない。また、層間絶縁膜を介して、金属層からなる信号線とITO膜からなる冗長配線とが重ね合わされる構造であって、異物により冗長配線もが断線している場合に、冗長配線の部分同士をバイパス配線により接続するのであっても良い。
また、信号線または走査線が、これらの交点の付近で断線を生じた場合には、バイパス配線6を収納配置するための画素電極切り欠き部51を、隣接する2つの画素電極の角部にわたって設け、バイパス配線6が走査線11を横切って延びるようにすることもできる。この際、交点の個所の異物により、走査線11にも断線が生じているのであれば、走査線11の断線をリペアするためのバイパス配線6等のリペア部をも設けることができる。
<実施例3>
次ぎに、実施例3のアレイ基板及びその製造方法について、図9〜10を用いて説明する。
図9の模式的な断面斜視図には、引き出し配線12−1の断線を矯正したアレイ基板10の要部を示す。また、図10の部分平面図には、矯正を行った部分を含む、アレイ基板10の周縁部の構成について模式的に示す。
本実施例のアレイ基板は、実施例1と同様のアレイ基板10において、画素領域内の信号線に代えて、周縁部の引き出し配線12の断線をリペアしたものである。
引き出し配線は、画素領域内の信号線または走査線から、基板端10a付近の領域へと引き出す配線である(図10)。ここでは信号線からの引き出し配線も、走査線と同時に形成される金属配線により形成され、コンタクトホールを経て、信号線の端部と接続される。また、引き出し配線12の外側端部には、外部からの接続用、または検査用の、パッド13が設けられている。
図示の例では、異物等による断線部9にて、上記実施例と同様のレーザー照射により、断線部9の個所に、ガラス基板18を露出させる凹部44を設けている。また、同様の操作により、断線部9の両側の配線部分12a,12bの上面をそれぞれ露出させるコンタクトホール41,42と、バイパス配線6とを設けている。
ここで、バイパス配線6は、断線部9の付近を迂回する、コの字状、ないしは切り欠き付きの矩形ベタパターン状である。ここで、バイパス配線6の線幅は、引き出し配線12の線幅の少なくとも約2〜3倍となっている。詳しくは、コンタクトホール41,42を覆う個所、及び、これから引き出し配線12に垂直に延びる個所6a,6bにおいて、引き出し配線12の約2〜3倍である。また、信号線31に沿った方向に延びる矩形ベタパターン状の個所6cにおいて、引き出し配線12の幅の約2〜4倍である。
図9〜10に示す具体例において、バイパス配線6の矩形ベタパターン状の個所6cは、隣の引き出し配線12−2と、さらに隣の引き出し配線12−3との間にまで延びている。
また、図10に示す具体例においては、隣り合う2つの引き出し配線12−1,12−2の同一の個所にて、リペアが行われている。そのため、バイパス配線6がそれぞれ、逆側に形成されている。なお、図示の例において、バイパス配線6は、シール材配置領域10b内に位置するため、表示パネルを組み立てた後には、バイパス配線が外部に露出することがない。
このようなリペア部分の構成により、上記実施例1〜2の場合と同様、断線部のリペアを、ほとんど最小限の工程負担及び装置負担により、確実に行うことができる。また、本実施例においても、断線の原因となった異物を必ずしも除去する必要がない。
上記各実施例においては、アモルファスシリコン(a−Si)TFTタイプのアレイ基板について説明したが、多結晶シリコン(p−Si)TFTタイプ等のアレイ基板であっても同様である。この場合、例えば、特開2000−330484や特開2001−339070に記載の方法により作成したアレイ基板について、上記と同様の方法によりリペアを行うことができる。
<産業上の利用可能性>
画素領域内の配線に生じた断線について、断線の種類に拘わらず、特には断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができる。
【図面の簡単な説明】
図1は、実施例1のアレイ基板におけるリペア個所の構造を模式的に示す要部断面斜視図である。
図2は、実施例1のアレイ基板における、リペア個所を含む画素ドットの全体を模式的に示す要部平面図である。
図3は、実施例1のアレイ基板におけるTFT近傍の構造を示す積層断面図である。
図4は、実施例1のアレイ基板の製造方法における、レーザー蒸散加工について説明するための、要部断面斜視図による工程図である。
図5は、実施例2のアレイ基板におけるリペア個所の構造を模式的に示す要部断面斜視図である。
図6は、実施例2のアレイ基板における、リペア個所を含む画素ドットの全体を模式的に示す要部平面図である。
図7は、実施例2のアレイ基板におけるTFT近傍の構造を示す積層断面図である。
図8は、実施例3のアレイ基板の製造方法における、レーザー蒸散加工について説明するための、要部断面斜視図による工程図である。
図9は、実施例3のアレイ基板におけるリペア個所の構造を模式的に示す要部断面斜視図である。
図10は、実施例3のアレイ基板における、リペア個所を含む周縁部を模式的に示す要部平面図である。
Claims (11)
- 複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第2絶縁膜と、この第2絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、
前記信号線または走査線に生じた断線部と、
前記断線部の両側で前記第2絶縁膜を貫いて前記信号線または走査線の上面を露出させる一対のコンタクトホールと、
前記一対のコンタクトホールの一方から他方へと前記断線部を迂回するように延び、前記断線部の両側を電気的に接続するバイパス配線と、
前記断線部の近傍から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備え、
前記バイパス配線が前記断線部の近傍を迂回して前記切り欠きの縁に沿って延び、
前記バイパス配線と、前記断線部及びこの両側の配線部分とにより囲まれる領域に、遮光膜のパターンが配置されたことを特徴とするアレイ基板。 - 複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第2絶縁膜と、この第2絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、
前記信号線または走査線に生じた断線部と、
前記断線部の両側で前記第2絶縁膜を貫いて前記信号線または走査線の上面を露出させる一対のコンタクトホールと、
前記一対のコンタクトホールの一方から他方へと前記断線部を迂回するように延び、前記断線部の両側を電気的に接続するバイパス配線と、
前記断線部の近傍から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備え、
前記バイパス配線が、前記断線部の近傍に至るまで延在されて、前記画素電極切り欠き部の内側の略全体を覆うベタパターンをなすことを特徴とするアレイ基板。 - 複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第2絶縁膜と、この第2絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、
前記信号線または走査線に生じた断線部と、
前記断線部の両側で前記第2絶縁膜を貫いて前記信号線または走査線の上面を露出させる一対のコンタクトホールと、
前記一対のコンタクトホールの一方から他方へと前記断線部を迂回するように延び、前記断線部の両側を電気的に接続するバイパス配線と、
前記断線部の近傍から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備え、
前記第2絶縁膜が、厚さ1μm以上の絶縁性の樹脂膜、またはこれを含む積層膜であり、前記バイパス配線は、前記樹脂膜を除去して該樹脂膜の下層にある非樹脂材料の絶縁膜を露出させた領域に設けられたことを特徴とするアレイ基板。 - 前記第2絶縁膜が、厚さ1μm以上の絶縁性の樹脂膜、またはこれを含む積層膜であり、前記バイパス配線は、前記樹脂膜を除去して該樹脂膜の下層にある非樹脂材料の絶縁膜を露出させた領域に設けられたことを特徴とする請求項2に記載のアレイ基板。
- 複数の走査線と、この走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点にそれぞれ対応するようにマトリクス状に配列される画素電極と、前記各交点の近傍にそれぞれ設けられ前記信号線から前記画素電極への信号入力を行なうスイッチング素子とを備えた平面表示装置用のアレイ基板を製造する方法であって、
一連の成膜及びパターニングにより、前記走査線、前記信号線、前記画素電極及び前記スイッチング素子を完成させる成膜・パターニング工程と、
この成膜・パターニング工程の後に、画素領域中にある一の配線の断線部及びその位置を検出する工程と、
前記断線部の近傍領域のうち、前記一の配線により画される一方の側、または両側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、
前記切り欠きの内側にてレーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部を迂回して前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とするアレイ基板の製造方法。 - 複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電気的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを形成する一連の工程と、
これらを被覆する第2絶縁膜を形成する工程と、
この第2絶縁膜上に、前記各交点にそれぞれ対応してマトリクス状に画素電極を設ける工程と、
前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールを設ける工程とを備えた平面表示装置用のアレイ基板の製造方法において、
画素領域中にある一の配線の断線部及びその位置を検出する工程と、
前記断線部の近傍領域のうち、前記一の配線により画される一方の側、または両側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、
前記一の配線上における該断線部の両側にて、レーザー照射により前記一の配線を覆う絶縁膜を除去することで、前記断線部の両側に一対のコンタクトホールを設ける工程と、
前記切り欠き内にてレーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部を迂回して前記一対のコンタクトホールの一方から他方へと延び前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とするアレイ基板の製造方法。 - 前記バイパス配線工程において、前記断線部の近傍を迂回して前記切り欠きの縁に沿って延びるバイパス配線が形成され、
この後、該バイパス配線と、前記断線部及びこの両側の配線部分とにより囲まれる領域にて、レーザーCVDによる導電層の堆積を行うことにより、該領域を覆う遮光膜のパターンを形成する工程を備えたことを特徴とする請求項5または6に記載のアレイ基板の製造方法。 - 前記第2絶縁膜として、厚さ1μm以上の絶縁性の樹脂膜、またはこれを含む積層膜を設け、
レーザー照射により、前記画素電極の切り欠きを設けるとともに、該切り欠き内の領域にて前記樹脂膜を除去してその下層の絶縁膜を露出させることを特徴とする請求項6に記載のアレイ基板の製造方法。 - 前記バイパス配線として、前記切り欠きの内側を埋めるベタパターンを設けることを特徴とする請求項5、6または8に記載のアレイ基板の製造方法。
- レーザーCVDにより、前記バイパス配線を設けるとともに、前記樹脂膜の端面を被覆する金属遮光膜を設けることを特徴とする請求項8に記載のアレイ基板の製造方法。
- 前記断線部が異物の介在による断線部であると判定した場合に、前記切り欠きを設ける工程、及び前記バイパス配線を設ける工程を行い、その他の断線部であると判定した場合に、前記一の配線に沿って延びる接続配線をレーザーCVDによって設けることを特徴とする請求項5または6に記載のアレイ基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086972 | 2002-03-26 | ||
JP2002086972 | 2002-03-26 | ||
PCT/JP2003/003544 WO2003081329A1 (fr) | 2002-03-26 | 2003-03-24 | Substrat en reseau et procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003081329A1 JPWO2003081329A1 (ja) | 2005-07-28 |
JP4393200B2 true JP4393200B2 (ja) | 2010-01-06 |
Family
ID=28449341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579001A Expired - Fee Related JP4393200B2 (ja) | 2002-03-26 | 2003-03-24 | アレイ基板、及び、その製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070081108A1 (ja) |
JP (1) | JP4393200B2 (ja) |
KR (1) | KR100803475B1 (ja) |
CN (1) | CN100363825C (ja) |
TW (1) | TW200305742A (ja) |
WO (1) | WO2003081329A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4491205B2 (ja) * | 2003-07-22 | 2010-06-30 | Nec液晶テクノロジー株式会社 | スイッチング素子アレイ基板の修復方法 |
CN1317595C (zh) * | 2004-11-09 | 2007-05-23 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
CN100341155C (zh) * | 2004-11-16 | 2007-10-03 | 友达光电股份有限公司 | 象素结构与薄膜晶体管阵列及其修补方法 |
CN100339744C (zh) * | 2004-12-03 | 2007-09-26 | 友达光电股份有限公司 | 显示面板的外接脚区的电路修补方法 |
KR100637210B1 (ko) * | 2005-01-28 | 2006-10-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 |
JP2006303227A (ja) * | 2005-04-21 | 2006-11-02 | Sharp Corp | 欠陥の修正方法および欠陥修正装置 |
JP2007010824A (ja) * | 2005-06-29 | 2007-01-18 | Mitsubishi Electric Corp | 液晶ディスプレイパネル及びその画素欠陥修正方法 |
JP5166693B2 (ja) * | 2005-11-04 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR20070117738A (ko) * | 2006-06-09 | 2007-12-13 | 삼성전자주식회사 | 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판 |
WO2008026352A1 (fr) * | 2006-09-01 | 2008-03-06 | Sharp Kabushiki Kaisha | Procédé de fabrication d'affichage et affichage |
US7830591B2 (en) * | 2006-11-20 | 2010-11-09 | Seiko Epson Corporation | Active-matrix circuit board and display |
KR101327847B1 (ko) * | 2007-03-13 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
US20080225216A1 (en) * | 2007-03-15 | 2008-09-18 | Seiko Epson Corporation | Active matrix circuit substrate and display device |
CN100428481C (zh) * | 2007-04-28 | 2008-10-22 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其修复方法 |
US20080299778A1 (en) * | 2007-05-30 | 2008-12-04 | Casio Computer Co., Ltd. | Silicon film dry etching method |
JP4439546B2 (ja) | 2007-08-31 | 2010-03-24 | 東芝モバイルディスプレイ株式会社 | 表示装置用アレイ基板及びその製造方法 |
JP2009064607A (ja) * | 2007-09-05 | 2009-03-26 | Sony Corp | 有機発光表示装置のリペア方法 |
JP5481715B2 (ja) * | 2007-10-22 | 2014-04-23 | 株式会社ブイ・テクノロジー | レーザ加工装置及びレーザ加工方法 |
WO2012114688A1 (ja) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の短絡欠陥修正方法 |
KR102094477B1 (ko) * | 2013-10-11 | 2020-04-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN105759522B (zh) * | 2016-05-11 | 2019-01-22 | 深圳市华星光电技术有限公司 | Tft基板的断线修复方法 |
US10651201B2 (en) * | 2017-04-05 | 2020-05-12 | Samsung Electronics Co., Ltd. | Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration |
US11322523B2 (en) * | 2017-07-05 | 2022-05-03 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and method of manufacturing active matrix substrate |
CN108364934B (zh) * | 2018-02-12 | 2019-12-24 | 武汉天马微电子有限公司 | 一种电子设备、显示面板及其制备方法 |
CN109037298B (zh) * | 2018-08-15 | 2021-06-29 | 武汉天马微电子有限公司 | 一种有机发光显示面板及有机发光显示装置 |
CN109343247A (zh) * | 2018-12-05 | 2019-02-15 | 深圳市华星光电半导体显示技术有限公司 | 断线修复方法及断线修复结构 |
CN112631003B (zh) * | 2020-12-30 | 2022-11-29 | 成都中电熊猫显示科技有限公司 | 阵列基板及阵列基板的断线修复方法 |
CN112748615B (zh) * | 2021-01-04 | 2022-11-29 | 成都中电熊猫显示科技有限公司 | 阵列基板及阵列基板的修复方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0365244B1 (en) * | 1988-10-17 | 1995-06-21 | Sharp Kabushiki Kaisha | An active matrix substrate |
JPH02156227A (ja) * | 1988-12-07 | 1990-06-15 | Sharp Corp | アクティブマトリクス表示装置の表示電極基板 |
US5532853A (en) * | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
TW305948B (ja) * | 1993-11-08 | 1997-05-21 | Hitachi Ltd | |
KR100213603B1 (ko) * | 1994-12-28 | 1999-08-02 | 가나이 쯔또무 | 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판 |
JPH11190858A (ja) * | 1997-12-25 | 1999-07-13 | Sharp Corp | アクティブマトリクス型表示装置及びその製造方法 |
JP2000241833A (ja) * | 1999-02-24 | 2000-09-08 | Sanyo Electric Co Ltd | マトリックス型配線基板 |
JP3765203B2 (ja) * | 1999-07-29 | 2006-04-12 | 株式会社日立製作所 | 液晶表示装置 |
JP2001077198A (ja) * | 1999-08-31 | 2001-03-23 | Display Technologies Inc | 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法 |
TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
KR100382456B1 (ko) * | 2000-05-01 | 2003-05-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 리페어 패턴 형성방법 |
JP2002162644A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 液晶表示装置 |
WO2003044595A1 (en) * | 2001-11-22 | 2003-05-30 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel |
-
2003
- 2003-03-24 WO PCT/JP2003/003544 patent/WO2003081329A1/ja active Application Filing
- 2003-03-24 KR KR1020047015169A patent/KR100803475B1/ko active IP Right Grant
- 2003-03-24 CN CNB038070170A patent/CN100363825C/zh not_active Expired - Fee Related
- 2003-03-24 US US10/509,021 patent/US20070081108A1/en not_active Abandoned
- 2003-03-24 JP JP2003579001A patent/JP4393200B2/ja not_active Expired - Fee Related
- 2003-03-26 TW TW092106818A patent/TW200305742A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR100803475B1 (ko) | 2008-02-14 |
KR20040108689A (ko) | 2004-12-24 |
CN1643443A (zh) | 2005-07-20 |
TW200305742A (en) | 2003-11-01 |
JPWO2003081329A1 (ja) | 2005-07-28 |
CN100363825C (zh) | 2008-01-23 |
WO2003081329A1 (fr) | 2003-10-02 |
US20070081108A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4393200B2 (ja) | アレイ基板、及び、その製造方法 | |
US7580108B2 (en) | Liquid crystal display device and method of repairing bad pixels therein | |
US6476882B1 (en) | Liquid-crystal display panel and repair method thereof | |
US7330222B2 (en) | Display device and method for fabricating the same | |
JP2004054069A (ja) | 表示装置及び表示装置の断線修復方法 | |
KR20070117738A (ko) | 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판 | |
US20060258035A1 (en) | Method of repairing disconnection, method of manufacturing active matrix substrate by using thereof, and display device | |
JP4622532B2 (ja) | 表示装置および表示装置の欠陥修復方法 | |
US7253851B2 (en) | Pixel and method for pixel repair | |
JP2002091342A (ja) | マトリクスアレイ基板 | |
JP4439546B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP2002278476A (ja) | 点欠陥を矯正したアレイ基板、及び、その製造方法 | |
JP4342969B2 (ja) | 表示装置とその製造方法 | |
JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
KR100761604B1 (ko) | 표시장치의 단선 수복방법 | |
JP2003280021A (ja) | 断線欠陥を矯正したアレイ基板、及び、その製造方法 | |
US7826014B2 (en) | Semi-transparent TFT array substrate, and semi-transparent liquid crystal display with transparent pixel electrode and contrast reduction preventive electrode connected in the same layer | |
JPH0324524A (ja) | アクティブマトリクス表示装置 | |
JP2000241833A (ja) | マトリックス型配線基板 | |
JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
JP2001345452A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
JP2004118016A (ja) | 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法 | |
JP2002031811A (ja) | 表示装置および表示装置の断線修復方法 | |
JP2001077198A (ja) | 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4393200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |