JP2008517475A - 電気接点を有する基板及びその製造方法 - Google Patents
電気接点を有する基板及びその製造方法 Download PDFInfo
- Publication number
- JP2008517475A JP2008517475A JP2007537448A JP2007537448A JP2008517475A JP 2008517475 A JP2008517475 A JP 2008517475A JP 2007537448 A JP2007537448 A JP 2007537448A JP 2007537448 A JP2007537448 A JP 2007537448A JP 2008517475 A JP2008517475 A JP 2008517475A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contact pad
- pad
- contact pads
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 238000001465 metallisation Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000007654 immersion Methods 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- 239000000543 intermediate Substances 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
第1金属接点パッド(13a〜13d)を有する第1基板(10)を提供するものであり、第1接点パッド(13a〜13d)は第2基板(20)上の第2接点パッド(23a〜23d)とはんだ付けされるものである。本発明によれば、前記第1基板の第1表面に対する、前記第1接点パッド(13a〜13d)の最大平面伸張長さ(Din)が20μmを超えないようにする。このように、第1基板(10)及び第2基板(20)が互いにはんだ付けされると、0またはほぼ0のスタンドオフ距離Xinを達成することができる。この方法は例えば、「アンダーバンプメタライゼーション(UBM)」及び、「はんだ浸漬バンピング(ISB)」が、前記第1基板(10)の製造に用いられるフリップチップ技術に適用することができる。
Description
本発明は、絶縁領域によって互いに分離された複数の第1金属接点パッドを有する第1表面を具える基板であって、これら第1接点パッドは、他の基板の第2表面上の第2接点パッドにはんだ付けされるべきものであり、前記基板上の前記第1接点パッドとこれに対応する前記他の基板上の第2接点パッドとが互いに対向するようになっている当該基板に関する。
本発明は更に、第1金属接点パッドを有する第1表面を具えた第1基板と、第2金属接点パッドを有する第2表面を具えた第2基板とが設けられた電子デバイスであって、前記第1接点パッドと前記第2接点パッドとが互いにはんだ付けされており、第1基板上の第1接点パッドと、これに対応する第2基板上の第2接点パッドとが互いに対向している当該電子デバイスに関する。
本発明は更に、このような基板を製造する方法に関する。
前記基板は、当該技術において幅広く用いられている。例えば、電子回路を有するダイは、良く知られている「フリップチップ技術」によって、「サポート」基板にダイを接続するための接点パッドをも有している。
「フリップチップ」という語は、「フェースダウン」方法によって直接、基板、ボード又は担体上に実装(装着)することができる電気素子または半導体デバイスを意味する。電気接続が、チップの表面上に形成された導電性バンプによって達成されるので、この実装処理が従来から「フェースダウン」と称されている。実装に際し、チップは、バンプが目的位置に正確に配置されている基板、ボード又は担体上で裏返しに(フリップ)される。それ故、このチップを「フリップチップ」と称している。フリップチップはワイヤボンドを必要としないので、対応する従来のワイヤボンドを用いる場合よりも、基板上に占めるスペースが少なくて足りる。
フリップチップは、伝統的な半導体パッケージとは構造的に異なるものであり、従って、必要とするアセンブリ処理もまた、従来の半導体アセンブリとは異なっている。フリップチップのアセンブリは、主たる3つの工程、すなわち、1)チップのバンピング工程、2)バンピングされたチップを基板又はボードへ「フェースダウン」で取り付ける工程、3)チップと基板又はボードとの間の隙間を、機械的に保護する非導電性材料で充填する処理であるアンダーフィル工程より成る。バンピング、取り付け及びアンダーフィルの工程で使用される材料及び技術を種々に異ならせると、フリップチップは、種々に異なる配列となる。
フリップチップのバンピング処理を行うための、多くの既知の処理のうちの1つには、
スパッタリング、めっき、印刷、又はこれらに類似する処理により接着パッド上に、いわゆる「アンダーバンプメタライゼーション(UBM)」の金属化体を配置する処理が含まれるものである。これらを組み合わせることも可能であること勿論である。UBMは、はんだのぬれ性(湿潤性)が良好な無電解NiAuをもって構成するのが好ましいが、他の物質の組み合わせを適用することもできる。より高い温度に用いられる他の例は、無電解NiPdAuである。UBM処理によれば、接着パッド上の表面安定化酸化物層が除去され、はんだのぬれ領域が規定される。次に、適切な方法、例えば蒸着、電気めっき、スクリーン印刷またはディスペンシングによりUBM上にはんだを堆積することができる。
スパッタリング、めっき、印刷、又はこれらに類似する処理により接着パッド上に、いわゆる「アンダーバンプメタライゼーション(UBM)」の金属化体を配置する処理が含まれるものである。これらを組み合わせることも可能であること勿論である。UBMは、はんだのぬれ性(湿潤性)が良好な無電解NiAuをもって構成するのが好ましいが、他の物質の組み合わせを適用することもできる。より高い温度に用いられる他の例は、無電解NiPdAuである。UBM処理によれば、接着パッド上の表面安定化酸化物層が除去され、はんだのぬれ領域が規定される。次に、適切な方法、例えば蒸着、電気めっき、スクリーン印刷またはディスペンシングによりUBM上にはんだを堆積することができる。
ウエハバンピングを廉価に達成するために、はんだペーストのステンシル印刷が実行されており、フリップチップはんだ付けに大きく貢献している。費用効果以外の点では、無鉛合金を含む他のはんだペーストを用いることができる。しかしながら、入手しうるはんだペースト及びステンシルの幾何学的形状が原因で、現在この処理は、多量生産の場合200μmまで、試験的には150μmまでのピッチに制限されている。
更なる他の方法は、いわゆる「はんだ浸漬バンピング(ISB)」であり、この方法は電気めっきに代わる廉価な代替例として用いることができる。ISBは、通常は100μmから極めて微細なピッチの40μmまでの寸法を有するパッドに対して用いることができる。ISBでは、ウエハが液体はんだに浸され、UBMが湿潤され、小さいはんだキャップがUBM上に形成される。はんだキャップの高さは、パッドの寸法に著しく依存する。液体はんだの表面上に有機液体を配置することにより、はんだの酸化を防止し、湿潤性を向上させる。はんだ付けの後、残留物を容易に取り除くことができる。処理自体は、ウエハの寸法を制限するものではない。単体のダイを処理することも、同様に可能である。処理はまた、無鉛はんだの要求に適合するように変更することもできる。PbSn63、SnBi42、SnAg3.5、SnCu0.7のような他のはんだ材料を用いることもできる。
はんだバンピングのこの処理全体は一般に、ウエハのレベルで実行される。次に、はんだがバンピングされたウエハを個々のフリップチップに切断し、はんだを溶かすのに十分高い温度をアセンブリに与えることによって、これらフリップチップをボードまたは基板に装着し、これにより、相互接続を達成する。この目的のために、サーモードボンダ、すなわち選択して配置する手段が使用される。サーモードボンダの配置ヘッドは、リフロー処理を達成するのに充分な熱を提供することを目的として、フリップチップデバイスにエネルギーを供給するために用いられる。低融点の軟質はんだのはんだ浸漬バンピングと急速なサーモードボンディングとの組み合わせを、スマートタグ接着技術に代わるものとすることができる。
最後に、フリップチップデバイスに、アンダーフィル処理を行う。この処理は、しばしばフリップチップのエッジに沿うニードルディスペンシング処理によって達成される。この場合、毛管作用により、空間が満たされるまで、ディスペンシングされたアンダーフィル材料を内部へ吸引する。次に、熱硬化を実行して、不変的な結合を形成する。
本明細書において使用されている「基板」という用語は、フリップチップ技術における基板を意味するだけでなく、電子回路を含むダイをも含むことに留意しなければならない。チップ製造に関する、「基板」と「ダイ」との相違は、本発明にとっては問題とならないものである。用語「基板」が、そのチップに関連する意味において必要である場合は常に、これに代えて、用語「サポート基板」が用いられるものである。更にまた、対応する処理を使用する場合に、通常「アンダーバンプメタライゼーション」と称されていることは、本明細書では一般的な表現で、「金属接点パッド」と称することを考慮すべきである。この一般的な表現を用いる理由は、本発明が、フリップチップ技術にも、UBM又はISBの処理にも限定されないた為である。
図1aは、従来技術である基板40の断面を示し、図1bは、これに対応する頂面図を示す。(第1)基板40は、より大きい電子回路の一部でもよく、この場合、図1a及び1bは、通常は、これらの一部を多数含むこのような電子回路の切り取り部のみを示す。
前記基板40は、その第1表面上に第1金属接着パッド41を具えている。この基板40上には第1絶縁層42が配置され、しかもこの第1絶縁層42は第1金属接着パッド41の境界域を覆い、これにより、円柱状の溝を第1接着パッド41の上面上に形成している。第1金属接着パッド41上には、第1接点パッド43が配置され、この第1接点パッドは前記第1絶縁層42から突出している。円柱状の溝のために、第1接点パッド43は、***したエッジを有する。最後に、第1接点パッド43上に、はんだバンプ44が形成されている。はんだバンプ44の高さHprは、第1接点パッド43の直径Dprに依存し、代表的にこの直径Dprの約0.3倍である。図1a及び1bに示されている構成は通常、中間生成体である。本例では、この構成が、電子回路を有するダイの一部であると仮定している。
電子デバイス60を完成するために、このダイが、サポート基板上にフリップチップ装着されている。この従来技術であるサポート基板の一部を、図2に示す。この図2は、図1aの部分と、これと同一の鏡像反転させた部分とが、互いにはんだ付けされた構造を示す。鏡像反転された前記部分は他の(第2)基板50を有し、この基板50はその第2表面上に第2金属接着パッド51を有する。基板50の下には第2絶縁層52が配置され、この第2絶縁層もまた、第2金属接着パッド51の境界域を覆い、これにより、円柱状の溝を第2接着パッド51の下面上に形成する。第2金属接着パッド51の下には、第2接点パッド53が配置され、この第2接点パッド自体は前記第2絶縁層52から突出している。円柱状の溝のために、第2接点パッド53は、***したエッジを有する。鏡像反転された部分では別のはんだバンプ44が省略されている。その理由は、はんだが既に第1接点パッド43上に存在している為である。両部分が互いにはんだ付けされると、第1接点パッド43及び第2接点パッド53は、はんだの表面張力によって互いに吸引される。図2は、2つの部分が接合されることにより、いわゆるスタンドオフ距離Xpr、すなわち接点パッド43及び53間の距離が得られることを示している。このスタンドオフ距離Xprも、第1接点パッド43の直径Dprに依存し、このスタンドオフ距離は前記直径Dprの約0.15倍である。本例では、第1接点パッド43及び第2接点パッド53の直径は同一であると仮定している。直径が異なる場合には、他の結果が得られること勿論である。
電子デバイスの寸法を最小化する傾向に合わせて、前記スタンドオフ距離Xprを最小化する努力も払われている。しかし、接点パッドはある寸法を有さなければならないので、スタンドオフ距離もまた、ある寸法を有する。
本発明の目的は、スタンドオフ距離を0又はほぼ0とする解法策を提供することにある。
この目的は、前記第1表面に対する前記第1接点パッドの最大平面伸張長さが20μmを超えないようにした前述した種類の基板によって達成される。驚いたことに、第1接点パッドの寸法が0である場合(この場合は勿論無意味である)だけでなく、ある値、すなわち20μmを超えない場合においても、スタンドオフ距離を0又はほぼ0とすることができることを確かめた。図5の線図は、上述した効果を示す。この線図は、旧来の研究による、はんだバンプの高さHpr(一点鎖線)と、スタンドオフ距離Xpr(破線)とをパッドの直径Dの関数として示す。この線図から容易に理解しうるように、はんだバンプの高さHprは、パッドの直径Dに著しく依存し、パッドの直径Dの約0.3倍である。旧来の研究によれば、スタンドオフ距離Xprに対しても同様な(線形の)効果を確かめた。このスタンドオフ距離Xprは、パッドの直径Dの約0.15倍である(破線)。しかし、より最近の研究によれば驚いたことに、第1接点パッドが20μmを超えない場合に、スタンドオフ距離Xinを0又はほぼ0にしうることを確かめた(実線)。パッドの直径を20μmよりも小さくした場合、ISB処理によって得られたはんだは、重ね合わせた接点パッドの周囲に配置され、従って、はんだはスタンドオフ距離を増大させることに寄与しない。
これらの結果は、非常に小さい電子デバイスを製造するのに有利に用いることができる。このことは特に、今日多量に必要であるいわゆる無線周波識別(RFID)タグにとって都合良いことである。本発明によれば、比較的容易で、従って廉価なUBM及びISB処理を用いることにより、アセンブリの高さを極めて低くしてこれらのタグを形成することができる。
「スタンドオフ距離が0」の具体的な数値は、接点パッドの寸法だけでなく、それらの表面状態にも依存することに留意する必要がある。従って、表面をきめ細かい構造にすることにより、表面を粗くした場合よりもスタンドオフ距離を小さくすることができる。更に、はんだ付け処理は小さな力効果を用いて、又はいかなる力効果も用いずに実行することができる。この力効果によってもスタンドオフ距離の値に影響を及ぼす。
本発明の技術用語である「スタンドオフ距離」は、接点間の距離を表すものである為、一般的には前記基板の表面から突出しているUBMの場合、第1基板及び第2基板間にはある距離が存在する。従って、基板間の距離はUBM層の厚みにより影響され、接続部材であるUBM層の厚みの合計(実際にはミクロンのオーダーである)より小さくすることはできない。従って、本発明の基板によって形成される電子デバイスには、通常は、既知の技術に従ってアンダーフィル処理が行われる。
前記第1表面に対する前記第1接点パッドの最小平面伸張長さは5μmより短くならないようにするのが有利である。接点パッドを容易に製造するためには、これら接点パッドは少なくともある程度の寸法を有する必要があることを確かめた。5μmから20μmまでの距離範囲は、特にUBM及びISB処理において有利な範囲である。接点パッドの形成前に既に、例えば無電解NiAuが7μmまでの寸法でパッド上に実装されているが、この寸法は、「物理的な」下限として解釈されるべきではないこと勿論である。近い将来、より小さいNiAu接点パッドを製造することができる可能性がある。しかしながら、これらの小さな寸法は、この処理に使われている浴に、新たな要求を課す。従って、パッド直径に対する「現実的な」下限値は、5μmであると考えられる。
更に、第1接点パッドが***エッジを有するのが有利である。はんだを接点パッド上に設ける場合、このはんだが接点パッドの金属と接する個所に、金属間化合物が形成される。これらの金属間化合物は、スタンドオフ距離を0にするのを妨げる。その理由は、関連部分を「互いに吸引する」傾向が、必要な程度には強くない為である。***エッジがある場合、これらの金属間化合物は、主に中央に、すなわち接点パッドの溝に形成される。従って、これらの金属間化合物は、本質的に2つの接点パッドの密接な接近を妨げることはない。接点パッド、特に第1及び第2基板の表面から突出している***エッジを有する接点パッドは、特に、スタンドオフ距離が0の場合に顕著である追加の利点をもたらす。この場合、表面全体が接点となるのではなく、一部のみに接点が存在し、このことは、接点パッドのスタンドオフ距離を0にする上で役立つこと明らかである。
本発明による更に他の好適な解決策は、前記第1接点パッドと前記第1表面との間に金属接着パッドが配置され、この金属接着パッドはその境界域において絶縁層によって部分的に覆われており、前記第1接点パッドはこの絶縁層から突出している基板にある。この構造は、例えばUBM処理の結果であり、その取り扱いは比較的容易である。それ故、上述した基板を製造するために要求される技術的及び経済的努力は、極めて低い。ここで、本発明はUBMに限定されないことを記述しておく。
基板は第1接点パッド上にはんだバンプを有するようにするのが有利である。その理由は、この場合、第1基板は、第2金属接点パッドをも有する第2基板にはんだ付けされるべき準備ができている為である。はんだバンプは、ISB処理を利用して製造するのが好ましいが、これに限定されるものではない。上述したISBに代わるものとしてウェーブはんだ付けがあり、このはんだ付けも、本発明に用いることができる。他の適用可能な技術は、ステンシル印刷及びめっき処理であるが、これらは双方とも、ISBと比較して高価である。また、はんだ付けは、アンダーバンプメタライゼーション処理に依存しない点に留意すべきである。はんだ付けは、むしろどのような接点パッドに対しても達成することができる。
更に、はんだバンプは低融点はんだをもって構成するのが有利である。従って、基板は、紙又はプラスチックのような、感温材料をもって構成することができる。従来技術によれば、100℃よりも低い温度で溶融するはんだが開示されている。この点に対しては、2004年5月25日付で特許された、“Solder compositions for attaching a die to a substrate”の名称の米国特許US6,740,544号明細書、特に表1を参照しうる。更に、この米国特許明細書は、いわゆる「はんだ剤」によって、はんだの融点を上げる可能性を開示している。この米国特許は参考のために記載したものである。上述した方法は、周囲温度が高い条件下でデバイスを作動させる場合に特に有利である。
更に、第1金属接点パッドを互いに隣接させて電気接点を形成するのが有利である。好ましくは5μm〜20μmの寸法を有する1つの接点パッドが、ある値の電流のみを流すようにしうる。ある設計の電子回路から生じる必要な電流がこのある値の制限を超える場合には、互いにより隣接させた第1金属接点パッドから成る電気接点を形成することができる。このようにすることにより、スタンドオフ距離を増大させることなく、電気接点がいかなる所望の電流をも流しうるようにしうる。この点で、接点パッドは必ずしも互いに接近させて配置する必要はないことに注意すべきである。また、これらの金属接点パッド間に、他の電気接点の金属接点パッドを存在させることもできる。
本発明の目的は更に、第1金属接点パッドを有する第1表面を具えた第1基板と、第2金属接点パッドを有する第2表面を具えた第2基板とが設けられた電子デバイスであって、前記第1接点パッドと前記第2接点パッドとが互いにはんだ付けされており、第1基板上の第1接点パッドと、これに対応する第2基板上の第2接点パッドとが互いに対向している当該電子デバイスにおいて、前記第1及び第2表面に対する前記第1及び第2接点パッドの最大平面伸張長さが20μmを超えないようになっている電子デバイスによって達成される。
本発明の目的はまた、アンダーバンプメタライゼーション処理により、第1金属接点パッドを有する第1表面を具えた基板を製造する基板の製造方法において、前記第1表面に対する前記第1接点パッドの最大平面伸張長さが20μmを超えないようにする基板の製造方法により達成される。
本発明の基板の説明で述べた利点及び種々の例は、本発明のデバイス及び方法においても有効である点に留意すべきである。従って、本発明のデバイス及び方法に対する例及び利点の説明は省略する。
本発明の上述した観点及びその他の観点は、以下の実施例の説明から明らかとなるであろう。以下に説明する本発明の実施例は、例示にすぎないものである。
図3aは、本発明による基板10の断面図を示し、図3bは、これに対応する頂面図を示す。基板10は、大きな電子回路の一部とすることができ、この場合、図1a及び図1bは、通常、この一部を多数有するこのような電子回路の切り取り部のみを示すものである。
前記基板10は、その第1表面上に第1金属接着パッド11(例えばCu、Ni、Co、Nb等から成る)を具える。この基板10の上には、第1絶縁層12が配置され、この第1絶縁層は第1金属接着パッド11の境界域をも覆っている。この第1絶縁層12は、4つの円柱状の溝を第1接着パッド11の上面上に形成している。第1金属接着パッド11上でこれらの溝内に、4つの第1接点パッド13a〜13dが配置され、これらの第1接点パッドは、前記第1絶縁層12から突出している。これらの円柱状の溝の為に、第1接点パッド13a〜13dは、***したエッジを有する。最後に、第1接点パッド13a〜13d上に、はんだバンプ14a〜14dが形成されている。はんだバンプ14a〜14dの高さHinは、第1接点パッド13a〜13dの直径Dinに依存し、前記直径Dinの約0.3倍である。図1a及び1bに示されている構成は、通常、中間生成体である。本例では、この構成を、電子回路を有するダイの一部であるものとする。
電子デバイス30を完成するために、このダイを、サポート基板上にフリップチップ装着する。このサポート基板の一部を、図4に示してある。図4は、図3aの部分と、これと同一の鏡像反転された部分とが、互いにはんだ付けされた構成を示している。この鏡像反転された部分は第2基板20を有し、この第2基板はその第2表面上に第2金属接着パッド21を有している。第2基板20の下側には第2絶縁層22が配置され、この第2絶縁層も第2金属接着パッド21の境界域を覆っている。この鏡像反転された部分でも、第2接着パッド21の下側面には円柱状の溝が形成されている。第2金属接着パッド21の下側でこれらの溝内には、第2接点パッド23a〜23dが形成され(断面図である為、第2接点パッド23c及び23dは図4に図示されていない)、これら第2接点パッドは、前記第2絶縁層22から突出している。これらの円柱状の溝のために、第2接点パッド23a〜23dは、***したエッジを有する。別のはんだバンプ24a〜24dは、既に第1接点パッド13a〜13d上にはんだが存在するので省略されている。図3aの部分と、鏡像反転された部分とを互いにはんだ付けすると、第1接点パッド13a〜13dと、第2接点パッド23a〜23dとが、はんだバンプ14a〜14dの表面張力によって、互いに吸引される。図4は、これら2つの部分が接合される結果、スタンドオフ距離、すなわち接点パッド13a〜13dと接点パッド23a〜23dとの間の距離がXinとなることを示している。スタンドオフ距離Xinがパッド直径Dinに直線的に著しく依存するという旧来の見解に反して、図4(及び図5)は、驚いたことに、接点パッド13a〜13d及び接点パッド23a〜23dの直径が0より大きいにも拘らず、スタンドオフ距離Xinが0又はほぼ0であることを示している。
はんだバンプ14a〜14d及び44の高さは、パッドの直径Dinだけに依存するのではなく、接点パッド13a〜13d、14a〜14d、43及び44の形状にも依存する。図6は、多角形形状、より正確に言うと五角形形状とした第1接点パッド73の一例を示す。この第1接点パッド73は、一例であることに留意しなければならない。従って、第1接点パッド73に対しては種々の形状が考えられ、例えば、三角形、方形(特に正方形)、六角形及び八角形が考えられる。更にまた、例えば、楕円形、長円形、インゲン豆形の形状が可能である。図6は、このような第1接点パッド73が最大平面伸張長さDinと最小平面伸張長さdinを有することを示し、これらの長さは、20μm〜5μmの範囲とするのが好ましい。
複数の第1接点パッド13a〜13dが1つの電気接点を形成することは、必須ではないことに留意すべきである。本発明は実際には、1つの第1接点パッド13a〜13dが電気接点を形成する場合にも適用しうる。更にまた、第1接点パッド13a〜13dを、UBM処理によって製造するか又はUBMのように形成することは、必須ではない。むしろ、第1接点パッド13a〜13dを、第1基板10の第1表面上の平坦体にしたり、第1基板内に埋め込んだりしたりすることができる。
更に、上述した実施例は本発明を制限するものではなく、当業者は、請求の範囲に規定された本発明の範囲を逸脱することなく、多くの変形を施すことができることに留意すべきである。複数の手段を列挙しているデバイスの請求項においては、これらの手段の幾つかを1つのハードウェア装置により構成することができる。互いに異なる従属請求項に述べた手段は、これらの手段を組み合わせて有利に利用できないということを意味するものではない。
Claims (13)
- 絶縁領域によって互いに分離された複数の第1金属接点パッドを有する第1表面を具える基板であって、これら第1接点パッドは、他の基板の第2表面上の第2接点パッドにはんだ付けされるべきものであり、前記基板上の前記第1接点パッドとこれに対応する前記他の基板上の第2接点パッドとが互いに対向するようになっている当該基板において、前記第1表面に対する前記第1接点パッドの最大平面伸張長さが20μmを超えないようになっている基板。
- 請求項1に記載の基板において、前記第1表面に対する前記第1接点パッドの最小平面伸張長さが5μmより短くならないようにした基板。
- 請求項1に記載の基板において、前記第1接点パッドが***エッジを有している基板。
- 請求項1に記載の基板において、前記第1接点パッドと前記第1表面との間に金属接着パッドが配置され、この金属接着パッドはその境界域において絶縁層によって部分的に覆われており、前記第1接点パッドはこの絶縁層から突出している基板。
- 請求項1に記載の基板において、前記第1接点パッド上にはんだバンプを具えている基板。
- 請求項1に記載の基板において、前記はんだバンプが、低融点はんだから成っている基板。
- 請求項1〜6のいずれか一項に記載の基板において、前記第1金属接点パッドが、互いに隣接して電気接点を形成している基板。
- 第1金属接点パッドを有する第1表面を具えた第1基板と、第2金属接点パッドを有する第2表面を具えた第2基板とが設けられた電子デバイスであって、前記第1接点パッドと前記第2接点パッドとが互いにはんだ付けされており、第1基板上の第1接点パッドと、これに対応する第2基板上の第2接点パッドとが互いに対向している当該電子デバイスにおいて、前記第1及び第2表面に対する前記第1及び第2接点パッドの最大平面伸張長さが20μmを超えないようになっている電子デバイス。
- アンダーバンプメタライゼーション処理により、第1金属接点パッドを有する第1表面を具えた基板を製造する基板の製造方法において、前記第1表面に対する前記第1接点パッドの最大平面伸張長さが20μmを超えないようにする基板の製造方法。
- 請求項9に記載の基板の製造方法において、前記第1表面に対する前記第1接点パッドの最小平面伸張長さが5μmより短くならないようにする基板の製造方法。
- 請求項9に記載の基板の製造方法において、前記第1接点パッド上のはんだバンプを、はんだ浸漬バンピング処理を用いて製造する基板の製造方法。
- 請求項9に記載の基板の製造方法において、前記はんだバンプを製造するのに、低融点はんだを用いる基板の製造方法。
- 請求項9〜12のいずれか一項に記載の基板の製造方法において、前記第1金属接点パッドを互いに隣接させて電気接点を形成する基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04105175 | 2004-10-20 | ||
PCT/IB2005/053408 WO2006043235A1 (en) | 2004-10-20 | 2005-10-18 | Substrate with electric contacts and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008517475A true JP2008517475A (ja) | 2008-05-22 |
Family
ID=35520813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007537448A Withdrawn JP2008517475A (ja) | 2004-10-20 | 2005-10-18 | 電気接点を有する基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1805799A1 (ja) |
JP (1) | JP2008517475A (ja) |
CN (1) | CN101044619A (ja) |
WO (1) | WO2006043235A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302539A (ja) * | 2008-06-16 | 2009-12-24 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101754579B (zh) * | 2009-11-16 | 2012-02-22 | 华为终端有限公司 | 城堡式模块及终端设备 |
US8809123B2 (en) * | 2012-06-05 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers |
CN103531562B (zh) * | 2012-07-04 | 2016-07-06 | 颀邦科技股份有限公司 | 半导体封装结构及其导线架 |
CN104681530B (zh) * | 2013-11-26 | 2017-09-26 | 日月光半导体制造股份有限公司 | 半导体结构及其制造方法 |
CN106252247B (zh) * | 2016-09-05 | 2019-07-05 | 江苏纳沛斯半导体有限公司 | 半导体结构及其形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0001918D0 (en) * | 2000-01-27 | 2000-03-22 | Marconi Caswell Ltd | Flip-chip bonding arrangement |
US6596618B1 (en) * | 2000-12-08 | 2003-07-22 | Altera Corporation | Increased solder-bump height for improved flip-chip bonding and reliability |
US20020093106A1 (en) * | 2001-01-17 | 2002-07-18 | Ashok Krishnamoorthy | Bonding pad for flip-chip fabrication |
US6862378B2 (en) * | 2002-10-24 | 2005-03-01 | Triquint Technology Holding Co. | Silicon-based high speed optical wiring board |
-
2005
- 2005-10-18 EP EP05794401A patent/EP1805799A1/en not_active Withdrawn
- 2005-10-18 WO PCT/IB2005/053408 patent/WO2006043235A1/en active Application Filing
- 2005-10-18 CN CNA2005800361282A patent/CN101044619A/zh active Pending
- 2005-10-18 JP JP2007537448A patent/JP2008517475A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302539A (ja) * | 2008-06-16 | 2009-12-24 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
JP2012151487A (ja) * | 2008-06-16 | 2012-08-09 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2006043235A1 (en) | 2006-04-27 |
EP1805799A1 (en) | 2007-07-11 |
CN101044619A (zh) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633204A (en) | Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip | |
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
US8461679B2 (en) | Method for fabricating circuit component | |
JP4119866B2 (ja) | 半導体装置 | |
KR100772920B1 (ko) | 솔더 범프가 형성된 반도체 칩 및 제조 방법 | |
US8237276B2 (en) | Bump structure and fabrication method thereof | |
US20100230810A1 (en) | Flip chip semiconductor package and fabrication method thereof | |
US20090289360A1 (en) | Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing | |
JP5208500B2 (ja) | 組込方法及びこの方法により製造されたアセンブリ | |
US10256207B2 (en) | Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package | |
US20070114662A1 (en) | Interconnecting element between semiconductor chip and circuit support and method | |
US20060022320A1 (en) | Semiconductor device and manufacturing method thereof | |
US20050017376A1 (en) | IC chip with improved pillar bumps | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
KR20140043131A (ko) | 실장 구조 및 그 제조 방법 | |
JP2008517475A (ja) | 電気接点を有する基板及びその製造方法 | |
JPH07142488A (ja) | バンプ構造及びその製造方法並びにフリップチップ実装 構造 | |
JP2012190939A (ja) | 半導体装置およびその製造方法 | |
US9929115B2 (en) | Device with optimized thermal characteristics | |
JP2008160158A (ja) | 半導体装置 | |
KR102222146B1 (ko) | 저비용 전도성 금속 구조체를 이용한 반도체 패키지 | |
JP2005303176A (ja) | 半導体装置およびその製造方法 | |
KR101009192B1 (ko) | 반도체 장치의 범프 구조물 및 그 제조방법 | |
TWI380425B (en) | Fine pitch bump structure and its manufacturing process | |
JP2003007762A (ja) | 半導体装置のフリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090910 |