JP4386008B2 - 実装基板及び電子機器 - Google Patents

実装基板及び電子機器 Download PDF

Info

Publication number
JP4386008B2
JP4386008B2 JP2005204230A JP2005204230A JP4386008B2 JP 4386008 B2 JP4386008 B2 JP 4386008B2 JP 2005204230 A JP2005204230 A JP 2005204230A JP 2005204230 A JP2005204230 A JP 2005204230A JP 4386008 B2 JP4386008 B2 JP 4386008B2
Authority
JP
Japan
Prior art keywords
mounting
electronic device
semiconductor chip
substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005204230A
Other languages
English (en)
Other versions
JP2006165506A (ja
Inventor
伊藤  渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005204230A priority Critical patent/JP4386008B2/ja
Priority to US11/256,594 priority patent/US7385280B2/en
Priority to KR1020050106507A priority patent/KR100749983B1/ko
Priority to CNA2005101200326A priority patent/CN1790696A/zh
Priority to TW094139279A priority patent/TWI272747B/zh
Publication of JP2006165506A publication Critical patent/JP2006165506A/ja
Application granted granted Critical
Publication of JP4386008B2 publication Critical patent/JP4386008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76Apparatus for connecting with build-up interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401Structure
    • H01L2224/24011Deposited, e.g. MCM-D type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405Shape
    • H01L2224/24051Conformal with the semiconductor or solid-state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998Reinforcing structures, e.g. ramp-like support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01093Neptunium [Np]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、実装基板及び電子機器に関するものである。
近年、カードサイズの電子機器をはじめ、各種の電子機器は、薄くかつ軽くなってきている。このような電子機器の薄厚化、軽量化に伴い、これに実装される各種電子デバイスも、薄い状態のままで実装されることが求められている。電子デバイスの一例としてシリコン製のICチップ(半導体チップ)を例にすると、近時、シリコンウエハの状態で裏面を削り、厚さ50μm以下の極薄のICチップを形成することが可能となっている。
ところで、このような電子デバイスとこれを実装する基板との間で電気的な接続をなす接続方法としては、従来、異方性導電材料(ACFまたはACP)を用いる方法や、ワイヤボンディング(WB)による方法が知られている。しかし、異方性導電材料を用いる方法では、この異方性導電材料によって厚みが10〜30μm程度加算されてしまい、その分、このデバイスを実装した電子機器や電子部品の厚さが厚くなってしまう。また、ワイヤボンディングによる方法では、ワイヤを引き回すために1mm以上の空間が必要となることから、やはりこの電子デバイスを実装した電子機器や電子部品の厚さが厚くなってしまう。
したがって、これら従来の方法では、電子機器やその部品となる電子部品の薄厚化、さらにこれに伴う軽量化を、十分に達成し得ないのである。また、これらの方法では、特に前記の極薄のICチップに適用した場合に、接合時の超音波や圧力により、極薄ICチップ(極薄電子デバイス)の破壊や接続信頼性の低下が起こるおそれもある。
このような背景のもとに、従来、弾力性を有する導電部材を用いて端子間の電気的な接続を行い、接続構造の信頼性を向上させる実装方法が提案されている(例えば、特許文献1参照)。
特開2001−230001号公報
しかしながら、上記従来技術文献に記載の実装方法にあっても、実装基板の曲げに対する耐性が十分でなく、したがって繰り返し使用に対する信頼性が低いという課題がある。
厚さ50μm程度にまでICチップを薄層化すると、チップ自体の薄さのほか、加工による微小欠陥が半導体チップの破損に繋がることもあるため、特にチップ近傍の曲げ耐性を向上させることが望まれる。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、電子機器や電子部品に搭載される電子デバイスを実装した実装基板であって、薄厚化を実現するとともにフレキシブル性を有して曲げに対する耐性も強い実装基板を提供することにある。
本発明は、上記課題を解決するために、接続端子を具備した端子形成面を有する電子デバイスをフレキシブル基板上に実装してなる実装基板であって、前記接続端子が、前記フレキシブル基板上に形成された配線パターンに対し直接又は導電部材を介して電気的に接続されており、前記端子形成面が、当該実装基板の厚さ方向における中立面に略一致して配置されていることを特徴とする実装基板を提供する。
この実装基板は、フレキシブル基板を基体として用いていることで可撓性を有し、比較的自由に撓曲させることが可能なものである。そして、前記電子デバイスの端子形成面と、実装基板の中立面とが略一致するように電子デバイスが実装されているので、実装基板を曲げる際に生じるひずみが、中立面に配置された電子デバイスの端子形成面でほぼゼロになる。したがって電子デバイスの接続端子と実装基板上の配線パターンとが電気的に接続された部位に曲げ応力が作用することがない。これにより、曲げに対する耐性に優れ、信頼性に優れた実装基板を実現することができる。
本発明の実装基板では、当該実装基板の厚さ方向において、前記電子デバイスの端子形成面を挟み両側にそれぞれ配された構成部材が、略等しい曲げ弾性率を有していることが好ましい。前記中立面の位置は、実装基板の厚さ方向で曲げ弾性率が釣り合う位置に相当するので、このような構成とすることで、前記端子形成面と中立面とを略一致させることができる。
本発明の実装基板では、前記電子デバイスが、前記端子形成面を前記フレキシブル基板側に向けた状態で実装されており、前記電子デバイスが、前記フレキシブル基板と、該フレキシブル基板と前記端子形成面との間に形成された構成部材とを合わせた曲げ弾性率と略等しい曲げ弾性率を有している構成とすることができる。電子デバイスがその端子形成面を基板側(下側)に向けて実装される場合、この電子デバイス自体の曲げ弾性率と、電子デバイスが実装される基板側の構成部材(例えばフレキシブル基板とその表面に形成された絶縁層との積層体)の曲げ弾性率とを略等しくすることで、前記端子形成面と中立面とを略一致させることができる。
本発明の実装基板では、前記配線パターン上に、前記電子デバイス側へ突出する導体ポストが形成されており、前記電子デバイスが、前記導体ポストを取り囲むように設けられた接着層を介して前記フレキシブル基板上に実装され、前記電子デバイスの接続端子が、前記導体ポストに電気的に接続されている構成とすることもできる。このような構成とすることで、ACF(異方性導電フィルム)やACP(異方性導電ペースト)等を用いることなく電子デバイスを基板に実装することができる。特に、前記導体ポストが、金属微粒子を焼成してなるものであるならば、電子デバイスの実装時に電子デバイスの破損等を生じ難く、また接続端子と配線パターンとの良好な接合性を得ることができる。
本発明の実装基板では、前記フレキシブル基板上であって、前記電子デバイスの外側の領域に、前記配線パターンを覆う絶縁層が形成されていることが好ましい。このような構成とすれば、前記絶縁層によって配線パターンを保護することができ、実装基板の信頼性を向上させることができる。
本発明の実装基板では、前記絶縁層が、前記電子デバイス上にも形成されている構成としてもよい。このような構成とすることで、前記絶縁層によって前記電子デバイスを保護することができ、また電子デバイスの脱離等も効果的に防止することができる。
本発明の実装基板では、前記電子デバイスが、前記端子形成面を前記フレキシブル基板と反対側に向けて実装されるとともに、該電子デバイスを覆う絶縁層が形成されており、前記電子デバイス上に形成された絶縁層が、前記電子デバイスと、前記フレキシブル基板と、該電子デバイスとフレキシブル基板との間に設けられた構成部材とを合わせた曲げ弾性率と略等しい曲げ弾性率を有している構成とすることもできる。電子デバイスの端子形成面は、フレキシブル基板と反対側に向けて配置されていてもよい。この場合、端子形成面のフレキシブル基板側に、電子デバイスの本体とフレキシブル基板とが配置されるため、これらを合わせた曲げ弾性率に対して、電子デバイス上に設けられる絶縁層の曲げ弾性率を一致させることで、端子形成面に中立面を一致させることができる。
本発明の実装基板では、前記電子デバイスの側面部に、当該側面部から外側に延びる斜面部を有するスロープ材が形成されており、前記接続端子と配線パターンとが、前記スロープ材の斜面部と当接して設けられた接続配線を介して電気的に接続されている構成とすることが好ましい。このような構成とすれば、フレキシブル基板上に載置した電子デバイスの端子形成面と、フレキシブル基板表面との段差を前記スロープ材により緩和することができるので、接続端子からスロープ材の斜面部を経由して配線パターンに至る基板上に配線を引き回すことができ、電子デバイスの実装構造の薄型化を実現できる。
本発明の実装基板では、前記電子デバイスの外側の領域において、該電子デバイスの端子形成面の延長面を挟んで両側にそれぞれ配された当該実装基板の構成部材が、互いに略等しい曲げ弾性率を有していることが好ましい。すなわち、電子デバイスが実装された領域の外側においても、電子デバイスの端子形成面と面一な位置に中立面が配されるようにすることが好ましい。これにより、曲げ応力によるトランジスタ特性の変化を抑制し、さらにより優れた接続信頼性を得ることができる。
本発明の実装基板では、前記電子デバイスの厚さが50μm以下であることが好ましい。このような構成とすれば、実装基板全体で良好な可撓性が得られる。
次に、本発明は、先に記載の本発明の実装基板を製造する方法であって、前記フレキシブル基板上に、配線パターンを含む配線層を形成する工程と、前記配線パターン上、及び/又は前記電子デバイスの接続端子上に、液滴吐出法を用いて金属微粒子を含む液状体を配する工程と、前記液状体を介して前記配線パターンと前記接続端子とを接合する工程と、前記液状体を乾燥固化することで導電体を形成し、前記配線パターンと接続端子とを導通させる工程と、を含むことを特徴とする実装基板の製造方法を提供する。この製造方法によれば、配線パターンの接続部と電子デバイスの接続端子との間に配した液状体を焼成し、その金属微粒子を焼結することにより、前記配線パターンの接続部と前記電子デバイスの接続端子とを接続するとともに電気的に導通させるので、接続および導通に要する厚さが金属微粒子焼結体分の極めて薄い厚さとなり、したがって得られる実装構造を薄厚化することができる。また、基本的に電子デバイスを加圧することなく焼成処理のみで前記接続部と端子との間の導通を確保することが可能となり、したがって、例えば極薄の半導体チップを実装する場合にも、これを加圧することなく実装処理を行うことが可能になる。よって、加圧による半導体チップの破壊や接続信頼性の低下といった不都合を回避することができる。よって、得られる実装構造についての曲げ性および接続信頼性を確保することができる。
本発明の実装基板の製造方法では、前記配線パターン上、及び/又は前記接続端子上に前記液状体を配することで、前記配線パターン又は前記接続端子上に導体ポストを立設することが好ましい。このように導体ポストを立設するようにすれば、電子デバイスを実装する際のアライメントが容易になるという利点が得られる。
本発明の実装基板の製造方法では、前記導体ポストを露出させた状態で前記配線パターンを覆う接着層を形成し、当該接着層上に前記電子デバイスを載置することで、前記フレキシブル基板上に電子デバイスを実装することが好ましい。このような製造方法とすれば、電子デバイスとフレキシブル基板との接着性を良好なものとすることができ、得られる実装基板の信頼性を高めることができる。また導体ポストの上面を露出させた状態で接着層を形成するので、電子デバイスの接続端子を導体ポストに対して容易にアライメントすることができ、製造を正確かつ容易に行えるようになる。
また、本発明は、上記課題を解決するために、接続端子を具備した端子形成面を有する電子デバイスをフレキシブル基板上に実装してなる実装基板であって、前記電子デバイスが、前記端子形成面を前記フレキシブル基板に対し反対側に向けて配置されており、前記電子デバイスの端子形成面と反対側の載置面が、当該実装基板の厚さ方向における中立面に略一致して配置されていることを特徴とする実装基板を提供する。
この実装基板は、フレキシブル基板を基体として用いていることで可撓性を有し、比較的自由に撓曲させることが可能なものである。そして、前記電子デバイスの端子形成面と反対側の載置面と、実装基板の中立面とが略一致するように電子デバイスが実装されているので、実装基板を曲げる際に生じるひずみが、中立面に配置された電子デバイスの載置面でほぼゼロになる。したがって、電子デバイスを薄層化する際の研削面となる端子形成面と反対側の載置面に曲げ応力が作用することがない。これにより、研削時に微小な割れ(研削割れ)が導入されている可能性のある載置面において、研削割れの伸展等に起因する破損が生じるのを防止でき、曲げに対する耐性に優れ、信頼性に優れた実装基板を実現することができる。
本発明の実装基板では、当該実装基板の厚さ方向において、前記電子デバイスの載置面を挟み両側にそれぞれ配された構成部材が、略等しい曲げ弾性率を有していることが好ましい。前記中立面の位置は、実装基板の厚さ方向で曲げ弾性率が釣り合う位置に相当するので、このような構成とすることで、前記載置面と中立面とを略一致させることができる。
本発明の実装基板では、前記フレキシブル基板上であって、前記電子デバイスの外側の領域に、前記配線パターンを覆う絶縁層が形成されていることが好ましい。このような構成とすれば、前記絶縁層によって配線パターンを保護することができ、実装基板の信頼性を向上させることができる。
本発明の実装基板では、前記絶縁層が、前記電子デバイス上にも形成されている構成としてもよい。このような構成とすることで、前記絶縁層によって前記電子デバイスを保護することができ、また電子デバイスの脱離等も効果的に防止することができる。
本発明の実装基板では、前記電子デバイスの側面部に、当該側面部から外側に延びる斜面部を有するスロープ材が形成されており、前記接続端子と配線パターンとが、前記スロープ材の斜面部と当接して設けられた接続配線を介して電気的に接続されている構成とすることが好ましい。このような構成とすれば、フレキシブル基板上に載置した電子デバイスの端子形成面と、フレキシブル基板表面との段差を前記スロープ材により緩和することができるので、接続端子からスロープ材の斜面部を経由して配線パターンに至る基板上に配線を引き回すことができ、電子デバイスの実装構造の薄型化を実現できる。
本発明の実装基板では、前記電子デバイスの厚さが50μm以下であることが好ましい。このような構成とすれば、実装基板全体で良好な可撓性が得られる。
次に、本発明の実装基板の製造方法は、一面側が接続端子を具備した端子形成面とされた電子デバイスをフレキシブル基板上に実装してなる実装基板の製造方法であって、前記フレキシブル基板上に接着層を介して電子デバイスを載置する工程と、前記電子デバイスの側面部に、前記端子形成面からフレキシブル基板上に延びる斜面部を有するスロープ材を形成する工程と、前記スロープ材の斜面部の表面を経由して前記接続端子と前記配線パターンとを電気的に接続する接続配線を形成する工程と、を含み、前記電子デバイスの載置面を挟んでそれぞれ両側に配された構成部材の曲げ弾性率を、互いに略等しくすることを特徴とする。
次に、本発明の電子機器は、先に記載の本発明の実装基板を具備したことを特徴とする。この構成によれば、薄型で可撓性を有し、電気的接続の信頼性にも優れた実装基板により、薄型、高信頼性の電子機器が提供される。
(第1の実施形態)
以下、本発明の実施の形態を図面を参照して詳しく説明する。
図1は、本発明における実装基板の一実施形態を示す部分断面構成図である。図1に示すように、実装基板10FDは、フレキシブル基板1上に半導体チップ(一面側に接続端子を備えた電子デバイス)2を実装した構造を備えている。フレキシブル基板1は、ポリイミド等の樹脂からなるもので、テープ状またはシート状など、各種の形状に形成されたものが用いられている。
フレキシブル基板1上には、金属配線(配線パターン)4が形成されている。この金属配線4は、フレキシブル基板に形成された配線、あるいは後述するように液滴吐出法を用いて形成されたもので、銀微粒子等の金属微粒子の焼結体により形成されている。なお、この金属配線4は、フレキシブル基板1の端縁側にて図示しない配線に接続し、この配線を介してフレキシブル基板1とは別の外部端子(図示せず)に接続されるようになっている。また、この金属配線4は、フレキシブル基板1の中央部側の端部が、半導体チップ2の端子に接続する接続部4aとなっており、この接続部4a上には、高さ数十μm程度の導電性を有する柱状の導体ポスト5が形成されている。
導体ポスト5は、液滴吐出法で形成されたもので、銀微粒子等の金属微粒子が焼結されて形成されたものである。
また、フレキシブル基板1上には、熱硬化性の絶縁性樹脂からなる接着層6が形成されている。この接着層6は、後述するように前記導体ポスト5の上面を露出させた状態で金属配線4を覆い、これによってフレキシブル基板1と半導体チップ2との間を接着しているものである。この接着層6を形成する熱硬化性樹脂としては、例えばエポキシ系樹脂材料等が用いられる。
そして、この接着層6上には半導体チップ2が、その端子形成面(能動面)2aをフレキシブル基板1側に向けた状態で配設されている。半導体チップ2は、本実施形態では50μm以下の厚さに形成された極薄のもので、パッド(接続端子)7をフレキシブル基板1側に向けた状態で実装された、すなわちフェースダウンボンディングされたものである。この半導体チップ2のパッド7は、例えば、半導体チップ2内の集積回路(図示せず)から引き出されたアルミニウム合金からなる基層(図示せず)上に、Ni、Auがこの順にメッキされて形成されたものである。なお、パッド7において実質的な接合層となる最外層(最上層)については、Au以外にも、例えばAg、Cu、Sn、Inとしてもよく、さらにこれらの複数からなる積層構造としてもよい。
このパッド7が前記導体ポスト5に直接当接し、接合されていることにより、前記金属配線4との導電接続構造が形成されている。また、このようにパッド7が導体ポスト5を介して金属配線4に接続されるとともに、半導体チップ2の下面が接着層6を介してフレキシブル基板1に接続することにより、半導体チップ2はフレキシブル基板1に対し強固に固着されたものとなっている。
また、半導体チップ2の外側の領域の金属配線4を覆うように、アクリル樹脂やエポキシ樹脂等の有機絶縁材料からなる絶縁層8が形成されている。この絶縁層8は、金属配線4を保護する機能を奏する、いわゆるパッシべーション膜であり、外部との接触による金属配線4の短絡や環境の水分や反応性ガスによる金属配線4の腐食等を防止するようになっている。なお、この絶縁層8は、金属配線4のみならず半導体チップ2の表面も覆うように形成されていてもよい。すなわち、絶縁層8とフレキシブル基板1との間に半導体チップ2が封止された構造としてもよい。この場合、半導体チップ2の破損や脱離を防止する機能も奏する。
上記構成を具備した本実施形態の実装基板10FDは、可撓性を有するフレキシブル基板1上に薄層の半導体チップ2を実装したものであるので、例えば側面視U形に曲げた状態で電子機器に装着したり、電子ペーパーなどの変形可能な表示装置の制御部等に好適に使用することができる。そして、図1に示すように、本実施形態の実装基板10FDでは、その中立面(実装基板10FDに曲げ応力を作用させたときひずみεがゼロになる面)npが、半導体チップ2の端子形成面2aに略一致している。すなわち、実装基板10FDの厚さ方向において、端子形成面2aを挟んで両側にそれぞれ配された構成部材(フレキシブル基板1、半導体チップ2、接着層6等)の曲げ弾性率が略等しくなるように調整されている。このような構成とされていることで、本実施形態の実装基板10FDは、半導体チップ2と導体ポスト5との接続部分において、基板を曲げたときのひずみがほぼゼロになり、ひずみによって生じるトランジスタ特性の変化がなく、さらに当該接続部分での電気的接続が損なわれるのを効果的に防止することができる。これにより、優れた曲げ耐性を具備した高信頼性の実装基板となっている。
上記曲げ弾性率は、3点曲げ試験において求めた荷重−たわみ曲線を用いて計算される弾性率Ebをいい、次式(1)により算出される。ただし、式(1)において、Lは支点(支持ロール)間の距離、wは試験片の幅、tは試験片の厚さ、Fは荷重−たわみ曲線の弾性変形領域で任意に選択した荷重、Yは前記荷重Fでのたわみ(変位)である。なお、式(1)において、荷重Fを2点の荷重P1、P2の差(P1−P2)とし、Yを前記荷重P1、P2にそれぞれ対応する変位y1、y2の差(y1−y2)としてもよい。
Eb=LF/4wtY … (1)
図1に示す実装基板10FDの場合、端子形成面2aから図示下側に配されている接着層6とフレキシブル基板1とからなる積層構造物の曲げ弾性率と、半導体チップ2の曲げ弾性率とが略等しくなるように調整されている。曲げ弾性率は、フレキシブル基板1の厚さやヤング率により調整することができる。なお、本実施形態において、前記金属配線4が液滴吐出法を用いて形成されたものであるならば、その膜厚が極めて薄く形成されることから、上記曲げ弾性率にはほとんど影響しない。
また本実施形態の実装基板10FDでは、半導体チップ2の外側の領域においても、半導体チップ2の端子形成面2aと面一になる位置に、実装基板の中立面が配されていることが好ましい。実装基板上の部位により中立面の位置が異なっていると、実装基板を曲げたときに部位によって変位の大小が生じ、均一な曲げ性が得られなくなり、また局所的に大きな荷重がかかるおそれもあるからである。
図示のように、半導体チップ2の外側の領域は、フレキシブル基板1上に金属配線4と絶縁層8とが積層されており、端子形成面2aと面一の中立面npは絶縁層8中に位置する。したがって、中立面の位置を調整するための曲げ弾性率の調整は、主に絶縁層8の厚さ調整により行うことができる。
以上説明したように、本実施形態の実装基板10FDは、半導体チップ2の端子形成面2aと略一致する中立面を有するものとされたことで、基板を曲げたときの端子形成面2aにおけるひずみがほとんどないものとなっている。これにより、半導体チップ2と金属配線4との導電接続部において、曲げ応力に対し優れた耐性を得ることができる高信頼性の実装基板となっている。
(第2の実施形態)
次に、本発明の第2の実施形態に係る実装基板の構成につき、図2を参照して説明する。図2は、本実施形態の実装基板の部分断面構成図である。
なお、本実施形態の実装基板10FUは、電子デバイスである半導体チップ2の実装構造が異なっている以外は、先の第1実施形態に係る実装基板10FDと同様の構造であるから、図2において図1と共通の符号が付された構成要素は、同一の構成要素として説明を省略する。
図2に示す実装基板10FUは、フレキシブル基板1上に、金属配線4が形成され、接着層6を介して半導体チップ2が実装された構成を備えている。半導体チップ2は、その端子形成面2aをフレキシブル基板1と反対側に向けた状態で接着され、フレキシブル基板1に対してフェースアップボンディングされている。
半導体チップ2の側面部には、端子形成面2aから外側に延びてフレキシブル基板1上に至る斜面部を具備したスロープ材9が形成されており、このスロープ材9の斜面部の表面を経由してパッド7と金属配線4とを電気的に接続する接続配線4cが形成されている。接続配線4cは、液滴吐出法を用いて形成されたものであり、金属微粒子を焼結してなる薄膜である。スロープ材9は半導体チップ2の端子形成面2aとフレキシブル基板1表面との段差を緩和する作用を奏するものであり、液滴吐出法を用いて形成される接続配線4cの断線等を防止する機能を奏する。
スロープ材9は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂材料を、ディスペンサ等の液体材料塗布手段を用いてフレキシブル基板1上に塗布することで形成することができる。あるいは、液滴吐出法やドライフィルムを固着する方法により形成してもよい。
半導体チップ2、金属配線4、接続配線4c等を含むフレキシブル基板1上に、アクリル樹脂やエポキシ樹脂等の有機絶縁材料からなる絶縁層8aが形成されている。絶縁層8aは、図示したように、半導体チップ2上とその外側の領域とで膜厚が異なっており、本実施形態の場合、半導体チップ2上で薄く、半導体チップ2の外側で厚くなるように形成されている。
上記構成を具備した本実施形態の実装基板10FUにおいても、半導体チップ2の端子形成面2aと、実装基板10FUの中立面npとが略一致するように、各構成部材の曲げ弾性率が調整されている。本実施形態の場合、端子形成面2aの図示下側に、フレキシブル基板1と接着層6と半導体チップ2とが配置され、図示上側には絶縁層8aのみが配されているから、上記中立面の調整に際しては、主として絶縁層8aの材質変更及び/又は厚さ調整により行うことができる。
また、本実施形態の実装基板10FUにおいても、半導体チップ2の外側の領域における中立面は、半導体チップ2の端子形成面2aと面一となるように調整されていることが好ましい。係る領域における中立面の調整も、絶縁層8aの材質変更及び/又は厚さ調整により行うことができる。
このように第2実施形態に係る実装基板10FUにおいても、半導体チップ2の端子形成面2aと、実装基板の中立面npとが略一致しているから、実装基板10FUを曲げた場合に、接続配線4cとパッドとの接合部におけるひずみがほとんど無く、優れた接続信頼性を得られるようになっている。また、接続配線4cが液滴吐出法を用いて形成されたものであることから、ワイヤボンディングに比して極めて薄く電子デバイスが実装されたものとなっており、係る実装基板を搭載する電子機器の薄型化に大いに寄与するものとなっている。
(実装基板の製造方法)
次に、図1に示した第1実施形態に係る実装基板10FDの製造方法につき、図3を参照して説明する。
まず、図3(a)に示すようにフレキシブル基板1を用意し、フレキシブル基板1上の所定位置に、液滴吐出法によって金属微粒子を分散液に分散させてなる液状体を吐出し配置する。液滴吐出法としては、インクジェット法やディスペンサ法などが採用可能であるが、特にインクジェット法が、所望位置に所望量の液状材料を配することができるため好ましく、本実施形態ではインクジェット法を用いるものとする。
ここで、インクジェット法による吐出を行うのに好適に用いられる液滴吐出ヘッド(インクジェットヘッド)について説明する。液滴吐出ヘッド34は、図4(a)に示すように例えばステンレス製のノズルプレート12と振動板13とを備え、両者を仕切部材(リザーバプレート)14を介して接合したものである。ノズルプレート12と振動板13との間には、仕切部材14によって複数の空間15と液溜まり16とが形成されている。各空間15と液溜まり16の内部は液状材料で満たされており、各空間15と液溜まり16とは供給口17を介して連通したものとなっている。また、ノズルプレート12には、空間15から液状材料を噴射するためのノズル孔18が縦横に整列させられた状態で複数形成されている。一方、振動板13には、液溜まり16に液状材料を供給するための孔19が形成されている。
また、振動板13の空間15に対向する面と反対側の面上には、図4(b)に示すように圧電素子(ピエゾ素子)20が接合されている。この圧電素子20は、一対の電極21の間に位置し、通電するとこれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子20が接合されている振動板13は、圧電素子20と一体になって同時に外側へ撓曲するようになっており、これによって空間15の容積が増大するようになっている。したがって、空間15内に増大した容積分に相当する液状材料が、液溜まり16から供給口17を介して流入する。また、このような状態から圧電素子20への通電を解除すると、圧電素子20と振動板13はともに元の形状に戻る。したがって、空間15も元の容積に戻ることから、空間15内部の液状材料の圧力が上昇し、ノズル孔18からフレキシブル基板1に向けて液状材料(液状体)の液滴22が吐出される。
吐出する液状体としては、金、銀、銅、パラジウム、ニッケル等の金属微粒子を、分散液に分散させてなるものが用いられる。ここで、金属微粒子については、その分散性を向上させるため、表面に有機物などをコーティングして用いることもできる。金属微粒子の表面にコーティングするコーティング材としては、例えば立体障害や静電反発を誘発するようなポリマーが挙げられる。また、金属微粒子の粒径は5nm以上、0.1μm以下であるのが好ましい。0.1μmより大きいと、吐出ヘッドのノズルの目詰まりが起こりやすく、インクジェット法による吐出が困難になるからである。また5nmより小さいと、金属微粒子に対するコーティング材の体積比が大きくなり、得られる膜中の有機物の割合が過多となるからである。
金属微粒子を分散させる分散液としては、室温での蒸気圧が0.001mmHg以上、200mmHg以下(約0.133Pa以上、26600Pa以下)であるものが好ましい。蒸気圧が200mmHgより高い場合には、吐出後に分散液が急激に蒸発してしまい、良好な膜(配線膜)を形成することが困難となるためである。
また、分散液の蒸気圧は、0.001mmHg以上、50mmHg以下(約0.133Pa以上、6650Pa以下)であることがより好ましい。蒸気圧が50mmHgより高い場合には、インクジェット法(液滴吐出法)で液滴を吐出する際に乾燥によるノズル詰まりが起こり易く、安定な吐出が困難となるからである。一方、室温での蒸気圧が0.001mmHgより低い分散液の場合、乾燥が遅くなって膜中に分散液が残留しやすくなり、後工程の加熱処理後に良質の導電膜(配線)が得られにくくなるからである。
使用する分散液としては、前記の金属微粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、テトラデカン、デカリン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、又はエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、また、インクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散液としては水、炭化水素系化合物を挙げることができる。これらの分散液は、単独でも、あるいは2種以上の混合物としても使用できる。
前記金属微粒子を分散液に分散する場合の分散質濃度、すなわち金属微粒子濃度は、1質量%以上、80質量%以下であり、所望の金属配線4の膜厚に応じて調整することができる。1質量%未満では後の加熱による焼成処理に長時間を要することになり、また、80質量%を超えると凝集をおこしやすくなって均一な膜が得られにくくなるからである。
前記金属微粒子を分散液に分散させてなる液状体の表面張力は、0.02N/m以上、0.07N/m以下の範囲に入ることが好ましい。インクジェット法にて液状体を吐出する際、表面張力が0.02N/m未満であると、この液状体のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量、吐出タイミングの制御が困難になるからである。
上記液状体の粘度は、1mPa・s以上、50mPa・s以下であるのが好ましい。インクジェット法にて吐出する際、粘度が1mPa・sより小さい場合には、吐出ヘッドのノズル周辺部がインク(液状体)の流出によって汚染されやすく、また、粘度が50mPa・sより大きい場合には、ノズル孔での目詰まり頻度が高くなって円滑な液滴の吐出が困難になるからである。
本実施形態では、金属微粒子として銀微粒子を用いてなる液状体の液滴22を、図3(a)に示したように液滴吐出ヘッド34から吐出し、フレキシブル基板1上の配線を形成すべき場所に滴下し、焼成後に金属配線4となる中間構造体4bを形成する。本実施形態の場合、この中間構造体4bは、基板上に滴下された液状体ないしこの液状体の乾燥物を指すものである。前記液状体の吐出配置に際しては、液だまり(バルジ)が生じないように、続けて吐出する液滴の重なり程度を制御することが好ましい。また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法を採用することもできる。
このようにして金属配線4の中間構造体4bを形成したならば、これを200℃程度で加熱することによって焼成し、金属微粒子(銀微粒子)を焼結して図3(b)に示すように金属配線4を形成する。なお、金属配線4の中間構造体4bについても、金属微粒子(銀微粒子)を焼結させることによる本硬化処理でなく、液状体中の分散液を蒸発させる程度の仮硬化処理にとどめておいてもよい。
次いで、得られた金属配線4の接続部4a、すなわちフレキシブル基板1の中央部側の端部からなる接続部4a上に、金属配線4の形成と同様にして液滴吐出ヘッド34から前記液状体を柱状に吐出して配し、導体ポスト5の中間構造体5aを形成する。続いて、この中間構造体5aを乾燥させることで、接続部4a上にて柱状を保持するようにしておく。この乾燥処理としては、数十℃程度での加熱処理や、ドライヤーなどによる温風または熱風の吹き付け処理、さらに減圧処理などが採用可能である。
このようにして導体ポスト5の中間構造体5aを乾燥したら、フレキシブル基板1上に、前記金属配線4を覆った状態に前述した熱硬化性樹脂を塗布し、図3(c)に示すように未硬化状態での接着層6aを形成する。塗布法については、特に限定されることなく、ロールコータ法や液滴吐出法など公知の塗布法を採用することができる。また、この接着層6aの形成にあたっては、特に前記導体ポスト5の中間構造体5aの上面については、これを露出させるようにしておく。
次いで、この未硬化状態の接着層6a上に半導体チップ2を位置合わせし、図3(d)に示すように前記導体ポスト5の中間構造体5aにパッド7を接合させた状態で該半導体チップ2を載置する。このとき、半導体チップ2についてはこれを加圧することなく、ほぼその自重のみの圧で、そのパッド7を前記ポスト5の前駆体5aに接合させる。すると、中間構造体5aは仮硬化状態であるので、半導体チップ2が50μm以下の厚さに形成された極薄のものであり、軽量であるにもかかわらず、これの自重による圧で容易に変形し、パッド7に良好に当接する。同様に、接着層6aも未硬化状態であるので、半導体チップ2の下面に良好に当接する。
その後、200℃で2時間程度加熱処理することにより、乾燥状態の前記中間構造体5aを焼成して金属微粒子(銀微粒子)を焼結し、導体ポスト5とする。これにより、この導体ポスト5を介して前記金属配線4の接続部4aと前記半導体チップ2のパッド7とが接続されるとともに、電気的に導通する。また、これと同時に接着層6aを硬化させて接着層6とし、この接着層6を介して半導体チップ2の下面をフレキシブル基板1に密着固定し、図1に示した実装構造を具備した実装基板10FDを得る。
なお、前述したように金属配線4の中間構造体4bについて、本硬化処理でなく仮硬化処理にとどめておいた場合には、ここでの導体ポスト5の中間構造体5aの焼成処理により、中間構造体4aの金属微粒子も焼結される。
上記工程により得られる実装基板10FDの製造に際しては、フレキシブル基板1の材質及び板厚、接着層6の材質及び膜厚、そして半導体チップ2の板厚等を適切に選択、調整することで、実装基板10FDの中立面が、半導体チップ2の端子形成面2aと略一致されるようになっている。そして、得られた実装基板10FDにあっては、基板を曲げた際に、パッド7と導体ポスト5との当接部におけるひずみがほとんど無くなることから、極めて優れた接続信頼性を得られるようになっている。
よって、この実装基板10FDにあっては、全体の曲げ性を確保することができるとともにその接続信頼性をも確保することができる。
また、導体ポスト5を介して金属配線4の接続部4aとパッド7とを電気的に接続する構造を採用しており、導体ポスト5(中間構造体5a)の上面を露出させるように未硬化の接着層6aを形成するので、半導体チップ2を実装する際、パッド7を接続部4a上に接続させるうえでのアライメントが容易になり、さらに、導体ポスト5が金属微粒子の焼結体からなっていることにより、接続部4aとパッド7との接続強度が高まって接続信頼性が向上したものとなる。また、フレキシブル基板1と半導体チップ2との間に配された接着層6により、フレキシブル基板1と半導体チップ2との間で良好な接合性および封止性を得ることができるという利点も有している。
また、このような実装基板の製造方法にあっては、金属配線4の接続部4aと半導体チップ2のパッド7との間に配した導体ポスト5の中間構造体5aとしての液状体を焼成し、その金属微粒子を焼結することにより、前記接続部4aと前記パッド7とを接続するとともに電気的に導通させるようにしているので、導電接続に要する厚さが金属微粒子焼結体分の極めて薄い厚さとなり、したがって得られる実装構造を薄厚化することができる。
また、基本的に半導体チップ2を加圧することなく焼成処理のみで、前記接続部4aとパッド7との間の導通を確保することができ、したがって、例えば極薄の半導体チップ2を実装する場合にも、これを加圧することなく実装処理を行うことができる。よって、加圧による半導体チップ2の破壊や接続信頼性の低下といった不都合を回避することができる。よって、特に本発明は、各種の電子機器やその部品(電子部品)における、超薄型パッケージの製造に好適に採用される。
また、金属配線4の接続部4aに、液滴吐出法で金属微粒子を分散させた液状体を配することにより柱状の導体ポスト5を形成し、前記接続部4aと前記パッド7とを接続するとともに電気的に導通させるようにしているので、半導体チップ2を実装する際、パッド7を接続部4a上に接続させるうえでのアライメントを容易にすることができ、さらに、接続部4aとパッド7との接続強度を高めて接続信頼性を向上することができる。
また、前記金属配線4を、金属微粒子を分散させた液状体を用いる液滴吐出法で形成するようにしたので、この金属配線4についても十分薄厚化でき、したがって実装構造全体の薄厚化をより進めることができる。また、金属配線4の形成を、金属配線4と前記パッド7との接合のための液状体の吐出と、同じ装置で連続して行うことができるので、生産性を高めることができる。
また、前記液状体を介して前記金属配線4の接続部4aと前記半導体チップ2のパッド7とを接合する工程に先立ち、前記接続部4aを露出させた状態で熱硬化性の絶縁性樹脂からなる接着層6aを形成するようにしたので、接続および導通のための液状体の焼成処理によって熱硬化性樹脂からなる接着層6aも同時に硬化するので、フレキシブル基板1と半導体チップ2との間の接合および封止をより良好にすることができ、さらにアンダーフィルの使用により封止を行う場合などに比べ、硬化処理時間をなくすことで生産性を向上することができる。
なお、前記実施形態では、金属配線4の接続部4a上に導体ポスト5を形成し、この導体ポスト5を介して接続部4aとパッド7とを接続し導通させるようにしたが、本発明はこれに限定されることなく、接続部4a上に金属微粒子を含む液状体を配し、係る液状体に対して直接パッド7を接続するようにしてもよい。その場合、液状体については、接合部4a上に配しても、パッド7上に配してもよい。いずれの場合にも、金属微粒子を分散させた液状体は同じく金属からなる接続部4aあるいはパッド7のいずれに対しても濡れ性が良いので、液滴吐出法等によって選択的に配すことにより、接続部4a上あるいはパッド7上に良好に塗着される。
また、導体ポスト5についてはこれを金属微粒子を含む液状体を用いた液相法により形成することなく、メッキ等による金属導電体で形成してもよく、その場合には、やはりこの導体ポスト上に金属微粒子を分散させた液状体を配し、係る液状体を介してパッド7を接続するようにすればよい。
また、前記実施形態ではフレキシブル基板1上に接着層6を形成し、これによってフレキシブル基板1と半導体チップ2との間の接合および封止を行うようにしたが、本発明はこれに限定されることなく、例えばアンダーフィル材によってフレキシブル基板1と半導体チップ2との間の封止を行うようにしてもよい。
(第3の実施形態)
次に、本発明の第3の実施形態に係る実装基板の構成につき、図5を参照して説明する。図5は、本実施形態の実装基板の部分断面構成図である。
なお、本実施形態においては、先の実施形態に係る実装基板と共通の符号が付された構成要素は、同一の構成要素として説明を省略する。
図5に示すように、実装基板110は、フレキシブル基板1上に半導体チップ2を実装した構造を備えている。フレキシブル基板1は、ポリイミド等の樹脂からなるもので、テープ状またはシート状など、各種の形状に形成されたものが用いられている。
フレキシブル基板1上には、金属配線4が形成され、半導体チップ2のパッド7と、接続配線4cを介して接続されるようになっている。またフレキシブル基板1上には、熱硬化性の絶縁性樹脂からなる接着層6が形成されている。この接着層6は、フレキシブル基板1と半導体チップ2との間を接着しているものであり、接着層6を形成する熱硬化性樹脂としては、例えばエポキシ系樹脂材料等が用いられる。
そして、この接着層6上には半導体チップ2が、その端子形成面(能動面)2aと反対側の載置面2bをフレキシブル基板1側に向けた状態で接着されている。半導体チップ2は、本実施形態では50μm以下の厚さに形成された極薄のもので、能動面である端子形成面2aをフレキシブル基板1と反対側に向けた状態で実装された、すなわちフェースアップボンディングされたものである。
半導体チップ2のパッド7は、例えば、半導体チップ2内の集積回路(図示せず)から引き出されたアルミニウム合金からなる基層(図示せず)上に、Ni、Auがこの順にメッキされて形成されたものである。なお、パッド7において実質的な接合層となる最外層(最上層)については、Au以外にも、例えばAg、Cu、Sn、Inとしてもよく、さらにこれらの複数からなる積層構造としてもよい。
半導体チップ2の側面部には、端子形成面2aから外側に延びてフレキシブル基板1上に至る斜面部を形成するスロープ材9が形成されており、このスロープ材9の斜面部の表面を経由してパッド7と金属配線4とを結ぶ接続配線4cが形成されている。接続配線4cは、液滴吐出法を用いて形成されたものであり、金属微粒子を焼結してなる配線である。スロープ材9は半導体チップ2の端子形成面2aとフレキシブル基板1表面との段差を緩和する作用を奏するものであり、液滴吐出法を用いて形成される接続配線4cの断線等を防止する機能を奏する。
スロープ材9は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂材料を、ディスペンサ等の液体材料塗布手段を用いてフレキシブル基板1上に塗布することで形成することができる。あるいは、液滴吐出法やドライフィルムを固着する方法により形成してもよい。
半導体チップ2、金属配線4、接続配線4c等を含むフレキシブル基板1上に、アクリル樹脂やエポキシ樹脂等の有機絶縁材料からなる絶縁層8aが形成されている。絶縁層8aは、金属配線4及び半導体チップ2を保護する、いわゆるパッシべーション膜であり、外部との接触による金属配線4の短絡、水分や反応性ガスによる金属配線4、接続配線4c等の腐食、及び半導体チップ2の破損等を防止する機能を奏する。絶縁層8aは、図示したように、半導体チップ2上とその外側の領域とで膜厚が異なっており、本実施形態の場合、半導体チップ2上で薄く、半導体チップ2の外側で厚くなるように形成されている。
上記構成を具備した本実施形態の実装基板110は、可撓性を有するフレキシブル基板1上に薄層の半導体チップ2を実装したものであるので、例えば側面視U形に曲げた状態で電子機器に装着したり、電子ペーパーなどの変形可能な表示装置の制御部等に好適に使用することができる。そして、図5に示すように、本実施形態の実装基板110では、その中立面(実装基板110に曲げ応力を作用させたときひずみεがゼロになる面)npが、半導体チップ2の載置面2bに略一致している。
上記中立面npが半導体チップ2の載置面2bと略一致するように調整されていることで、本実施形態の実装基板110は、優れた曲げ耐性を奏するものとなっている。半導体チップ2は厚さ50μm程度にまで薄層化された極薄の電子デバイスであるが、その薄層化に際しては、通常端子形成面(能動面)2aの反対側から半導体基板を研削する方法が用いられる。そのため、砥石等の研削手段を用いた加工によって半導体チップ2の載置面2bに、微小な割れ(研削割れ)が生じることがある。この研削割れは、半導体チップ2の動作自体には影響しないが、本実施形態の実装基板のように使用時に曲げられるものでは、半導体チップ2を弾性変形させたときに研削割れが進展してチップが破損するおそれもある。そこで本実施形態では、半導体チップ2の載置面2bと実装基板110の中立面npとが略一致するように各構成部材の材質及び/又は厚さを調整することで、実装基板110を曲げたときのひずみが、載置面2bでほぼゼロになるようにし、曲げ応力による研削割れの伸展を効果的に防止するようになっている。
図5に示す実装基板110の場合、端子形成面2aと反対側の載置面2bから図示下側に配されている接着層6とフレキシブル基板1とからなる積層構造物の曲げ弾性率と、半導体チップ2と絶縁層8aとからなる積層構造物の曲げ弾性率とが略等しくなるように調整されている。曲げ弾性率は、フレキシブル基板1や接着層6の厚さやヤング率により調整することができる。
なお、本実施形態の場合、金属配線4は液滴吐出法を用いて形成されたものであることから極めて薄い厚さに形成されており、上記曲げ弾性率にはほとんど影響しない。
また本実施形態の実装基板110では、半導体チップ2の外側の領域においても、半導体チップ2の載置面2bと面一になる位置に、実装基板の中立面が配されていることが好ましい。実装基板上の部位により中立面の位置が異なっていると、実装基板を曲げたときに部位によって変位の大小が生じ、均一な曲げ性が得られなくなり、また局所的に大きな荷重がかかるおそれもあるからである。
(実装基板の製造方法)
次に、図5に示した第3実施形態に係る実装基板110の製造方法につき、図6を参照して説明する。
まず、図6(a)に示すようにフレキシブル基板1を用意し、このフレキシブル基板1上の所定位置に、図6(a)に示すように液滴吐出法によって金属微粒子を分散液に分散させてなる液状体を吐出し配置する。液滴吐出法としては、インクジェット法やディスペンサ法などが採用可能であるが、特にインクジェット法が、所望位置に所望量の液状材料を配することができるため好ましい。本実施形態では先の実施形態と同様のインクジェット法を用いるものとする。
本実施形態では、金属微粒子として銀微粒子を用いてなる液状体の液滴22を、図6(a)に示したように液滴吐出ヘッド34から吐出し、フレキシブル基板1上の配線を形成すべき場所に滴下し、焼成後に金属配線4となる中間構造体4bを形成する。本実施形態の場合、この中間構造体4bは、基板上に滴下された液状体ないしこの液状体の乾燥物を指すものである。前記液状体の吐出配置に際しては、液だまり(バルジ)が生じないように、続けて吐出する液滴の重なり程度を制御することが好ましい。また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法を採用することもできる。
このようにして金属配線4の中間構造体4bを形成したならば、これを200℃程度で加熱することによって焼成し、金属微粒子(銀微粒子)を焼結して図6(b)に示すように金属配線4を形成する。なお、中間構造体4bについても、金属微粒子(銀微粒子)を焼結させて金属配線4とする本硬化処理ではなく、液状体中の分散液を蒸発させる程度の仮硬化処理にとどめておいてもよい。
次に、前記フレキシブル基板1上に熱硬化性樹脂を塗布し、図6(b)に示すように未硬化状態での接着層6aを形成する。塗布法については、特に限定されることなく、ロールコータ法や液滴吐出法など公知の塗布法を採用することができる。本実施形態では、金属配線4と重ならない位置に接着層6aを形成しているが、金属配線4の基板中央部側の端部を一部覆うように接着層6aを形成してもよく、この場合には、接着層6を介して接着される半導体チップ2の下側(フレキシブル基板1側)に接続配線4が配されることとなる。またかかる構成において、半導体チップ2の載置面2bに接続端子が形成されているならば、金属配線4と載置面2b側の接続端子とを半導体チップ2の実装領域内で接続することも可能である。
次いで、この未硬化状態の接着層6a上に半導体チップ2を位置合わせし、図6(c)に示すように、接着層6aと平面的に重なるように載置する。次に、図68d)に示すように、半導体チップ2の端子形成面2aと、金属配線4との間の段差を緩和するためのスロープ材9を形成する。このスロープ材30は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂材料を、ディスペンサ等の液体材料塗布手段を用いて塗布することにより形成する。
スロープ材9は、図示のように、半導体チップ2の側面から外側に向かって薄くなるように形成し、半導体チップ2の端子形成面2aから金属配線4に至る傾斜面を有したものとする。またスロープ材9は、パッド7を覆わない限度でその一部が端子形成面2aに乗り上げていてもよい。
次に、図6(e)に示すように、接続配線4cを形成する。接続配線4cは、端子形成面2aに形成されたパッド7の上面からスロープ材9の斜面上を通って金属配線4上に至るように形成する。この接続配線4cは、先の金属配線4と同様の方法で形成することができる。具体的には、図6(e)に示すように、吐出ヘッド34から金属微粒子(銀微粒子)を含む液状体の液滴を所定位置に吐出して基板上に選択配置し、その後、乾燥工程、焼成工程を経て金属配線とする。
また、上記接続配線4cの焼成と同時に接着層6aを硬化させて接着層6とし、この接着層6を介して半導体チップ2の載置面2bをフレキシブル基板1に密着固定する。その後、半導体チップ2及び金属配線4を覆う絶縁層8aを形成することで、図5に示した実装構造を具備した実装基板110を得る。
なお、前述したように金属配線4の中間構造体4bについて、本硬化処理でなく仮硬化処理にとどめておいた場合には、接続配線4cの焼成処理により、中間構造体4aの金属微粒子も焼結される。
上記工程により得られる実装基板110の製造に際しては、フレキシブル基板1の材質及び板厚、接着層6の材質及び膜厚、そして半導体チップ2の板厚等を適切に選択、調整することで、実装基板110の中立面が、半導体チップ2の載置面2bと略一致したものとされる。そして、得られた実装基板110にあっては、基板を曲げた際に、研削割れが生じている可能性のある載置面2bにおけるひずみがほとんど無くなることから、半導体チップ2の破損を効果的に防止でき、極めて優れた信頼性を得られるようになっている。
また、接続配線4cを介して金属配線4とパッド7とを電気的に接続する構造を採用しており、基本的に半導体チップ2を加圧することなく焼成処理のみで、金属配線4とパッド7との間の導通を確保することができる。したがって、例えば極薄の半導体チップ2を実装する場合にも、これを加圧することなく実装処理を行うことができる。よって、加圧による半導体チップ2の破壊や接続信頼性の低下といった不都合を回避することができる。よって、特に本発明は、各種の電子機器やその部品(電子部品)における、超薄型パッケージの製造に好適に採用される。
また、前記金属配線4及び接続配線4cを、金属微粒子を分散させた液状体を用いる液滴吐出法で形成するようにしたので、これらの金属配線4及び接続配線4cについても十分薄厚化でき、したがって実装構造全体の薄厚化をより進めることができる。また、金属配線4や接続配線4cを形成するための液状体の吐出を同じ装置で行うことができるので、生産性を高めることができる。
また、前記液状体を介して前記金属配線4と前記半導体チップ2のパッド7とを接合する工程に先立ち、熱硬化性の絶縁性樹脂からなる接着層6aを半導体チップ2の下側に形成するようにしたので、接続および導通のための液状体の焼成処理によって熱硬化性樹脂からなる接着層6aも同時に硬化するので、フレキシブル基板1と半導体チップ2との間の接合および封止をより良好にすることができ、さらにアンダーフィルの使用により封止を行う場合などに比べ、硬化処理時間をなくすことで生産性を向上することができる。
(電子機器)
図7(a)は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、筐体の内部或いは表示部1301に、前述の方法を用いて得られる実装基板を備えている。図中、符号1302は操作ボタン1302、符号1303は受話口、符号1304は送話口を示している。
図7(b)は、(a)に示す表示部1301の斜視構成図である。表示部1301は、液晶表示装置や有機EL表示装置からなる表示パネル1311の一辺端に、電子デバイス1312を実装した実装基板1313を接続してなる構成を備えている。そして、この実装基板1313には、本発明の実装方法を用いて電子デバイスを実装された実装基板が好適に用いられており、実装基板上に薄型に電子デバイスが実装されているので、携帯電話1300の薄型化、小型化を実現することができる。
前記実施の形態の実装基板は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の実装基板を適用することで、薄型化、小型化を実現することができる。また、前記実施形態の実装基板は、液晶装置に限らず、有機EL装置、プラズマディスプレイ装置(PDP)、電界放出ディスプレイ(FED)等の電気光学装置などの電子機器の部品などとして好適に用いることができる。
第1実施形態に係る実装基板の部分断面構成図。 第2実施形態に係る実装基板の部分断面構成図。 第1実施形態に係る実装基板の製造方法を示す断面構成図。 液滴吐出ヘッドの説明図。 第3実施形態に係る実装基板の部分断面構成図。 第3実施形態に係る実装基板の製造方法を示す断面構成図。 電子機器の一例とそれに備えられた表示部の斜視構成図。
符号の説明
10FD、10FU、110…実装基板、1…フレキシブル基板、2…半導体チップ、2a…端子形成面、4…金属配線(配線パターン)、4a…接続部、5…導体ポスト、6…接着層、7…パッド(接続端子)、8,8a…絶縁層、9…スロープ材。

Claims (5)

  1. 接続端子を具備した端子形成面を有する電子デバイスをフレキシブル基板上に実装してなる実装基板であって、
    前記電子デバイスの前記端子形成面とは反対側の載置面、フレキシブル基板の配線パターンが形成された面に向けて配置されており、
    前記載置面が、当該実装基板の厚さ方向における中立面に略一致して配置されており、
    前記フレキシブル基板上であって、前記電子デバイスの外側の領域に、前記配線パターンを覆う絶縁層が形成され、
    前記電子デバイスの外側の領域において、前記載置面を延長してなる面を延長面としたときに、前記延長面が前記中立面に略一致するよう、前記載置面を挟み両側にそれぞれ構成部材が配置されていることを特徴とする実装基板。
  2. 当該実装基板の厚さ方向において、前記構成部材が、略等しい曲げ弾性率を有していることを特徴とする請求項1に記載の実装基板。
  3. 前記絶縁層が、前記電子デバイス上にも形成されていることを特徴とする請求項1又は2に記載の実装基板。
  4. 前記電子デバイスの側面部に、当該側面部から外側に延びる斜面部を有するスロープ材が形成されており、
    前記接続端子と前記配線パターンとが、前記スロープ材の前記斜面部と当接して設けられた接続配線を介して電気的に接続されていることを特徴とする請求項1から3のいずれか1項に記載の実装基板。
  5. 請求項1から4のいずれか1項に記載の実装基板を具備したことを特徴とする電子機器。
JP2005204230A 2004-11-11 2005-07-13 実装基板及び電子機器 Expired - Fee Related JP4386008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005204230A JP4386008B2 (ja) 2004-11-11 2005-07-13 実装基板及び電子機器
US11/256,594 US7385280B2 (en) 2004-11-11 2005-10-21 Electronic device package and electronic equipment
KR1020050106507A KR100749983B1 (ko) 2004-11-11 2005-11-08 실장 기판 및 전자 기기
CNA2005101200326A CN1790696A (zh) 2004-11-11 2005-11-08 安装基板及电子仪器
TW094139279A TWI272747B (en) 2004-11-11 2005-11-09 Electronic device package and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004327711 2004-11-11
JP2004327710 2004-11-11
JP2005204230A JP4386008B2 (ja) 2004-11-11 2005-07-13 実装基板及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008114977A Division JP2008235926A (ja) 2004-11-11 2008-04-25 実装基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2006165506A JP2006165506A (ja) 2006-06-22
JP4386008B2 true JP4386008B2 (ja) 2009-12-16

Family

ID=36315490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204230A Expired - Fee Related JP4386008B2 (ja) 2004-11-11 2005-07-13 実装基板及び電子機器

Country Status (5)

Country Link
US (1) US7385280B2 (ja)
JP (1) JP4386008B2 (ja)
KR (1) KR100749983B1 (ja)
CN (1) CN1790696A (ja)
TW (1) TWI272747B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862149B1 (ko) * 2007-02-06 2008-10-09 성균관대학교산학협력단 선택적 무전해 도금을 이용한 플렉서블 기판의 미세 금속배선 형성 방법
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP4396754B2 (ja) * 2007-07-11 2010-01-13 ソニー株式会社 配線への素子の電気的接続方法及び発光素子組立体の製造方法
JP4940063B2 (ja) * 2007-08-28 2012-05-30 株式会社東芝 半導体装置およびその製造方法
TWI387073B (zh) * 2007-10-08 2013-02-21 Chipmos Technologies Inc 晶片承載帶及晶片封裝結構
KR101004842B1 (ko) 2008-07-25 2010-12-28 삼성전기주식회사 전자 칩 모듈
CN101685212B (zh) * 2008-09-26 2012-08-29 群康科技(深圳)有限公司 液晶显示面板
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
JP6079624B2 (ja) * 2011-04-12 2017-02-15 凸版印刷株式会社 Icモジュールおよびicカード
JP2013098184A (ja) * 2011-10-27 2013-05-20 Kyocera Corp 実装基板および電子装置
US20130181227A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. LED Package with Slanting Structure and Method of the Same
KR102080011B1 (ko) * 2013-06-13 2020-02-24 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9276140B1 (en) * 2014-09-16 2016-03-01 Amazon Technologies, Inc. Imager module with interposer chip
KR101990148B1 (ko) * 2015-04-14 2019-06-19 에스케이하이닉스 주식회사 반도체 패키지
US10206288B2 (en) * 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
JP6714109B2 (ja) * 2017-02-03 2020-06-24 株式会社Fuji 回路形成方法、および回路形成装置
US11690415B2 (en) 2018-01-19 2023-07-04 Feel The Same, Inc. Soft sensor and manufacturing method therefor, and hand-wearable device having soft sensor and manufacturing method therefor
US10908685B2 (en) 2018-02-20 2021-02-02 Feel The Same, Inc. Hand-wearable device and manufacturing method therefor
FR3084556B1 (fr) 2018-07-30 2020-11-06 Commissariat Energie Atomique Structure electronique souple et son procede d'elaboration.
CN209592083U (zh) * 2019-04-30 2019-11-05 云谷(固安)科技有限公司 显示面板及显示装置
FR3126259A1 (fr) 2021-08-23 2023-02-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure électronique comprenant un film d’interconnexion

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198896A (ja) 1989-01-27 1990-08-07 Toshiba Corp 携帯可能電子機器
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
JP3268615B2 (ja) 1993-12-27 2002-03-25 三菱電機株式会社 パッケージ部品の製造方法
US5719437A (en) * 1996-04-19 1998-02-17 Lucent Technologies Inc. Smart cards having thin die
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
EP1034942A4 (en) * 1996-12-26 2005-07-06 Hitachi Ltd SEMICONDUCTOR ARRANGEMENT AND MANUFACTURING METHOD THEREFOR
US6829149B1 (en) * 1997-08-18 2004-12-07 International Business Machines Corporation Placement of sacrificial solder balls underneath the PBGA substrate
US6255599B1 (en) 1997-08-18 2001-07-03 Ibm Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
JPH11317067A (ja) 1999-02-19 1999-11-16 Seiko Epson Corp 携帯式半導体装置
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001230001A (ja) 1999-12-10 2001-08-24 Seiko Epson Corp 接続構造、電気光学装置および電子機器
JP3622665B2 (ja) 1999-12-10 2005-02-23 セイコーエプソン株式会社 接続構造、電気光学装置および電子機器
KR20010044277A (ko) * 2001-01-31 2001-06-05 김영선 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
US7190008B2 (en) * 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
JP4243077B2 (ja) 2002-07-23 2009-03-25 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7385280B2 (en) 2008-06-10
CN1790696A (zh) 2006-06-21
JP2006165506A (ja) 2006-06-22
TWI272747B (en) 2007-02-01
US20060097373A1 (en) 2006-05-11
TW200629662A (en) 2006-08-16
KR100749983B1 (ko) 2007-08-16
KR20060052533A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
JP4386008B2 (ja) 実装基板及び電子機器
US7964955B2 (en) Electronic device package and electronic equipment
JP3992038B2 (ja) 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565319B2 (ja) 半導体装置及びその製造方法
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
WO2012176875A1 (ja) インクジェットヘッド及びインクジェット描画装置
JP2008235926A (ja) 実装基板及び電子機器
US8143728B2 (en) Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2006114645A (ja) 半導体装置の実装方法および半導体装置の実装構造
JP2006147646A (ja) 配線形成方法、配線形成システム、並びに電子機器
JP2005259848A (ja) 半導体装置及びその製造方法
JP2005268701A (ja) 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
US8803002B2 (en) Electronic device preventing damage to circuit terminal portion and method of manufacturing the same
JP5061010B2 (ja) 半導体モジュール
JP4492629B2 (ja) 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2004303885A (ja) 実装基板および電子デバイス
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2006147645A (ja) 電子デバイスの実装方法、電子デバイスの実装構造、回路基板、並びに電子機器
JP2006147643A (ja) 電子素子の接合方法、電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2005268713A (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置
JP2006128338A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R150 Certificate of patent or registration of utility model

Ref document number: 4386008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees