JP4353081B2

JP4353081B2 - 電子機器及びその制御方法

Info

Publication number: JP4353081B2
Application number: JP2004344966A
Authority: JP
Inventors: 英典中村; 信二中宮
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-11-29
Filing date: 2004-11-29
Publication date: 2009-10-28
Anticipated expiration: 2024-11-29
Also published as: EP1662357B1; CN1782952A; CN100365540C; KR100673927B1; KR20060059807A; EP1662357A3; EP1662357A2; JP2006153669A; US7660975B2; US20060129883A1

Description

本発明は、制御ユニットと、この制御ユニットにより動作が制御される周辺回路と、これら制御ユニット及び周辺回路に動作電力を供給する充電電池とを備える電子機器及びその制御方法に関する。

従来より、マイクロコンピュータを用いたＣＰＵ方式の電子時計が知られている。この種のＣＰＵ方式の電子時計は、ＣＰＵ（制御ユニット）、ＲＯＭ及びＲＡＭと、システムクロックを生成する発振回路、ＣＰＵにより制御される時計駆動回路及び割り込みを発生する各種回路からなる周辺回路とを備えている。
この種の電子時計においては、リセット入力があった場合、例えば、ユーザがリセット操作を行った場合、電源オン（電池交換）を検知した場合、及び、時計の裏蓋を開けた際に露出するリセット端子にリセット入力があった場合に、ＣＰＵに対して初期化信号を出力するリセット発生回路を備えたものがある（例えば、特許文献１）。
特開平６−１６１６０８号公報

ところで、ＣＰＵ方式の電子機器においては、周辺回路がＣＰＵ（制御ユニット）の動作保証電圧Ｖ１よりも低い電圧Ｖ２でも動作するため、電池残量が電圧Ｖ１〜Ｖ２の間では、周辺回路は動作するものの、ＣＰＵが異常な制御処理を開始してしまうことがある。ＣＰＵが異常な制御処理を実行すると、この制御処理により周辺回路が制御されて、これら周辺回路も正常に動作しなくなってしまう。

しかしながら、周辺回路が正常に動作しなくなった場合に、ユーザがリセット操作を行ったとしても、電池残量が少ないと（例えば、電圧Ｖ２近傍）、ＣＰＵが初期化処理を実行することができず、周辺回路の正常でない動作を中断させることができない。このため、電池に充電電池を用いて、この充電電池を発電装置（ソーラパネル等）の発電電力で充電する構成にした場合には、一端、充電電池の電圧低下によりＣＰＵが異常な制御処理を実行すると、充電電池が適宜充電されるため、異常な制御処理が継続してしまい、想定外の回路が突然動作を始め（例えば、モータパルスを出力し続ける等）、電力を無駄に消費してしまう。
かかる電力の消費が生じている状態では、発電装置の発電量を上げないと（例えばソーラパネルに強い光を当てないと）、充電電池がなかなか充電されず、電子機器を起動させることができなくなってしまう等の問題が生じる。

本発明は、上述した事情に鑑みてなされたものであり、制御ユニットの異常な制御処理を回避することができ、或いは、制御ユニットの異常な制御処理が生じてもその処理を迅速に中断させることができる電子機器及び制御方法を提供することを目的としている。

上記課題を解決するため、本発明は、制御ユニットと、この制御ユニットにより動作が制御される周辺回路と、これら制御ユニット及び周辺回路に動作電力を供給する充電電池とを備える電子機器において、前記制御ユニットは、動作保証電圧Ｖ１以下の動作可能電圧ＶＸで動作可能であり、前記周辺回路は、動作保証電圧Ｖ２が前記動作可能電圧ＶＸよりも低く設定され、前記制御ユニットへの供給電圧が、前記動作保証電圧Ｖ１以下であって、前記動作可能電圧ＶＸ以上の状態であるときに、前記制御ユニットに対して、初期化信号を周期的に出力する連続初期化手段を備えたことを特徴とする。
この発明によれば、制御ユニットは、動作保証電圧Ｖ１以下の動作可能電圧ＶＸで動作可能であり、周辺回路は、動作保証電圧Ｖ２が動作可能電圧ＶＸよりも低く設定され、制御ユニットへの供給電圧が、動作保証電圧Ｖ１以下であって、動作可能電圧ＶＸ以上の状態であるときに、制御ユニットに対して、初期化信号を周期的に出力するので、制御ユニットが動作を開始すると初期化処理が実行され、制御ユニットの異常な制御処理を回避することができる。

また、本発明は、上記構成において、電力供給装置からの供給電力により前記充電電池を充電する充電制御手段と、前記供給電力により電圧を発生する電圧発生手段と、前記充電電池の電圧が、少なくとも前記制御ユニットの動作保証電圧を超えるまでは、前記電圧発生手段により発生した電圧と前記充電電池の電圧とを加算した電圧に基づいて、前記制御ユニットへの供給電圧を上昇させる供給電圧上昇手段とを備えることを特徴とする。

また、本発明は、上記構成において、前記制御ユニットの異常を検出する異常検出手段を備え、前記連続初期化手段は、前記異常検出手段の検出結果から、前記制御ユニットに異常が生じた場合に、更に、前記制御ユニットに対して、初期化信号を周期的に出力することを特徴とする。
また、本発明は、上記構成において、前記供給電圧上昇手段は、更に、前記異常検出手段の検出結果から、前記制御ユニットに異常が生じた場合に、前記電圧発生手段により発生した電圧と前記充電電池の電圧とを加算した電圧に基づいて、前記制御ユニットへの供給電圧を上昇させることを特徴とする。
また、本発明は、上記構成において、前記制御ユニットは、初期化処理を実行後に前記異常検出手段の動作開始を指示することを特徴とする。

また、本発明は、上記構成において、前記周辺回路は、クロック信号を出力する発振回路と、前記制御ユニットへの前記クロック信号の供給／供給停止を切替制御するクロック制御手段とを備え、このクロック制御手段は、前記制御ユニットが、当該制御ユニットの停止命令を実行した場合に、前記制御ユニットへの前記クロック信号の供給を停止し、前記制御ユニットに対する前記周辺回路からの割り込みが発生した場合、又は、前記連続初期化手段が初期化信号の出力を開始した場合に、前記制御ユニットへの前記クロック信号の供給を開始することを特徴とする。
また、本発明は、上記構成において、前記周辺回路は、時間を計時する計時手段を備え、前記電子機器は、前記計時手段の計時結果に基づいて時刻を表示する時刻表示手段を具備する時計として構成されていることを特徴とする。

また、本発明は、制御ユニットと、この制御ユニットにより動作が制御される周辺回路と、これら制御ユニット及び周辺回路に動作電力を供給する充電電池とを備える電子機器の制御方法において、前記制御ユニットは、動作保証電圧Ｖ１以下の動作可能電圧ＶＸで動作可能であり、前記周辺回路は、動作保証電圧Ｖ２が前記動作可能電圧ＶＸよりも低く設定され、前記制御ユニットへの供給電圧が、前記動作保証電圧Ｖ１以下であって、前記動作可能電圧ＶＸ以上の状態であるときに、前記制御ユニットに対して、初期化信号を周期的に出力することを特徴とする。

また、本発明は、上記構成において、前記制御ユニットに異常が生じたか否かを検出し、異常が生じた場合に、前記制御ユニットに対して、初期化信号を周期的に出力すると共に、前記供給電力により電圧を発生させ、この発生させた電圧と前記充電電池の電圧とを加算した電圧に基づいて前記制御ユニットへの供給電圧を上昇させることを特徴とする。

本発明によれば、制御ユニットの異常な制御処理を回避することができ、或いは、制御ユニットの異常な制御処理が生じてもその処理を迅速に中断させることができる。したがって、制御ユニットの異常な制御処理が継続して、想定外の回路が突然動作を始め、電力を無駄に消費してしまう場合を回避することができる。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の電子機器の一実施形態に係るソーラ充電式電波時計の概要構成を示すブロック図である。
このソーラ充電式電波時計（以下、電波時計という）１０は、マイクロコンピュータ１００を備え、このマイクロコンピュータ１００には、ソーラパネル（電力供給装置）２０、二次蓄電池（充電電池）３０、電源コンデンサ４０、受信ＩＣ５０、時計表示装置（時計表示手段）６０、表示装置７０、操作検出部８０、水晶振動子９０等が接続される。
ソーラパネル２０は、太陽光等の光により発電し、発電電力をマイクロコンピュータ１００のＶＴＫＰ端子及びＶＳＳ端子間に供給する。

二次蓄電池３０は、この電波時計１０の各部に動作電力を供給するための充電電池であり、マイクロコンピュータ１００のＶＴＫＰ端子及びＶＳＳ端子間に接続され、マイクロコンピュータ１００により、ソーラパネル２０の発電電力で充電されると共に、この二次蓄電池３０に蓄えられた電力が、マイクロコンピュータ１００のＶＤＤ端子及びＶＳＳ端子を介して高電位側ラインＶＤＤＬ及び低電位側ラインＧＮＤＬ間に供給される。
電源コンデンサ４０は、マイクロコンピュータ１００のＶＤＤ端子及びＶＳＳ端子間に配置され、この端子間に印可される電圧、つまり、高電位側ラインＶＤＤＬ及び低電位側ラインＧＮＤＬ間に印可される電圧を安定化させる電圧安定化コンデンサとして機能する。

受信ＩＣ（受信手段）５０は、マイクロコンピュータ１００の入力ポート、出力ポート及び入出力ポートに接続され、アンテナ５１を介して長波標準電波（日本ＪＪＹ：４０ｋＨｚ／６０ｋＨｚ、アメリカＷＷＶＢ：６０ｋＨｚ、ドイツＤＣＦ７７：７７．５ｋＨｚ）を受信し、受信した長波標準電波に含まれる時刻情報をマイクロコンピュータ１００に出力する。この受信ＩＣ５０には、同調用コンデンサ５２や振動子５３が配線接続される。

時計表示装置６０は、時刻表示用の秒針（表示針１）６１Ａ、分針及び時針（表示２）６１Ｂと、日付表示板又は日付表示用針である日付表示体（表示針３）６１Ｃと、これら表示針６１Ａ〜６１Ｃを回転させるための歯車輪列（輪列１〜３）６２Ａ〜６２Ｃと、これら歯車輪列６２Ａ〜６２Ｃを駆動するためのモータ６３Ａ〜６３Ｃとを備えて構成され、時刻や日付を表示する時刻表示手段として機能する。この時計表示装置６０は、マイクロコンピュータ１００の制御の下、モータ６３Ａ〜６３Ｃが駆動されて現在時刻を表示し、また、受信ＩＣ５０により受信した時刻情報と一致する時刻に修正される。

表示装置７０は、各種情報（例えばラップタイム）を表示するものであり、例えば、液晶表示パネルが適用される。なお、この表示装置７０を時刻や日付を表示する時刻表示手段として機能させてもよい。
操作検出部８０は、この電波時計１０が備える操作子（操作ボタンやリューズ等）の操作に応じてオン／オフする操作スイッチ８１Ａ〜８１Ｃを備え、これら操作スイッチ８１Ａ〜８１Ｃの一端が高電位側ラインＶＤＤＬに接続され、他端がマイクロコンピュータ１００の入力ポートに接続される。したがって、操作スイッチ８１Ａ〜８１Ｃのいずれがオンに切り替わると、その操作スイッチが接続された入力ポートに高電位側ラインＶＤＤＬの電圧が印可され、マイクロコンピュータ１００により操作子の操作が検出される。

図２は、マイクロコンピュータ１００の構成を示すブロック図である。
マイクロコンピュータ１００は、定電圧駆動回路１１０と、定電圧駆動回路１１０に対して二次蓄電池３０に蓄電された電力Ｅ０を供給する電源制御回路１２０とから構成されている。
定電圧駆動回路１１０は、この電力Ｅ０により動作するＣＰＵ（制御ユニット）２００、ＲＯＭ２０１、ＲＡＭ２０２及び周辺回路３００から構成されている。

周辺回路３００は、定電圧駆動回路１１０の構成のうち、ＣＰＵ２００、ＲＯＭ２０１及びＲＡＭ２０２を除く回路群（発振回路３０１、分周回路３０２等）を総称したものであり、その殆どが、ＣＰＵ２００の動作保証電圧Ｖ１よりも低い電圧Ｖ２で正常に動作可能な回路である。
本実施形態では、説明の便宜上、ＣＰＵ２００、ＲＯＭ２０１及びＲＡＭ２０２の動作保証電圧Ｖ１の下限値を０．９Ｖ、周辺回路３００が動作可能な動作保証電圧Ｖ２の下限値を０．６Ｖとした場合を例に説明する。

定電圧駆動回路１１０において、発振回路３０１は、外部端子に接続された水晶振動子９０で決定される周波数（例えば３２ｋＨｚ）の信号を、ＣＰＵ２００の動作中及び動作停止中に関わらず出力し、分周回路３０２、クロック制御回路２１０等に供給する。分周回路３０２は、発振回路３０１から入力されるクロック信号を分周して、所定周波数の分周信号（パルス）を、ストップウォッチ制御回路３１０、タイマー制御回路（計時手段）３１１、モータ制御回路３１２、入力ポート制御回路３１３、入出力ポート制御回路３１４、ウォッチドックタイマ３２０及び電源制御回路１２０等に供給する。

ストップウォッチ制御回路３１０は、所定周波数のパルスを係数するカウンタであり、周辺回路制御レジスタ３４０の所定領域に格納されたフラグ情報等に基づいて計数動作を開始或いは停止し、計数中は、ＣＰＵ２００の動作中及び動作停止中に関わらず、１／１００秒毎、１／１０秒毎、及び、１秒毎に割り込み信号を割り込み制御回路３３０に出力する。また、ストップウォッチ制御回路３１０のカウント内容は、図示を省略したＬＣＤドライバにより表示装置７０に表示される。

タイマー制御回路３１１は、所定周波数のパルスを計数するカウンタであり、周辺回路制御レジスタ３４０の所定領域に格納されたフラグ情報等に基づいて動作を開始或いは停止し、ＣＰＵ２００の動作中及び動作停止中に関わらず、例えば、時計表示装置６０の駆動周期（例えば１秒）毎に割り込み信号を割り込み制御回路３３０に出力する。
モータ制御回路３１２は、モータドライバ３１２Ａの制御を行うものであり、周辺回路制御レジスタ３４０の所定領域に格納された情報等に基づいて駆動信号を出力し、このモータドライバ３１２Ａは、モータ端子３１２Ｂに接続されたモータ６３Ａ〜６３Ｃに駆動パルスを供給して各モータ６３Ａ〜６３Ｃを回転駆動させる。

入力ポート制御回路３１３は、入力ポート回路３１３Ａを介して入力端子３１３Ｂに接続された操作スイッチ８１Ａ〜８１Ｃの開閉データ等の取り込みを行うものであり、取り込んだデータに応じた割り込み信号を割り込み制御回路３３０に出力する。また、この入力ポート制御回路３１３は、取り込んだデータが予め設定されたリセット操作（例えば複数の操作ボタンの同時操作）を示すデータを示すデータであった場合には、第１リセット回路５００に対して動作開始を指示する信号Ｓ１を出力する。

入出力ポート制御回路３１４は、周辺回路制御レジスタ３４０の所定領域に格納されたフラグ情報等に基づいて、入出力ポート回路３１４Ａを介して入出力端子３１４Ｂに接続された回路の状態を制御するものであり、受信ＩＣ５０を制御する信号を出力し、受信ＩＣ５０から送出された信号（受信データ等）を入力した場合等に割り込み制御回路３３０に出力すると共に、割り込み制御回路３３０を介さずに周辺回路制御レジスタ３４０に受信データを格納させる。

ウォッチドックタイマ（異常検出手段）３２０は、所定周波数（例えば２５６Ｈｚ）のパルスを計数するカウンタであり、周辺回路制御レジスタ３４０の所定領域に格納されたフラグ情報等に基づいて計数動作を開始或いは停止し、計数中は、３〜４秒以上の間にリセットが行われない場合に、割り込み信号ＲＴ３Ａを割り込み制御回路３３０に出力すると共に、リセット信号ＲＴ３Ｂを出力する。
このウォッチドックタイマ３２０が動作中は、ＣＰＵ２００がソフトウェア処理により周期的にリセット処理を行う。したがって、ＣＰＵ２００が正常に動作している場合は、ウォッチドックタイマ３２０が周期的にリセットされ、ウォッチドックタイマ３２０からは上記信号ＲＴ４Ａ、ＲＴ４Ｂが出力されず、ＣＰＵ２００に異常が生じてリセット処理が行われない場合にのみ、上記信号ＲＴ４Ａ、ＲＴ４Ｂが出力される。すなわち、このウォッチドックタイマ３２０は、ＣＰＵ２００の異常を検出する異常検出手段として機能する。

割り込み制御回路３３０は、ストップウォッチ制御回路３１０、タイマー制御回路３１１、モータ制御回路３１２、入力ポート制御回路３１３、入出力ポート制御回路３１４及びウォッチドックタイマ３２０から割り込み信号が入力され、周辺回路制御レジスタ３４０の予め定めた領域に記述された情報（割り込みの優先順位を示す情報等）に基づいて、割り込み信号を選択的に出力する。

ＲＯＭ２０１は、計時動作及び各部制御等を行うためのプログラムが記憶されたものであり、アドレスバスＡＢ１を介して指定されるアドレスに書き込まれたプログラムデータ（命令コード）をインストラクションバスＩＢ１に送出する。
ＲＡＭ２０２は、現在時刻、ストップウォッチ制御回路３１０の計測時間等のデータが所定の領域に記憶される。ＲＡＭ２０２のアドレスは、アドレスバスＡＢ２によって指定され、送出命令或いは書き込み命令により、指定されたアドレスに記憶されたデータを、データバスＤＢに送出し、或いは、データバスＤＢに送出されたデータを指定されたアドレスに書き込む。

ＣＰＵ２００は、ＲＯＭ２０１からインストラクションバスＩＢ１に送出された命令コードを解釈し、その命令に相当する動作を行わせるために、周辺回路制御レジスタ３４０に情報を書き込み、この書き込み情報により、ストップウォッチ制御回路３１０、タイマー制御回路３１１、モータ制御回路３１２、入力ポート制御回路３１３、入出力ポート制御回路３１４及びウォッチドックタイマ３２０の動作を制御し、割り込み制御回路３３０から割り込み信号が入力されると、その割り込み信号に応じたプログラムデータ（命令コード等）をＲＯＭ２０１からインストラクションバスＩＢ１に送出させ、対応する動作が順次実行されるように、上記周辺回路３００を制御する。

ここで、ＣＰＵ２００が実行する命令コードとして、ＣＰＵ２００の停止命令（ＣＰＵ２００をスタンバイ状態にするための命令）である「ＨＡＬＴ」が送出された場合、ＣＰＵ２００は、この「ＨＡＬＴ」命令を実行すると共に、「ＨＡＬＴ」の命令コードをインストラクションバスＩＢ２に送出した後、ＣＰＵ２００のみを停止させたＨＡＬＴ状態に移行する。このＨＡＬＴ状態においては、ＣＰＵ２００のみが動作を停止し、発振回路３０１やタイマー制御回路３１１等の周辺回路３００の動作は継続される。また、ＲＡＭ２０２の内容はＨＡＬＴ命令実行時点の内容がＨＡＬＴ状態の間も保持される。

クロック制御回路（クロック制御手段）２１０は、ＣＰＵ２００へのクロック信号の供給／供給停止を切替制御する回路であり、ＨＡＬＴ検出回路（ＨＡＬＴ検出手段）２１１、フリップフロップ２１２、ＯＲ回路２１３、ＡＮＤ回路２１４等から構成される。ＨＡＬＴ検出回路２１１は、インストラクションバスＩＢ２に送出されたコードを解釈し、「ＨＡＬＴ」の命令コードが否かを検出し、「ＨＡＬＴ」の命令コードの場合に検出信号（立ち上がり信号）をフリップフロップ２１２の入力Ｃに出力する。なお、このＨＡＬＴ検出回路２１１は、インストラクションバスＩＢ１に送出されたコードが「ＨＡＬＴ」の命令コードが否かを検出してもよい。

フリップフロップ２１２は、入力ＤにＨレベルの信号が入力される。したがって、入力Ｒにリセット入力があると、フリップフロップ２１２の出力ＸＱの出力レベルがＨレベルに維持され、入力Ｃに検出信号が入力されると、この検出信号の立ち上がりのタイミングで、出力ＸＱの出力レベルがＬレベルに維持される。
ＯＲ回路２１３は、割り込み信号と、後述するＯＲ回路６１０の出力とが入力される。
アンド回路２１４は、一方の入力にフリップフロップ２１２の出力ＸＱの出力信号が入力され、他方の入力に発振回路３０１からのクロック信号が入力される。

したがって、フリップフロップ２１２にリセット入力があると、出力ＸＱの出力レベルがＨレベルに維持され、アンド回路２１４からＣＰＵ２００に対してクロック信号が供給される。一方、ＨＡＬＴ検出回路２１１がＣＰＵ２００により「ＨＡＬＴ」命令が実行されたことを検出すると、出力ＸＱの出力レベルがＬレベルに維持され、アンド回路２１４からはクロック信号が出力されない。これにより、ＣＰＵ２００に対するクロック信号の供給が停止される。
また、ＯＲ回路２１３に割り込み信号が入力される構成であるため、ＣＰＵ２００に対する割り込みが発生すると、フリップフロップ２１２がリセットされ、ＣＰＵ２００に対してクロック信号が供給される。したがって、ＣＰＵ２００は、周辺回路３００から割り込みが発生すると、従来と同様に、ＨＡＬＴ状態を解除して割り込みに応じた処理を開始することができる。
このように、ＣＰＵ２００が「ＨＡＬＴ」命令を実行した際に、ＣＰＵ２００へのクロック信号の供給を停止することにより、ＣＰＵ２００内の回路の動作を全て停止させることができ、従来のものに比して、「ＨＡＬＴ」命令実行時に生じる無駄な電力消費を回避することができる。

次に電源制御回路１２０を説明する。
電源制御回路１２０は、充電制御回路（充電制御手段）４００と、定電圧発生回路４１０と、電圧検出回路４２０とを備えて構成される。
充電制御回路４００は、ソーラパネル２０の発電電力により二次蓄電池３０を充電するための回路である。本実施形態では、この充電制御回路４００が、ソーラパネル２０の発電電力を利用して、上記ＶＤＤ端子に接続される高電位側ラインＶＤＤＬと、ＶＳＳ端子に接続される低電位側ラインＧＮＤＬとの間に印可される電圧、より具体的には、定電圧発生回路４１０への供給電圧を上昇させるための即スタート回路（供給電圧上昇手段）４３０を備えている。

この即スタート回路４３０は、図２に示すように、二次蓄電池３０のプラス側（ＶＴＫＰ端子）とソーラパネル２０のプラス側（ＳＬＲＡ端子）との間に介挿されたダイオード（電圧発生手段）４３１と、このダイオード４３１のバイパス回路として機能するトランジスタ・スイッチ（スイッチ手段）４３２とから構成される。
この即スタート回路４３０は、電圧検出回路４２０から入力される指示信号Ｓ２に基づいてトランジスタ・スイッチ４３２のオン・オフが制御され、トランジスタ・スイッチ４３２がオンに制御された場合には、二次蓄電池３０の電圧ＶＡと一致する電圧を、定電圧発生回路４１０への供給電圧とする。

一方、即スタート回路４３０は、トランジスタ・スイッチ４３２がオフに制御された場合には、ソーラパネル２０の発電電流をダイオード４３１に流してダイオード４３１の内部抵抗による順方向電圧ＶＢを生じさせ、この順方向電圧ＶＢと二次蓄電池３０の電圧ＶＡとを加算した電圧（ＶＡ＋ＶＢ）を、定電圧発生回路４１０への供給電圧とする。以下、このトランジスタ・スイッチ４３２がオフに制御されている期間を「即スタート期間ＴＳ」と表記する。なお、上記ダイオード４３１は１個に限らず、複数個でもよく、また、上記ダイオード４３１に代えて、抵抗、コンデンサ、トランジスタを用いてもよい。

定電圧発生回路４１０は、高電位側ラインＶＤＤＬ及び低電位側ラインＧＮＤＬ間に印可された電圧によって、ＣＰＵ２００及び周辺回路３００の正常な動作が保証される一定の電圧（０．９５Ｖ）を発生し、この電圧の電力Ｅ０を定電圧駆動回路１１０に供給する。
但し、この定電圧発生回路４１０は、高電位側ラインＶＤＤＬ及び低電位側ラインＧＮＤＬ間に印可される電圧、つまり、二次蓄電池３０の電圧ＶＡが、０．９５Ｖを発生するのに十分でない電圧（例えば、０．９５Ｖ未満）の場合には、０．９５Ｖの電圧を発生することができず、０．９５Ｖ以下の電圧を発生することとなる。この場合、定電圧駆動回路１１０への供給電力Ｅ０の電圧が、ＣＰＵ２００の動作保証電圧Ｖ１（０．９Ｖ）未満であって、かつ、周辺回路３００の動作保証電圧Ｖ２（０．６Ｖ）以上の場合には、周辺回路３００は正常に動作可能であるが、ＣＰＵ２００の動作が保証されなくなり、供給電力Ｅ０の電圧が、周辺回路３００の動作保証電圧Ｖ２（０．６Ｖ）未満の場合には、ＣＰＵ２００及び周辺回路３００の動作が停止することとなる。

電圧検出回路４２０は、二次蓄電池３０の電圧ＶＡを検出する回路であり、二次蓄電池３０の電圧ＶＡに応じて、即スタート回路４３０に対して即スタート期間ＴＳの開始或いは終了を指示する信号Ｓ２、つまり、トランジスタ・スイッチ４３２をオフ指示或いはオン指示する信号を出力する。

この電波時計１０においては、ＣＰＵ２００に対して初期化を指示するリセット信号（初期化信号）ＲＴを出力する複数のリセット回路を備えている。以下、これらリセット回路について説明する。
第１のリセット回路は、第１リセット回路５００である。この第１リセット回路５００は、入力ポート制御回路３１３から動作開始を指示する信号Ｓ１が入力される毎に、リセット信号ＲＴ１を出力する回路である。したがって、ユーザがリセット操作をおこなった場合に、ＣＰＵ２００に対してリセット信号（初期化信号）ＲＴ１が出力され、ＣＰＵ２００により初期化処理が実行される。

また、第２のリセット回路は、第２リセット回路５１０である。この第２リセット回路５１０は、発振回路３０１の動作が停止、或いは、動作が再開された場合に、リセット信号ＲＴ２を出力する回路であり、例えば、分周回路３０２の出力信号が入力されなくなったことを検知するとリセット信号ＲＴ２Ａを出力する発振停止リセット回路と、電源が投入されると、リセット信号ＲＴ２Ｂを出力するパワーオンリセット回路とから構成される。なお、この発振停止リセット回路とパワーオンリセット回路は時定数回路で構成することが可能である。
したがって、二次蓄電池３０の電圧ＶＡが、周辺回路３００（発振回路３０１）の動作保証電圧Ｖ２（０．６）以下の所定電圧を下回った場合、或いは、動作保証電圧Ｖ２近傍の所定電位を上回った場合に、上記リセット信号ＲＴ２Ａ、ＲＴ２Ｂが出力され、ＣＰＵ２００により初期化処理が実行される。

また、第３のリセット回路は、上述したウォッチドックタイマ３２０である。すなわち、ウォッチドックタイマ３２０は、ＣＰＵ２００から所定時間内（３秒〜４秒）以内に、本来行われるべきリセット処理が行われない場合、ＣＰＵ２００に対してリセット信号ＲＴ３Ｂを出力する。したがって、ＣＰＵ２００に異常が生じた場合に、リセット信号（初期化信号）ＲＴ３Ｂが出力され、ＣＰＵ２００により初期化処理が実行される。

また、第４のリセット回路は、第４リセット回路（連続初期化手段）５２０である。この第４リセット回路５２０は、電圧検出回路４２０から信号Ｓ２に応じて、分周回路３０２から入力される複数の異なる周波数信号をデコードして出力する動作を開始し、動作中は、所定周期（０．５秒〜２０秒の間の値）毎に信号レベルが短時間だけ立ち上がる信号、つまり、所定周期毎にリセット信号（初期化信号）ＲＴ４を出力する回路である。

ここで、この電圧検出回路４２０には、第２リセット回路５１０及びウォッチドックタイマ３２０からリセット信号ＲＴ２、ＲＴ３Ｂが入力される構成となっており、電圧検出回路４２０は、リセット信号ＲＴ２、ＲＴ３Ｂのいずれかが入力されると、即スタート期間ＴＳの開始を指示する信号Ｓ２（Ｓ２Ａ）を出力し、その後、二次蓄電池３０の電圧ＶＡが、二次蓄電池３０が十分に充電されたと判断できる予め定めた設定電圧（１．０Ｖ）を上回ると、即スタート期間ＴＳの終了を指示する信号Ｓ２（Ｓ２Ｂ）を出力する回路になっている。
そして、この電圧検出回路４２０が出力する信号Ｓ２は、第４リセット回路５２０にも出力され、第４リセット回路５２０は、即スタート期間ＴＳの開始を指示する信号Ｓ２Ａを、動作開始を指示する信号として入力し、この信号が入力されたタイミングで、ＣＰＵ２００に対してリセット信号ＲＴ４を連続的に出力し、即スタート期間ＴＳの終了を指示する信号Ｓ２Ｂが入力されると、リセット信号ＲＴ４の出力を停止する。
したがって、二次蓄電池３０の電圧ＶＡが、周辺回路３００（発振回路３０１）の動作保証電圧Ｖ２（０．６）以下の所定電圧を下回った場合、或いは、動作保証電圧Ｖ２近傍の所定電位を上回った場合には、上記リセット信号ＲＴ２に加えて、二次蓄電池３０の電圧ＶＡが設定電圧（１．０Ｖ）を上回るまで、ＣＰＵ２００に対してリセット信号ＲＴ４が連続的に出力される。
なお、この電圧検出回路４２０に、更に、第１検出回路５００からのリセット信号ＲＴ１を入力させ、このリセット信号ＲＴ１が入力された場合にも、即スタート期間ＴＳの開始を指示する信号Ｓ２Ａを出力させるようにしてもよい。

上記リセット信号ＲＴ１、ＲＴ２、ＲＴ３Ｂ、ＲＴ４は、図２に示すように、ＯＲ回路６００に入力され、このＯＲ回路６００の出力がＣＰＵ２００のリセット端子に供給される。したがって、上記リセット信号ＲＴ１〜ＲＴ４のいずれかが出力されると、ＣＰＵ２００のリセット端子にリセット信号が入力され、ＣＰＵ２００は初期化処理を実行する。
また、上記リセット信号ＲＴ１〜ＲＴ４は、ＯＲ回路６１０に入力され、このＯＲ回路６１０の出力は、クロック制御回路２１０内のＯＲ回路２１３に入力される。したがって、上記リセット信号ＲＴ１〜ＲＴ４のいずれかが出力されると、クロック制御回路２１０のフリップフロップ２１２がリセットされる。このリセットにより、ＣＰＵ２００にクロック信号を供給する初期状態に戻すことができる。

次に、この電波時計１０の動作を説明する。
まず、この電波時計１０においては、二次蓄電池３０の電圧ＶＡが周辺回路３００の動作保証電圧Ｖ２以下に至る際に、即スタート回路４３０をトランジスタ・スイッチ４３２をオフ状態に設定する処理（即スタート可能状態に設定する処理）と、第４リセット回路５２０を動作状態に設定する処理とが実行される。
具体的には、二次蓄電池３０の電圧ＶＡが動作保証電圧Ｖ２以下に至ると、発振回路３０１等の動作が安定しなくなり、発振回路３０１等の動作停止が生じ、この動作停止の際に、第２リセット回路５１０からリセット信号ＲＴ２が出力される。このため、このリセット信号ＲＴ２が入力された電圧検出回路４２０により、即スタート回路４３０のトランジスタ・スイッチ４３２がオフ状態に設定されると共に、第４リセット回路５２０が動作状態に設定される。

図３は二次蓄電池３０がほぼ完全に放電した状態から充電された場合の電圧ＶＡの時間変化を示す図であり、図４はこの場合のタイミングチャートの一例を示す図である。また、図３において、符号ＶＣは電源コンデンサ４０の電圧（ＶＤＤ）を示し、符号ＶＤ（図中、太線部分）は定電圧駆動回路１１０への供給電圧（ＣＰＵ２００や周辺回路３００への供給電圧）を示している。なお、二次蓄電池３０が放電した状態ではＣＰＵ２００及び周辺回路３００の動作は全て停止する。

図３に示すように、ソーラパネル２０が発電状態の場合には、即スタート回路４３０のトランジスタ・スイッチ４３２がオフ状態のため、ダイオード４３１の順方向電圧ＶＢと二次蓄電池３０の電圧ＶＡとを加算した電圧（ＶＡ＋ＶＢ）が、電源コンデンサ４０に印可される。
この電源コンデンサ４０の電圧ＶＣが定電圧発生回路４１０に印可されるため、二次蓄電池３０の電圧ＶＡが未だ動作保証電圧Ｖ２以下の状態でも、時刻ｔ１において、定電圧駆動回路１１０への供給電圧ＶＤ（この段階では動作電圧ＶＣと一致する）が、周辺回路３００の動作保証電圧Ｖ２以上となり、発振回路３０１等の周辺回路３００の動作が早期に開始される。そして、この周辺回路３００の動作開始に伴い、図４に示すように、時刻ｔ１において、第2リセット回路５１０内のパワーオンリセット回路からのリセット信号ＲＴ２ＢがＨレベルからＬレベルに切り替わると共に、所定期間経過後に、第2リセット回路５１０内の発振停止リセット回路からのリセット信号ＲＴ２ＡがＨレベルからＬレベルに切り替わり、更に、第４リセット回路５２０から所定周期毎にリセット信号ＲＴ４が出力されることとなる。したがって、リセット信号ＲＴ２（ＲＴ２Ａ、ＲＴ２Ｂ）、ＲＴ４がＣＰＵ２００のリセット端子に入力されるため、ＣＰＵ２００が動作可能である場合は、ＣＰＵ２００が初期化処理を実行する。なお、本実施形態では、リセット信号ＲＴ２がＣＰＵ２００に入力された時点では、ＣＰＵ２００への供給電圧（電圧ＶＤ）が後述する開始電圧ＶＸより低いためにＣＰＵ２００が正常に動作せず、ＣＰＵ２００による初期化処理が実行されなかった場合を例に説明する。

リセット信号ＲＴ４が出力されると、クロック制御回路２１０のフリップフロップ２１２がリセットされ、ＣＰＵ２００に対してクロック信号の供給が開始されると共に、このリセット信号ＲＴ４がＣＰＵ２００のリセット端子に周期的に供給される。
このため、充電により二次蓄電池３０の電圧ＶＡが徐々に上昇し、定電圧駆動回路１１０への供給電圧ＶＤ（この段階でも動作電圧ＶＣと一致）が、ＣＰＵ２００の動作保証電圧Ｖ１の下限値と一致する電圧、或いは、動作保証電圧Ｖ１より低い電圧であっても、ＣＰＵ２００が動作可能な電圧（以下、開始電圧ＶＸ）を超えると（時刻ｔ２）、ＣＰＵ２００が動作を開始する。ＣＰＵ２００が動作を開始すると、ＣＰＵ２００には、当該ＣＰＵ２００に連続的にリセット信号ＲＴ４が入力されているため、初期化処理が確実に実行される。
したがって、ＣＰＵ２００が異常な制御処理を開始する前、或いは異常な制御処理を開始したとしても直ぐに初期化処理が実行され、周辺回路３００がＣＰＵ２００の異常な制御によって正常に動作しなくなることが回避される。
ここで、ＲＯＭ２０１には、ＣＰＵ２００が初期化処理実行後に実行する処理として、ウォッチドックタイマ３２０の動作開始を指示する処理（命令）が記述されており、ＣＰＵ２００が初期化処理を実行した後は、ウォッチドックタイマ３２０が動作状態に設定される。なお、図４に示す例では、時刻ｔ２に至る前においても、ＣＰＵ２００がリセット信号ＲＴ４に基づいて初期化処理を実行し、ＣＰＵ２００が「ＨＡＬＴ」命令を実行していることがＨＡＬＴ検出回路２１１により検出されている場合を示しているが、ＣＰＵ２００への供給電圧（電圧ＶＤ）が開始電圧ＶＸより低いため、ＣＰＵ２００が正常に動作せず、この正常でない動作によりウォッチドックタイマ３２０からＣＰＵ２００に対してリセット信号ＲＴ３Ｂが出力されるようになっている。

続いて、時刻ｔ３に至り、定電圧駆動回路１１０への供給電圧ＶＤ（この段階でも動作電圧ＶＣと一致）が、ＣＰＵ２００の動作保証電圧Ｖ１に至り、また、更に時刻ｔ３’に至り、供給電圧ＶＤ（この段階でも動作電圧ＶＣと一致）が、定電圧発生回路４１０が設定された一定電圧（０．９５Ｖ）を発生可能な電圧に至っても、ＣＰＵ２００にはリセット信号ＲＴ４が連続的に供給される。このため、ＣＰＵ２００は初期化処理を連続的に実行し、初期化処理以外の処理が実行されないように制御される。したがって、二次蓄電池３０が十分に充電されていない状態（本実施形態では二次蓄電池３０の電圧ＶＡが１．０Ｖ以下の状態）のときに、ＣＰＵ２００が異常な制御処理を行って想定外の回路に電力を無駄に消費させてしまう場合を回避することができる。

次に、時刻ｔ４に至り、二次蓄電池３０の電圧ＶＡが、二次蓄電池３０が十分に充電されたと判断できる予め定めた設定電圧、言い換えると、二次蓄電池３０だけで電波時計１０を十分に駆動可能と判断できる設定電圧（１．０Ｖ）を超えると、電圧検出回路４２０から、即スタート期間ＴＳの終了を指示する信号Ｓ２Ｂ（図４に示すHレベルの信号）が出力され、即スタート回路４３０のトランジスタ・スイッチ４３２がオン状態に制御されると共に、この信号Ｓ２Ｂにより、第４リセット回路５２０が、リセット信号ＲＴ４の出力を停止する。
したがって、ＣＰＵ２００は、時刻ｔ４以降においては初期化状態から通常の処理に移行し、周辺回路３００の制御を開始する。この場合、二次蓄電池３０が十分に充電されているので、供給電圧の不足によってＣＰＵ２００が異常な制御処理を実行することがなく、ＣＰＵ２００は、正常な動作を行うことができ、例えば、時刻ｔ４以降においてはウォッチドックタイマ３２０を周期的にリセットする処理を実行できるので、ＣＰＵ２００が正常な動作を行っている限り、ウォッチドックタイマ３２０からリセット信号ＲＴ３Ｂが出力されることはない。

次に、二次蓄電池３０の充電速度がＣＰＵ２００及び周辺回路３００による消費電力に追いつかない状態が継続する等して定電圧駆動回路１１０への供給電圧ＶＤ（この段階では二次蓄電池３０の電圧ＶＡと一致する）が降下し、ＣＰＵ２００等の動作保証電圧Ｖ１以下に至った場合の動作を図３及び図４を参照しながら説明する。
定電圧駆動回路１１０への供給電圧ＶＤ（二次蓄電池３０の電圧ＶＡと一致）が、時刻ｔ１０において、ＣＰＵ２００の動作保証電圧Ｖ１以下であって、かつ、周辺回路３００の動作保証電圧Ｖ２以上であるが、ＣＰＵ２００が動作を停止する電圧、或いは、ＣＰＵ２００が正常でない動作を開始してしまう電圧（停止電圧ＶＹという）に至ると、ＣＰＵ３０１によるウォッチドックタイマ３２０のリセット処理が正常に実行されないため、時刻ｔ１０において、ウォッチドックタイマ３２０からリセット信号ＲＴ３Ｂが出力される。

リセット信号ＲＴ３Ｂが出力されると、このリセット信号ＲＴ３Ｂが入力された電圧検出回路４２０から、即スタート期間ＴＳの開始を指示する信号Ｓ２Ａ（図４に示すLレベルの信号）が出力され、即スタート回路４３０のトランジスタ・スイッチ４３２がオフ状態に設定されると共に、第４リセット回路５２０が動作状態に設定される。
このため、ソーラパネル２０が発電状態の場合には、図３に示すように、ダイオード４３１の順方向電圧ＶＢと二次蓄電池３０の電圧ＶＡとを加算した電圧（ＶＡ＋ＶＢ）、すなわち、図３に示す電圧ＶＣが、電源コンデンサ４０に印可され、定電圧駆動回路１１０への供給電圧ＶＤが、ＣＰＵ２００等の動作保証電圧Ｖ１以上の電圧（図３の例では０．９５Ｖ）に上昇される。
したがって、ＣＰＵ２００は、ウォッチドックタイマ３２０から出力されるリセット信号ＲＴ３Ｂ、及び、第４リセット回路５２０から連続的に出力されるリセット信号ＲＴ４のいずれかによって初期化処理を実行でき、異常な制御処理を行うことなく、或いは、異常な制御処理を行っても直ぐにその制御処理を中断し、定電圧駆動回路１１０への供給電圧ＶＤが、ＣＰＵ２００が動作不能な電圧ＶＹ以下になると（時刻ｔ１１）、ＣＰＵ２００が動作を停止し、周辺回路３００の動作保証電圧Ｖ２以下になると（時刻ｔ１２）、発振回路３０１等の周辺回路３００の動作も停止する。
この周辺回路３００の動作が停止した状態では、即スタート回路４３０のトランジスタ・スイッチ４３２がオフ状態に設定された状態と、第4リセット回路５２０が動作状態に設定された状態が維持されるので、ソーラパネル２０が発電状態になれば、ダイオード４３１の順方向電圧ＶＢと二次蓄電池３０の電圧ＶＡとを加算した電圧（ＶＡ＋ＶＢ）が電源コンデンサ４０に印可され、発振回路３０１等の周辺回路３００の動作を早期に開始でき、また、ＣＰＵ２００が動作可能になると迅速に初期化処理を実行可能になっている。

このように、本実施形態では、ＣＰＵ２００への供給電圧ＶＤが、ＣＰＵ２００が動作を開始する開始電圧ＶＸ以下の状態から充電により上昇する場合には（図３の前半部の状態）、第４リセット回路５２０が、ＣＰＵ２００への供給電圧ＶＤが開始電圧ＶＸとなる前から動作状態に設定されているので、供給電圧ＶＤが、第４リセット回路５２０が動作可能な電圧値（周辺回路３００の動作保証電圧（下限値）Ｖ２と一致、若しくはその近傍値）になると、第４リセット回路５２０から連続的にリセット信号ＲＴ４が出力される。
したがって、ＣＰＵ２００への供給電圧が、開始電圧ＶＸ以上になると、ＣＰＵ２００が動作可能となるため、ＣＰＵ２００により初期化処理が実行され、ＣＰＵ２００が異常な制御処理を実行する場合を回避することができる。

また、本実施形態では、ＣＰＵ２００への供給電圧が、ＣＰＵ２００が動作を停止し、或いは、異常な制御処理を開始してしまう停止電圧ＶＹを下回る場合には（図３の後半部の状態）、ウォッチドックタイマ３２０がリセット信号ＲＴ３を出力するので、第４リセット回路５２０から連続的にリセット信号ＲＴ４が出力される。
したがって、ＣＰＵ２００に異常が生じるまで通常の動作を実行させることができる一方、ＣＰＵ２００に異常が生じたタイミングで直ちにＣＰＵ２００に初期化処理を実行させることができる。これにより、ＣＰＵ２００に異常な制御処理が生じたとしてもその制御処理を迅速に中断させることができる。

さらに、本実施形態では、第４リセット回路５２０がリセット信号ＲＴ４を出力する動作を行う間は、発電電力によりダイオード４３１に発生した順方向電圧ＶＢと二次蓄電池３０の電圧ＶＡとを加算した電圧（ＶＡ＋ＶＢ）、つまり、電圧ＶＣを発生させるので、二次蓄電池３０の電圧ＶＡよりも高い電圧を、ＣＰＵ２００への供給電圧ＶＤとすることができる。
したがって、二次蓄電池３０の電圧ＶＡが、ＣＰＵ２００の動作保証電圧（下限値）Ｖ１以下であっても、ＣＰＵ３０１への供給電圧ＶＤを迅速に動作保証電圧Ｖ１以上にすることができ、ＣＰＵ３０１に迅速に初期化処理を実行させることが可能である。

上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変更が可能である。例えば、上述した実施形態においては、第４リセット回路５２０が、動作中は、リセット信号ＲＴ４を所定周期毎に出力する場合について述べたが、動作中は、出力レベルをリセットレベル（Ｈレベル又はＬレベル）に維持することによって、ＣＰＵ２００に対して初期化信号を継続的（連続的）に出力するように構成してもよい。
また、上述した実施形態においては、この電波時計１０に電力を供給する電力供給装置として、ソーラパネル２０を適用する場合を例に説明したが、電波時計１０内に回転錘を設け、この回転錘の旋回（運動エネルギー）により発電を行う発電装置、若しくは、ある部位と他の部位との温度差（熱エネルギー）による熱発電により電力を発生させる発電装置、又は、放送、通信電波などの浮遊電磁波を受信し、そのエネルギー（電気エネルギー）を利用した電磁誘導型発電装置等の発電装置を広く適用することができる。
また、この電力供給装置は、発電装置に限らず、トランスの原理を応用し、電磁誘導により電波時計１０に電力を供給するインダクティブ充電装置や、通常の電気の接続方法である端子の接触により電波時計１０に電力を供給するコンダクティブ充電装置であってもよい。この種の充電装置は、例えば、電波時計１０が配置されると電波時計１０に電力を供給する充電スタンドとして構成することが可能である。
また、上述した実施形態においては、本発明を、ソーラ充電式電波時計に適用する場合について例示したが、充電電池で動作する電子時計、ＰＤＡ（Personal Digital Assistants）、携帯電話機、マイクロコンピュータ等のＣＰＵを有する電子機器に広く適用することができる。

本発明の電子機器の一実施形態に係るソーラ充電式電波時計の概要構成を示すブロック図である。マイクロコンピュータの構成を示すブロック図である。マイクロコンピュータの動作の説明に供する図である。マイクロコンピュータの動作の説明に供するタイミングチャートである。

符号の説明

１０…ソーラ充電式電波時計（電子機器）、１００…マイクロコンピュータ（制御ユニット）、２０…ソーラパネル（電力供給装置）、３０…二次蓄電池（充電電池）、４０…電源コンデンサ、５０…受信ＩＣ、６０…時計表示装置（時計表示手段）、７０…表示装置、８０…操作検出部、９０…水晶振動子、１１０…定電圧駆動回路、１２０…電源制御回路、２００…ＣＰＵ（制御ユニット）、２０１…ＲＯＭ、２０２…ＲＡＭ、２１０…クロック制御回路（クロック制御手段）、２１１…ＨＡＬＴ検出回路（ＨＡＬＴ検出手段）、２１２…フリップフロップ、２１３、６００、６１０…ＯＲ回路、２１４…ＡＮＤ回路、３００…周辺回路、３１０…ストップウォッチ制御回路、３１１…タイマー制御回路（計時手段）、３１２…モータ制御回路、３１３…入力ポート制御回路、３１４…入出力ポート制御回路、３２０…ウォッチドックタイマ（異常検出手段）、４００……充電制御回路（充電制御手段）、４１０…定電圧発生回路、４２０…電圧検出回路、４３０…即スタート回路（供給電圧上昇手段）、４３１…ダイオード（電圧発生手段）、４３２…トランジスタ・スイッチ、５２０…第４リセット回路（連続初期化手段）、ＲＴ１、ＲＴ２、ＲＴ３Ｂ、ＲＴ４…リセット信号（初期化信号）

Claims

制御ユニットと、この制御ユニットにより動作が制御される周辺回路と、これら制御ユニット及び周辺回路に動作電力を供給する充電電池とを備える電子機器において、前記制御ユニットは、動作保証電圧Ｖ１以下の動作可能電圧ＶＸで動作可能であり、前記周辺回路は、動作保証電圧Ｖ２が前記動作可能電圧ＶＸよりも低く設定され、前記制御ユニットへの供給電圧が、前記動作保証電圧Ｖ１以下であって、前記動作可能電圧ＶＸ以上の状態であるときに、前記制御ユニットに対して、初期化信号を周期的に出力する連続初期化手段を備えたことを特徴とする電子機器。
電力供給装置からの供給電力により前記充電電池を充電する充電制御手段と、前記供給電力により電圧を発生する電圧発生手段と、前記充電電池の電圧が、少なくとも前記制御ユニットの動作保証電圧を超えるまでは、前記電圧発生手段により発生した電圧と前記充電電池の電圧とを加算した電圧に基づいて、前記制御ユニットへの供給電圧を上昇させる供給電圧上昇手段とを備えることを特徴とする請求項１に記載の電子機器。
前記制御ユニットの異常を検出する異常検出手段を備え、前記連続初期化手段は、前記異常検出手段の検出結果から、前記制御ユニットに異常が生じた場合に、更に、前記制御ユニットに対して、初期化信号を周期的に出力することを特徴とする請求項２に記載の電子機器。
前記供給電圧上昇手段は、更に、前記異常検出手段の検出結果から、前記制御ユニットに異常が生じた場合に、前記電圧発生手段により発生した電圧と前記充電電池の電圧とを加算した電圧に基づいて、前記制御ユニットへの供給電圧を上昇させることを特徴とする請求項３に記載の電子機器。
前記制御ユニットは、初期化処理を実行後に前記異常検出手段の動作開始を指示することを特徴とする請求項３又は４に記載の電子機器。
前記周辺回路は、クロック信号を出力する発振回路と、前記制御ユニットへの前記クロック信号の供給／供給停止を切替制御するクロック制御手段とを備え、このクロック制御手段は、前記制御ユニットが、当該制御ユニットの停止命令を実行した場合に、前記制御ユニットへの前記クロック信号の供給を停止し、前記制御ユニットに対する前記周辺回路からの割り込みが発生した場合、又は、前記連続初期化手段が初期化信号の出力を開始した場合に、前記制御ユニットへの前記クロック信号の供給を開始することを特徴とする請求項１乃至５のいずれかに記載の電子機器。
前記周辺回路は、時間を計時する計時手段を備え、前記電子機器は、前記計時手段の計時結果に基づいて時刻を表示する時刻表示手段を具備する時計として構成されていることを特徴とする請求項１乃至６のいずれかに記載の電子機器。
制御ユニットと、この制御ユニットにより動作が制御される周辺回路と、これら制御ユニット及び周辺回路に動作電力を供給する充電電池とを備える電子機器の制御方法において、前記制御ユニットは、動作保証電圧Ｖ１以下の動作可能電圧ＶＸで動作可能であり、前記周辺回路は、動作保証電圧Ｖ２が前記動作可能電圧ＶＸよりも低く設定され、前記制御ユニットへの供給電圧が、前記動作保証電圧Ｖ１以下であって、前記動作可能電圧ＶＸ以上の状態であるときに、前記制御ユニットに対して、初期化信号を周期的に出力することを特徴とする電子機器の制御方法。
前記制御ユニットに異常が生じたか否かを検出し、異常が生じた場合に、前記制御ユニットに対して、初期化信号を周期的に出力すると共に、前記供給電力により電圧を発生させ、この発生させた電圧と前記充電電池の電圧とを加算した電圧に基づいて前記制御ユニットへの供給電圧を上昇させることを特徴とする請求項８に記載の電子機器の制御方法。