JP4341156B2 - 車両用電源装置 - Google Patents
車両用電源装置 Download PDFInfo
- Publication number
- JP4341156B2 JP4341156B2 JP2000262872A JP2000262872A JP4341156B2 JP 4341156 B2 JP4341156 B2 JP 4341156B2 JP 2000262872 A JP2000262872 A JP 2000262872A JP 2000262872 A JP2000262872 A JP 2000262872A JP 4341156 B2 JP4341156 B2 JP 4341156B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- control circuit
- load control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の属する技術分野】
本発明は、車載バッテリに接続された電源ラインから負荷制御回路に給電するようにした車両用電源装置、特には車載バッテリの出力電圧が一時的に低下したときに電源ラインの出力電圧をコンデンサの充電電荷によりバックアップするようにした車両用電源装置に関する。
【0002】
【発明が解決しようとする課題】
近年の車両においては、多様な負荷の制御のために数多くの負荷制御回路が搭載されているが、このような負荷制御回路はコンピュータを主体に構成されることが一般的となっている。この場合、負荷制御回路の電源は車載バッテリから電源ラインを通じて供給されることになるが、その車載バッテリの出力電圧は、エンジンスタータの動作時などにおいて一時的に低下した状態が比較的長い時間継続されるという一般的事情があるため、コンピュータを主体に構成された負荷制御回路が電源電圧の一時的な低下に伴い誤動作する可能性が存在する。
【0003】
そこで、従来の車両電源装置においては、電源ラインに対しコンデンサを接続しておき、車載バッテリの出力電圧が一時的に低下したときに、上記電源ラインの出力電圧をコンデンサの充電電荷によりバックアップする構成とすることが行われている。この場合、電源ラインの出力電圧が予め設定された基準電圧より低くなったときに、前記負荷制御回路を通常動作モードから低消費電力モードに切り換えることによって、その消費電流を抑制することが行われているが、これでもコンデンサによる電源バックアップ時における消費電流を十分に低減させることが困難であるため、回路インピーダンスを高めることで消費電流の低減を図るようにしている。しかしながら、このように回路インピーダンスを高めた状態では、外来ノイズの影響を受けやすくなって、負荷制御回路の動作が不安定になる恐れがあり、このような点が未解決の課題となっていた。
【0004】
本発明は上記事情に鑑みてなされたものであり、その目的は、コンデンサによる電源バックアップ時の消費電流を十分に低減できると共に、電源供給対象の負荷制御回路の動作が不安定になる恐れがなくなる車両用電源装置を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために請求項1に記載した手段を採用できる。この手段によれば、車載バッテリに接続された電源ラインの出力電圧が一時的に低下したときには、当該電源ラインの出力電圧がコンデンサによりバックアップされるようになり、このバックアップ動作時には、コンデンサの充電電荷の放電に伴い電源ラインの出力電圧が徐々に低下するようになる。このような電圧低下に応じて、抵抗分圧回路による検出電圧が予め設定された基準電圧より低くなったときには、バックアップ制御回路が、負荷制御回路を通常動作モードから低消費電力モードに切り換えるようになる。また、このように負荷制御回路が低消費電力モードに切り換えられた期間には、動作制御手段がスイッチング回路を間欠的にオンオフさせるようになる。すると、当該スイッチング回路のオン状態時において、抵抗分圧回路に対し電源ラインの出力電圧が供給され、オフ状態時においてその電圧供給が遮断されるようになる。つまり、抵抗分圧回路に対し間欠的に通電が行われるから、結果的に抵抗分圧回路での平均消費電流が抑制されることになる。
【0006】
この後、スイッチング回路がオン状態にある期間、つまり、抵抗分圧回路に対し電源ラインの出力電圧が供給された期間において、当該抵抗分圧回路の検出電圧が前記基準電圧以上となったときには、バックアップ制御回路が、負荷制御回路を通常動作モードに復帰させる制御を行うと共に、動作制御手段が、スイッチング回路をオン状態に保持するようになり、これにより、電源ラインの出力電圧が一時的に低下する前の状態に復帰するようになる。
【0007】
以上のように、コンデンサによる電源バックアップ時には、負荷制御回路が低消費電力モードに切り換えられると共に、抵抗分圧回路での消費電流が抑制された状態になる結果、その電源バックアップ状態での全体の消費電流を十分に低減できるものであり、また、この結果、従来構成のように回路インピーダンスを高める必要がなくなって、負荷制御回路の動作が外来ノイズの影響により不安定になる恐れがなくなるものである。
【0008】
この場合、請求項2記載の手段を採用することもできる。この手段によれば、コンデンサによる電源バックアップ状態になった場合において、抵抗分圧回路による検出電圧が基準電圧より低くなったとき、つまり、負荷制御回路を低消費電力モードに切り換えるときには、バックアップ制御回路が、スイッチング素子をオフして負荷制御回路の主電源を遮断するようになるため、当該負荷制御回路に対し定電圧電源回路から制御用電源のみが供給された状態となる。この結果、負荷制御回路での消費電流を抑制する効果を高め得るようになる。また、このときには、バックアップ制御回路が、負荷制御回路に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータを記憶手段に記憶するように指令するためのバックアップ動作指令を与えるようになるから、電源ラインの出力電圧が正常な状態に復帰した後における負荷制御回路の動作が保証されるようになる。
【0009】
請求項3記載の手段によれば、コンデンサによる電源バックアップ状態、つまりスイッチング回路が間欠的にオンオフされる状態になった場合に、そのオフ期間において、抵抗分圧回路及び前記基準電圧を発生するための電圧発生回路に対する電圧供給が同時に遮断されるから、当該スイッチング回路の間欠的なオンオフに伴う消費電流抑制効果を十分に発揮できるようになる。
【0010】
【発明の実施の形態】
以下、本発明の一実施例について図面を参照しながら説明する。
全体の回路構成を示す図1において、車両用の制御回路ユニット1は、その電源端子+Vが車載バッテリ2のプラス側電源端子に接続され、且つグランド端子GNDがボディアースされた状態とされる。尚、車載バッテリ2のマイナス側源端子もボディアースされている。上記制御回路ユニット1は、例えば車載情報処理装置(カーナビゲーション装置など)に組み込まれたものであり、以下のような構成となっている。
【0011】
即ち、制御回路ユニット1において、電源端子+Vは、逆接続対策用(制御回路ユニット1が車載バッテリ2に対し逆極性状態で誤接続されたときの回路素子保護対策用)のダイオード3を順方向に介して電源ライン4に接続されている。この電源ライン4には安定化電源IC5(本発明でいう定電圧電源回路に相当)の入力側が接続されており、この電源IC5から補助電源ライン6に対し一定レベルの電圧出力が供給されるようになっている。
【0012】
前記車載情報処理装置の動作制御を行うためのコンピュータ主回路7(負荷制御回路に相当)は、CPU、ROM、RAMなど(何れも図示せず)を含んで構成されたもので、その制御用電源が前記補助電源ライン6から供給されると共に、制御対象負荷を駆動するための主電源が前記電源ライン4からゲート制御型のスイッチング素子8(例えばMOSFET)を介して供給されるようになっている。
【0013】
前記電源ライン4とグランド端子GNDとの間には、電源バックアップ用のコンデンサ9が接続されており、車載バッテリ2の出力電圧がエンジンスタータの動作などに応じて一時的に低下したときに、その出力電圧を当該コンデンサ9の充電電荷によってバックアップする構成となっている。
【0014】
電圧検出回路10は、電源ライン4の出力電圧が所定レベル以下に低下したときに、前記コンピュータ主回路7の主電源を遮断すると共に、当該コンピュータ主回路7を低消費電力モードに切り替え、その後において電源ライン4の出力電圧が定常状態に復帰したときに、コンピュータ主回路7の主電源の復帰並びに上記低消費電力モードの解除動作を行うために設けられたものであり、以下、この電圧検出回路10について説明する。
【0015】
即ち、電圧検出回路10において、第1の分圧回路11(抵抗分圧回路に相当)は、抵抗11a及び11bの直列回路より成るもので、その一端側がpnp型トランジスタ13のエミッタ・コレクタ間を介して電源ライン4に接続され、他端側がグランド端子GNDに接続された構成となっている。これにより、第1の分圧回路11にあっては、トランジスタ13のオン状態において、抵抗11a及び11bの共通接続点から電源ライン4の出力電圧レベルに応じた検出電圧V1を出力する。
【0016】
また、第2の分圧回路12(電圧発生回路に相当)は、抵抗12a及び12bの直列回路より成るもので、その一端側がpnp型トランジスタ14のエミッタ・コレクタ間を介して補助電源ライン6に接続され、他端側がグランド端子GNDに接続された構成となっている。これにより、第2の分圧回路12にあっては、トランジスタ14のオン状態において、抵抗12a及び12bの共通接続点から予め設定されたレベルの基準電圧V2を出力する。
【0017】
この場合、上記検出電圧V1及び基準電圧V2は、電源ライン4の出力電圧が予め設定されたしきい値電圧Vthより高いときにはV1≧V2の関係を呈し、電源ライン4の出力電圧が当該しきい値電圧Vth以下となったときにV1<V2の関係を呈するように調整されている。
【0018】
上記トランジスタ13及び14は、npn型トランジスタ15と共に本発明でいうスイッチング回路16を構成するものである。このスイッチング回路16において、トランジスタ13及び14の各ベースは、抵抗13a及び14aを個別に介してトランジスタ15のコレクタに接続されており、このトランジスタ15は、そのエミッタがグランド端子GNDに接続され、ベースが抵抗15aを介してOR回路17の出力端子に接続されている。
【0019】
補助電源ライン6から給電されるように設けられた比較回路18は、その非反転入力端子(+)に前記第1の分圧回路11からの検出電圧V1を受け、且つ反転入力端子(−)に前記第2の分圧回路12からの基準電圧V2を受けるように接続されている。また、この比較回路18の出力端子は、例えばレベルトリガ型のDフリップフロップより成るラッチ回路19のデータ端子Dに接続されている。
【0020】
このラッチ回路19は、補助電源ライン6から給電されるように設けられており、そのイネーブル端子Gが“H”レベルのときにデータ端子Dの入力信号をそのまま出力端子Qから出力し、イネーブル端子Gが“L”レベルとなったときにその時点での出力端子Qからの出力をラッチするという周知の動作を行う構成となっている。そして、ラッチ回路19は、そのイネーブル端子Gが前記OR回路17の出力端子に接続され、出力端子Qがバックアップ制御回路20の信号入力端子P1に接続されている。
【0021】
このバックアップ制御回路20は、補助電源ライン6から給電されるように設けられており、上記信号入力端子P1の入力信号レベルが“H”の状態時には、出力端子Q1からのゲート信号を出力して前記スイッチング素子8をオン状態に保持すると共に、出力端子Q2及びQ3から“H”レベル信号を出力した状態を呈する。尚、出力端子Q2からの信号は前記OR回路17の一方の入力端子に与えられ、出力端子Q3からの信号は前記コンピュータ主回路7に与えられるようになっている。また、バックアップ制御回路20は、信号入力端子P1の入力信号のレベルが“L”に反転したときには、出力端子Q2及びQ3からの出力信号を“L”レベルに反転させると共に、この状態で入力端子P2にコンピュータ主回路7から電源遮断指令信号が入力されたときに出力端子Q1からのゲート信号の出力を停止してスイッチング素子8をオフさせる構成となっている。尚、上記出力端子Q3から出力される“L”レベルの信号が本発明でいうバックアップ動作指令に相当するものである。
【0022】
この場合、コンピュータ主回路7にあっては、バックアップ制御回路20の出力端子Q3から“H”レベル信号が与えられている期間にはアクティブ状態を呈して通常の制御動作を実行する通常動作モードを保持しているが、その信号が“L”レベルに反転したとき(バックアップ動作指令が出力されたとき)には、当該通常動作モードを中断すると共に、その通常動作モードへの復帰に必要なデータをRAMに記憶するというバックアップ動作を行い、このバックアップ動作が完了したときに、前記電源遮断指令信号をバックアップ制御回路20の入力端子P2に与えるようになっている。
【0023】
前記OR回路17は、前述したように一方の入力端子にバックアップ制御回路20の出力端子Q2からの信号を受けるようになっているが、他方の入力端子には発振回路21(動作制御手段に相当)からのパルス信号Spを受けるようになっている。このパルス信号Spは、例えば図2に示すように、そのパルス幅τが例えば100m秒程度、周期Tが例えば1〜数秒(あるいは1〜十数秒)に設定されている。尚、接続関係を図示していないが、上記OR回路17及び発振回路21の電源は補助電源ライン6から与えられるようになっている。
【0024】
次に、上記した回路構成の作用について、各部の電圧波形及び状態を示す図2のタイミングチャートも参照しながら説明する。
今、ラッチ回路19の出力端子Qから“H”レベルの信号が出力された定常状態では、その“H”レベル信号を入力端子P1に受けたバックアップ制御回路20がスイッチング素子8をオン状態に保持するため、コンピュータ主回路7の主電源が、電源ライン4から当該スイッチング素子8を介して供給された状態になる。また、このときにはバックアップ制御回路20の出力端子Q2及びQ3から“H”レベル信号が出力されるため、コンピュータ主回路7は、当該バックアップ制御回路20の出力端子Q3からの“H”レベル信号を受けてアクティブ状態、つまり通常の制御動作を実行する通常動作モードを保持している。
【0025】
さらに、バックアップ制御回路20の出力端子Q2からの“H”レベル信号が、OR回路17を介してラッチ回路19のイネーブル端子Gに与えられるため、当該ラッチ回路19は、データ端子Dの入力信号をそのまま出力端子Qから出力する状態を呈し、また、上記“H”レベル信号が、OR回路17及び抵抗15aを介してトランジスタ15のベースに与えられるため、そのトランジスタ15がオンされ、これに応じて第1の分圧回路11及び第2の分圧回路12にそれぞれ対応したトランジスタ13及び14がオンされる。このようなオンに応じて、第1の分圧回路11及び第2の分圧回路12から検出電圧V1及び基準電圧V2がそれぞれ出力されるようになる。
【0026】
この場合、電源ライン4の出力電圧が定常レベル(前述したしきい値電圧Vth以上のレベル)にあるときには、第1の分圧回路11からの検出電圧V1及び第2の分圧回路12からの基準電圧V2がV1≧V2の関係を呈するため、比較回路18から“H”レベル信号が出力されており、これに応じて上述した定常状態が維持される。尚、この定常状態時において、コンデンサ9は車載バッテリ2の出力電圧に応じた電圧レベルまで充電されている。
【0027】
このような定常状態から、エンジンスタータの動作などに応じて、車載バッテリ2の出力電圧が一時的に低下したときには、電源ライン4の出力電圧がコンデンサ9の充電電荷によってバックアップされるが、その放電の進行に応じて電源ライン4の出力電圧が次第に低下することになる。これに応じて電源ライン4の出力電圧が予め設定されたしきい値電圧Vthより低くなると、上記検出電圧V1及び基準電圧V2がV1<V2の関係を呈するため、比較回路18の出力が“L”レベルに反転する。すると、この“L”レベル信号をデータ端子Dに受けたラッチ回路19が、当該“L”レベル信号をそのまま出力端子Qから出力するため、これを入力端子P1に受けたバックアップ制御回路20が、出力端子Q2及びQ3からの出力信号を“L”レベルに反転させるようになる。
【0028】
この場合、上記出力端子Q3からの“L”レベル信号を受けたコンピュータ主回路7は、通常の制御動作を中断すると共に、その制御動作を再開するのに必要なデータをRAMに記憶するというバックアップ動作を行い、このバックアップ動作が完了したときに、電源遮断指令信号をバックアップ制御回路20の入力端子P2に与えた後に低消費電力モード(スリープ状態)に移行する。これにより、上記電源遮断指令信号を入力端子P2に受けたバックアップ制御回路20が、出力端子Q1からのゲート信号の出力を停止してスイッチング素子8をオフさせるため、コンピュータ主回路7は、主電源が遮断されて制御用電源のみが供給された状態に切り換えられる。
【0029】
また、バックアップ制御回路20の出力端子Q2からの出力が“L”レベルに反転するため、発振回路21からのパルス信号Spが有効化されるようになり、そのパルス信号Spは、OR回路17を介してラッチ回路19のイネーブル端子Gに間欠的に与えられると共に、OR回路17及び抵抗15aを介してトランジスタ15のベースに間欠的に与えられるようになる。
【0030】
このため、ラッチ回路19にあっては、パルス信号Spが立ち上がった期間に比較回路18からの比較出力を出力端子Qから出力すると共に、パルス信号Spが立ち下がった期間にその立ち下がりタイミングでの出力をラッチするようになる。また、トランジスタ15にあっては、上記パルス信号Spの出力周期に応じた間隔で間欠的にオンされるため、第1の分圧回路11及び第2の分圧回路12に対応した各トランジスタ13及び14も間欠的にオンされるようになり、それら分圧回路11及び12からの検出電圧V1及び基準電圧V2は、パルス信号Spの立上がり期間だけ出力されることになる。この結果、比較回路18による比較動作及びその比較結果をバックアップ制御回路20に与えるという比較結果出力動作は、図2に示すように、パルス信号Spのパルス幅τに応じた比較的短い時間(100m秒)程度だけ有効な状態とされ、これ以外の期間は無効化された状態となる。
【0031】
この後、車載バッテリ2の出力電圧が一時的に低下した状態が解消されたときには、トランジスタ15のオン期間において前記検出電圧V1及び基準電圧V2がV1≧V2の関係に復帰するため、比較回路18から“H”レベル信号が出力されるようになり、また、上記トランジスタ15のオン期間には、ラッチ回路19のイネーブル端子に“H”レベル信号が与えられているため、上記比較回路18からの“H”レベル信号がラッチ回路19の出力端子Qからそのまま出力されることになる。すると、その“H”レベル信号を受けたバックアップ制御回路20が、スイッチング素子8をオン状態に復帰させると共に、出力端子Q2及びQ3から“H”レベル信号を出力した状態に復帰するようになり、これによりコンピュータ主回路7が主電源の供給を受けた通常動作モード(アクティブ状態)に戻されるようになる。
【0032】
要するに、上記した本実施例の構成によれば、電源ライン4の出力電圧が一時的に低下したときには、その電源ライン4の出力電圧をコンデンサ9の充電電荷によってバックアップし、このバックアップ状態で、コンピュータ主回路7に主電源を与えるためのスイッチング素子8を強制的にオフさせると共に、通常動作モードにあるコンピュータ主回路7を、その制御動作の再開に必要なデータをRAMに記憶したまま待機する低消費電力モードに切り換えるものであり、これにより全体の消費電流を抑制して、コンデンサ9の充電電荷による電源バックアップ時間の延長を図るようにしている。
【0033】
この場合、第1の分圧回路11及び第2の分圧回路12内の抵抗11a、11b及び12a、12bでの消費電力が比較的大きくなるという事情があるため、それら抵抗11a、11b及び12a、12bに対し連続的に通電する構成であった場合には、上記電源バックアップ時における回路全体の消費電流を1mA程度以下に抑制することが困難になる。これに対して、本実施例においては、コンデンサ9による電源バックアップ状態では、第1の分圧回路11及び第2の分圧回路12に対応した各トランジスタ13及び14を間欠的にオンさせて、上記抵抗11a、11b及び12a、12bでの平均消費電流を抑制する構成となっているから、回路全体の消費電流が1mAを下回った状態とすることが可能となり、結果的に、コンデンサ9の充電電荷による電源バックアップ時間のさらなる延長を実現できることになる。また、電源バックアップ状態での全体の消費電流の低減を、制御回路ユニット1の回路インピーダンスに変更を加えることなく実現できるから、従来構成のように回路インピーダンスを高める必要がなくなって、コンピュータ主回路7の動作が外来ノイズの影響により不安定になる恐れがなくなるものである。尚、この場合、上記抵抗11a、11b及び12a、12bでの消費電流は、発振回路21からのパルス信号Spのデューティ比により決まるものであるが、そのデューティ比をやみくもに小さくすれば良いというものではなく、当該デューティ比を決定するパルス信号Spのパルス幅τ及び周期Tを、比較回路18での比較動作が確実に行われる範囲で設定することになる。
【0034】
また、バックアップ制御回路20は、コンピュータ主回路7に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータをRAMに記憶するように指令するためのバックアップ動作指令を与えるようになるから、電源ライン4の出力電圧が正常な状態に復帰した後におけるコンピュータ主回路7の動作が保証されるようになる。さらに、コンデンサ9による電源バックアップ状態、つまりスイッチング回路16が間欠的にオンオフされる状態になった場合に、そのオフ期間において、第1の分圧回路11及び第2の分圧回路12に対する電圧供給が同時に遮断されるから、当該スイッチング回路16の間欠的なオンオフに伴う消費電流抑制効果を十分に発揮できるようになる。
【0035】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
スイッチング素子8としては、MOSFETに限らずバイポーラトランジスタやIGBTなどを利用できる。発振回路21は、CMOS回路素子により形成できるものであって、その消費電力を極めて小さい状態とすることができるから、常時動作させておいても良いが、例えば、バックアップ制御回路20の出力端子Q2からの出力が“L”レベルに反転した期間のみ動作する構成としても良い。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路構成図
【図2】作用説明用のタイミングチャート
【符号の説明】
1は制御回路ユニット、2は車載バッテリ、4は電源ライン、5は安定化電源IC(定電圧電源回路)、6は補助電源ライン、7はコンピュータ主回路(負荷制御回路)、8はスイッチング素子、9はコンデンサ、10は電圧検出回路、11は第1の分圧回路(抵抗分圧回路)、12は第2の分圧回路(電圧発生回路)、16はスイッチング回路、18は比較回路、19はラッチ回路、20はバックアップ制御回路、21は発振回路(動作制御手段)を示す。
Claims (3)
- 車載バッテリに接続された電源ラインから負荷制御回路に給電すると共に、前記車載バッテリの出力電圧が一時的に低下したときに前記電源ラインの出力電圧をコンデンサの充電電荷によりバックアップするように構成され、
前記電源ラインの出力電圧を検出する抵抗分圧回路と、この抵抗分圧回路による検出電圧が予め設定された基準電圧以下より低くなったときに前記負荷制御回路を通常動作モードから低消費電力モードへ切り換えるバックアップ制御回路とを備えた車両用電源装置において、
オン状態時に前記抵抗分圧回路に対し前記電源ラインの出力電圧を供給すると共にオフ状態時にその電圧供給を遮断するスイッチング回路と、
前記負荷制御回路が通常動作モードにある期間に前記スイッチング回路をオン状態に保持すると共に、当該負荷制御回路が低消費電力モードに切り換えられた期間に上記スイッチング回路を間欠的にオンオフさせることにより前記抵抗分圧回路に対し間欠的に通電を行う動作制御手段とを備え、
前記バックアップ制御回路は、前記スイッチング回路がオン状態にある期間に前記抵抗分圧回路の検出電圧が前記基準電圧以上になったときに負荷制御回路を通常動作モードに復帰させる制御を行うことを特徴とする車両用電源装置。 - 前記負荷制御回路に対しその制御対象負荷を駆動するための主電源を前記電源ラインから当該負荷制御回路に供給するためのスイッチング素子と、
前記負荷制御回路のための制御用電源を前記電源ラインから当該負荷制御回路に供給するための定電圧電源回路と、
この定電圧電源回路の出力電圧に基づいて前記基準電圧を発生する電圧発生回路とを備え、
前記バックアップ制御回路は、前記抵抗分圧回路による検出電圧が前記基準電圧より低くなるのに伴い前記負荷制御回路を低消費電力モードに切り換える際には、前記スイッチング素子をオフすることにより前記負荷制御回路に前記制御用電源のみを供給した状態に切り換えると共に、その負荷制御回路に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータを記憶手段に記憶するように指令するためのバックアップ動作指令を与えるように構成されていることを特徴とする請求項1記載の車両用電源装置。 - 請求項2記載の車両用電源装置において、
前記スイッチング回路は、オン状態時に前記抵抗分圧回路及び電圧発生回路に対し前記電源ラインの出力電圧及び前記定電圧電源回路の出力電圧をそれぞれ供給すると共に、オフ状態時にそれら抵抗分圧回路及び電圧発生回路に対する電圧供給を同時に遮断する構成とされていることを特徴とする車両用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000262872A JP4341156B2 (ja) | 2000-08-31 | 2000-08-31 | 車両用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000262872A JP4341156B2 (ja) | 2000-08-31 | 2000-08-31 | 車両用電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002078239A JP2002078239A (ja) | 2002-03-15 |
JP4341156B2 true JP4341156B2 (ja) | 2009-10-07 |
Family
ID=18750486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000262872A Expired - Fee Related JP4341156B2 (ja) | 2000-08-31 | 2000-08-31 | 車両用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4341156B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10347359A1 (de) * | 2003-10-11 | 2005-05-12 | Preh Gmbh | Schalteinrichtung zur Detektion einer Spannungsunterbrechung |
JP4461824B2 (ja) | 2004-02-13 | 2010-05-12 | トヨタ自動車株式会社 | 自動車、自動車の制御方法、制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 |
JP2007045395A (ja) * | 2005-07-15 | 2007-02-22 | Denso Corp | 代替入力制御方法および代替入力制御装置 |
JP5006655B2 (ja) * | 2007-01-15 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 表示装置用電源回路および表示装置 |
JP2011116266A (ja) * | 2009-12-04 | 2011-06-16 | Calsonic Kansei Corp | 自動車用表示装置 |
KR101492159B1 (ko) | 2014-03-19 | 2015-02-12 | 주식회사 티노스 | Avn 시스템 전원 차단 제어장치 |
JP7227779B2 (ja) * | 2019-02-05 | 2023-02-22 | 株式会社Subaru | 車両 |
CN117277261B (zh) * | 2023-11-22 | 2024-03-15 | 珠海数字动力科技股份有限公司 | 一种低压直流双向供电通信电路及其供电方法 |
-
2000
- 2000-08-31 JP JP2000262872A patent/JP4341156B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002078239A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509767B2 (en) | Wake-up circuit | |
JPH05500427A (ja) | マイクロプロセッサの目覚し回路装置 | |
JP4341156B2 (ja) | 車両用電源装置 | |
JP2007133729A (ja) | 電子制御装置とその制御方法 | |
CN110463039B (zh) | 负载驱动装置 | |
CA2646524A1 (en) | Load controller | |
JP2003244856A (ja) | 電源管理装置 | |
KR20160140435A (ko) | 스위치 감시 회로 | |
US4977477A (en) | Short-circuit protected switched output circuit | |
US6150854A (en) | Circuit arrangement for switching an inductive load | |
JP4069813B2 (ja) | エンジン始動制御装置 | |
JP3535520B2 (ja) | リセット回路 | |
JP2551202Y2 (ja) | 車両用負荷制御装置 | |
JPH01311617A (ja) | スイッチング素子駆動装置 | |
JP2019216384A (ja) | 車両用制御装置 | |
JPH1118291A (ja) | 過電圧保護装置 | |
JPH06215676A (ja) | リレー制御回路 | |
JP2548778Y2 (ja) | ワイパーの制御回路 | |
JP3437588B2 (ja) | 負荷ドライブ回路 | |
JP3985798B2 (ja) | スタンバイ機能付電源装置 | |
JPH04347541A (ja) | コンピュータの電源回路 | |
JP2002149250A (ja) | 定電流回路 | |
JPH10261921A (ja) | オーディオパワーアンプic | |
JP3329600B2 (ja) | 電圧制御回路およびこの電圧制御回路を含むdc/dcコンバータおよびこのdc/dcコンバータを備えた電子機器 | |
JP3559051B2 (ja) | リレーの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |