JP4333115B2 - 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の半導体素子を含んで構成される半導体装置の製造方法と当該製造方法を用いて製造される半導体装置、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体素子を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、活性領域（チャネル形成領域）を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（微細孔）を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μｍ程度のシリコンの結晶粒を形成する技術がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これらの技術を用いて形成される、大きな結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【非特許文献１】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【０００５】
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【０００６】
【発明が解決しようとする課題】
上述した従来の方法では、数μｍ程度の大きな結晶粒を形成することが可能となるものの、得られる結晶粒の面方位については制御されておらず、それぞれの結晶粒の面方位についてランダムな状態となっていた。薄膜トランジスタの電気的特性の更なる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【０００７】
よって、本発明は、面方位が制御された結晶粒からなる半導体膜を用いて半導体素子を形成することを可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
また、本発明は、電気的特性の良好な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の製造方法は、基板上に半導体素子を形成する半導体装置の製造方法であって、基板上に第１絶縁膜を堆積する第１絶縁膜堆積工程と、第１絶縁膜上に金属含有物質から成り半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、結晶化促進膜上に第２絶縁膜を堆積する第２絶縁膜堆積工程と、第２絶縁膜及び結晶化促進膜を貫通して第１絶縁膜に至る微細孔を開け、当該微細孔の底部付近に結晶化促進膜を露出させる微細孔形成工程と、第２絶縁膜上及び微細孔内に半導体膜を堆積する半導体膜堆積工程と、基板に熱処理を施し、半導体膜の微細孔の底部付近を含む領域を固相状態にて結晶化させて結晶成分含有半導体膜を得る熱処理工程と、微細孔内の結晶成分含有半導体膜を起点として半導体膜を溶融結晶化させて結晶性半導体膜を得る溶融結晶化工程と、を含む。
【００１０】
半導体膜の結晶化を行う際の起点としての微細孔の底部近傍に、金属含有物質からなる結晶化促進材料と半導体膜とを固相状態にて結晶化させて結晶成分含有半導体膜を形成しているので、その後に半導体膜の溶融結晶化を行うことにより、微細孔を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された半導体膜（結晶性半導体膜）を形成することが可能になる。この略単結晶状態と見なせ、かつ面方位も制御された良質な半導体膜を用いて半導体素子を形成することにより、半導体装置の高性能化を図ることが可能になる。
【００１１】
ここで本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【００１２】
また、本発明に係る製造方法は、上記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含むことが好ましい。ここで本明細書において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組み合わせにより製造可能な素子を含む。また本明細書において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。本発明に係る結晶性半導体膜を用いることにより、電気的特性に優れた半導体素子、半導体装置を得ることが可能となる。なお、結晶化促進膜として、遮光性を有するものを用いた場合には、半導体素子の半導体膜により構成される部分（例えば、薄膜トランジスタであれば活性領域等）に対する光の入射を結晶化促進膜によって遮り、半導体膜に光励起による起電力や暗電流の発生を防ぐことも可能となる。
【００１３】
上述した結晶化促進材料はニッケル、鉄、コバルト、白金、パラジウムのうちいずれかを含む物質とすることが好適である。また、結晶化促進材料は珪素化合物（シリサイド）とすることも好適である。このような結晶化促進材料を用いることにより、結晶粒の面方位を効果的に制御することが可能になる。
【００１４】
また、第２絶縁膜の膜厚と微細孔の孔径との比が２．７５よりも大きくなるように形成することが好ましい。より好ましくは、第２絶縁膜の膜厚と微細孔の孔径との比が５よりも大きくなるように形成するとよい。更に好ましくは、第２絶縁膜の膜厚と微細孔の孔径との比が１１よりも大きくなるように形成するとよい。上記した条件で微細孔を形成することにより、微細孔の上部へ表れる結晶粒の結晶方位を特定の方向へ優先的に揃えることが可能となり、半導体膜の結晶化を行う際には、微細孔の上部に表れた結晶粒の面方位に基づいて、半導体膜の面方位を整えることが可能となる。
【００１５】
また、微細孔の孔径は４５ｎｍ以上１９０ｎｍ以下とすることが好ましい。この条件で微細孔を形成することにより、微細孔内で１つの結晶核を優先的に成長させる作用をより確実に得ることが可能となる。
【００１６】
上述した半導体膜堆積工程において堆積される半導体膜は、その膜厚を３０ｎｍ以上１００ｎｍ以下とすることが好適である。また当該半導体膜の厚みは微細孔の孔径の０．５２倍以上０．６７倍以下とすることが好適である。このような条件で半導体膜を堆積することにより、溶融結晶化の際に結晶化の進む方向をほぼ半導体膜の膜厚方向と略直交する方向のみにし、他の方向へ結晶化が進みにくくすることが可能となり、結晶性半導体膜のより一層の均質化を図ることができる。
【００１７】
また、半導体膜形成工程において成膜される半導体膜は珪素（シリコン）を主構成元素とすることが好ましい。係る半導体膜としては、例えば非晶質又は多晶質のシリコン膜を用いることが好適である。これにより、微細孔を略中心とした範囲に略単結晶状態であり、かつ面方位の制御された良質なシリコン膜を形成し、この良質なシリコン膜を用いて半導体素子を形成することが可能になる。
【００１８】
上述した熱処理は、３００℃以上５５０℃以下の温度で行うことが好ましい。熱処理の温度の下限を３００℃程度とするのは、半導体膜と結晶化促進材料の化合物を必要十分に形成するためである。また、熱処理の温度の上限を５５０℃程度とするのは以下のような理由による。すなわち、電気光学装置などに用いられる半導体装置を形成する場合には、材料コスト等の観点から、絶縁基板として安価なガラス基板（例えばソーダ石灰ガラス等）を用いることが多い。この場合に、ソーダ石灰ガラス等の一般的に用いられるガラスの軟化点は５５０℃程度であるので、製造プロセス中に加えられる熱によって絶縁基板の軟化を生じないようにするために、絶縁基板に加わる温度の上限を軟化点に対応して５５０℃程度としておく必要があるからである。
【００１９】
また、上記熱処理における処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋ_Ｂ＝８．６１７×１０^−５ｅＶ・Ｋ^−１、ε＝０．７８３ｅＶ、ｔ_０＝１．５９×１０^−３（秒）としたときに、
ｔ≧ｔ_０・ｅｘｐ｛ε／ｋ_Ｂ（Ｔ＋２７３．１６）｝、
の関係を満たすように設定するとよい。これにより、熱処理の処理時間を的確に設定することが可能となる。ここで、上記「処理温度」とは、基本的には、熱処理の対象となる基板の基板温度を示すが、工業的な便宜上、基板に熱を加えるための高温炉等の容器内の温度をもって代用してもよい。この場合には、実験等を行い、雰囲気温度Ｔ（℃）の容器内に基板を置いてからどの程度の時間を経過すると基板温度が雰囲気温度とほぼ同じになるかを予め確かめておき、当該時間が経過して基板温度がほぼＴ（℃）となった時点から、上記計算式により求められる処理時間ｔ（秒）の計測を開始するとよい。
【００２０】
また、半導体膜の溶融結晶化はレーザ照射によって行うことが好適である。これにより、溶融結晶化を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【００２１】
また、上記溶融結晶化は、微細孔以外の領域にある半導体膜が膜厚方向全域に渡って溶融する条件にて行われることが好ましい。また当該溶融結晶化は、微細孔内にある結晶成分含有半導体膜が膜厚方向全域に渡って溶融しない条件にて行われることが更に好ましい。このような条件を満たすことにより、半導体膜の溶融結晶化をより良好に行うことが可能となる。
【００２２】
また本発明は、上述した製造方法を用いて製造される半導体装置でもある。具体的には、本発明に係る半導体装置は、絶縁基板上に形成された半導体素子を含む半導体装置であって、絶縁基板上に堆積された第１絶縁膜と、当該第１絶縁膜上に堆積されており金属含有物質からなる結晶化促進膜と、当該結晶化促進膜上に堆積された第２絶縁膜と、第２絶縁膜及び結晶化促進膜を貫通して第１絶縁膜に至りその底部近傍に結晶化促進膜が露出するように形成された微細孔と、微細孔を埋設して第２絶縁膜上に堆積され、微細孔を起点として溶融結晶化された結晶化半導体膜と、を含んで構成される。また、上記結晶性半導体膜は、少なくとも半導体素子の形成領域に相当する大きさを有することが望ましい。
【００２３】
上述した本発明に係る半導体装置は、特に電気光学装置に用いて好適である。具体的には、本発明に係る半導体装置を所望の配置状態（例えばマトリクス状）に配設し、画素を駆動する駆動素子として用いて電気光学装置を構成することにより、性能のよい電気光学装置を得ることが可能となる。そして、このような電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【００２４】
ここで本明細書において「電気光学装置」とは、本発明に係る半導体装置を備え、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【００２５】
また本明細書において「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ（携帯型情報端末）、電子手帳、ＩＣカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２７】
図１及び図２は、一実施形態の半導体装置の製造方法について説明する図である。
【００２８】
（第１絶縁膜堆積工程）
図１（ａ）に示すように、ガラス等の絶縁材料からなる基板１０上に、第１絶縁膜としての酸化シリコン膜１１を堆積する。酸化シリコン膜１１はプラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法により成膜可能である。例えば本実施形態では、ＰＥＣＶＤ法により厚さ１００ｎｍ程度の酸化シリコン膜１１を堆積する。なお、基板１０を構成する絶縁材料はガラスに限定されるものではない。
【００２９】
（結晶化促進膜形成工程）
図１（ｂ）に示すように、酸化シリコン膜１１上に、金属含有物質からなり半導体膜の結晶化を促進する性質を有する結晶化促進膜としてのニッケル膜１２を堆積する。ニッケル膜１２はＰＥＣＶＤ法、ＬＰＣＶＤ法、スパッタリング法等によって成膜可能である。また金属含有物質としては、コバルト、白金、パラジウム及びタングステンのうち何れかを含む物質、あるいは珪素化合物（シリサイド）を用いてもよい。
【００３０】
なお、本実施形態におけるニッケル膜のように、結晶化促進膜として遮光性を有するものを用いた場合には、その上側に形成される半導体素子の半導体膜部分（例えば、薄膜トランジスタであれば活性領域等）に対する光の入射を結晶化促進膜によって遮り、半導体膜に光励起による起電力や暗電流の発生を防ぐことも可能となる。
【００３１】
（第２絶縁膜堆積工程）
次に、図１（ｃ）に示すように、ニッケル膜１２上に第２絶縁膜としての酸化シリコン膜１３を堆積する。酸化シリコン膜１３はＰＥＣＶＤ法、ＬＰＣＶＤ法、スパッタリング法等により成膜可能である。
【００３２】
（微細孔形成工程）
次に、図１（ｄ）に示すように、酸化シリコン膜１３（第２絶縁膜）およびニッケル膜１２（結晶化促進膜）を貫通して酸化シリコン膜１１（第１絶縁膜）に至る微細孔１４を開け、当該微細孔１４の底部近傍の側壁にニッケル膜１２を露出させる。この微細孔１４は、１つの結晶核のみを優先的に成長させる役割を担うためのものである。以降の説明ではこの微細孔を「グレイン・フィルタ」と称することとする。グレイン・フィルタ１４は、例えばグレイン・フィルタ１４の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１３上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１３上のフォトレジスト膜を除去することによって形成することができる。また、グレイン・フィルタ１４は円筒状に形成することが好適であるが、円筒状以外の形状（例えば、円錐状、角柱状、角錐状など）としてもよい。
【００３３】
ここで、グレイン・フィルタ１４の孔径は４５ｎｍ〜１９０ｎｍとすることが好適である。また、グレイン・フィルタ１４の孔径は、後に酸化シリコン膜１３上に形成される半導体膜（本実施形態ではシリコン膜）の膜厚の１．５〜１．９倍となるように形成することが好適である。例えば本実施形態では、シリコン膜の膜厚を５０ｎｍとし、グレイン・フィルタ１４の孔径を７５ｎｍ（＝５０ｎｍ×１．５）とする。また本実施形態では、酸化シリコン膜１３の厚みを８２５ｎｍとしている。酸化シリコン膜１３及びグレイン・フィルタ１４の寸法をこのような値とする理由については後述する。
【００３４】
（半導体膜堆積工程）
次に、図２（ａ）に示すように、酸化シリコン膜１３上およびグレイン・フィルタ１４内にシリコン（珪素）を主構成元素とする半導体膜を形成する。本実施形態では半導体膜として非晶質（又は多結晶）のシリコン膜１６を形成する。このシリコン膜１６は、ＬＰＣＶＤ法などの成膜法によって３０ｎｍ〜１００ｎｍ程度の膜厚に形成することが好適である。
【００３５】
別の観点からは、本工程において堆積されるシリコン膜１６の厚みは上記グレイン・フィルタ１４の孔径の０．５２倍以上０．６７倍以下であることが望ましい。例えば、上記したようにグレイン・フィルタ１４の孔径を７５ｎｍとした場合には、シリコン膜１６の厚みは３９ｎｍ〜５０ｎｍ程度の範囲が好適となる。
【００３６】
（熱処理工程）
次に、図２（ｂ）に示すように基板１０に対して熱処理を加え、シリコン膜１６のグレイン・フィルタ１４の底部付近を含む領域を固相状態にて結晶化させて、結晶成分含有半導体膜（本例ではシリコンとニッケルの化合物ＮｉＳｉ_２）を得る。後に詳述する様に、この熱処理工程によって少なくともグレイン・フィルタ（微細孔）１４内の半導体膜は、半導体膜に垂直な方向が＜１１１＞となるように結晶化する。この熱処理は３００℃〜５５０℃程度の温度にて行うことが好適である。熱処理の温度の下限を３００℃程度とするのは、結晶成分含有半導体膜を必要十分に形成するためである。また、熱処理の温度の上限を５５０℃程度とするのは以下のような理由による。すなわち、材料コスト等の観点からは基板１０として安価なガラス基板（例えばソーダ石灰ガラス等）を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が５５０℃程度であるので、製造中に加えられる熱によって基板１０の軟化を生じないようにするために、基板１０に加わる温度の上限を軟化点に対応して５５０℃程度より低くする必要があるからである。以上のような理由から、本実施形態では、熱処理を行う際に好適な温度として、３００℃〜５５０℃という範囲を採用している。
【００３７】
また、熱処理時の処理温度と処理時間の関係についても、本願発明者による詳細な検討によって好適な条件が見いだされている。以下に、熱処理の好適条件を説明する。熱処理を行う際の処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋ_Ｂ＝８．６１７×１０^−５ｅＶ・Ｋ^−１、ε＝０．７８３ｅＶ、ｔ_０＝１．５９×１０^−３（秒）としたときに、
ｔ≧ｔ_０・ｅｘｐ｛ε／ｋ_Ｂ（Ｔ＋２７３．１６）｝ …（１）、
の関係を満たすように設定するとよい。
【００３８】
図３は、上記（１）式に基づいて、熱処理時の処理温度Ｔ（℃）と処理時間ｔ（秒）の関係を示した図（グラフ）である。例えば処理温度を３００℃とした場合には、処理時間を１２２０６秒（約３時間２３分）以上とすればよいことが分かる。同様に処理温度を４００℃とした場合には、処理時間を１１５８秒（約１９分）以上とすればよいことが分かる。処理温度を５００℃とした場合には、処理時間を２０２秒以上とすればよいことが分かる。処理温度を５５０℃とした場合には、処理時間を９９秒以上とすればよいことが分かる。また、生産性等の観点からは、処理時間は３００００秒（約８時間）以下とすることが実用的である。このような観点から、熱処理の処理時間ｔは、図３において斜線により示すような範囲内で設定することが好適である。
【００３９】
図４は、上記したような結晶化を行うために好適なグレイン・フィルタ１４の形状について説明する図である。グレイン・フィルタ１４は、酸化シリコン膜（第２絶縁膜）１３の膜厚ｈとグレイン・フィルタ１４の孔径ｒの比ｈ／ｒが２．７５よりも大きくなるように形成することが好ましい。すなわち、グレイン・フィルタ１４の中心軸（図示のｚ軸）でニッケル膜（結晶化促進膜）１２からグレイン・フィルタ１４の側壁方向へ見た角度をφとおくと、ｈ／ｒ＞２．７５とした場合には、角度φが２０°より小さくなる。ニッケル（Ｎｉ）などの結晶化促進物質にてシリコンの固相結晶化を進めると結晶は線状に成長し、その成長方向は＜１１１＞となる。従って、グレイン・フィルタ１４内において、シリコン結晶粒の結晶方位は｛１１１｝面がｚ軸方向に向かうようになる。また、｛１１１｝面とそれに近い｛３３１｝面とは約２２°の角度を持っている。このため、ｈ／ｒ＞２．７５としてφ＜２０°となるようにしてグレイン・フィルタ１４を形成することにより、｛１１１｝面と約２２°の角度を持つ｛３３１｝面はグレイン・フィルタ１４の側壁へ向かって成長するようになる。これにより、グレイン・フィルタ１４の上部のシリコン結晶粒は｛１１１｝面が優先的に表れるようになり、後にシリコン膜の溶融結晶化を行う際にはこの｛１１１｝面に基づいて面方位を整えることができる。
【００４０】
また、ｈ／ｒ＞５としてグレイン・フィルタ１４を形成した場合には、上述した角度φが１１°より小さくなり、グレイン・フィルタ１４を略中心として形成されるシリコン結晶粒の面方位のずれをさらに抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ１４に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して１０°以下となることが確かめられている。
【００４１】
さらに、ｈ／ｒ＞１１としてグレイン・フィルタ１４を形成した場合には、上述した角度φが５°より小さくなりグレイン・フィルタ１４を略中心として形成されるシリコン結晶粒の面方位のずれをより一層抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ１４に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して５°以下となることが確かめられている。このような検討結果に基づいて、本実施形態では、グレイン・フィルタ１４内の酸化シリコン膜１３の膜厚ｈを孔径ｒ（＝７５ｎｍ）の１１倍の８２５ｎｍにしている。
【００４２】
（溶融結晶化工程）
次に、図２（ｃ）に示すようにシリコン膜１６に対してレーザ照射を行うことにより、グレイン・フィルタ１４内の結晶成分含有半導体膜を起点としてシリコン膜１６を溶融結晶化させて結晶性半導体膜を形成する。これにより、図２（ｄ）に示すようにグレイン・フィルタ１４を中心とした結晶性半導体膜、具体的には大粒径の結晶粒からなる略単結晶のシリコン膜１８が形成される。この溶融結晶化の際に、グレイン・フィルタ１４内に形成されたシリコンとニッケルの化合物が結晶の面方位を整える作用を奏することにより、シリコン膜１８の面方位を特定の方向にほぼ制御することが可能になる。
【００４３】
上述したレーザ照射は、例えば波長３０８ｎｍ、パルス幅１００ｎｓ〜３００ｎｓのＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ^２ 程度となるようにして行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどがシリコン膜１６の表面付近で吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ^−１と比較的に大きいためである。このようにしてレーザ照射の条件を適宜に選択することにより、グレイン・フィルタ１４内にある結晶成分含有半導体膜が膜厚方向全域に渡って完全には溶融せず、必ずある程度の非溶融状態の部分が残る一方で、グレイン・フィルタ１４以外の領域にあるシリコン膜１６が膜厚方向全域に渡って完全に溶融するようにする。これにより、レーザ照射後のシリコンの結晶成長はグレイン・フィルタ１４の底部近傍で先に始まり、シリコン膜１６の表面付近、すなわち略完全溶融状態の部分へ進行する。グレイン・フィルタ１４の底部には｛１１１｝面が現れた結晶粒が残留する。こうして半導体膜に垂直な方向が＜１１１＞となる結晶を種として、シリコン膜１６の略完全溶融状態の部分では結晶成長が進行するようになる。
【００４４】
（素子形成工程）
上述したようにしてシリコン膜１６の溶融結晶化を行うことにより、グレイン・フィルタ１４を略中心として、略単結晶状態であり、かつ面方位が制御されたシリコン膜１８を形成することができる。このようにして得られたシリコン膜１８を用いることにより、高性能な半導体素子（例えば薄膜トランジスタや薄膜ダイオード等）を形成することができる。
【００４５】
次に、薄膜トランジスタを例にして、本発明に係る結晶性半導体膜（シリコン膜１８）を用いて半導体素子を形成する際の工程を説明する。本発明に係る結晶性半導体膜を薄膜トランジスタの活性領域に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。
【００４６】
図５は、薄膜トランジスタの形成工程について説明する図である。まず、図５（ａ）に示すように、シリコン膜１８をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【００４７】
次に、図５（ｂ）に示すように、酸化シリコン膜１３およびシリコン膜１８の上面に電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は薄膜トランジスタのゲート絶縁膜として機能する。
【００４８】
次に、図５（ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極２２及びゲート配線膜（図示せず）を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことによりシリコン膜１８にソース領域２４、ドレイン領域２５及び活性領域２６を形成する。例えば本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ^２ 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【００４９】
次に、図５（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの成膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に酸化シリコン膜２０、２８のそれぞれを貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース電極３０及びドレイン電極３２を形成する。これにより、図５（ｄ）に示すように金属含有物質からなり半導体膜の結晶化を促進する結晶化促進膜としてのニッケル膜１２がグレイン・フィルタ１４の底部近傍に配置され、当該グレイン・フィルタ１４を起点として溶融結晶化が行われて形成されたシリコン膜１８を用いて活性領域２６等が形成された薄膜トランジスタＴが得られる。
【００５０】
このように本実施形態では、非晶質（又は多晶質）のシリコン膜１６の溶融結晶化を行う際の起点としてのグレイン・フィルタ１４の底部近傍の側壁に金属含有物質からなる結晶化促進膜としてのニッケル膜１２を露出させておき、グレイン・フィルタ１４内のシリコン膜１６を固相状態にて結晶化させることにより面方位が｛１１１｝となる結晶成分含有半導体膜を形成している。これにより、シリコン膜１６の溶融結晶化を行う際に、グレイン・フィルタ１４を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された略単結晶のシリコン膜１８（結晶性半導体膜）を形成することが可能になる。この結晶粒径が大きく面方位も制御された良質なシリコン膜１８を用いて薄膜トランジスタＴを形成しているので、薄膜トランジスタの高性能化を図ることが可能になる。このような本実施形態に係る薄膜トランジスタは、例えば電気光学装置などの各種装置に用いて好適である。次に、本発明に係る表示装置（電気光学装置）及び電子機器の具体例について説明する。
【００５１】
図６は、本発明に係る一実施形態の電気光学装置について説明する図である。図６に示すように、電気光学装置１００は表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは発光制御線（Ｖgp）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは電流線（Ｉdata）および電源線（Ｖdd）が各画素領域に供給されている。書き込み制御線と定電流線Ｉdataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。なお、ドライバ領域１１５及び１１６についても本発明に係る薄膜トランジスタを使用することが可能である。
【００５２】
図７は、本発明に係る電気光学装置を適用可能な電子機器の例を示す図である。図７（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図７（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は、ファインダや表示部として利用可能である。図７（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は、表示部として利用可能である。
【００５３】
図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図７（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図７（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明に係る電気光学装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。
【００５４】
また、本発明に係る電気光学装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置や有機ＥＬ表示装置などを適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５５】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、半導体素子の具体例として薄膜トランジスタについて説明していたが、本発明の適用範囲はこれに限定されるものではなく、他にも薄膜ダイオードなど各種の半導体素子について本発明を適用することが可能である。
【図面の簡単な説明】
【図１】 一実施形態の半導体装置の製造方法について説明する図である。
【図２】 一実施形態の半導体装置の製造方法について説明する図である。
【図３】 熱処理時の処理温度と処理時間の関係を示した図である。
【図４】 グレイン・フィルタの好適な形状について説明する図である。
【図５】 薄膜トランジスタの形成工程について説明する図である。
【図６】 一実施形態の電気光学装置について説明する図である。
【図７】 電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…基板、 １１…酸化シリコン膜（第１絶縁膜）、 １２…ニッケル膜（結晶化促進膜）、 １３…酸化シリコン膜（第２絶縁膜）、 １４…グレイン・フィルタ（微細孔）、 １６…非晶質のシリコン膜（半導体膜）、 １８…略単結晶のシリコン膜（結晶性半導体膜）、 １００…電気光学装置、 Ｔ…薄膜トランジスタ

Claims (20)

1. 基板上に半導体素子を形成する半導体装置の製造方法であって、
   基板上に第１絶縁膜を堆積する第１絶縁膜堆積工程と、
   前記第１絶縁膜上に金属含有物質から成り半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、
   前記結晶化促進膜上に第２絶縁膜を堆積する第２絶縁膜堆積工程と、
   前記第２絶縁膜及び前記結晶化促進膜を貫通して前記第１絶縁膜に至る微細孔を開け、当該微細孔の底部付近に前記結晶化促進膜を露出させる微細孔形成工程と、
   前記第２絶縁膜上及び前記微細孔内に半導体膜を堆積する半導体膜堆積工程と、
   前記基板に熱処理を施し、前記半導体膜の前記微細孔の底部付近を含む領域を固相状態にて結晶化させて結晶成分含有半導体膜を得る熱処理工程と、
   前記微細孔内の前記結晶成分含有半導体膜を起点として前記半導体膜を溶融結晶化させて結晶性半導体膜を得る溶融結晶化工程と、を含む半導体装置の製造方法。
2. 前記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を含む、請求項１記載の半導体装置の製造方法。
3. 前記金属含有物質はニッケル、コバルト、白金、パラジウム及びタングステンのうち何れかを含む物質である、請求項１又は２に記載の半導体装置の製造方法。
4. 前記金属含有物質は珪素化合物（シリサイド）である、請求項１又は２に記載の半導体装置の製造方法。
5. 前記第２絶縁膜の膜厚と前記微細孔の孔径との比が２．７５よりも大きくなるように形成される、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
6. 前記第２絶縁膜の膜厚と前記微細孔の孔径との比が５よりも大きくなるように形成される、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
7. 前記第２絶縁膜の膜厚と前記微細孔の孔径との比が１１よりも大きくなるように形成される、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
8. 前記微細孔の孔径は４５ｎｍ以上１９０ｎｍ以下である、請求項１乃至７のいずれかに記載の半導体装置の製造方法。
9. 前記半導体膜堆積工程において堆積される半導体膜の膜厚は３０ｎｍ以上１００ｎｍ以下である、請求項１乃至８のいずれかに記載の半導体装置の製造方法。
10. 前記半導体堆積工程において堆積される前記半導体膜の厚みは前記微細孔の孔径の０．５２倍以上０．６７倍以下である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
11. 前記半導体膜堆積工程において堆積される前記半導体膜は珪素を主構成元素とする、請求項１乃至１０のいずれかに記載の半導体装置の製造方法。
12. 前記熱処理を３００℃以上５５０℃以下で行う、請求項１乃至１１のいずれかに記載の半導体装置の製造方法。
13. 前記熱処理の処理時間ｔ（秒）は、処理温度Ｔ（℃）、ボルツマン定数ｋ_Ｂ＝８．６１７×１０^−５ｅＶ・Ｋ^−１、ε＝０．７８３ｅＶ、ｔ_０＝１．５９×１０^−３（秒）としたときに、
    ｔ≧ｔ_０・ｅｘｐ｛ε／ｋ_Ｂ（Ｔ＋２７３．１６）｝、
    の関係を満たすように設定される、請求項１乃至１２のいずれかに記載の半導体装置の製造方法。
14. 前記溶融結晶化はレーザ照射によって行う、請求項１乃至１３のいずれかに記載の半導体装置の製造方法。
15. 前記溶融結晶化は、前記微細孔以外の領域にある前記半導体膜が膜厚方向全域に渡って溶融する条件にて行われる、請求項１乃至１４に記載の半導体装置の製造方法。
16. 前記溶融結晶化は、前記微細孔内にある前記結晶成分含有半導体膜が膜厚方向全域に渡って溶融しない条件にて行われる、請求項１５に記載の半導体装置の製造方法。
17. 絶縁基板上に形成された半導体素子を含む半導体装置であって、
    前記絶縁基板上に堆積された第１絶縁膜と、
    当該第１絶縁膜上に堆積されており金属含有物質からなる結晶化促進膜と、
    当該結晶化促進膜上に堆積された第２絶縁膜と、
    前記第２絶縁膜及び前記結晶化促進膜を貫通して前記第１絶縁膜に至りその底部近傍に前記結晶化促進膜が露出するように形成された微細孔と、
    前記微細孔を埋設して前記第２絶縁膜上に堆積され、前記微細孔を起点として溶融結晶化された結晶化半導体膜と、を含む半導体装置。
18. 前記結晶性半導体膜は、少なくとも前記半導体素子の形成領域に相当する大きさを有する、請求項１７に記載の半導体装置。
19. 請求項１乃至１６のいずれかに記載の製造方法により製造された半導体装置を備える電気光学装置。
20. 請求項１９に記載の電気光学装置を含んで構成される電子機器。

Images