JP2003197526A - 半導体装置の製造方法、半導体装置、表示装置、および電子機器 - Google Patents
半導体装置の製造方法、半導体装置、表示装置、および電子機器Info
- Publication number
- JP2003197526A JP2003197526A JP2001400422A JP2001400422A JP2003197526A JP 2003197526 A JP2003197526 A JP 2003197526A JP 2001400422 A JP2001400422 A JP 2001400422A JP 2001400422 A JP2001400422 A JP 2001400422A JP 2003197526 A JP2003197526 A JP 2003197526A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon film
- hole
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 212
- 239000013078 crystal Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000007790 solid phase Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 abstract description 12
- 239000007787 solid Substances 0.000 abstract 2
- 210000004940 nucleus Anatomy 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000010309 melting process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 比較的大きなガラス基板上に、多数の高性能
半導体装置（薄膜トランジスタ）を容易に形成する半導
体装置の製造方法の提供。 【解決手段】 基板（１１）上に絶縁膜（１２）を形成
し、絶縁膜（１２）の面内の所定位置に、面に対して垂
直に延びる孔（１２１）を形成してから、絶縁膜（１
２）上に所定の厚さで非晶質珪素膜（１３）を形成す
る。次いで、熱処理によって非晶質珪素膜（１３）を固
相成長にさせて多結晶珪素膜（１３）とする。次に、多
結晶珪素膜（１３）に所定条件でレーザを照射して、孔
（１２１）の底部内の多結晶珪素を非溶融状態に保持し
ながら、その他の部分の多結晶珪素膜を完全溶融状態に
することにより、非溶融状態に保持された多結晶珪素を
結晶核とした結晶成長を生じさせて、多結晶珪素膜内の
孔（１２１）を中心とした領域を略単結晶状態の珪素膜
とする。この略単結晶状態の珪素膜を半導体膜として使
用して薄膜トランジスタを形成する。
半導体装置（薄膜トランジスタ）を容易に形成する半導
体装置の製造方法の提供。 【解決手段】 基板（１１）上に絶縁膜（１２）を形成
し、絶縁膜（１２）の面内の所定位置に、面に対して垂
直に延びる孔（１２１）を形成してから、絶縁膜（１
２）上に所定の厚さで非晶質珪素膜（１３）を形成す
る。次いで、熱処理によって非晶質珪素膜（１３）を固
相成長にさせて多結晶珪素膜（１３）とする。次に、多
結晶珪素膜（１３）に所定条件でレーザを照射して、孔
（１２１）の底部内の多結晶珪素を非溶融状態に保持し
ながら、その他の部分の多結晶珪素膜を完全溶融状態に
することにより、非溶融状態に保持された多結晶珪素を
結晶核とした結晶成長を生じさせて、多結晶珪素膜内の
孔（１２１）を中心とした領域を略単結晶状態の珪素膜
とする。この略単結晶状態の珪素膜を半導体膜として使
用して薄膜トランジスタを形成する。
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体装置の製
造方法およびこの方法で得られる半導体装置、およびそ
の半導体装置を備える表示装置や電子機器に関する。特
に、本発明は、基板上の絶縁膜に孔を設けてその上に非
晶質珪素膜を形成し、この非晶質珪素膜にレーザ照射を
行うことにより、孔の位置に略単結晶状態の珪素膜を成
長させ、この珪素膜を半導体膜として使用して半導体装
置を形成するという製造方法に関する。
造方法およびこの方法で得られる半導体装置、およびそ
の半導体装置を備える表示装置や電子機器に関する。特
に、本発明は、基板上の絶縁膜に孔を設けてその上に非
晶質珪素膜を形成し、この非晶質珪素膜にレーザ照射を
行うことにより、孔の位置に略単結晶状態の珪素膜を成
長させ、この珪素膜を半導体膜として使用して半導体装
置を形成するという製造方法に関する。
【０００２】
【従来の技術】従来、多結晶珪素薄膜トランジスタ（ｐ
−Ｓｉ ＴＦＴ）に代表される薄膜半導体装置を低温雰
囲気下で製造する場合（例えば、汎用ガラスを基板とし
て使用し得る６００℃程度以下、あるいは非晶質珪素薄
膜トランジスタ（ａ−Ｓｉ ＴＦＴ）の製造温度と同程
度の４２５℃程度以下の低温）、以下の製造方法が採用
されていた。
−Ｓｉ ＴＦＴ）に代表される薄膜半導体装置を低温雰
囲気下で製造する場合（例えば、汎用ガラスを基板とし
て使用し得る６００℃程度以下、あるいは非晶質珪素薄
膜トランジスタ（ａ−Ｓｉ ＴＦＴ）の製造温度と同程
度の４２５℃程度以下の低温）、以下の製造方法が採用
されていた。
【０００３】まず、ガラス基板上に下地保護膜として絶
縁膜である酸化珪素膜を堆積し、この上に半導体膜とな
る非晶質珪素膜を堆積する。次にこの非晶質珪素膜に対
してＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ）
を照射し、前記非晶質珪素膜を多結晶珪素膜とする（レ
ーザ熱処理工程）。このレーザ熱処理工程では、レーザ
光を吸収した非晶質珪素膜は温度が上昇して溶融し、そ
の後温度が低下するに従って、溶融した珪素膜が結晶化
することによって、多結晶珪素膜が形成される。
縁膜である酸化珪素膜を堆積し、この上に半導体膜とな
る非晶質珪素膜を堆積する。次にこの非晶質珪素膜に対
してＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ）
を照射し、前記非晶質珪素膜を多結晶珪素膜とする（レ
ーザ熱処理工程）。このレーザ熱処理工程では、レーザ
光を吸収した非晶質珪素膜は温度が上昇して溶融し、そ
の後温度が低下するに従って、溶融した珪素膜が結晶化
することによって、多結晶珪素膜が形成される。
【０００４】レーザ熱処理工程の後、ゲート絶縁膜とな
る酸化珪素膜を、化学気相堆積法（ＣＶＤ法）や物理気
相堆積法（ＰＶＤ法）によって形成する。次にタンタル
などでゲート電極を形成することにより、金属（ゲート
電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶珪素
膜）からなる電界効果トランジスタ（ＭＯＳ−ＦＥＴ）
を得る。最後に、これらの膜上に層間絶縁膜を堆積し、
コンタクトホールを形成した後に、金属薄膜にて配線す
る。これにより薄膜半導体装置が完成する。
る酸化珪素膜を、化学気相堆積法（ＣＶＤ法）や物理気
相堆積法（ＰＶＤ法）によって形成する。次にタンタル
などでゲート電極を形成することにより、金属（ゲート
電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶珪素
膜）からなる電界効果トランジスタ（ＭＯＳ−ＦＥＴ）
を得る。最後に、これらの膜上に層間絶縁膜を堆積し、
コンタクトホールを形成した後に、金属薄膜にて配線す
る。これにより薄膜半導体装置が完成する。
【０００５】しかしながら、上記薄膜半導体装置の製造
方法では、エキシマレーザ光のエネルギー密度制御が困
難であるため、レーザ熱処理時にエネルギー密度の変動
があり、これによって半導体膜質に大きなばらつきが生
じていた。特にこの半導体膜質のばらつきは、比較的良
好な多結晶半導体膜が得られるレーザ照射条件、すなわ
ち照射エネルギー密度の付近で顕著である。そのため実
際の製造工程では、このばらつきの影響を低減するため
に、エネルギー密度を最適値よりもやや低く設定して行
われていた。しかし今度は、エネルギー密度の不足によ
り良好な多結晶薄膜を得ることが困難になっていた。
方法では、エキシマレーザ光のエネルギー密度制御が困
難であるため、レーザ熱処理時にエネルギー密度の変動
があり、これによって半導体膜質に大きなばらつきが生
じていた。特にこの半導体膜質のばらつきは、比較的良
好な多結晶半導体膜が得られるレーザ照射条件、すなわ
ち照射エネルギー密度の付近で顕著である。そのため実
際の製造工程では、このばらつきの影響を低減するため
に、エネルギー密度を最適値よりもやや低く設定して行
われていた。しかし今度は、エネルギー密度の不足によ
り良好な多結晶薄膜を得ることが困難になっていた。
【０００６】また、仮に比較的良好な多結晶膜が得られ
る最適な照射エネルギー密度でレーザ照射を行ったとし
ても、得られる珪素膜は多結晶であり、粒界の存在によ
って、そこに形成される薄膜半導体装置の特性は単結晶
珪素のものに比べて劣っていた。更に、その粒界が生成
される場所は制御できないために、この多結晶珪素膜に
形成される薄膜半導体装置の特性は、同一基板内におい
てすら大きなばらつきを有することが多かった。
る最適な照射エネルギー密度でレーザ照射を行ったとし
ても、得られる珪素膜は多結晶であり、粒界の存在によ
って、そこに形成される薄膜半導体装置の特性は単結晶
珪素のものに比べて劣っていた。更に、その粒界が生成
される場所は制御できないために、この多結晶珪素膜に
形成される薄膜半導体装置の特性は、同一基板内におい
てすら大きなばらつきを有することが多かった。
【０００７】これに対して、"Single Crystal Thin Fil
m Transistors"（IBM TECHNICAL DISCLOSURE BULLETIN
Aug.1993 pp257-258）および"Advanced Excimer-laser
Crystallization Techniques of Si Thin-Film For Loc
ation Control of Large Grain on Glass"（R.Ishihara
等proc. SPIE 2001, vol.4295 p.14〜23）に記載されて
いる方法は、上記した不都合を解決するものであった。
これらの文献には、基板上の絶縁膜に孔を開けて、この
絶縁膜上に非晶質珪素膜を形成した後、この非晶質珪素
膜に所定条件でレーザを照射して、前記孔の底部内の非
晶質珪素を非溶融状態に保持しながら、その他の部分の
非晶質珪素膜を溶融状態にすることにより、非溶融状態
に保持された非晶質珪素を結晶核とした結晶成長を生じ
させて、非晶質珪素膜の面内の前記孔を中心とした領域
を略単結晶状態の珪素膜とすることが記載されている。
特開昭６２−１１９９１４号にも、これに類似する技術
が公開されている。
m Transistors"（IBM TECHNICAL DISCLOSURE BULLETIN
Aug.1993 pp257-258）および"Advanced Excimer-laser
Crystallization Techniques of Si Thin-Film For Loc
ation Control of Large Grain on Glass"（R.Ishihara
等proc. SPIE 2001, vol.4295 p.14〜23）に記載されて
いる方法は、上記した不都合を解決するものであった。
これらの文献には、基板上の絶縁膜に孔を開けて、この
絶縁膜上に非晶質珪素膜を形成した後、この非晶質珪素
膜に所定条件でレーザを照射して、前記孔の底部内の非
晶質珪素を非溶融状態に保持しながら、その他の部分の
非晶質珪素膜を溶融状態にすることにより、非溶融状態
に保持された非晶質珪素を結晶核とした結晶成長を生じ
させて、非晶質珪素膜の面内の前記孔を中心とした領域
を略単結晶状態の珪素膜とすることが記載されている。
特開昭６２−１１９９１４号にも、これに類似する技術
が公開されている。
【０００８】
【発明が解決しようとする課題】しかしながら、これら
の先行技術文献に記載された方法では、孔の断面を十分
に小さくしないと、孔の底部で複数の結晶核が発生する
ため、孔の形成には、高価で精密な露光装置およびエッ
チング装置が必要である。しかしながら、大型液晶ディ
スプレー等のように、大きなガラス基板上に多数の薄膜
トランジスタを形成する場合等には、前述の装置による
孔の形成は困難である。
の先行技術文献に記載された方法では、孔の断面を十分
に小さくしないと、孔の底部で複数の結晶核が発生する
ため、孔の形成には、高価で精密な露光装置およびエッ
チング装置が必要である。しかしながら、大型液晶ディ
スプレー等のように、大きなガラス基板上に多数の薄膜
トランジスタを形成する場合等には、前述の装置による
孔の形成は困難である。
【０００９】本発明は、このような従来技術の問題点に
着目してなされたものであり、絶縁膜上の孔の形成に高
価で精密な露光装置およびエッチング装置を使用する必
要のない方法を提供することを課題とする。
着目してなされたものであり、絶縁膜上の孔の形成に高
価で精密な露光装置およびエッチング装置を使用する必
要のない方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明における半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、絶縁膜の面内の所定位置に当
該面に対して略垂直に延びる孔を開ける工程と、絶縁膜
上に所定の厚さで非晶質珪素膜を形成する工程と、熱処
理による固相成長によって非晶質珪素膜を多結晶珪素膜
とする工程と、多結晶珪素膜に所定条件でレーザを照射
することにより、孔の多結晶珪素を非溶融状態に保持し
ながら、その他の部分の多結晶珪素膜を溶融状態にし、
当該孔の非溶融状態に保持された多結晶珪素を結晶核と
して結晶成長させて、多結晶珪素膜内の当該孔を中心と
した領域に略単結晶状態の珪素膜を形成する工程と、こ
の略単結晶状態の珪素膜を半導体膜として備えた半導体
装置を形成する工程と、を備える。ここで「略単結晶状
態」とは、単結晶で構成されている状態または単結晶で
構成されているに近い状態をいう。
に、本発明における半導体装置の製造方法は、基板上に
絶縁膜を形成する工程と、絶縁膜の面内の所定位置に当
該面に対して略垂直に延びる孔を開ける工程と、絶縁膜
上に所定の厚さで非晶質珪素膜を形成する工程と、熱処
理による固相成長によって非晶質珪素膜を多結晶珪素膜
とする工程と、多結晶珪素膜に所定条件でレーザを照射
することにより、孔の多結晶珪素を非溶融状態に保持し
ながら、その他の部分の多結晶珪素膜を溶融状態にし、
当該孔の非溶融状態に保持された多結晶珪素を結晶核と
して結晶成長させて、多結晶珪素膜内の当該孔を中心と
した領域に略単結晶状態の珪素膜を形成する工程と、こ
の略単結晶状態の珪素膜を半導体膜として備えた半導体
装置を形成する工程と、を備える。ここで「略単結晶状
態」とは、単結晶で構成されている状態または単結晶で
構成されているに近い状態をいう。
【００１１】このようにして形成された半導体装置は、
基板と、基板上に形成された絶縁膜と、絶縁膜上に形成
された半導体膜と、を備え、絶縁膜は、所定位置に孔が
形成されており、半導体膜は、多結晶珪素膜の内側に、
絶縁膜に形成された孔の内部の結晶化した珪素膜を結晶
核として結晶成長した略単結晶状態の珪素膜を含んで構
成されている。
基板と、基板上に形成された絶縁膜と、絶縁膜上に形成
された半導体膜と、を備え、絶縁膜は、所定位置に孔が
形成されており、半導体膜は、多結晶珪素膜の内側に、
絶縁膜に形成された孔の内部の結晶化した珪素膜を結晶
核として結晶成長した略単結晶状態の珪素膜を含んで構
成されている。
【００１２】さらに好ましい本発明の態様は、略単結晶
状態の珪素膜内の孔を含まない領域を半導体膜として備
えた半導体装置が形成されていることである。
状態の珪素膜内の孔を含まない領域を半導体膜として備
えた半導体装置が形成されていることである。
【００１３】ここで、この孔の断面を、熱処理による固
相成長によって発生する多結晶の粒径と同粒径以下に設
定することは好ましい。このように孔が多結晶の粒径と
同等かそれに近い程度の径を備えていれば、良好な略単
結晶状態の結晶成長が望めることになるからである。こ
のため、先行技術文献に記載されているように、複数結
晶の発生を防止するために孔径を小さくする必要がな
く、小さな孔径の形成のために、高価で精密な露光装置
およびエッチング装置を使用する必要がなくなる。
相成長によって発生する多結晶の粒径と同粒径以下に設
定することは好ましい。このように孔が多結晶の粒径と
同等かそれに近い程度の径を備えていれば、良好な略単
結晶状態の結晶成長が望めることになるからである。こ
のため、先行技術文献に記載されているように、複数結
晶の発生を防止するために孔径を小さくする必要がな
く、小さな孔径の形成のために、高価で精密な露光装置
およびエッチング装置を使用する必要がなくなる。
【００１４】さらに好ましくは、絶縁膜を酸化珪素膜と
窒化珪素膜とを含む多層構造に形成し、当該多層構造の
うち非晶質珪素膜を形成する側に酸化珪素膜を設けるこ
とである。
窒化珪素膜とを含む多層構造に形成し、当該多層構造の
うち非晶質珪素膜を形成する側に酸化珪素膜を設けるこ
とである。
【００１５】このような半導体装置の製造方法におい
て、例えば、半導体装置を薄膜トランジスタ構造に形成
し、孔を、当該薄膜トランジスタを形成する位置に対応
させて設ける。
て、例えば、半導体装置を薄膜トランジスタ構造に形成
し、孔を、当該薄膜トランジスタを形成する位置に対応
させて設ける。
【００１６】本発明は、このような構成を備える半導体
装置を薄膜トランジスタとして備える表示装置であり、
さらにこの表示装置を有する電子機器である。ここで
「表示装置」に限定は無いが、例えば、アクティブマト
リクス型の駆動方法で液晶層を駆動可能に構成された液
晶表示素子や電界発光層を駆動可能に構成された電界発
光素子を備える。ここで「電子機器」に限定は無いが、
電界発光素子により構成された表示装置を備えるもの、
例えば、携帯電話、ビデオカメラ、パーソナルコンピュ
ータ、ヘッドマウントディスプレイ、リア型またはフロ
ント型のプロジェクター、さらに表示機能付きファック
ス装置、デジタルカメラのファインダ、携帯型ＴＶ、Ｄ
ＳＰ装置、ＰＤＡ、電子手帳等をいう。
装置を薄膜トランジスタとして備える表示装置であり、
さらにこの表示装置を有する電子機器である。ここで
「表示装置」に限定は無いが、例えば、アクティブマト
リクス型の駆動方法で液晶層を駆動可能に構成された液
晶表示素子や電界発光層を駆動可能に構成された電界発
光素子を備える。ここで「電子機器」に限定は無いが、
電界発光素子により構成された表示装置を備えるもの、
例えば、携帯電話、ビデオカメラ、パーソナルコンピュ
ータ、ヘッドマウントディスプレイ、リア型またはフロ
ント型のプロジェクター、さらに表示機能付きファック
ス装置、デジタルカメラのファインダ、携帯型ＴＶ、Ｄ
ＳＰ装置、ＰＤＡ、電子手帳等をいう。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。 ＜第1実施形態＞図１を用いて第1の実施形態を説明す
る。
図面を参照しながら説明する。 ＜第1実施形態＞図１を用いて第1の実施形態を説明す
る。
【００１８】絶縁膜形成工程（ＳＴ１）
先ず、ガラス基板１１上に酸化珪素膜を堆積させて絶縁
膜１２を形成する。ガラス基板上への酸化珪素膜の形成
方法としては、公知の方法、例えば、プラズマ化学気相
堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣ
ＶＤ法）、スパッタリング法等の気相堆積法が挙げられ
る。例えば、ＰＥＣＶＤ法を利用することにより厚さ１
μｍの酸化珪素膜１２を形成する。
膜１２を形成する。ガラス基板上への酸化珪素膜の形成
方法としては、公知の方法、例えば、プラズマ化学気相
堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣ
ＶＤ法）、スパッタリング法等の気相堆積法が挙げられ
る。例えば、ＰＥＣＶＤ法を利用することにより厚さ１
μｍの酸化珪素膜１２を形成する。
【００１９】孔形成工程（ＳＴ１）
次に、フォトリソグラフィ工程およびエッチング工程を
行うことにより、酸化珪素膜１２の面内の所定位置に所
定の径の孔、例えば断面が直径０．５μmの略円形であ
る孔１２１を開ける。このときのエッチングは、例え
ば、ＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イ
オンエッチングにより行う。このとき、孔１２１の断面
の寸法を、非晶質珪素膜１３０の熱処理によって発生・
成長する結晶粒の大きさと同じか少し小さい大きさにし
ておくことは好ましい。孔１２１の内部が単一の結晶粒
によって覆わていることになり、後の熱処理における結
晶成長上好ましいからである。
行うことにより、酸化珪素膜１２の面内の所定位置に所
定の径の孔、例えば断面が直径０．５μmの略円形であ
る孔１２１を開ける。このときのエッチングは、例え
ば、ＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イ
オンエッチングにより行う。このとき、孔１２１の断面
の寸法を、非晶質珪素膜１３０の熱処理によって発生・
成長する結晶粒の大きさと同じか少し小さい大きさにし
ておくことは好ましい。孔１２１の内部が単一の結晶粒
によって覆わていることになり、後の熱処理における結
晶成長上好ましいからである。
【００２０】非晶質珪素膜形成工程（ＳＴ２）
次に、所定の方法、例えばＬＰＣＶＤ法により、酸化珪
素膜１２の上と孔１２１の内部に非晶質珪素膜を堆積す
る。この処理により、酸化珪素膜１２の上に、例えば５
０nm〜５００nmの範囲の厚さで非晶質珪素膜１３０を形
成する。高純度の珪素膜を容易に、しかも孔１２１内に
確実に堆積させる為には、ＬＰＣＶＤ法等により非晶質
珪素膜１３０を形成することが好ましい。
素膜１２の上と孔１２１の内部に非晶質珪素膜を堆積す
る。この処理により、酸化珪素膜１２の上に、例えば５
０nm〜５００nmの範囲の厚さで非晶質珪素膜１３０を形
成する。高純度の珪素膜を容易に、しかも孔１２１内に
確実に堆積させる為には、ＬＰＣＶＤ法等により非晶質
珪素膜１３０を形成することが好ましい。
【００２１】多結晶珪素膜形成工程（ＳＴ３）
次に、熱処理を施して、非晶質珪素膜１３０を固相成長
により多結晶化させ多結晶珪素膜１３とする。例えば、
熱処理は、窒素雰囲気中で６００℃で２４時間から４８
時間程度保持して行う。この熱処理により、非晶質珪素
は固相成長し、膜中の結晶粒の大きさは所定の大きさ、
例えば０．５μmから２μm程度まで成長する。この結晶
成長は、孔１２１の内部に充填されている非晶質珪素に
対しても同様に生ずる。
により多結晶化させ多結晶珪素膜１３とする。例えば、
熱処理は、窒素雰囲気中で６００℃で２４時間から４８
時間程度保持して行う。この熱処理により、非晶質珪素
は固相成長し、膜中の結晶粒の大きさは所定の大きさ、
例えば０．５μmから２μm程度まで成長する。この結晶
成長は、孔１２１の内部に充填されている非晶質珪素に
対しても同様に生ずる。
【００２２】溶解工程（ＳＴ４）
次に、図１のステップＳＴ４に示すように、多結晶珪素
膜１３に高エネルギーを与えて溶解させる。例えばエネ
ルギー源としてレーザ光を照射する。具体的には、例え
ばＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、
パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は０．
４Ｊ／ｃｍ２程度から１．５Ｊ／ｃｍ２（多結晶珪素膜
１３の膜厚５０nm〜５００nmに対応）でレーザ照射を行
う。これにより、酸化珪素膜１２に設けられた孔１２１
の底部の多結晶珪素膜１３を非溶融状態に保持しなが
ら、その他の部分の多結晶珪素膜１３をほぼ完全に溶融
状態にすることができる。
膜１３に高エネルギーを与えて溶解させる。例えばエネ
ルギー源としてレーザ光を照射する。具体的には、例え
ばＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、
パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は０．
４Ｊ／ｃｍ２程度から１．５Ｊ／ｃｍ２（多結晶珪素膜
１３の膜厚５０nm〜５００nmに対応）でレーザ照射を行
う。これにより、酸化珪素膜１２に設けられた孔１２１
の底部の多結晶珪素膜１３を非溶融状態に保持しなが
ら、その他の部分の多結晶珪素膜１３をほぼ完全に溶融
状態にすることができる。
【００２３】レーザ光照射がエネルギー印加方法として
好ましい理由は、ＸｅＣｌパルスエキシマレーザ光の波
長（３０８ｎｍ）における非晶質珪素および結晶性珪素
の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ
−１と大きいため、照射されたＸｅＣｌパルスエキシマ
レーザ光は多結晶珪素膜１３の表面近傍でほとんどが吸
収されるためである。
好ましい理由は、ＸｅＣｌパルスエキシマレーザ光の波
長（３０８ｎｍ）における非晶質珪素および結晶性珪素
の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ
−１と大きいため、照射されたＸｅＣｌパルスエキシマ
レーザ光は多結晶珪素膜１３の表面近傍でほとんどが吸
収されるためである。
【００２４】レーザ照射後に、多結晶珪素膜中では、酸
化珪素膜１２に設けられた孔１２１の底部において非溶
融状態に保持された結晶核から結晶成長が生じる。本実
施形態では、孔１２１の断面の寸法を、非晶質珪素膜１
３の熱処理によって発生・成長する結晶粒の大きさと同
じか少し小さい大きさに設定してあるので、孔１２１は
単一の結晶粒によって覆わていることになる。そしてレ
ーザ照射後の珪素の凝固時には、この一つの結晶粒を核
として結晶が成長する。その結果、図１のＳＴ４に示す
ように、多結晶珪素膜１３の面内に設けられた孔１２１
を中心とした領域が略単結晶状態の珪素膜１３１とな
る。
化珪素膜１２に設けられた孔１２１の底部において非溶
融状態に保持された結晶核から結晶成長が生じる。本実
施形態では、孔１２１の断面の寸法を、非晶質珪素膜１
３の熱処理によって発生・成長する結晶粒の大きさと同
じか少し小さい大きさに設定してあるので、孔１２１は
単一の結晶粒によって覆わていることになる。そしてレ
ーザ照射後の珪素の凝固時には、この一つの結晶粒を核
として結晶が成長する。その結果、図１のＳＴ４に示す
ように、多結晶珪素膜１３の面内に設けられた孔１２１
を中心とした領域が略単結晶状態の珪素膜１３１とな
る。
【００２５】この方法によって、孔１２１を中心とし
て、所定の径、例えば４μm程度の大結晶粒の成長が実
現可能である。また、レーザ熱処理工程の際に試料の温
度をさらに低温、例えば４００℃程度に制御することに
より、６μm程度の更に大きな結晶粒も得ることができ
る。
て、所定の径、例えば４μm程度の大結晶粒の成長が実
現可能である。また、レーザ熱処理工程の際に試料の温
度をさらに低温、例えば４００℃程度に制御することに
より、６μm程度の更に大きな結晶粒も得ることができ
る。
【００２６】この略単結晶状態の珪素膜１３１は、内部
に欠陥が少ないため、エネルギーバンド図における禁制
帯中央部付近の捕獲準位密度が少なくなるという半導体
の電気特性上の効果が得られる。また、この略単結晶状
態の珪素膜１３１には結晶粒界が無いために、電子や正
孔といったキャリアが流れる際の障壁を大きく減少させ
るという効果が得られる。この珪素膜１３１を能動層
（ソース/ドレイン領域やチャネル形成領域）として用
いた薄膜トランジスタは、オフ電流値が小さく、また移
動度の大きな優良なトランジスタとなる。
に欠陥が少ないため、エネルギーバンド図における禁制
帯中央部付近の捕獲準位密度が少なくなるという半導体
の電気特性上の効果が得られる。また、この略単結晶状
態の珪素膜１３１には結晶粒界が無いために、電子や正
孔といったキャリアが流れる際の障壁を大きく減少させ
るという効果が得られる。この珪素膜１３１を能動層
（ソース/ドレイン領域やチャネル形成領域）として用
いた薄膜トランジスタは、オフ電流値が小さく、また移
動度の大きな優良なトランジスタとなる。
【００２７】半導体装置形成工程（図２〜図３）
次に、図２および図３を参照しながら、薄膜トランジス
タの製造方法を説明する。図２は本実施形態における半
導体装置である薄膜トランジスタＴの概略平面図であ
り、図３のＳＴ５〜ＳＴ８は図２のＡ-Ａ線断面図にお
ける製造工程断面図に相当する。なお、図1の各ステッ
プは、図２のＢ−Ｂ線断面図に相当する製造工程断面図
となっている。
タの製造方法を説明する。図２は本実施形態における半
導体装置である薄膜トランジスタＴの概略平面図であ
り、図３のＳＴ５〜ＳＴ８は図２のＡ-Ａ線断面図にお
ける製造工程断面図に相当する。なお、図1の各ステッ
プは、図２のＢ−Ｂ線断面図に相当する製造工程断面図
となっている。
【００２８】先ず、図３のＳＴ５に示すように、略単結
晶状態の珪素膜１３１を含む珪素膜をパターニングし
て、薄膜トランジスタT用の半導体領域（半導体膜）１
３２を形成する。例えば、略単結晶状態の珪素膜１３２
内で孔１２１を含まない領域を、薄膜トランジスタＴの
チャネル形成領域１３４に割り当てる。
晶状態の珪素膜１３１を含む珪素膜をパターニングし
て、薄膜トランジスタT用の半導体領域（半導体膜）１
３２を形成する。例えば、略単結晶状態の珪素膜１３２
内で孔１２１を含まない領域を、薄膜トランジスタＴの
チャネル形成領域１３４に割り当てる。
【００２９】次に、図３のＳＴ６に示すように、酸化珪
素膜１２および半導体領域１３２の上に、酸化珪素膜１
４を所定の製造方法、例えば電子サイクロトロン共鳴Ｐ
ＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）、平行平板ＰＥＣＶＤ
法、またはＬＰＣＶＤ法にて形成する。この酸化珪素膜
１４は薄膜トランジスタのゲート絶縁膜として機能する
ものである。
素膜１２および半導体領域１３２の上に、酸化珪素膜１
４を所定の製造方法、例えば電子サイクロトロン共鳴Ｐ
ＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）、平行平板ＰＥＣＶＤ
法、またはＬＰＣＶＤ法にて形成する。この酸化珪素膜
１４は薄膜トランジスタのゲート絶縁膜として機能する
ものである。
【００３０】次に、図３のＳＴ７に示すように、所定の
ゲート用金属、例えばタンタルまたはアルミニウムの金
属薄膜をスパッタリング法により形成した後、パターニ
ングすることによって、ゲート電極１５を形成する。
ゲート用金属、例えばタンタルまたはアルミニウムの金
属薄膜をスパッタリング法により形成した後、パターニ
ングすることによって、ゲート電極１５を形成する。
【００３１】次に、このゲート電極１５をマスクとし
て、ドナーまたはアクセプターとなる不純物イオンを打
ち込み、ソース/ドレイン領域１３３とチャネル形成領
域１３４を、ゲート電極１５に対して自己整合的に作製
する。例えば、ＮＭＯＳトランジスタを作製するために
は、不純物元素としてリン（Ｐ）を所定の濃度、例えば
１×１０１６ｃｍ−２の濃度でソース/ドレイン領域に
打ち込む。
て、ドナーまたはアクセプターとなる不純物イオンを打
ち込み、ソース/ドレイン領域１３３とチャネル形成領
域１３４を、ゲート電極１５に対して自己整合的に作製
する。例えば、ＮＭＯＳトランジスタを作製するために
は、不純物元素としてリン（Ｐ）を所定の濃度、例えば
１×１０１６ｃｍ−２の濃度でソース/ドレイン領域に
打ち込む。
【００３２】その後、適当なエネルギーの印加、例えば
ＸｅＣｌエキシマレーザを照射エネルギー密度２００か
ら４００ｍＪ／ｃｍ２程度で照射するか、２５０℃から
４５０℃程度の温度で熱処理することにより、不純物元
素の活性化を行う。
ＸｅＣｌエキシマレーザを照射エネルギー密度２００か
ら４００ｍＪ／ｃｍ２程度で照射するか、２５０℃から
４５０℃程度の温度で熱処理することにより、不純物元
素の活性化を行う。
【００３３】次に、図３のＳＴ８に示すように、酸化珪
素膜１４およびゲート電極１５の上面に、所定の方法、
例えばＰＥＣＶＤ法により約５００ｎｍの酸化珪素膜１
６を形成する。
素膜１４およびゲート電極１５の上面に、所定の方法、
例えばＰＥＣＶＤ法により約５００ｎｍの酸化珪素膜１
６を形成する。
【００３４】次に、ソース/ドレイン領域１３３に至る
コンタクトホール１６１および１６２を酸化珪素膜１４
および１６に設ける。そして、これらコンタクトホール
内および酸化珪素膜１６上のコンタクトホールの周縁部
に、所定の方法、例えばスパッタリング法でアルミニウ
ム等を堆積してソース/ドレイン電極１８１および１８
２を形成する。同様に、ゲート電極１５に至る図示しな
いコンタクトホールを酸化珪素膜１６に設けて、ゲート
電極１５用の端子電極１８３（図２参照）を形成した。
その結果、薄膜トランジスタＴが作製された。
コンタクトホール１６１および１６２を酸化珪素膜１４
および１６に設ける。そして、これらコンタクトホール
内および酸化珪素膜１６上のコンタクトホールの周縁部
に、所定の方法、例えばスパッタリング法でアルミニウ
ム等を堆積してソース/ドレイン電極１８１および１８
２を形成する。同様に、ゲート電極１５に至る図示しな
いコンタクトホールを酸化珪素膜１６に設けて、ゲート
電極１５用の端子電極１８３（図２参照）を形成した。
その結果、薄膜トランジスタＴが作製された。
【００３５】このように作製された薄膜トランジスタで
は、略単結晶状態の珪素膜を半導体膜として使用してい
るため、キャリアが流れる際の大きな障害となる結晶粒
界や結晶粒内の欠陥が極めて少ない領域をチャネル形成
領域とすることができる。
は、略単結晶状態の珪素膜を半導体膜として使用してい
るため、キャリアが流れる際の大きな障害となる結晶粒
界や結晶粒内の欠陥が極めて少ない領域をチャネル形成
領域とすることができる。
【００３６】また、この実施形態の方法では、熱処理に
よる固相成長によって、酸化珪素膜１２に設けられた孔
１２１内の非晶質珪素膜１３の結晶粒を大きく成長させ
るため、孔１２１の開口径を例えば０．５μmから２μm
程度と比較的大きくすることができる。その結果、従来
技術で挙げた文献に記載の方法のように、単結晶を成長
させる目的で、孔の形成に高価で精密な露光装置および
エッチング装置を使用する必要がなくなる。そのため、
例えば、３００ｍｍ四方を超える大型のガラス基板上に
多数の薄膜トランジスタを形成する場合でも、優良な特
性が安定的に得られる。
よる固相成長によって、酸化珪素膜１２に設けられた孔
１２１内の非晶質珪素膜１３の結晶粒を大きく成長させ
るため、孔１２１の開口径を例えば０．５μmから２μm
程度と比較的大きくすることができる。その結果、従来
技術で挙げた文献に記載の方法のように、単結晶を成長
させる目的で、孔の形成に高価で精密な露光装置および
エッチング装置を使用する必要がなくなる。そのため、
例えば、３００ｍｍ四方を超える大型のガラス基板上に
多数の薄膜トランジスタを形成する場合でも、優良な特
性が安定的に得られる。
【００３７】また、略単結晶状態の珪素膜１３１の面内
に設けられた孔１２１の周辺部分では、単結晶の成長方
向が孔１２１の上部で上方から横方向へ変化する為、歪
や欠陥が生じることも予想される。しかしながら、この
ような略単結晶状態の珪素膜１３１の面内に設けられた
孔１２１を含まない領域をチャネル形成領域１３４とし
て使用することにより、歪や欠陥の生じ易い部分を回避
して薄膜トランジスタＴを形成することが可能である。
この結果、この実施形態の方法によれば、略単結晶状態
の珪素膜１３１の面内に設けられた孔１２１を含む領域
をチャネル形成領域１３４として使用した場合より、オ
フ電流が小さく、より急峻な閾値下特性を有し（サブス
レーシュホールドスィング値が小さく）、移動度のより
大きい、特に性能に優れたトランジスタＴを得ることが
可能である。
に設けられた孔１２１の周辺部分では、単結晶の成長方
向が孔１２１の上部で上方から横方向へ変化する為、歪
や欠陥が生じることも予想される。しかしながら、この
ような略単結晶状態の珪素膜１３１の面内に設けられた
孔１２１を含まない領域をチャネル形成領域１３４とし
て使用することにより、歪や欠陥の生じ易い部分を回避
して薄膜トランジスタＴを形成することが可能である。
この結果、この実施形態の方法によれば、略単結晶状態
の珪素膜１３１の面内に設けられた孔１２１を含む領域
をチャネル形成領域１３４として使用した場合より、オ
フ電流が小さく、より急峻な閾値下特性を有し（サブス
レーシュホールドスィング値が小さく）、移動度のより
大きい、特に性能に優れたトランジスタＴを得ることが
可能である。
【００３８】さらに、本実施形態によれば、上記先行技
術文献に記載されているような技術に比べ、レーザ照射
による珪素の溶融・固化現象を利用しているため、工程
数が少なく、短時間で略単結晶状態の珪素膜を得ること
ができる。
術文献に記載されているような技術に比べ、レーザ照射
による珪素の溶融・固化現象を利用しているため、工程
数が少なく、短時間で略単結晶状態の珪素膜を得ること
ができる。
【００３９】＜第２実施形態＞図４に、この実施形態の
方法で形成された薄膜トランジスタの断面図を示す。こ
の第２実施形態の方法では、第1実施形態の方法におい
て、図１のＳＴ１に示すようにガラス基板１１上に酸化
珪素膜１２を形成する工程に代えて、ガラス基板１１上
にまず窒化珪素膜１９を形成し、この窒化珪素膜１９の
上に酸化珪素膜１２を形成して、この酸化珪素膜１２の
上に非晶質珪素膜１３０を形成する。
方法で形成された薄膜トランジスタの断面図を示す。こ
の第２実施形態の方法では、第1実施形態の方法におい
て、図１のＳＴ１に示すようにガラス基板１１上に酸化
珪素膜１２を形成する工程に代えて、ガラス基板１１上
にまず窒化珪素膜１９を形成し、この窒化珪素膜１９の
上に酸化珪素膜１２を形成して、この酸化珪素膜１２の
上に非晶質珪素膜１３０を形成する。
【００４０】これ以外の点は第1実施形態と同じ方法を
利用して薄膜トランジスタを作製するので、その説明を
省略する。窒化珪素膜１９の膜厚は、例えば５０nmと
し、酸化珪素膜１２の膜厚は例えば１μｍとする。
利用して薄膜トランジスタを作製するので、その説明を
省略する。窒化珪素膜１９の膜厚は、例えば５０nmと
し、酸化珪素膜１２の膜厚は例えば１μｍとする。
【００４１】本第２実施形態の方法によれば、基板１１
の直上の絶縁膜を窒化珪素膜１９と酸化珪素膜１２との
２層構造としているため、第1実施形態の方法で製造し
た半導体装置よりも、レーザ熱処理時に発生する熱を絶
縁膜が基板から遮蔽することが可能で、基板への熱によ
る損傷を低減する効果が高い。また、半導体膜にとって
望ましくない不純物、すなわちナトリウムやアルミニウ
ムあるいはホウ素などが基板に含まれていた場合であっ
ても、基板上の絶縁層を２層構造にしているので、これ
らの不純物が基板から半導体膜へ拡散することが効果的
に防止される。
の直上の絶縁膜を窒化珪素膜１９と酸化珪素膜１２との
２層構造としているため、第1実施形態の方法で製造し
た半導体装置よりも、レーザ熱処理時に発生する熱を絶
縁膜が基板から遮蔽することが可能で、基板への熱によ
る損傷を低減する効果が高い。また、半導体膜にとって
望ましくない不純物、すなわちナトリウムやアルミニウ
ムあるいはホウ素などが基板に含まれていた場合であっ
ても、基板上の絶縁層を２層構造にしているので、これ
らの不純物が基板から半導体膜へ拡散することが効果的
に防止される。
【００４２】また、多結晶珪素膜を溶融するようにレー
ザ熱処理を実施する場合、基板が熱によって損傷を受け
易くなるが、本実施形態のように基板上の絶縁層を２層
構造とする事によって、この熱による基板への悪影響が
低減される。この熱による損傷の低減効果および前述の
不純物拡散防止効果によって、本実施形態の製造方法に
よれば特性の優れた薄膜トランジスタが得られる。
ザ熱処理を実施する場合、基板が熱によって損傷を受け
易くなるが、本実施形態のように基板上の絶縁層を２層
構造とする事によって、この熱による基板への悪影響が
低減される。この熱による損傷の低減効果および前述の
不純物拡散防止効果によって、本実施形態の製造方法に
よれば特性の優れた薄膜トランジスタが得られる。
【００４３】また、本発明の方法においては、絶縁膜上
における好適な珪素の結晶成長を促すために、絶縁膜の
表面を平坦として、溶融した非晶質珪素膜に結晶核が発
生しないようにすることが望ましい。酸化珪素膜と窒化
珪素膜を比較すると、酸化珪素膜の方が窒化珪素膜より
も表面の平坦性が良好である。このため、本実施形態で
は、非晶質珪素膜を形成する側の絶縁膜に表面の平坦性
が良好な酸化珪素膜を形成し、前記絶縁膜と基板との間
に窒化珪素膜を形成している。
における好適な珪素の結晶成長を促すために、絶縁膜の
表面を平坦として、溶融した非晶質珪素膜に結晶核が発
生しないようにすることが望ましい。酸化珪素膜と窒化
珪素膜を比較すると、酸化珪素膜の方が窒化珪素膜より
も表面の平坦性が良好である。このため、本実施形態で
は、非晶質珪素膜を形成する側の絶縁膜に表面の平坦性
が良好な酸化珪素膜を形成し、前記絶縁膜と基板との間
に窒化珪素膜を形成している。
【００４４】本実施形態において、基板上の絶縁層を２
層構造としたが、さらに多層の絶縁層を形成してもよ
い。さらに多層の絶縁層を形成した場合には、熱による
基板への悪影響をさらに低減させることが可能である。
層構造としたが、さらに多層の絶縁層を形成してもよ
い。さらに多層の絶縁層を形成した場合には、熱による
基板への悪影響をさらに低減させることが可能である。
【００４５】＜実施形態３＞本第３実施形態は、上記実
施形態で製造した半導体装置を利用した表示装置および
その表示装置を備える電子機器に関する。図５に、本実
施形態における表示装置１の接続図を示す。本実施形態
の表示装置は、各画素領域に電界発光効果により発光可
能な発光層ＯＬＥＤ、それを駆動するための電流を記憶
する保持容量Ｃを備え、さらに本発明の製造方法で製造
される半導体装置、ここでは薄膜トランジスタＴ１およ
びＴ２を備えて構成されている。ドライバ領域２から
は、選択信号線Ｖselが各画素領域に供給されている。
ドライバ領域３からは、信号線Ｖsigおよび電源線Ｖdd
が各画素領域に供給されている。選択信号線Ｖselと信
号線Ｖsigを制御することにより、各画素領域に対する
電流プログラムが行われ、発光部ＯＬＥＤによる発光が
制御される。
施形態で製造した半導体装置を利用した表示装置および
その表示装置を備える電子機器に関する。図５に、本実
施形態における表示装置１の接続図を示す。本実施形態
の表示装置は、各画素領域に電界発光効果により発光可
能な発光層ＯＬＥＤ、それを駆動するための電流を記憶
する保持容量Ｃを備え、さらに本発明の製造方法で製造
される半導体装置、ここでは薄膜トランジスタＴ１およ
びＴ２を備えて構成されている。ドライバ領域２から
は、選択信号線Ｖselが各画素領域に供給されている。
ドライバ領域３からは、信号線Ｖsigおよび電源線Ｖdd
が各画素領域に供給されている。選択信号線Ｖselと信
号線Ｖsigを制御することにより、各画素領域に対する
電流プログラムが行われ、発光部ＯＬＥＤによる発光が
制御される。
【００４６】なお、上記駆動回路は、発光要素に電界発
光素子を使用する場合の回路の一例であり他の回路構成
も可能である。また発光要素に液晶表示素子を利用する
ことも回路構成を種々変更することにより可能である。
光素子を使用する場合の回路の一例であり他の回路構成
も可能である。また発光要素に液晶表示素子を利用する
ことも回路構成を種々変更することにより可能である。
【００４７】本実施形態の表示装置１は、種々の電子機
器に適用可能である。図６に、本表示パネル１を適用可
能な電子機器の例を挙げる。
器に適用可能である。図６に、本表示パネル１を適用可
能な電子機器の例を挙げる。
【００４８】図６（ａ）は携帯電話への適用例であり、
当該携帯電話３０は、アンテナ部３１、音声出力部３
２、音声入力部３３、操作部３４、および本発明の表示
パネル１を備えている。このように本発明の表示装置は
表示部として利用可能である。
当該携帯電話３０は、アンテナ部３１、音声出力部３
２、音声入力部３３、操作部３４、および本発明の表示
パネル１を備えている。このように本発明の表示装置は
表示部として利用可能である。
【００４９】図６（ｂ）はビデオカメラへの適用例であ
り、当該ビデオカメラ４０は、受像部４１、操作部４
２、音声入力部４３、および本発明の表示装置１を備え
ている。このように本発明の表示装置は、ファインダー
や表示部として利用可能である。
り、当該ビデオカメラ４０は、受像部４１、操作部４
２、音声入力部４３、および本発明の表示装置１を備え
ている。このように本発明の表示装置は、ファインダー
や表示部として利用可能である。
【００５０】図６（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、当該コンピュータ５０は、カメラ
部５１、操作部５２、および本発明の表示装置１を備え
ている。このように本発明の表示装置は、表示部として
利用可能である。
タへの適用例であり、当該コンピュータ５０は、カメラ
部５１、操作部５２、および本発明の表示装置１を備え
ている。このように本発明の表示装置は、表示部として
利用可能である。
【００５１】図６（ｄ）はヘッドマウントディスプレイ
への適用例であり、当該ヘッドマウントディスプレイ６
０は、バンド６１、光学系収納部６２および本発明の表
示装置１を備えている。このように本発明の表示装置は
画像表示源として利用可能である。
への適用例であり、当該ヘッドマウントディスプレイ６
０は、バンド６１、光学系収納部６２および本発明の表
示装置１を備えている。このように本発明の表示装置は
画像表示源として利用可能である。
【００５２】図６（ｅ）はリア型プロジェクターへの適
用例であり、当該プロジェクター７０は、筐体７１に、
光源７２、合成光学系７３、ミラー７４・７５ミラー、
スクリーン７６、および本発明の表示装置１を備えてい
る。このように本発明の表示装置は画像表示源として利
用可能である。
用例であり、当該プロジェクター７０は、筐体７１に、
光源７２、合成光学系７３、ミラー７４・７５ミラー、
スクリーン７６、および本発明の表示装置１を備えてい
る。このように本発明の表示装置は画像表示源として利
用可能である。
【００５３】図６（ｆ）はフロント型プロジェクターへ
の適用例であり、当該プロジェクター８０は、筐体８２
に光学系８１および本発明の表示装置１を備え、画像を
スクリーン８３に表示可能になっている。このように本
発明の表示装置は画像表示源として利用可能である。
の適用例であり、当該プロジェクター８０は、筐体８２
に光学系８１および本発明の表示装置１を備え、画像を
スクリーン８３に表示可能になっている。このように本
発明の表示装置は画像表示源として利用可能である。
【００５４】上記例に限らず本発明の表示装置１は、ア
クティブマトリクス型の表示装置を適用可能なあらゆる
電子機器に適用可能である。例えば、この他に、表示機
能付きファックス装置、デジタルカメラのファインダ、
携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示
盤、宣伝公告用ディスプレイなどにも活用することがで
きる。
クティブマトリクス型の表示装置を適用可能なあらゆる
電子機器に適用可能である。例えば、この他に、表示機
能付きファックス装置、デジタルカメラのファインダ、
携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示
盤、宣伝公告用ディスプレイなどにも活用することがで
きる。
【００５５】
【発明の効果】以上説明したように、本発明の方法によ
れば、絶縁膜の面内の所定位置に孔を設け、その上に形
成した非晶質珪素膜を熱処理による固相成長によって多
結晶珪素膜とし、それにレーザを照射することにより、
孔の多結晶珪素を非溶融状態に保持しながら、その他の
部分の多結晶珪素膜を溶融状態にし、当該孔の非溶融状
態に保持された多結晶珪素を結晶核として結晶成長させ
て、多結晶珪素膜の面内の当該孔を中心とした領域に略
単結晶状態の珪素膜を形成したので、孔を微細に形成す
る必要がないため、前記孔の形成に高価で精密な露光装
置およびエッチング装置を使用する必要がなくなる。そ
の結果、大型液晶ディスプレイ等のように、大きなガラ
ス基板上に多数の高性能薄膜トランジスタを形成するこ
とが容易にできる。
れば、絶縁膜の面内の所定位置に孔を設け、その上に形
成した非晶質珪素膜を熱処理による固相成長によって多
結晶珪素膜とし、それにレーザを照射することにより、
孔の多結晶珪素を非溶融状態に保持しながら、その他の
部分の多結晶珪素膜を溶融状態にし、当該孔の非溶融状
態に保持された多結晶珪素を結晶核として結晶成長させ
て、多結晶珪素膜の面内の当該孔を中心とした領域に略
単結晶状態の珪素膜を形成したので、孔を微細に形成す
る必要がないため、前記孔の形成に高価で精密な露光装
置およびエッチング装置を使用する必要がなくなる。そ
の結果、大型液晶ディスプレイ等のように、大きなガラ
ス基板上に多数の高性能薄膜トランジスタを形成するこ
とが容易にできる。
【００５６】したがって本発明によれば、特に性能の優
れた半導体装置を提供することができる。たとえば半導
体装置として薄膜トランジスタを形成すれば、オフ電流
が小さく、急峻な閾値下特性を有し、移動度の大きい、
特に性能に優れたトランジスタを提供することが可能で
ある。
れた半導体装置を提供することができる。たとえば半導
体装置として薄膜トランジスタを形成すれば、オフ電流
が小さく、急峻な閾値下特性を有し、移動度の大きい、
特に性能に優れたトランジスタを提供することが可能で
ある。
【図面の簡単な説明】
【図１】本願発明の第1実施形態を説明する図であっ
て、溶解工程までを示す製造工程断面図である。
て、溶解工程までを示す製造工程断面図である。
【図２】本発明の第1実施形態で形成した薄膜トランジ
スタを示す平面図である。
スタを示す平面図である。
【図３】本願発明の第1実施形態を説明する図であっ
て、半導体装置形成工程である薄膜トランジスタの製造
方法を示す製造工程断面図である。
て、半導体装置形成工程である薄膜トランジスタの製造
方法を示す製造工程断面図である。
【図４】第２実施形態で形成した薄膜トランジスタを示
す断面図である。
す断面図である。
【図５】実施形態３における表示装置の接続図である。
【図６】実施形態３における電子機器の例であり、
（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携
帯型パーソナルコンピュータ、（ｄ）はヘッドマウント
ディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）
はフロント型プロジェクターへの本発明の表示パネルの
適用例である。
（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携
帯型パーソナルコンピュータ、（ｄ）はヘッドマウント
ディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）
はフロント型プロジェクターへの本発明の表示パネルの
適用例である。
１１…ガラス基板
１２…酸化珪素膜（絶縁膜）
１２１…孔
１３…非晶質珪素膜（多結晶珪素膜）
１３１…略単結晶状態の珪素膜
１３３…ソース/ドレイン領域
１３４…チャネル形成領域
１４、１６…酸化珪素膜
１５…ゲート電極
１６１，１６２…コンタクトホール
１８１，１８２…ソース/ドレイン電極
１８３…ゲート電極用の端子電極
１９…窒化珪素膜
Ｔ…薄膜トランジスタ
フロントページの続き
Ｆターム(参考） 2H092 JA25 JA34 JA37 JA41 KA04
KA05 KA12 KA18 MA07 MA08
MA30 NA22 NA24 NA29
5F052 AA02 AA11 BB07 DA02 DB02
EA11 EA12 FA01 FA15 FA19
HA01 JA01
5F110 AA01 AA06 AA16 AA30 BB01
CC02 DD02 DD13 DD14 DD17
DD21 DD25 EE03 EE04 EE44
FF02 FF30 FF31 FF32 GG02
GG13 GG16 GG24 GG47 HJ01
HJ23 HL03 HL23 NN04 NN23
NN35 NN71 NN73 PP01 PP03
PP04 PP10 PP29 QQ11
Claims (11)
- 【請求項１】 基板上に絶縁膜を形成する工程と、 前記絶縁膜の面内の所定位置に当該面に対して略垂直に
延びる孔を開ける工程と、 前記絶縁膜上に所定の厚さで非晶質珪素膜を形成する工
程と、 熱処理による固相成長によって前記非晶質珪素膜を多結
晶珪素膜とする工程と、 前記多結晶珪素膜に所定条件でレーザを照射することに
より、前記孔の多結晶珪素を非溶融状態に保持しなが
ら、その他の部分の当該多結晶珪素膜を溶融状態にし、
当該孔の非溶融状態に保持された多結晶珪素を結晶核と
して結晶成長させて、当該多結晶珪素膜内の当該孔を中
心とした領域に略単結晶状態の珪素膜を形成する工程
と、 この略単結晶状態の珪素膜を半導体膜として備えた半導
体装置を形成する工程と、を備える半導体装置の製造方
法。 - 【請求項２】 前記略単結晶状態の珪素膜内の前記孔を
含まない領域を半導体膜として備えた半導体装置を形成
する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記孔の断面を、前記熱処理による固相
成長によって発生する多結晶の粒径と同粒径以下に設定
する請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記絶縁膜を酸化珪素膜と窒化珪素膜と
を含む多層構造に形成し、当該多層構造のうち非晶質珪
素膜を形成する側に酸化珪素膜を設ける請求項１に記載
の半導体装置の製造方法。 - 【請求項５】 請求項１に記載の半導体装置の製造方法
において、 前記半導体装置を薄膜トランジスタ構造に形成し、前記
孔を、当該薄膜トランジスタを形成する位置に対応させ
て設ける半導体装置の製造方法。 - 【請求項６】 基板と、 前記基板上に形成された絶縁膜と、 前記絶縁膜上に形成された半導体膜と、を備え、 前記絶縁膜は、所定位置に孔が形成されており、 前記半導体膜は、多結晶珪素膜の内側に、前記絶縁膜に
形成された前記孔の内部の結晶化した珪素膜を結晶核と
して結晶成長した略単結晶状態の珪素膜を含んで構成さ
れている半導体装置。 - 【請求項７】 略単結晶状態の前記珪素膜内の前記孔を
含まない部分を半導体膜として備えている請求項６に記
載の半導体装置 - 【請求項８】 前記孔が、前記熱処理による固相成長に
よって発生する多結晶の粒径と同粒径以下に形成されて
いる請求項６に記載の半導体装置。 - 【請求項９】 前記絶縁膜は、酸化珪素膜と窒化珪素膜
とを含む多層構造であり、当該多層構造のうち略単結晶
状態の前記珪素膜側に前記酸化珪素膜が形成されている
請求項６に記載の半導体装置。 - 【請求項１０】 請求項６に記載の半導体装置を薄膜ト
ランジスタとして備えている表示装置。 - 【請求項１１】 請求項６に記載の半導体装置を薄膜ト
ランジスタとして備えている表示装置を有する電子機
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400422A JP2003197526A (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
| US10/329,699 US6911359B2 (en) | 2001-12-28 | 2002-12-27 | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400422A JP2003197526A (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197526A true JP2003197526A (ja) | 2003-07-11 |
| JP2003197526A5 JP2003197526A5 (ja) | 2005-05-12 |
Family
ID=27605010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400422A Withdrawn JP2003197526A (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6911359B2 (ja) |
| JP (1) | JP2003197526A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268441A (ja) * | 2004-03-17 | 2005-09-29 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
| KR100675936B1 (ko) | 2004-08-06 | 2007-02-02 | 비오이 하이디스 테크놀로지 주식회사 | 단결정실리콘막 형성방법 |
| JP2016046309A (ja) * | 2014-08-20 | 2016-04-04 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2021025795A1 (en) * | 2019-08-06 | 2021-02-11 | Tokyo Electron Limited ('tel') | Multi-dimensional planes of logic and memory formation using single crystal silicon orientations |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| JP2003297718A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 微細孔形成方法、半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
| JP4813743B2 (ja) * | 2002-07-24 | 2011-11-09 | 株式会社 日立ディスプレイズ | 画像表示装置の製造方法 |
| JP4019377B2 (ja) * | 2004-04-01 | 2007-12-12 | セイコーエプソン株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2005340466A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 半導体装置、電気光学装置、集積回路及び電子機器 |
| KR100547515B1 (ko) * | 2005-07-27 | 2006-01-31 | 실리콘 디스플레이 (주) | 유기발광다이오드 표시장치 및 그 구동방법 |
| EP2239084A1 (en) * | 2009-04-07 | 2010-10-13 | Excico France | Method of and apparatus for irradiating a semiconductor material surface by laser energy |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119914A (ja) | 1985-11-20 | 1987-06-01 | Sony Corp | 半導体層の固相成長方法 |
| JP3476320B2 (ja) | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
-
2001
- 2001-12-28 JP JP2001400422A patent/JP2003197526A/ja not_active Withdrawn
-
2002
- 2002-12-27 US US10/329,699 patent/US6911359B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268441A (ja) * | 2004-03-17 | 2005-09-29 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
| JP4711042B2 (ja) * | 2004-03-17 | 2011-06-29 | セイコーエプソン株式会社 | 半導体膜の製造方法、および半導体装置の製造方法 |
| KR100675936B1 (ko) | 2004-08-06 | 2007-02-02 | 비오이 하이디스 테크놀로지 주식회사 | 단결정실리콘막 형성방법 |
| JP2016046309A (ja) * | 2014-08-20 | 2016-04-04 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2021025795A1 (en) * | 2019-08-06 | 2021-02-11 | Tokyo Electron Limited ('tel') | Multi-dimensional planes of logic and memory formation using single crystal silicon orientations |
| US11107733B2 (en) | 2019-08-06 | 2021-08-31 | Tokyo Electron Limited | Multi-dimensional planes of logic and memory formation using single crystal silicon orientations |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030160263A1 (en) | 2003-08-28 |
| US6911359B2 (en) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030007093A (ko) | 반도체장치 및 그 제작방법 | |
| JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
| JP2003197526A (ja) | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 | |
| KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
| US7148095B2 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP2008060532A (ja) | 半導体装置 | |
| JP4247661B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP2006049647A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
| JP2004134581A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| US20080038883A1 (en) | Method for manufacturing semiconductor device utilizing recrystallized semiconductor film formed on an insulating film | |
| JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
| JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP2004146590A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2004111813A (ja) | 半導体薄膜の製造方法、半導体装置の製造方法及び半導体装置、薄膜トランジスタの製造方法及び薄膜トランジスタ、集積回路、電気光学装置、電子機器 | |
| JP2006049646A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
| JP2005268441A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2004235570A (ja) | 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080404 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080603 |