JP4193206B2 - 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 - Google Patents
半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4193206B2 JP4193206B2 JP2003516092A JP2003516092A JP4193206B2 JP 4193206 B2 JP4193206 B2 JP 4193206B2 JP 2003516092 A JP2003516092 A JP 2003516092A JP 2003516092 A JP2003516092 A JP 2003516092A JP 4193206 B2 JP4193206 B2 JP 4193206B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- silicon film
- amorphous silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 181
- 239000010409 thin film Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 102
- 239000010408 film Substances 0.000 claims description 560
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 173
- 238000000034 method Methods 0.000 claims description 135
- 239000013078 crystal Substances 0.000 claims description 107
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 101
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 101
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 24
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000007711 solidification Methods 0.000 description 10
- 230000008023 solidification Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 150000003376 silicon Chemical class 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000003685 thermal hair damage Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001690 polydopamine Polymers 0.000 description 2
- 230000003405 preventing effect Effects 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- -1 that is Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4411—Cooling of the reaction chamber walls
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/08—Reaction chambers; Selection of materials therefor
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6735—Closed carriers
- H01L21/67373—Closed carriers characterised by locking systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/6735—Closed carriers
- H01L21/67379—Closed carriers characterised by coupling elements, kinematic members, handles or elements to be externally gripped
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67775—Docking arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【技術分野】
本発明は、半導体薄膜及び半導体装置の製造方法に関する。特に、略単結晶状態の珪素膜を好適に形成させることのできる半導体薄膜の形成方法の改良に関する。
【０００２】
【背景技術】
今まで、多結晶珪素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を比較的低温にて製造する方法として、非晶質珪素膜をレーザで熱処理し多結晶珪素膜を形成し、この多結晶珪素膜を半導体膜としてゲート電極、金属薄膜にて配線を形成して薄膜半導体装置を製造する方法が提案されていた。しかしこの方法では、レーザ光のエネルギー制御が難しく、製造される半導体膜の性質にばらつきが生じるため、これに代わり、このような問題の生じない略単結晶珪素膜を成長させる技術が提案されていた（文献「Single Crystal Thin Film Transistors」 (IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258) 及び文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」 (R. Ishihara 等, proc. SPIE 2001, vol.4295 p.14〜23)）。
【０００３】
これら文献には、基板上の絶縁膜に穴を開けて、この絶縁膜上及び穴内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【０００４】
前記両文献に形成された方法では、穴の断面を十分に小さくしないと穴の底部で複数の結晶核が発生するため、このような径（５０ｎｍ〜１５０ｎｍ）の穴の形成には、高価で精密な露光装置およびエッチング装置が必要とされていた。
また、大型液晶ディスプレー等のように、大きなガラス基板上に多数の薄膜トランジスタを形成する場合等には、前述の装置を用いたのでは穴の形成は困難である。
【０００５】
【発明の開示】
本発明は、このような課題に着目してなされたものであり、高価で精密な露光装置およびエッチング装置を使用せずに良好な略単結晶珪素膜を有する半導体薄膜を形成することを課題とする。
【０００６】
上記課題を解決するために、本発明の半導体装置の製造方法は、二層の珪素膜の間に貫通孔を有する絶縁膜を設ける工程と、レーザを照射することにより珪素膜の少なくとも一部を完全溶融させ、貫通孔に続く絶縁膜の下層側の珪素膜の少なくとも一部から当該貫通孔を経て絶縁膜の上層側の珪素膜の少なくとも一部にまで略単結晶珪素膜を連続形成する工程と、を備える半導体薄膜の製造方法である。この方法を本発明の基本方法と称する。
【０００７】
本発明によれば、レーザ照射後に溶融した珪素の凝固は、絶縁膜下層側の珪素膜で先に始まり、絶縁膜の貫通孔に伝わって絶縁膜上層側の珪素膜に至るので、絶縁膜下層側の珪素膜に多数の結晶粒が発生し、そのうち一つの結晶粒を核とした結晶成長が生じることによって、絶縁膜上層側の珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。このため、絶縁膜の貫通孔の断面に大きさは、絶縁膜下層側の珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。
【０００８】
なお、本発明において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【０００９】
本発明において「貫通孔」は、絶縁膜を挟む上下の層に続く通路をいい、その断面形状を問わない。また「貫通孔」は必ずしも総ての部分において同一径を有する柱状をしていることを要せず、断面の径が部分毎に異なっていてもよい。
【００１０】
本発明において「連続形成」とは、界面を生ずることなく結晶が成長することをいう。
【００１１】
また本発明は、第１絶縁膜の上に第１非晶質珪素膜を形成する工程と、第１非晶質珪素膜の上に第２絶縁膜を形成して、当該第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、第２絶縁膜上と貫通孔内に非晶質珪素を堆積することにより、第２絶縁膜上に第２非晶質珪素膜を形成する工程と、第２非晶質珪素膜にレーザを照射して、第２非晶質珪素膜を完全溶融状態にするとともに、第１非晶質珪素膜を部分溶融状態にすることにより、第２非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、第１非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第１の方法と称する。
【００１２】
また本発明は、第１絶縁膜の上に当該第１絶縁膜とは異なる材料からなる第２絶縁膜を形成する工程と、第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、第１絶縁膜の貫通孔の位置に当該貫通孔よりも断面が大きな凹部を形成する工程と、第２絶縁膜上と貫通孔内および凹部内に非晶質珪素を堆積することにより、当該第２絶縁膜上に非晶質珪素膜を形成する工程と、非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第２の方法と称する。
【００１３】
さらに本発明は、第１絶縁膜の面内の所定位置に凹部を形成する工程と、凹部内に非晶質珪素を堆積する工程と、第１絶縁膜上に第２絶縁膜を形成する工程と、第２絶縁膜の凹部の位置に凹部より断面の小さな貫通孔を形成する工程と、第２絶縁膜上と貫通孔内に非晶質珪素を堆積することにより、第２絶縁膜上に非晶質珪素膜を形成する工程と、非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第３の方法と称する。
【００１４】
本発明は、第１絶縁膜上に第１非晶質珪素膜を形成する工程と、第１非晶質珪素膜にレーザ照射することより、第１非晶質珪素膜を多結晶珪素膜に変化させる工程と、多結晶珪素膜上に第２絶縁膜を形成する工程と、第２絶縁膜に貫通穴を形成する工程と、貫通穴に埋め込むようにして、第２絶縁膜上に第２非晶質珪素膜を形成する工程と、第２非晶質珪素膜にレーザ照射し、多結晶珪素膜を非溶融状態または部分溶融状態にしたまま、第２非晶質珪素膜を完全溶融状態にすることにより、貫通孔を中心とした第２非晶質珪素膜を略単結晶珪素膜に変化させる工程と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第４の方法と称する。
【００１５】
本発明の第１の方法によれば、レーザ照射後の珪素の凝固は、第１非晶質珪素膜で先に始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の第２非晶質珪素膜に至る。したがって、第１非晶質珪素膜に多数の結晶粒が発生し、そのうち一つの結晶粒を核とした結晶成長が生じることによって、第２非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、第１非晶質珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１６】
本発明の第２および第３の方法によれば、レーザ照射後の珪素の凝固は、凹部内の非晶質珪素で先ず始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の非晶質珪素膜に至る。したがって、凹部内の非晶質珪素に多数の結晶粒が発生し、そのうちの一つの結晶粒を核とした結晶成長が生じることによって、非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、凹部内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１７】
本発明の第４の方法によれば、レーザ照射後の珪素の凝固は、多結晶珪素膜に変化した第１非晶質珪素膜の表面で先ず始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の非晶質珪素膜に至る。したがって、多結晶珪素膜の結晶粒のうちの一つを核とした結晶成長が生じることによって、非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１８】
したがって、本発明の第１〜第４の方法によれば、従来方法のように、単結晶を成長させる目的で、微細な穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がない。
【００２０】
また、本発明の第１〜第４の発明において、第１絶縁膜および第２絶縁膜は酸化珪素膜であり、第１絶縁膜の下層には窒化珪素膜が形成されていてもよい。
【００２１】
さらに、本発明の第２及び第３の発明において、第１絶縁膜を窒化珪素膜とし、第２絶縁膜を酸化珪素膜としてもよい。
【００２２】
さらにまた、本発明は、上記各本発明において製造される略単結晶珪素膜を半導体薄膜として使用して半導体装置を形成する工程を備えていてもよい。
この場合、略単結晶珪素膜をエッチングすることにより貫通孔から分離させて半導体薄膜を形成することは好ましい。
【００２３】
なお、本発明において「半導体装置」とは、略単結晶珪素膜を備える装置をいい、トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わない単体の素子を含む。
【００２４】
本発明の半導体装置の製造方法では、略単結晶状態の珪素膜の面内の貫通孔を含まない部分を、半導体薄膜として使用して半導体装置を形成することは好ましい。貫通孔から離れる程、より結晶膜の性質が安定しているからである。
【００２５】
本発明の半導体装置の製造方法において製造される半導体装置は薄膜トランジスタであり、貫通孔を、当該薄膜トランジスタを形成する位置に対応させて設ける。
【００２７】
すなわち、本発明の半導体装置は、第１絶縁膜上に形成された多結晶珪素膜と、多結晶珪素膜上に形成された貫通孔を有する第２絶縁膜と、貫通孔を介して多結晶珪素膜と接触し、多結晶珪素膜に含まれる結晶粒を核として第２絶縁膜上に形成された略単結晶珪素膜と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである。
【００２８】
本発明の半導体装置は、多結晶珪素膜が含まれる凹部を有する第１絶縁膜と、第１絶縁膜上に形成され、凹部に続く位置に貫通孔を有する第２絶縁膜と、貫通孔を介して凹部内の多結晶珪素膜と接触し、多結晶珪素膜に含まれる結晶粒を核として前記第２絶縁膜上に形成された略単結晶珪素膜と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである。
【００２９】
本発明において、第１絶縁膜及び第２絶縁膜は酸化珪素膜であり、第１絶縁膜の下層には窒化珪素膜がさらに形成されていてもよい。窒素珪素膜の形成は任意である。
【００３０】
本発明において、略単結晶珪素の面内のうち貫通孔を含まない部分を半導体薄膜として用いて構成されている。貫通孔から離間する程、より結晶の性質が安定するからである。
【００３１】
本発明において、半導体薄膜を構成する略単結晶珪素膜は、貫通孔とは分離されていてもよい。すなわち、略単結晶珪素膜製造時には貫通孔から連続して結晶するため半導体薄膜として使用する領域と貫通孔との間で結晶が繋がっているが、半導体薄膜形成後は、エッチング等で貫通孔と使用領域の半導体薄膜とを分離しても問題ないからである。したがって、半導体装置が製造された後に、貫通孔内に略単結晶珪素が存在してもしなくてもよい。
【００３２】
本発明は、本発明の半導体装置を備える集積回路であり、電気光学装置であり、また電子機器でもある。
ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。
【００３３】
本発明は、電気光学装置において、複数の画素領域と、画素領域毎に設けられた半導体装置と、半導体装置により制御される電気光学素子と、を備え、半導体装置は、本発明に係る半導体装置の製造方法により製造されるものでもある。
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００３４】
本発明は、本発明に係る半導体装置の製造方法により製造される半導体装置を備える電子機器でもある。
ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
（第１の実施の形態）
本発明の第１の実施の形態は、上記第１の方法の半導体薄膜の製造方法を適用したものである。図１Ａ乃至図１Ｄに、本第１の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００３６】
先ず、図１Ａに示すように、ガラス基板１上に酸化珪素膜（第１絶縁膜）２を形成する。ガラス基板１上への酸化珪素膜２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ１００ｎｍの酸化珪素膜２を形成できる。
【００３７】
次に、酸化珪素膜２上に第１非晶質珪素膜３を形成する。酸化珪素膜２上への第１非晶質珪素膜３の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。例えば、ＬＰＣＶＤ法により厚さ５０ｎｍの第１非晶質珪素膜３を形成できる。
【００３８】
次に、第１非晶質珪素膜３の上に酸化珪素膜（第２絶縁膜）４を形成する。当該酸化珪素膜４の形成については酸化珪素膜２の製造と同様に考えられる。例えば、ＰＥＣＶＤ法により厚さ５００ｎｍの酸化珪素膜４を形成できる。
【００３９】
次に、貫通孔Ｈを酸化珪素膜４の所定位置に形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜４の面内の所定位置に、断面が直径０．５μｍの円形である貫通孔Ｈを開口できる。例えば、エッチング方法としてＣＦ4 ガスとＨ2 ガスのプラズマを用いた反応性イオンエッチングにより行うことができる。
【００４０】
次に、図１Ｂに示すように、酸化珪素膜４上と貫通孔Ｈの内部に非晶質珪素膜５を形成する。例えば、ＬＰＣＶＤ法により、酸化珪素膜４の上と貫通孔Ｈ内に、５０ｎｍ〜５００ｎｍの範囲の所定厚さで第２非晶質珪素膜５を形成することができる。なお、高純度の珪素膜を容易に、しかも貫通孔Ｈ内に確実に堆積させるために、ＬＰＣＶＤ法により非晶質珪素膜５を形成することは好ましい。
【００４１】
次に、図１Ｃに示すように、第２非晶質珪素膜５にレーザを照射して部分的に溶融させる。例えば、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ2 （非晶質珪素膜４の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応）でレーザ照射を行うことにより、部分的溶融が達成できる。
【００４２】
ここで、照射されたＸｅＣｌパルスエキシマレーザは非晶質珪素膜５の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ-1と０．１４９ｎｍ-1と大きいためである。また、酸化珪素膜４は、前記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。
【００４３】
これにより、第２非晶質珪素膜５は完全溶融状態となり、第１非晶質珪素膜３は部分溶融状態になる。その結果、レーザ照射後の珪素の凝固は、第１非晶質珪素膜３で先に始まり、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の第２非晶質珪素膜５に至る。ここで、完全溶融状態の第２非晶質珪素膜５は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。
【００４４】
したがって、貫通孔Ｈの断面の寸法を、レーザ照射により第１非晶質珪素膜３に発生する多数の結晶粒（略多結晶状態の珪素膜３ａ）の１個の結晶粒の大きさと同じか少し小さい大きさにしておくことにより、略多結晶状態の珪素膜３ａをなす多数の結晶粒のうちの一つが、貫通孔Ｈを通って第２非晶質珪素膜５に至り、この一つの結晶粒を核とした結晶成長が生じる。これにより、第２非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域は略単結晶状態の珪素膜５ａとなる。図１Ｄはこの状態を示している。
【００４５】
この略単結晶状態の珪素膜５ａは、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。この珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【００４６】
次に、以下のようにして薄膜トランジスタＴを形成した。図２は、本実施の形態で製造する半導体装置（薄膜トランジスタ）の平面図であり、図３Ａ乃至図３Ｄは図２におけるＡ−Ａ線断面に相当する断面図である。なお、 図１Ａ乃至図１Ｄは図２のＢ−Ｂ線断面に相当する断面図である。
【００４７】
先ず、 図３Ａに示すように、略単結晶状態の珪素膜５ａを含む珪素膜をパターニングして、薄膜トランジスタＴ用の半導体領域（半導体膜）５ｂを形成する。ここで、ここで図２に示すように、略単結晶状態の珪素膜５ａの面内で貫通孔Ｈを含まない部分を、薄膜トランジスタＴのチャネル形成領域８に割り当てることは好ましい。貫通孔から遠ざかると結晶の性質がより安定するからである。
【００４８】
次に、図３Ｂに示すように、酸化珪素膜４および半導体領域５ａの上に、酸化珪素膜１０を形成する。例えば、酸化珪素膜１０は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）またはＰＥＣＶＤ法にて形成できる。この酸化珪素膜１０は薄膜トランジスタのゲート絶縁膜として機能するものである。
【００４９】
次に、図３Ｃに示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極６を形成する。次に、このゲート電極６をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域７とチャネル形成領域８を、ゲート電極６に対して自己整合的に作製する。
【００５０】
ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ2 程度で照射するか、２５０℃から４５０℃程度の温度で熱処理することにより、前記不純物元素の活性化を行う。
【００５１】
次に、図３Ｄに示すように、酸化珪素膜１０およびゲート電極６の上面に、酸化珪素膜１２を形成する。例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化珪素膜９を形成する。次に、ソース／ドレイン領域７に至るコンタクトホールＣを酸化珪素膜１０、１２に開けて、コンタクトホールＣ内および酸化珪素膜１２上のコンタクトホールＣの周縁部に、スパッタリング法によりアルミニウムを堆積して、ソース／ドレイン電極１３を形成する。これと同時に、ゲート電極６に至るコンタクトホールを酸化珪素膜１２に開けて、ゲート電極６用の端子電極１４（図２参照）を形成する。以上で、本発明の半導体装置である薄膜トランジスタＴが作製できる。
【００５２】
以上、本第１の実施の形態によれば、貫通孔Ｈの断面の大きさは、第１非晶質珪素膜３に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００５３】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
【００５４】
また、本第１の実施の形態においては、単結晶の成長方向が貫通孔Ｈの上部で上方から横方向に変化するため、略単結晶状態の珪素膜５ａの面内の貫通孔Ｈの部分には歪みや欠陥が生じ易い。これに対して、この実施形態の方法では、図２に示すように、歪みや欠陥の生じ易い前記部分ではなく、略単結晶状態の珪素膜５ａの面内の貫通孔Ｈを含まない部分を半導体薄膜５ｂとして使用して、薄膜トランジスタＴを形成している。
【００５５】
その結果、この実施形態の方法によれば、略単結晶状態の珪素膜５ａの面内で貫通孔Ｈを含む部分をチャネル形成領域８として使用した場合より、オフ電流値が小さく、より急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度のより大きい、特に性能に優れたトランジスタＴが得られる。
【００５６】
なお、本発明における半導体装置では、貫通孔から離間した位置に半導体薄膜を備えることが好ましく、かつ、略単結晶状態の珪素膜を形成後、半導体装置の半導体薄膜をパターニングするため、完成した半導体装置においては貫通孔と半導体薄膜が略単結晶状態の珪素膜で繋がっていない場合が多い。すなわち貫通孔は半導体装置の近傍に、半導体製造の名残として残留することになる。
【００５７】
例えば、図４Ａに示すように、略単結晶珪素膜５ａをエッチングする際に貫通孔Ｈの内部までエッチングされて略単結晶珪素が除去されるような場合、貫通孔Ｈの内部には酸化珪素膜１０で埋められるようになる。
【００５８】
また図４Ｂに示すように、この略単結晶珪素膜５ａのエッチングの強さによっては、貫通孔Ｈの内部に若干略単結晶珪素が詰まり残りが酸化珪素で埋められるようになっていることも考えられる。
【００５９】
さらに図４Ｃに示すように、略単結晶珪素の強さによっては、ちょうどエッチバックをしたように第２酸化珪素膜の表面まで略単結晶珪素がエッチングされ、貫通孔Ｈの内部が略単結晶珪素で充填されているような状態になっていることも考えられる。
【００６０】
このように貫通孔Ｈの内部にどのように略単結晶珪素が残留しているかは後のエッチング工程等によって定まることが考えられる。これは以降の実施形態についても同様に考えられることである。
【００６１】
（第２の実施の形態）
図５に、本発明の第２の実施の形態における半導体装置の製造方法で形成された薄膜トランジスタの断面図を示す。
本第２の実施の形態における半導体装置の製造方法は、基本的に前記第１の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第２の実施の形態の方法は、前記第１の実施の形態において、図１Ａに示すようにガラス基板１上に酸化珪素膜２を形成する前に、ガラス基板１上に窒化珪素膜２０を形成する点で異なる。
【００６２】
窒化珪素膜２０の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。例えば、ＬＰＣＶＤ法により、例えば５０ｎｍの膜厚の窒化珪素膜２０が形成できる。この窒化珪素膜２０の上には、前記第１の実施の形態と同様に、前記酸化珪素膜２を形成し、この酸化珪素膜２の上に第１非晶質珪素膜３を形成する。これらの膜の製造方法その他の製造方法に関しては前記第１の実施の形態と同じであるため、説明を省略する。ここで、酸化珪素膜２の膜厚は、例えば１００ｎｍ〜１０μｍ、好ましくは１００ｎｍ〜２００ｎｍとする。
【００６３】
以上、本第２の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する他、ガラス基板１の直上の絶縁膜を窒化珪素膜２０と酸化珪素膜２との２層構造としているため、第１実施形態の方法よりも、レーザ熱処理時に発生する熱を絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。
【００６４】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板に含まれている場合には、基板上の絶縁層を２層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという新たな効果を奏する。
【００６５】
さらに、本発明においては、第２非晶質珪素膜を完全溶融する条件でレーザ熱処理を実施するため、基板が熱によって大きなダメージを受け易くなるが、本第２の実施の形態によれば、基板上の絶縁層を２層構造とすることによって、この熱ダメージが低減される。この熱ダメージ低減効果および前述の不純物拡散防止効果によって、特性の優れた薄膜トランジスタが得られる。
【００６６】
さらにまた、本発明においては、第２絶縁膜上での珪素の結晶成長の観点から、第２絶縁膜の表面を平坦として、溶融した非晶質珪素膜に結晶核が発生しないようにすることが望ましい。酸化珪素膜と窒化珪素膜を比較すると、酸化珪素膜の方が窒化珪素膜よりも表面の平坦性が良好である。そのため、本第２の実施の形態によれば、第１絶縁膜および第２絶縁膜として、表面の平坦性が良好な酸化珪素膜を形成し、第１絶縁膜と基板との間に窒化珪素膜を形成しているので、溶融した非晶質珪素膜に結晶が発生しにくくできるという効果を奏する。
【００６７】
（第３の実施の形態）
本発明の第３の実施の形態は、上記第２の方法の半導体薄膜の製造方法を適用したものである。図６Ａ乃至図６Ｄに、本発明の第３の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００６８】
先ず、図６Ａに示すように、ガラス基板１上に窒化珪素膜（第１絶縁膜）２１を形成する。例えば、ＰＥＣＶＤ法により厚さ２μｍの窒化珪素膜を形成可能である。次に、この窒化珪素膜２１の上に酸化珪素４を形成する。例えば、ＰＥＣＶＤ法により厚さ５００ｎｍの酸化珪素膜４を形成可能である。
【００６９】
次に、この状態で酸化珪素膜４の上にフォトレジスト膜を形成し、フォトリソグラフィ工程を行うことにより、所定位置に貫通穴を有するレジストパターンを形成し、このレジストパターンをマスクとしてドライエッチングを行うことにより、先ず、酸化珪素膜４の面内の所定位置に貫通孔Ｈを開け、これに続けてその下側の窒化珪素膜２１に凹部２２を形成する。
【００７０】
酸化珪素膜４に貫通孔Ｈを開けるエッチングは、前記第１の実施の形態と同様に行える。例えば、エッチングガスとしてＣＦ4 を用いたＲＩＥ（反応性イオンエッチング）法により行うことができる。また窒化珪素膜２１に凹部２２を形成するエッチングは、例えば、エッチングガスとしてＮＦ3 とＣｌ2 を用いたＣＤＥ（Chemical Dry Etching）法により行うことができる。貫通孔Ｈは、断面円の直径が０．５μｍで略一定の円柱状とし、凹部２２の断面は、貫通孔Ｈの直下から徐々に大きくなり、底部の断面円の直径が貫通孔Ｈの断面円の直径より大きく、例えば３倍程度とすることができる。図６Ａはこの状態を示している。
【００７１】
次に、図６Ｂに示すように、酸化珪素膜４の上と貫通孔Ｈおよび凹部２２内に非晶質珪素を堆積することにより、酸化珪素膜４の上に非晶質珪素膜５を形成する。非晶質珪素膜５を形成した。非晶質珪素膜５は、高純度の珪素を容易に、しかも貫通孔Ｈおよび凹部２２内に確実に堆積させるために、ＬＰＣＶＤ法を用いることは好ましい。これにより例えば５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さで非晶質珪素膜５が形成できる。
【００７２】
次に、図６Ｃに示すように、前記第１の実施の形態と同様に、非晶質珪素膜５にレーザを照射して溶融を生じさせる。例えば、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ2 （非晶質珪素膜５の膜厚５０ｎｍ〜５００ｎｍに対応）でレーザ照射を行うことができる。
【００７３】
これにより、非晶質珪素膜５は完全溶融状態となり、凹部２２内の非晶質珪素は部分溶融状態になる。その結果、レーザ照射後の珪素の凝固は、凹部２２内の非晶質珪素で先に始まり、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の非晶質珪素膜５ａに至る。ここで、完全溶融状態の非晶質珪素膜は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。
【００７４】
したがって、貫通孔Ｈの断面の寸法を、凹部２２内の非晶質珪素に発生する多数の結晶粒（略多結晶状態の珪素５ｃ）の１個の結晶粒の大きさと同じか少し小さい大きさにしておくことにより、略多結晶状態の珪素をなす多数の結晶粒のうちの一つが、貫通孔Ｈを通って非晶質珪素膜５に至り、この一つの結晶粒を核とした結晶成長が生じる。これにより、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域は略単結晶状態の珪素膜５ａとなる。図６Ｄはこの状態を示している。
【００７５】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図７に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【００７６】
なお、図７では、便宜上、凹部２２が薄膜トランジスタの真下に位置するように図示されているが、凹部２２は薄膜トランジスタの真下には限られず、任意の位置に設けることができる。
【００７７】
以上、本第３の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、略単結晶状態の珪素膜５ａには、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる。この珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【００７８】
すなわち、このような薄膜トランジスタは、オフ電流値が小さく、急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度の大きい、特に性能に優れたものとなる。
【００７９】
また、本第３の実施の形態によれば、貫通孔Ｈの断面の大きさは、凹部２２内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００８０】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
【００８１】
さらに本第３の実施の形態によれば、非晶質珪素膜形成工程が１回であるため、前記第１の実施の形態の方法よりもさらに生産コストを低くすることができる。
【００８２】
（第４の実施の形態）
本発明の第４の実施の形態は、上記第３の方法の半導体薄膜の製造方法を適用したものである。図８Ａ乃至図８Ｄに、本発明の第４の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００８３】
先ず、図８Ａに示すように、ガラス基板１上に窒化珪素膜（第１絶縁膜）２１を形成する。窒化珪素膜２１の形成方法は、前記第３の実施の形態と同様である。例えば、ＰＥＣＶＤ法により厚さ３００ｎｍの窒化珪素膜２１を形成することができる。次に、フォトリソグラフィ工程およびエッチング工程を行うことにより、この窒化珪素膜２１の面内の所定位置に凹部２３を形成する。この凹部２３は断面が例えば円形の円筒体状であり、断面円の直径３μｍ、深さ１００ｎｍとすることができる。
【００８４】
次に、図８Ｂに示すように、窒化珪素膜２１の上に非晶質珪素膜５ｄを形成する。例えば、ＬＰＣＶＤ法により非晶質珪素膜５ｄを形成することができる。この非晶質珪素膜５ｄの形成は、凹部２３内全体に非晶質珪素が堆積され、窒化珪素膜２１の凹部２３の周りの膜面にも非晶質珪素が堆積されるまで行う。
【００８５】
次に、図８Ｃに示すように、非晶質珪素膜５ｄをエッチバックすることにより、窒化珪素膜２１の凹部２３内の非晶質珪素５ｄのみを残して、凹部２３以外の窒化珪素膜２１の表面を露出させる。この凹部２３に形成された非晶質珪素５ｄは、後のレーザ照射によって一部溶融状態となり多結晶珪素に変化する。
【００８６】
次に、図８Ｄに示すように、窒化珪素膜２１の上に酸化珪素膜４を形成する。例えば前記第１の実施の形態と同様の方法により、厚さ５００ｎｍの酸化珪素膜４を形成する。次に、酸化珪素膜４の凹部２３に対応する部分に貫通孔Ｈを形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜４の面内の凹部２３の中心部に、断面円の直径が０．５μｍである貫通孔Ｈを形成することができる。
【００８７】
次に、図８Ｅに示すように、酸化珪素膜４の上と貫通孔Ｈ内に、非晶質珪素膜５を形成する。例えば、前記第１の実施の形態と同様にして、ＬＰＣＶＤ法により酸化珪素膜４の上に５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さの非晶質珪素膜５を形成することができる。
【００８８】
次に、前記第３の実施の形態と同じ方法で非晶質珪素膜５にレーザを照射し、非晶質珪素膜を部分溶融させる。この結果、凹部２３内の非晶質珪素膜５ｄが一部溶融して多結晶化し、この多結晶の結晶粒の一つから結晶成長させて略単結晶珪素膜を形成することができる。
【００８９】
この略単結晶の珪素膜を使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図９に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【００９０】
なお、図９では、便宜上、凹部２３が薄膜トランジスタの真下に位置するように図示されているが、凹部２３は薄膜トランジスタの真下には限られず、任意の位置に設けることができる。
【００９１】
以上、本第４の実施の形態によれば、前記第３の実施の形態と同様の効果を奏する。すなわち、略単結晶状態の珪素膜には、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる。この珪素膜を薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく、急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度の大きい、特に性能に優れたトランジスタＴが得られる。
【００９２】
また、本第４の実施の形態によれば、貫通孔Ｈの断面の大きさは、凹部２３内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００９３】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
また、本第４の実施の形態によれば、前記第３の実施の形態よりもさらに第１絶縁膜に形成する凹部の形状を制御し易く、その凹部に容易に非晶質珪素を堆積できるという点で有利である。
【００９４】
（第５の実施の形態）
本発明の第５の実施の形態は、上記第４の方法の半導体薄膜の製造方法を適用したものである。図１０Ａ乃至図１０Ｅに、本発明の第５の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００９５】
本実施の形態における製造方法は前記第１の実施の形態とほぼ同様に考えることができる。
まず、図１０Ａに示すように、ガラス基板１上に酸化珪素膜２を形成する。ここで、ガラス基板１上への酸化珪素膜１の形成方法としては、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法などを用いることができる。例えば、ＰＥＣＶＤ法により厚さ２００ｎｍの酸化珪素膜２を形成することができる。
【００９６】
次に、酸化珪素膜２上に非晶質珪素膜３を形成する。ここで、酸化珪素膜２上への非晶質珪素膜３の形成方法としては、例えば、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などを用いることができる。例えば、ＬＰＣＶＤ法により厚さ５０ｎｍの非晶質珪素膜３を形成することができる。
【００９７】
さらに、この非晶質珪素膜３にレーザ照射Ｒ１を行なうことにより、非晶質珪素膜３を多結晶珪素膜３ｂに変化させる。例えば、ＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は０．３Ｊ／ｃｍ2程度から０．５Ｊ／ｃｍ2でレーザ照射を行う。また、非晶質珪素膜３の同一個所に対するレーザ照射Ｒ１の回数は例えば２０回程度とする。
【００９８】
具体的には、「Laser processing of amorphous for large-area polysilicon imagers」(J.B.Boyce等Thin Solid Films, vol.383(2001)p.137-142）に記載されているように、同一個所に複数回レーザ照射Ｒ１を行うことにより、非晶質珪素膜３を、膜面内が結晶方位（１１１）を有した多結晶珪素膜３ｂに変化させることができる。
【００９９】
次に、図１０Ｂに示すように、多結晶珪素膜３ｂ上に酸化珪素膜４を形成する。例えば、ＰＥＣＶＤ法により、厚さ５００ｎｍから２μｍの範囲の酸化珪素膜４を多結晶珪素膜３ｂ上に形成することができる。
【０１００】
次に、酸化珪素膜４に貫通孔Ｈを形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、断面が直径５０ｎｍから５００ｎｍ程度の略円形である貫通孔Ｈを酸化珪素膜４の面内の所定位置に形成することができる。なお、このエッチングは、例えば、ＣＦ4ガスやＣＨＦ3ガスのプラズマを用いた反応性イオンエッチングにより行うことができる。
【０１０１】
次に、図１０Ｃに示すように、酸化珪素膜上及び貫通孔Ｈ内に非晶質珪素膜５を形成する。例えば、ＬＰＣＶＤ法により、貫通孔Ｈ内を埋め込むようにして、５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さの非晶質珪素膜５を酸化珪素膜４上に堆積することができる。なお、ＬＰＣＶＤ法により非晶質珪素膜４を形成することにより、非晶質珪素膜５を貫通孔Ｈ内に確実に埋め込みつつ、高純度の非晶質珪素膜５を酸化珪素膜４上に容易に堆積させることができる。
【０１０２】
次に、図１０Ｄに示すように、酸化珪素膜４上に堆積された非晶質珪素膜５にレーザ照射Ｒ２を行なう。例えば、ＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は、非晶質珪素膜５の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応するように、０．４Ｊ／ｃｍ2程度から１．５Ｊ／ｃｍ2程度でレーザ照射Ｒ２を行う。
【０１０３】
ここで、非晶質珪素膜５に照射されたＸｅＣｌパルスエキシマレーザ光は、非晶質珪素膜５の表面近傍でほとんど吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ-1と０．１４９ｎｍ-1と大きいためである。
これにより、酸化珪素膜４下の多結晶珪素膜３ｂを非溶融状態または部分溶融状態に保ったまま、非晶質珪素膜５を完全溶融状態とすることができる。
【０１０４】
これによって、レーザ照射Ｒ２後の珪素の凝固を、多結晶珪素膜３ｂから先に始まるようにし、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の非晶質珪素膜５に至らせることができる。ここで、完全溶融状態の非晶質珪素膜５は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。従って、多結晶珪素膜３ｂに含まれる多数の結晶粒の１個の大きさと同じか少し小さい大きさになるように、貫通孔Ｈの断面の寸法を設定することにより、多結晶珪素膜３ｂに含まれる多数の結晶粒の中の１つの結晶方位を、貫通孔Ｈを通って非晶質珪素膜５に伝わらせ、
この１つの結晶粒を核とした結晶成長を酸化珪素膜４上で生じさせることができる。
【０１０５】
これにより、図１０Ｅに示すように、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域に、結晶方位の揃った略単結晶珪素膜５ａを形成することができる。
【０１０６】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図１１に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【０１０７】
以上、本第５の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、この略単結晶珪素膜５ａは、内部に欠陥が少なく、半導体の電気特性の点で、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度を少なくさせる。この略単結晶珪素膜５ａには、結晶粒界がないために、電子や正孔といったキャリアが流れる際の障壁を大きく減少させる。このため、この珪略単結晶珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いることにより、オフ電流値が小さく、移動度の大きな優良なトランジスタを容易に得ることができる。
【０１０８】
なお、多結晶珪素膜３ｂ上に酸化珪素膜４を形成する前に、この多結晶珪素膜３ｂをフォトリソグラフィ工程およびエッチング工程により加工し、貫通孔Ｈ付近のみを残すようにしてもよい。
【０１０９】
（第６の実施の形態）
本発明の第６の実施の形態は、上記第４の方法の半導体薄膜の製造方法の変形例に係るものである。図１２Ａ乃至図１２Ｅに、本発明の第６の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【０１１０】
本第６の実施の形態は、前記第５の実施の形態とほぼ同様である。ただし、非晶質珪素膜３を多結晶珪素膜３ｂに変化させた後、多結晶珪素膜３ｂを所定形状にパターニングしてから酸化珪素膜４を設ける点で、上記第５の実施の形態と異なる。
【０１１１】
すなわち、図１２Ａにおいて、酸化珪素膜２および非晶質珪素膜３をガラス基板１上に順次形成した後、この非晶質珪素膜３にレーザ照射Ｒ１を行なうことにより、非晶質珪素膜３を多結晶珪素膜３ｂに変化させる。そして、フォトリソグラフィ工程およびエッチング工程を行うことにより、多結晶珪素膜３ｂをパターニングする。
【０１１２】
次に、図１２Ｂに示すように、例えばＰＥＣＶＤ法により、酸化珪素膜４を多結晶珪素膜３ｂ上に形成し、例えばフォトリソグラフィ工程およびエッチング工程を行うことにより、多結晶珪素膜３ｂ上の酸化珪素膜４の所定位置に貫通孔Ｈを形成する。
【０１１３】
次に、図１２Ｃに示すように、例えばＬＰＣＶＤ法により、貫通孔Ｈ内を埋め込むようにして、非晶質珪素膜５を酸化珪素膜４上に堆積する。
【０１１４】
次に、図１２Ｄに示すように、酸化珪素膜４上に堆積された非晶質珪素膜５にレーザ照射Ｒ２を行なうことにより、多結晶珪素膜３ｂを非溶融状態または部分溶融状態に保ったままで、非晶質珪素膜５を完全溶融状態とする。
【０１１５】
次に、図１２Ｅに示すように、レーザ照射Ｒ２後に非晶質珪素膜５を凝固させ、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域に、略単結晶珪素膜５ａを形成する。
【０１１６】
なお、上記実施の形態では、非晶質珪素膜３に所定条件でレーザ照射Ｒ１を行なった後、非晶質珪素膜３をパターニングする方法について説明したが、非晶質珪素膜３をパターニングした後に、レーザ照射Ｒ１を行ない、多晶質珪素膜３ｂを形成するようにしてもよい。
【０１１７】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図１３に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【０１１８】
なお、図１３では、便宜上、多結晶珪素膜３ｂが薄膜トランジスタの真下に位置するように図示されているが、多結晶珪素膜３ｂは薄膜トランジスタの真下に限られず、任意の位置に設けることができる。
【０１１９】
以上、本第６の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、２層の非晶質珪素膜３、５間に設けた酸化珪素膜４に貫通孔Ｈを形成し、また、そのガラス基板１側の非晶質珪素膜３を結晶方位がほぼ揃った多結晶膜３ｂとすることによって、従来技術の方法の場合のような略単結晶粒の結晶方位のばらつきを抑えることができる。
【０１２０】
この結果、本第６の実施の形態による結晶方位が揃った略単結晶粒を用いた半導体装置では、その特性のばらつきを低減することができ、例えば、薄膜トランジスタであれば、オフ電流が小さく、急峻な閾値下特性を有し、移動度の大きい、特に性能に優れた薄膜トランジスタを容易に得ることができる。
【０１２１】
（第７の実施の形態）
図１４に、本発明の第７の実施の形態における半導体装置の製造方法で形成された薄膜トランジスタの断面図を示す。
本第７の実施の形態における半導体装置の製造方法は、基本的に前記第６の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第７の実施の形態の方法は、前記第６の実施の形態において、図１２Ａに示すようにガラス基板１上に酸化珪素膜２を形成する前に、ガラス基板１上に窒化珪素膜２０を形成する点で異なる。
【０１２２】
すなわち、図１４において、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法などにより、ガラス基板１上に窒化珪素膜２０を形成する。
【０１２３】
そして、この窒化珪素膜２０上には、図１２Ｄの構成と同様に、酸化珪素膜２、多結晶珪素膜３ｂおよび酸化珪素膜４が順次形成され、酸化珪素膜４上には、略単結晶珪素膜５ａが形成される。
【０１２４】
そして、略単結晶珪素膜５ａの貫通孔Ｈの存在しない領域５ｂには、酸化珪素膜１０を介してゲート電極６が形成され、ゲート電極６の両側の略単結晶珪素膜５ｂには、ソース／ドレイン領域７が形成される。
【０１２５】
また、ゲート電極６上には、酸化珪素膜１２を介してソース／ドレイン電極１３およびゲート電極用の端子電極１４が形成され、ソース／ドレイン電極１３は、コンタクトホールＣを介してソース／ドレイン領域７と接続され、ゲート電極用の端子電極１４は別のコンタクトホールを介してゲート電極６と接続される。
【０１２６】
ここで、窒化珪素膜２０の膜厚は、例えば、５０ｎｍとし、酸化珪素膜２の膜厚は、例えば、１００ｎｍ〜２００ｎｍとすることができる。
【０１２７】
以上、本第７の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、ガラス基板１上に窒化珪素膜２０を形成してから、酸化珪素膜２を形成することにより、ガラス基板１直上の絶縁膜を窒化珪素膜２０および酸化珪素膜２の２層構造にしたので、レーザ照射Ｒ１、Ｒ２時に発生する熱を絶縁膜がガラス基板１から遮蔽する効果を向上させることができ、ガラス基板１への熱ダメージを低減することができる。
【０１２８】
本発明では単結晶珪素膜５を酸化珪素膜４上に形成するために、非晶質珪素膜５が完全溶融する条件でレーザ照射Ｒ２が行われるため、ガラス基板１が熱によってダメージを受け易くなるが、本実施の形態によれば、ガラス基板１上の絶縁層を２層構造とすることによって、この熱ダメージを低減することができる。
【０１２９】
また本実施の形態によれば、ガラス基板１上の絶縁層を２層構造することにより、半導体薄膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板１に含まれている場合においても、これらの不純物がガラス基板１から半導体薄膜へ拡散することを効果的に防止することができる。
【０１３０】
さらに本実施の形態によれば、これらの熱ダメージの低減効果および不純物拡散防止効果によって、特性の優れた薄膜トランジスタを容易に得ることができる。また、酸化珪素膜４上での珪素の結晶成長の観点から、酸化珪素膜４の表面を平坦として、溶融した非晶質珪素膜に結晶核が発生しないようにすることが望ましい。
【０１３１】
ここで、酸化珪素膜２と窒化珪素膜２０とを比較すると、酸化珪素膜２の方が窒化珪素膜２０よりも表面の平坦性が良好である。このため、非晶質珪素膜３、５の直下の絶縁膜として、表面の平坦性が良好な酸化珪素膜２、４とし、酸化珪素膜２とガラス基板１との間に窒化珪素膜２０を形成することがより好ましい。なお、本実施の形態では、レーザ照射Ｒ２時のガラス基板１への熱ダメージを低減するために、絶縁膜を２層構造とする方法について説明したが、絶縁膜を３層構造以上としてもよい。
【０１３２】
（第８の実施の形態）
本発明の第８の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
図１５に、本第８の実施の形態における電気光学（表示）装置１００の接続図を示す。本実施の形態の表示装置１００は、各画素領域Ｇに電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量Ｃを備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域Ｇに供給されている。ドライバ領域１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域Ｇに供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【０１３３】
本第８の実施の形態によれば、本発明の半導体装置の製造方法によって製造された半導体装置を備えているので、上記各実施の形態における効果と同様の効果を奏する。すなわち、当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【０１３４】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。例えば、ドライバ領域１０１または１０２へ本発明の半導体装置の製造方法によってまた発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【０１３５】
（第９の実施の形態）
本第９の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。図１６Ａ〜図１６Ｆに、本第９の実施の形態における電子機器の例を挙げる。
図１６Ａは本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、およびアンテナ部３５を備えている。本発明の半導体装置の製造方法は、例えば表示パネル３１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３６】
図１６Ｂは本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、および受像部４４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル４１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３７】
図１６Ｃは本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、およびカメラ部５３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル５１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３８】
図１６Ｄは本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２およびバンド部６３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル６１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３９】
図１６Ｅは本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、合成光学系７３、ミラー７４・７５ミラー及びスクリーン７７を筐体７６内に備えている。本発明の半導体装置の製造方法は、例えば光変調器７１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１４０】
図１６Ｆは本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２を筐体８３内に備え、画像をスクリーン８４に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源８１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１４１】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【０１４２】
本発明に係る電子機器によれば、前記各実施の形態における半導体装置における効果と同様の効果を奏する。すなわち、当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【０１４３】
なお、本発明は上述した各実施形態に限定されることなく、本発明の特許請求の範囲に記載の要旨の範囲内で種々に変形、変更できるものである。
【０１４４】
（産業上の利用可能性）
以上説明したように、本発明の半導体薄膜及び半導体装置の製造方法によれば、二層の珪素膜の間に貫通孔を有する絶縁膜を設け、レーザを照射することにより前記珪素膜を部分溶融させ、前記貫通孔に続く前記絶縁膜の下層側の前記珪素膜の少なくとも一部から当該貫通孔を経て前記絶縁膜の上層側の前記珪素膜の少なくとも一部にまで略単結晶珪素膜を連続形成したので、絶縁膜の貫通孔の径は、絶縁膜下層側の珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさでよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。このため高価で精密な露光装置やエッチング装置を必要としない。また大型液晶ディスプレー等のように、大きなガラス基板上に多数の高性能の半導体装置を容易に形成できる。
【０１４５】
本発明の半導体装置、集積回路、及び電子機器によれば、略単結晶珪素膜を備えるので、オフ電流値が小さく、急峻な閾値下特性を有し、移動度の大きい、性能に優れた半導体装置を得ることができる。
【０１４６】
【図面の簡単な説明】
図１Ａ乃至図１Ｄは、本発明の第１の実施の形態における半導体薄膜の製造方法を説明する断面図であって、レーザ照射工程後の結晶成長過程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図２は、本発明の半導体装置の製造方法で製造される薄膜トランジスタの例を示す平面図である。
図３Ａ乃至図３Ｄは、本発明の第１の実施の形態における半導体装置の製造方法を説明する断面図である（図２におけるＡ−Ａ切断面に相当）。
図４Ａ乃至図４Ｃは、貫通孔への略単結晶珪素の残留の態様を示す断面図である（図２のＣ−Ｃ断面に相当）。
図５は、本発明の第２の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図６Ａ乃至図６Ｄは、本発明の第３の実施の形態における半導体薄膜の製造方法を説明する断面図であって、レーザ照射工程後の結晶成長過程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図７は、第３の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図８Ａ乃至図８Ｅは、本発明の第４の実施の形態における半導体薄膜の製造方法を説明する断面図であって、第２絶縁膜上への非晶質珪素膜形成工程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図９は、第４の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１０Ａ乃至図１０Ｅは、本発明の第５の実施の形態における半導体薄膜の製造工程を示す断面図である（図２におけるＢ−Ｂ切断面に相当）。
図１１は、第５の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１２Ａ乃至図１２Ｅは、本発明の第６の実施の形態における半導体薄膜の製造工程を示す断面図である（図２におけるＢ−Ｂ切断面に相当）。
図１３は、第６の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１４は、本発明の第７の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１５は、本発明の第８の実施の形態における電気光学装置の構成図である。
図１６は、第９の実施の形態における電子機器の例であり、図１６Ａは携帯電話、図１６Ｂはビデオカメラ、図１６Ｃは携帯型パーソナルコンピュータ、図１６Ｄはヘッドマウントディスプレイ、図１６Ｅはリア型プロジェクター、図１６Ｆはフロント型プロジェクターへの適用例である。
【技術分野】
本発明は、半導体薄膜及び半導体装置の製造方法に関する。特に、略単結晶状態の珪素膜を好適に形成させることのできる半導体薄膜の形成方法の改良に関する。
【０００２】
【背景技術】
今まで、多結晶珪素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を比較的低温にて製造する方法として、非晶質珪素膜をレーザで熱処理し多結晶珪素膜を形成し、この多結晶珪素膜を半導体膜としてゲート電極、金属薄膜にて配線を形成して薄膜半導体装置を製造する方法が提案されていた。しかしこの方法では、レーザ光のエネルギー制御が難しく、製造される半導体膜の性質にばらつきが生じるため、これに代わり、このような問題の生じない略単結晶珪素膜を成長させる技術が提案されていた（文献「Single Crystal Thin Film Transistors」 (IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258) 及び文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」 (R. Ishihara 等, proc. SPIE 2001, vol.4295 p.14〜23)）。
【０００３】
これら文献には、基板上の絶縁膜に穴を開けて、この絶縁膜上及び穴内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、前記穴の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成することが開示されている。
【０００４】
前記両文献に形成された方法では、穴の断面を十分に小さくしないと穴の底部で複数の結晶核が発生するため、このような径（５０ｎｍ〜１５０ｎｍ）の穴の形成には、高価で精密な露光装置およびエッチング装置が必要とされていた。
また、大型液晶ディスプレー等のように、大きなガラス基板上に多数の薄膜トランジスタを形成する場合等には、前述の装置を用いたのでは穴の形成は困難である。
【０００５】
【発明の開示】
本発明は、このような課題に着目してなされたものであり、高価で精密な露光装置およびエッチング装置を使用せずに良好な略単結晶珪素膜を有する半導体薄膜を形成することを課題とする。
【０００６】
上記課題を解決するために、本発明の半導体装置の製造方法は、二層の珪素膜の間に貫通孔を有する絶縁膜を設ける工程と、レーザを照射することにより珪素膜の少なくとも一部を完全溶融させ、貫通孔に続く絶縁膜の下層側の珪素膜の少なくとも一部から当該貫通孔を経て絶縁膜の上層側の珪素膜の少なくとも一部にまで略単結晶珪素膜を連続形成する工程と、を備える半導体薄膜の製造方法である。この方法を本発明の基本方法と称する。
【０００７】
本発明によれば、レーザ照射後に溶融した珪素の凝固は、絶縁膜下層側の珪素膜で先に始まり、絶縁膜の貫通孔に伝わって絶縁膜上層側の珪素膜に至るので、絶縁膜下層側の珪素膜に多数の結晶粒が発生し、そのうち一つの結晶粒を核とした結晶成長が生じることによって、絶縁膜上層側の珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。このため、絶縁膜の貫通孔の断面に大きさは、絶縁膜下層側の珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。
【０００８】
なお、本発明において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【０００９】
本発明において「貫通孔」は、絶縁膜を挟む上下の層に続く通路をいい、その断面形状を問わない。また「貫通孔」は必ずしも総ての部分において同一径を有する柱状をしていることを要せず、断面の径が部分毎に異なっていてもよい。
【００１０】
本発明において「連続形成」とは、界面を生ずることなく結晶が成長することをいう。
【００１１】
また本発明は、第１絶縁膜の上に第１非晶質珪素膜を形成する工程と、第１非晶質珪素膜の上に第２絶縁膜を形成して、当該第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、第２絶縁膜上と貫通孔内に非晶質珪素を堆積することにより、第２絶縁膜上に第２非晶質珪素膜を形成する工程と、第２非晶質珪素膜にレーザを照射して、第２非晶質珪素膜を完全溶融状態にするとともに、第１非晶質珪素膜を部分溶融状態にすることにより、第２非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、第１非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第１の方法と称する。
【００１２】
また本発明は、第１絶縁膜の上に当該第１絶縁膜とは異なる材料からなる第２絶縁膜を形成する工程と、第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、第１絶縁膜の貫通孔の位置に当該貫通孔よりも断面が大きな凹部を形成する工程と、第２絶縁膜上と貫通孔内および凹部内に非晶質珪素を堆積することにより、当該第２絶縁膜上に非晶質珪素膜を形成する工程と、非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第２の方法と称する。
【００１３】
さらに本発明は、第１絶縁膜の面内の所定位置に凹部を形成する工程と、凹部内に非晶質珪素を堆積する工程と、第１絶縁膜上に第２絶縁膜を形成する工程と、第２絶縁膜の凹部の位置に凹部より断面の小さな貫通孔を形成する工程と、第２絶縁膜上と貫通孔内に非晶質珪素を堆積することにより、第２絶縁膜上に非晶質珪素膜を形成する工程と、非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、貫通孔の断面の大きさは、凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第３の方法と称する。
【００１４】
本発明は、第１絶縁膜上に第１非晶質珪素膜を形成する工程と、第１非晶質珪素膜にレーザ照射することより、第１非晶質珪素膜を多結晶珪素膜に変化させる工程と、多結晶珪素膜上に第２絶縁膜を形成する工程と、第２絶縁膜に貫通穴を形成する工程と、貫通穴に埋め込むようにして、第２絶縁膜上に第２非晶質珪素膜を形成する工程と、第２非晶質珪素膜にレーザ照射し、多結晶珪素膜を非溶融状態または部分溶融状態にしたまま、第２非晶質珪素膜を完全溶融状態にすることにより、貫通孔を中心とした第２非晶質珪素膜を略単結晶珪素膜に変化させる工程と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法である。この方法を本発明の第４の方法と称する。
【００１５】
本発明の第１の方法によれば、レーザ照射後の珪素の凝固は、第１非晶質珪素膜で先に始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の第２非晶質珪素膜に至る。したがって、第１非晶質珪素膜に多数の結晶粒が発生し、そのうち一つの結晶粒を核とした結晶成長が生じることによって、第２非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、第１非晶質珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１６】
本発明の第２および第３の方法によれば、レーザ照射後の珪素の凝固は、凹部内の非晶質珪素で先ず始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の非晶質珪素膜に至る。したがって、凹部内の非晶質珪素に多数の結晶粒が発生し、そのうちの一つの結晶粒を核とした結晶成長が生じることによって、非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、凹部内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１７】
本発明の第４の方法によれば、レーザ照射後の珪素の凝固は、多結晶珪素膜に変化した第１非晶質珪素膜の表面で先ず始まり、第２絶縁膜の貫通孔を通って、完全溶融状態の非晶質珪素膜に至る。したがって、多結晶珪素膜の結晶粒のうちの一つを核とした結晶成長が生じることによって、非晶質珪素膜の面内の貫通孔を中心とした領域が略単結晶状態の珪素膜となる。そのため、第２絶縁膜の貫通孔の断面の大きさは、多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさ（例えば直径０．２μｍ〜１．０μｍ）でよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。また、貫通孔を開ける第２絶縁膜の厚さは、貫通孔の断面の大きさ（断面が円であればその直径）と同程度の厚さでよい。
【００１８】
したがって、本発明の第１〜第４の方法によれば、従来方法のように、単結晶を成長させる目的で、微細な穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がない。
【００２０】
また、本発明の第１〜第４の発明において、第１絶縁膜および第２絶縁膜は酸化珪素膜であり、第１絶縁膜の下層には窒化珪素膜が形成されていてもよい。
【００２１】
さらに、本発明の第２及び第３の発明において、第１絶縁膜を窒化珪素膜とし、第２絶縁膜を酸化珪素膜としてもよい。
【００２２】
さらにまた、本発明は、上記各本発明において製造される略単結晶珪素膜を半導体薄膜として使用して半導体装置を形成する工程を備えていてもよい。
この場合、略単結晶珪素膜をエッチングすることにより貫通孔から分離させて半導体薄膜を形成することは好ましい。
【００２３】
なお、本発明において「半導体装置」とは、略単結晶珪素膜を備える装置をいい、トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わない単体の素子を含む。
【００２４】
本発明の半導体装置の製造方法では、略単結晶状態の珪素膜の面内の貫通孔を含まない部分を、半導体薄膜として使用して半導体装置を形成することは好ましい。貫通孔から離れる程、より結晶膜の性質が安定しているからである。
【００２５】
本発明の半導体装置の製造方法において製造される半導体装置は薄膜トランジスタであり、貫通孔を、当該薄膜トランジスタを形成する位置に対応させて設ける。
【００２７】
すなわち、本発明の半導体装置は、第１絶縁膜上に形成された多結晶珪素膜と、多結晶珪素膜上に形成された貫通孔を有する第２絶縁膜と、貫通孔を介して多結晶珪素膜と接触し、多結晶珪素膜に含まれる結晶粒を核として第２絶縁膜上に形成された略単結晶珪素膜と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである。
【００２８】
本発明の半導体装置は、多結晶珪素膜が含まれる凹部を有する第１絶縁膜と、第１絶縁膜上に形成され、凹部に続く位置に貫通孔を有する第２絶縁膜と、貫通孔を介して凹部内の多結晶珪素膜と接触し、多結晶珪素膜に含まれる結晶粒を核として前記第２絶縁膜上に形成された略単結晶珪素膜と、を備え、貫通孔の断面の大きさは、多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである。
【００２９】
本発明において、第１絶縁膜及び第２絶縁膜は酸化珪素膜であり、第１絶縁膜の下層には窒化珪素膜がさらに形成されていてもよい。窒素珪素膜の形成は任意である。
【００３０】
本発明において、略単結晶珪素の面内のうち貫通孔を含まない部分を半導体薄膜として用いて構成されている。貫通孔から離間する程、より結晶の性質が安定するからである。
【００３１】
本発明において、半導体薄膜を構成する略単結晶珪素膜は、貫通孔とは分離されていてもよい。すなわち、略単結晶珪素膜製造時には貫通孔から連続して結晶するため半導体薄膜として使用する領域と貫通孔との間で結晶が繋がっているが、半導体薄膜形成後は、エッチング等で貫通孔と使用領域の半導体薄膜とを分離しても問題ないからである。したがって、半導体装置が製造された後に、貫通孔内に略単結晶珪素が存在してもしなくてもよい。
【００３２】
本発明は、本発明の半導体装置を備える集積回路であり、電気光学装置であり、また電子機器でもある。
ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。
【００３３】
本発明は、電気光学装置において、複数の画素領域と、画素領域毎に設けられた半導体装置と、半導体装置により制御される電気光学素子と、を備え、半導体装置は、本発明に係る半導体装置の製造方法により製造されるものでもある。
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００３４】
本発明は、本発明に係る半導体装置の製造方法により製造される半導体装置を備える電子機器でもある。
ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
（第１の実施の形態）
本発明の第１の実施の形態は、上記第１の方法の半導体薄膜の製造方法を適用したものである。図１Ａ乃至図１Ｄに、本第１の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００３６】
先ず、図１Ａに示すように、ガラス基板１上に酸化珪素膜（第１絶縁膜）２を形成する。ガラス基板１上への酸化珪素膜２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ１００ｎｍの酸化珪素膜２を形成できる。
【００３７】
次に、酸化珪素膜２上に第１非晶質珪素膜３を形成する。酸化珪素膜２上への第１非晶質珪素膜３の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。例えば、ＬＰＣＶＤ法により厚さ５０ｎｍの第１非晶質珪素膜３を形成できる。
【００３８】
次に、第１非晶質珪素膜３の上に酸化珪素膜（第２絶縁膜）４を形成する。当該酸化珪素膜４の形成については酸化珪素膜２の製造と同様に考えられる。例えば、ＰＥＣＶＤ法により厚さ５００ｎｍの酸化珪素膜４を形成できる。
【００３９】
次に、貫通孔Ｈを酸化珪素膜４の所定位置に形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜４の面内の所定位置に、断面が直径０．５μｍの円形である貫通孔Ｈを開口できる。例えば、エッチング方法としてＣＦ4 ガスとＨ2 ガスのプラズマを用いた反応性イオンエッチングにより行うことができる。
【００４０】
次に、図１Ｂに示すように、酸化珪素膜４上と貫通孔Ｈの内部に非晶質珪素膜５を形成する。例えば、ＬＰＣＶＤ法により、酸化珪素膜４の上と貫通孔Ｈ内に、５０ｎｍ〜５００ｎｍの範囲の所定厚さで第２非晶質珪素膜５を形成することができる。なお、高純度の珪素膜を容易に、しかも貫通孔Ｈ内に確実に堆積させるために、ＬＰＣＶＤ法により非晶質珪素膜５を形成することは好ましい。
【００４１】
次に、図１Ｃに示すように、第２非晶質珪素膜５にレーザを照射して部分的に溶融させる。例えば、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ2 （非晶質珪素膜４の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応）でレーザ照射を行うことにより、部分的溶融が達成できる。
【００４２】
ここで、照射されたＸｅＣｌパルスエキシマレーザは非晶質珪素膜５の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ-1と０．１４９ｎｍ-1と大きいためである。また、酸化珪素膜４は、前記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。
【００４３】
これにより、第２非晶質珪素膜５は完全溶融状態となり、第１非晶質珪素膜３は部分溶融状態になる。その結果、レーザ照射後の珪素の凝固は、第１非晶質珪素膜３で先に始まり、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の第２非晶質珪素膜５に至る。ここで、完全溶融状態の第２非晶質珪素膜５は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。
【００４４】
したがって、貫通孔Ｈの断面の寸法を、レーザ照射により第１非晶質珪素膜３に発生する多数の結晶粒（略多結晶状態の珪素膜３ａ）の１個の結晶粒の大きさと同じか少し小さい大きさにしておくことにより、略多結晶状態の珪素膜３ａをなす多数の結晶粒のうちの一つが、貫通孔Ｈを通って第２非晶質珪素膜５に至り、この一つの結晶粒を核とした結晶成長が生じる。これにより、第２非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域は略単結晶状態の珪素膜５ａとなる。図１Ｄはこの状態を示している。
【００４５】
この略単結晶状態の珪素膜５ａは、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。この珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【００４６】
次に、以下のようにして薄膜トランジスタＴを形成した。図２は、本実施の形態で製造する半導体装置（薄膜トランジスタ）の平面図であり、図３Ａ乃至図３Ｄは図２におけるＡ−Ａ線断面に相当する断面図である。なお、 図１Ａ乃至図１Ｄは図２のＢ−Ｂ線断面に相当する断面図である。
【００４７】
先ず、 図３Ａに示すように、略単結晶状態の珪素膜５ａを含む珪素膜をパターニングして、薄膜トランジスタＴ用の半導体領域（半導体膜）５ｂを形成する。ここで、ここで図２に示すように、略単結晶状態の珪素膜５ａの面内で貫通孔Ｈを含まない部分を、薄膜トランジスタＴのチャネル形成領域８に割り当てることは好ましい。貫通孔から遠ざかると結晶の性質がより安定するからである。
【００４８】
次に、図３Ｂに示すように、酸化珪素膜４および半導体領域５ａの上に、酸化珪素膜１０を形成する。例えば、酸化珪素膜１０は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）またはＰＥＣＶＤ法にて形成できる。この酸化珪素膜１０は薄膜トランジスタのゲート絶縁膜として機能するものである。
【００４９】
次に、図３Ｃに示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極６を形成する。次に、このゲート電極６をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域７とチャネル形成領域８を、ゲート電極６に対して自己整合的に作製する。
【００５０】
ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ2 程度で照射するか、２５０℃から４５０℃程度の温度で熱処理することにより、前記不純物元素の活性化を行う。
【００５１】
次に、図３Ｄに示すように、酸化珪素膜１０およびゲート電極６の上面に、酸化珪素膜１２を形成する。例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化珪素膜９を形成する。次に、ソース／ドレイン領域７に至るコンタクトホールＣを酸化珪素膜１０、１２に開けて、コンタクトホールＣ内および酸化珪素膜１２上のコンタクトホールＣの周縁部に、スパッタリング法によりアルミニウムを堆積して、ソース／ドレイン電極１３を形成する。これと同時に、ゲート電極６に至るコンタクトホールを酸化珪素膜１２に開けて、ゲート電極６用の端子電極１４（図２参照）を形成する。以上で、本発明の半導体装置である薄膜トランジスタＴが作製できる。
【００５２】
以上、本第１の実施の形態によれば、貫通孔Ｈの断面の大きさは、第１非晶質珪素膜３に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００５３】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
【００５４】
また、本第１の実施の形態においては、単結晶の成長方向が貫通孔Ｈの上部で上方から横方向に変化するため、略単結晶状態の珪素膜５ａの面内の貫通孔Ｈの部分には歪みや欠陥が生じ易い。これに対して、この実施形態の方法では、図２に示すように、歪みや欠陥の生じ易い前記部分ではなく、略単結晶状態の珪素膜５ａの面内の貫通孔Ｈを含まない部分を半導体薄膜５ｂとして使用して、薄膜トランジスタＴを形成している。
【００５５】
その結果、この実施形態の方法によれば、略単結晶状態の珪素膜５ａの面内で貫通孔Ｈを含む部分をチャネル形成領域８として使用した場合より、オフ電流値が小さく、より急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度のより大きい、特に性能に優れたトランジスタＴが得られる。
【００５６】
なお、本発明における半導体装置では、貫通孔から離間した位置に半導体薄膜を備えることが好ましく、かつ、略単結晶状態の珪素膜を形成後、半導体装置の半導体薄膜をパターニングするため、完成した半導体装置においては貫通孔と半導体薄膜が略単結晶状態の珪素膜で繋がっていない場合が多い。すなわち貫通孔は半導体装置の近傍に、半導体製造の名残として残留することになる。
【００５７】
例えば、図４Ａに示すように、略単結晶珪素膜５ａをエッチングする際に貫通孔Ｈの内部までエッチングされて略単結晶珪素が除去されるような場合、貫通孔Ｈの内部には酸化珪素膜１０で埋められるようになる。
【００５８】
また図４Ｂに示すように、この略単結晶珪素膜５ａのエッチングの強さによっては、貫通孔Ｈの内部に若干略単結晶珪素が詰まり残りが酸化珪素で埋められるようになっていることも考えられる。
【００５９】
さらに図４Ｃに示すように、略単結晶珪素の強さによっては、ちょうどエッチバックをしたように第２酸化珪素膜の表面まで略単結晶珪素がエッチングされ、貫通孔Ｈの内部が略単結晶珪素で充填されているような状態になっていることも考えられる。
【００６０】
このように貫通孔Ｈの内部にどのように略単結晶珪素が残留しているかは後のエッチング工程等によって定まることが考えられる。これは以降の実施形態についても同様に考えられることである。
【００６１】
（第２の実施の形態）
図５に、本発明の第２の実施の形態における半導体装置の製造方法で形成された薄膜トランジスタの断面図を示す。
本第２の実施の形態における半導体装置の製造方法は、基本的に前記第１の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第２の実施の形態の方法は、前記第１の実施の形態において、図１Ａに示すようにガラス基板１上に酸化珪素膜２を形成する前に、ガラス基板１上に窒化珪素膜２０を形成する点で異なる。
【００６２】
窒化珪素膜２０の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。例えば、ＬＰＣＶＤ法により、例えば５０ｎｍの膜厚の窒化珪素膜２０が形成できる。この窒化珪素膜２０の上には、前記第１の実施の形態と同様に、前記酸化珪素膜２を形成し、この酸化珪素膜２の上に第１非晶質珪素膜３を形成する。これらの膜の製造方法その他の製造方法に関しては前記第１の実施の形態と同じであるため、説明を省略する。ここで、酸化珪素膜２の膜厚は、例えば１００ｎｍ〜１０μｍ、好ましくは１００ｎｍ〜２００ｎｍとする。
【００６３】
以上、本第２の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する他、ガラス基板１の直上の絶縁膜を窒化珪素膜２０と酸化珪素膜２との２層構造としているため、第１実施形態の方法よりも、レーザ熱処理時に発生する熱を絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。
【００６４】
また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板に含まれている場合には、基板上の絶縁層を２層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止されるという新たな効果を奏する。
【００６５】
さらに、本発明においては、第２非晶質珪素膜を完全溶融する条件でレーザ熱処理を実施するため、基板が熱によって大きなダメージを受け易くなるが、本第２の実施の形態によれば、基板上の絶縁層を２層構造とすることによって、この熱ダメージが低減される。この熱ダメージ低減効果および前述の不純物拡散防止効果によって、特性の優れた薄膜トランジスタが得られる。
【００６６】
さらにまた、本発明においては、第２絶縁膜上での珪素の結晶成長の観点から、第２絶縁膜の表面を平坦として、溶融した非晶質珪素膜に結晶核が発生しないようにすることが望ましい。酸化珪素膜と窒化珪素膜を比較すると、酸化珪素膜の方が窒化珪素膜よりも表面の平坦性が良好である。そのため、本第２の実施の形態によれば、第１絶縁膜および第２絶縁膜として、表面の平坦性が良好な酸化珪素膜を形成し、第１絶縁膜と基板との間に窒化珪素膜を形成しているので、溶融した非晶質珪素膜に結晶が発生しにくくできるという効果を奏する。
【００６７】
（第３の実施の形態）
本発明の第３の実施の形態は、上記第２の方法の半導体薄膜の製造方法を適用したものである。図６Ａ乃至図６Ｄに、本発明の第３の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００６８】
先ず、図６Ａに示すように、ガラス基板１上に窒化珪素膜（第１絶縁膜）２１を形成する。例えば、ＰＥＣＶＤ法により厚さ２μｍの窒化珪素膜を形成可能である。次に、この窒化珪素膜２１の上に酸化珪素４を形成する。例えば、ＰＥＣＶＤ法により厚さ５００ｎｍの酸化珪素膜４を形成可能である。
【００６９】
次に、この状態で酸化珪素膜４の上にフォトレジスト膜を形成し、フォトリソグラフィ工程を行うことにより、所定位置に貫通穴を有するレジストパターンを形成し、このレジストパターンをマスクとしてドライエッチングを行うことにより、先ず、酸化珪素膜４の面内の所定位置に貫通孔Ｈを開け、これに続けてその下側の窒化珪素膜２１に凹部２２を形成する。
【００７０】
酸化珪素膜４に貫通孔Ｈを開けるエッチングは、前記第１の実施の形態と同様に行える。例えば、エッチングガスとしてＣＦ4 を用いたＲＩＥ（反応性イオンエッチング）法により行うことができる。また窒化珪素膜２１に凹部２２を形成するエッチングは、例えば、エッチングガスとしてＮＦ3 とＣｌ2 を用いたＣＤＥ（Chemical Dry Etching）法により行うことができる。貫通孔Ｈは、断面円の直径が０．５μｍで略一定の円柱状とし、凹部２２の断面は、貫通孔Ｈの直下から徐々に大きくなり、底部の断面円の直径が貫通孔Ｈの断面円の直径より大きく、例えば３倍程度とすることができる。図６Ａはこの状態を示している。
【００７１】
次に、図６Ｂに示すように、酸化珪素膜４の上と貫通孔Ｈおよび凹部２２内に非晶質珪素を堆積することにより、酸化珪素膜４の上に非晶質珪素膜５を形成する。非晶質珪素膜５を形成した。非晶質珪素膜５は、高純度の珪素を容易に、しかも貫通孔Ｈおよび凹部２２内に確実に堆積させるために、ＬＰＣＶＤ法を用いることは好ましい。これにより例えば５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さで非晶質珪素膜５が形成できる。
【００７２】
次に、図６Ｃに示すように、前記第１の実施の形態と同様に、非晶質珪素膜５にレーザを照射して溶融を生じさせる。例えば、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ2 （非晶質珪素膜５の膜厚５０ｎｍ〜５００ｎｍに対応）でレーザ照射を行うことができる。
【００７３】
これにより、非晶質珪素膜５は完全溶融状態となり、凹部２２内の非晶質珪素は部分溶融状態になる。その結果、レーザ照射後の珪素の凝固は、凹部２２内の非晶質珪素で先に始まり、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の非晶質珪素膜５ａに至る。ここで、完全溶融状態の非晶質珪素膜は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。
【００７４】
したがって、貫通孔Ｈの断面の寸法を、凹部２２内の非晶質珪素に発生する多数の結晶粒（略多結晶状態の珪素５ｃ）の１個の結晶粒の大きさと同じか少し小さい大きさにしておくことにより、略多結晶状態の珪素をなす多数の結晶粒のうちの一つが、貫通孔Ｈを通って非晶質珪素膜５に至り、この一つの結晶粒を核とした結晶成長が生じる。これにより、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域は略単結晶状態の珪素膜５ａとなる。図６Ｄはこの状態を示している。
【００７５】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図７に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【００７６】
なお、図７では、便宜上、凹部２２が薄膜トランジスタの真下に位置するように図示されているが、凹部２２は薄膜トランジスタの真下には限られず、任意の位置に設けることができる。
【００７７】
以上、本第３の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、略単結晶状態の珪素膜５ａには、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる。この珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく移動度の大きな優良なトランジスタが得られる。
【００７８】
すなわち、このような薄膜トランジスタは、オフ電流値が小さく、急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度の大きい、特に性能に優れたものとなる。
【００７９】
また、本第３の実施の形態によれば、貫通孔Ｈの断面の大きさは、凹部２２内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００８０】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
【００８１】
さらに本第３の実施の形態によれば、非晶質珪素膜形成工程が１回であるため、前記第１の実施の形態の方法よりもさらに生産コストを低くすることができる。
【００８２】
（第４の実施の形態）
本発明の第４の実施の形態は、上記第３の方法の半導体薄膜の製造方法を適用したものである。図８Ａ乃至図８Ｄに、本発明の第４の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００８３】
先ず、図８Ａに示すように、ガラス基板１上に窒化珪素膜（第１絶縁膜）２１を形成する。窒化珪素膜２１の形成方法は、前記第３の実施の形態と同様である。例えば、ＰＥＣＶＤ法により厚さ３００ｎｍの窒化珪素膜２１を形成することができる。次に、フォトリソグラフィ工程およびエッチング工程を行うことにより、この窒化珪素膜２１の面内の所定位置に凹部２３を形成する。この凹部２３は断面が例えば円形の円筒体状であり、断面円の直径３μｍ、深さ１００ｎｍとすることができる。
【００８４】
次に、図８Ｂに示すように、窒化珪素膜２１の上に非晶質珪素膜５ｄを形成する。例えば、ＬＰＣＶＤ法により非晶質珪素膜５ｄを形成することができる。この非晶質珪素膜５ｄの形成は、凹部２３内全体に非晶質珪素が堆積され、窒化珪素膜２１の凹部２３の周りの膜面にも非晶質珪素が堆積されるまで行う。
【００８５】
次に、図８Ｃに示すように、非晶質珪素膜５ｄをエッチバックすることにより、窒化珪素膜２１の凹部２３内の非晶質珪素５ｄのみを残して、凹部２３以外の窒化珪素膜２１の表面を露出させる。この凹部２３に形成された非晶質珪素５ｄは、後のレーザ照射によって一部溶融状態となり多結晶珪素に変化する。
【００８６】
次に、図８Ｄに示すように、窒化珪素膜２１の上に酸化珪素膜４を形成する。例えば前記第１の実施の形態と同様の方法により、厚さ５００ｎｍの酸化珪素膜４を形成する。次に、酸化珪素膜４の凹部２３に対応する部分に貫通孔Ｈを形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜４の面内の凹部２３の中心部に、断面円の直径が０．５μｍである貫通孔Ｈを形成することができる。
【００８７】
次に、図８Ｅに示すように、酸化珪素膜４の上と貫通孔Ｈ内に、非晶質珪素膜５を形成する。例えば、前記第１の実施の形態と同様にして、ＬＰＣＶＤ法により酸化珪素膜４の上に５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さの非晶質珪素膜５を形成することができる。
【００８８】
次に、前記第３の実施の形態と同じ方法で非晶質珪素膜５にレーザを照射し、非晶質珪素膜を部分溶融させる。この結果、凹部２３内の非晶質珪素膜５ｄが一部溶融して多結晶化し、この多結晶の結晶粒の一つから結晶成長させて略単結晶珪素膜を形成することができる。
【００８９】
この略単結晶の珪素膜を使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図９に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【００９０】
なお、図９では、便宜上、凹部２３が薄膜トランジスタの真下に位置するように図示されているが、凹部２３は薄膜トランジスタの真下には限られず、任意の位置に設けることができる。
【００９１】
以上、本第４の実施の形態によれば、前記第３の実施の形態と同様の効果を奏する。すなわち、略単結晶状態の珪素膜には、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる。この珪素膜を薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく、急峻な閾値下特性を有し（サブスレショルドスィング値が小さく）、移動度の大きい、特に性能に優れたトランジスタＴが得られる。
【００９２】
また、本第４の実施の形態によれば、貫通孔Ｈの断面の大きさは、凹部２３内の非晶質珪素に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさであればよく、貫通孔Ｈを開ける酸化珪素膜４の厚さも、貫通孔Ｈの断面の大きさと同程度の厚さでよい。すなわち、貫通孔Ｈの断面の大きさを、従来技術の方法で形成する穴の大きさよりも大きくすることができる。
【００９３】
その結果、従来技術の方法のように、単結晶を成長させる目的で、穴（貫通孔および凹部）の形成に高価で精密な露光装置およびエッチング装置を使用する必要がなくなる。そのため、例えば３００ｍｍ四方を超える大型のガラス基板上に多数の薄膜トランジスタを形成する場合でも、優良な特性が安定的に得られる。
また、本第４の実施の形態によれば、前記第３の実施の形態よりもさらに第１絶縁膜に形成する凹部の形状を制御し易く、その凹部に容易に非晶質珪素を堆積できるという点で有利である。
【００９４】
（第５の実施の形態）
本発明の第５の実施の形態は、上記第４の方法の半導体薄膜の製造方法を適用したものである。図１０Ａ乃至図１０Ｅに、本発明の第５の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【００９５】
本実施の形態における製造方法は前記第１の実施の形態とほぼ同様に考えることができる。
まず、図１０Ａに示すように、ガラス基板１上に酸化珪素膜２を形成する。ここで、ガラス基板１上への酸化珪素膜１の形成方法としては、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法などを用いることができる。例えば、ＰＥＣＶＤ法により厚さ２００ｎｍの酸化珪素膜２を形成することができる。
【００９６】
次に、酸化珪素膜２上に非晶質珪素膜３を形成する。ここで、酸化珪素膜２上への非晶質珪素膜３の形成方法としては、例えば、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などを用いることができる。例えば、ＬＰＣＶＤ法により厚さ５０ｎｍの非晶質珪素膜３を形成することができる。
【００９７】
さらに、この非晶質珪素膜３にレーザ照射Ｒ１を行なうことにより、非晶質珪素膜３を多結晶珪素膜３ｂに変化させる。例えば、ＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は０．３Ｊ／ｃｍ2程度から０．５Ｊ／ｃｍ2でレーザ照射を行う。また、非晶質珪素膜３の同一個所に対するレーザ照射Ｒ１の回数は例えば２０回程度とする。
【００９８】
具体的には、「Laser processing of amorphous for large-area polysilicon imagers」(J.B.Boyce等Thin Solid Films, vol.383(2001)p.137-142）に記載されているように、同一個所に複数回レーザ照射Ｒ１を行うことにより、非晶質珪素膜３を、膜面内が結晶方位（１１１）を有した多結晶珪素膜３ｂに変化させることができる。
【００９９】
次に、図１０Ｂに示すように、多結晶珪素膜３ｂ上に酸化珪素膜４を形成する。例えば、ＰＥＣＶＤ法により、厚さ５００ｎｍから２μｍの範囲の酸化珪素膜４を多結晶珪素膜３ｂ上に形成することができる。
【０１００】
次に、酸化珪素膜４に貫通孔Ｈを形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、断面が直径５０ｎｍから５００ｎｍ程度の略円形である貫通孔Ｈを酸化珪素膜４の面内の所定位置に形成することができる。なお、このエッチングは、例えば、ＣＦ4ガスやＣＨＦ3ガスのプラズマを用いた反応性イオンエッチングにより行うことができる。
【０１０１】
次に、図１０Ｃに示すように、酸化珪素膜上及び貫通孔Ｈ内に非晶質珪素膜５を形成する。例えば、ＬＰＣＶＤ法により、貫通孔Ｈ内を埋め込むようにして、５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍの範囲の所定厚さの非晶質珪素膜５を酸化珪素膜４上に堆積することができる。なお、ＬＰＣＶＤ法により非晶質珪素膜４を形成することにより、非晶質珪素膜５を貫通孔Ｈ内に確実に埋め込みつつ、高純度の非晶質珪素膜５を酸化珪素膜４上に容易に堆積させることができる。
【０１０２】
次に、図１０Ｄに示すように、酸化珪素膜４上に堆積された非晶質珪素膜５にレーザ照射Ｒ２を行なう。例えば、ＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パスル幅３０ｎｓｅｃ）を用い、エネルギー密度は、非晶質珪素膜５の膜厚５０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜２５０ｎｍに対応するように、０．４Ｊ／ｃｍ2程度から１．５Ｊ／ｃｍ2程度でレーザ照射Ｒ２を行う。
【０１０３】
ここで、非晶質珪素膜５に照射されたＸｅＣｌパルスエキシマレーザ光は、非晶質珪素膜５の表面近傍でほとんど吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ-1と０．１４９ｎｍ-1と大きいためである。
これにより、酸化珪素膜４下の多結晶珪素膜３ｂを非溶融状態または部分溶融状態に保ったまま、非晶質珪素膜５を完全溶融状態とすることができる。
【０１０４】
これによって、レーザ照射Ｒ２後の珪素の凝固を、多結晶珪素膜３ｂから先に始まるようにし、酸化珪素膜４の貫通孔Ｈを通って、完全溶融状態の非晶質珪素膜５に至らせることができる。ここで、完全溶融状態の非晶質珪素膜５は、凝固時に、酸化珪素膜４の貫通孔Ｈを通過した結晶粒を核として結晶成長する。従って、多結晶珪素膜３ｂに含まれる多数の結晶粒の１個の大きさと同じか少し小さい大きさになるように、貫通孔Ｈの断面の寸法を設定することにより、多結晶珪素膜３ｂに含まれる多数の結晶粒の中の１つの結晶方位を、貫通孔Ｈを通って非晶質珪素膜５に伝わらせ、
この１つの結晶粒を核とした結晶成長を酸化珪素膜４上で生じさせることができる。
【０１０５】
これにより、図１０Ｅに示すように、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域に、結晶方位の揃った略単結晶珪素膜５ａを形成することができる。
【０１０６】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図１１に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【０１０７】
以上、本第５の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、この略単結晶珪素膜５ａは、内部に欠陥が少なく、半導体の電気特性の点で、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度を少なくさせる。この略単結晶珪素膜５ａには、結晶粒界がないために、電子や正孔といったキャリアが流れる際の障壁を大きく減少させる。このため、この珪略単結晶珪素膜５ａを薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いることにより、オフ電流値が小さく、移動度の大きな優良なトランジスタを容易に得ることができる。
【０１０８】
なお、多結晶珪素膜３ｂ上に酸化珪素膜４を形成する前に、この多結晶珪素膜３ｂをフォトリソグラフィ工程およびエッチング工程により加工し、貫通孔Ｈ付近のみを残すようにしてもよい。
【０１０９】
（第６の実施の形態）
本発明の第６の実施の形態は、上記第４の方法の半導体薄膜の製造方法の変形例に係るものである。図１２Ａ乃至図１２Ｅに、本発明の第６の実施の形態における半導体薄膜の製造方法を説明する断面図を示す。
【０１１０】
本第６の実施の形態は、前記第５の実施の形態とほぼ同様である。ただし、非晶質珪素膜３を多結晶珪素膜３ｂに変化させた後、多結晶珪素膜３ｂを所定形状にパターニングしてから酸化珪素膜４を設ける点で、上記第５の実施の形態と異なる。
【０１１１】
すなわち、図１２Ａにおいて、酸化珪素膜２および非晶質珪素膜３をガラス基板１上に順次形成した後、この非晶質珪素膜３にレーザ照射Ｒ１を行なうことにより、非晶質珪素膜３を多結晶珪素膜３ｂに変化させる。そして、フォトリソグラフィ工程およびエッチング工程を行うことにより、多結晶珪素膜３ｂをパターニングする。
【０１１２】
次に、図１２Ｂに示すように、例えばＰＥＣＶＤ法により、酸化珪素膜４を多結晶珪素膜３ｂ上に形成し、例えばフォトリソグラフィ工程およびエッチング工程を行うことにより、多結晶珪素膜３ｂ上の酸化珪素膜４の所定位置に貫通孔Ｈを形成する。
【０１１３】
次に、図１２Ｃに示すように、例えばＬＰＣＶＤ法により、貫通孔Ｈ内を埋め込むようにして、非晶質珪素膜５を酸化珪素膜４上に堆積する。
【０１１４】
次に、図１２Ｄに示すように、酸化珪素膜４上に堆積された非晶質珪素膜５にレーザ照射Ｒ２を行なうことにより、多結晶珪素膜３ｂを非溶融状態または部分溶融状態に保ったままで、非晶質珪素膜５を完全溶融状態とする。
【０１１５】
次に、図１２Ｅに示すように、レーザ照射Ｒ２後に非晶質珪素膜５を凝固させ、非晶質珪素膜５の面内の貫通孔Ｈを中心とした領域に、略単結晶珪素膜５ａを形成する。
【０１１６】
なお、上記実施の形態では、非晶質珪素膜３に所定条件でレーザ照射Ｒ１を行なった後、非晶質珪素膜３をパターニングする方法について説明したが、非晶質珪素膜３をパターニングした後に、レーザ照射Ｒ１を行ない、多晶質珪素膜３ｂを形成するようにしてもよい。
【０１１７】
この珪素膜５ａを使用して、前記第１の実施の形態における半導体装置の製造方法と同じ方法で薄膜トランジスタを作製することができる。図１３に、この半導体装置の製造方法によって形成される薄膜トランジスタの断面図を示す。
【０１１８】
なお、図１３では、便宜上、多結晶珪素膜３ｂが薄膜トランジスタの真下に位置するように図示されているが、多結晶珪素膜３ｂは薄膜トランジスタの真下に限られず、任意の位置に設けることができる。
【０１１９】
以上、本第６の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、２層の非晶質珪素膜３、５間に設けた酸化珪素膜４に貫通孔Ｈを形成し、また、そのガラス基板１側の非晶質珪素膜３を結晶方位がほぼ揃った多結晶膜３ｂとすることによって、従来技術の方法の場合のような略単結晶粒の結晶方位のばらつきを抑えることができる。
【０１２０】
この結果、本第６の実施の形態による結晶方位が揃った略単結晶粒を用いた半導体装置では、その特性のばらつきを低減することができ、例えば、薄膜トランジスタであれば、オフ電流が小さく、急峻な閾値下特性を有し、移動度の大きい、特に性能に優れた薄膜トランジスタを容易に得ることができる。
【０１２１】
（第７の実施の形態）
図１４に、本発明の第７の実施の形態における半導体装置の製造方法で形成された薄膜トランジスタの断面図を示す。
本第７の実施の形態における半導体装置の製造方法は、基本的に前記第６の実施の形態における半導体薄膜及び半導体装置の製造方法と同様である。ただし、当該第７の実施の形態の方法は、前記第６の実施の形態において、図１２Ａに示すようにガラス基板１上に酸化珪素膜２を形成する前に、ガラス基板１上に窒化珪素膜２０を形成する点で異なる。
【０１２２】
すなわち、図１４において、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法などにより、ガラス基板１上に窒化珪素膜２０を形成する。
【０１２３】
そして、この窒化珪素膜２０上には、図１２Ｄの構成と同様に、酸化珪素膜２、多結晶珪素膜３ｂおよび酸化珪素膜４が順次形成され、酸化珪素膜４上には、略単結晶珪素膜５ａが形成される。
【０１２４】
そして、略単結晶珪素膜５ａの貫通孔Ｈの存在しない領域５ｂには、酸化珪素膜１０を介してゲート電極６が形成され、ゲート電極６の両側の略単結晶珪素膜５ｂには、ソース／ドレイン領域７が形成される。
【０１２５】
また、ゲート電極６上には、酸化珪素膜１２を介してソース／ドレイン電極１３およびゲート電極用の端子電極１４が形成され、ソース／ドレイン電極１３は、コンタクトホールＣを介してソース／ドレイン領域７と接続され、ゲート電極用の端子電極１４は別のコンタクトホールを介してゲート電極６と接続される。
【０１２６】
ここで、窒化珪素膜２０の膜厚は、例えば、５０ｎｍとし、酸化珪素膜２の膜厚は、例えば、１００ｎｍ〜２００ｎｍとすることができる。
【０１２７】
以上、本第７の実施の形態によれば、前記第１の実施の形態と同様の効果を奏する。すなわち、ガラス基板１上に窒化珪素膜２０を形成してから、酸化珪素膜２を形成することにより、ガラス基板１直上の絶縁膜を窒化珪素膜２０および酸化珪素膜２の２層構造にしたので、レーザ照射Ｒ１、Ｒ２時に発生する熱を絶縁膜がガラス基板１から遮蔽する効果を向上させることができ、ガラス基板１への熱ダメージを低減することができる。
【０１２８】
本発明では単結晶珪素膜５を酸化珪素膜４上に形成するために、非晶質珪素膜５が完全溶融する条件でレーザ照射Ｒ２が行われるため、ガラス基板１が熱によってダメージを受け易くなるが、本実施の形態によれば、ガラス基板１上の絶縁層を２層構造とすることによって、この熱ダメージを低減することができる。
【０１２９】
また本実施の形態によれば、ガラス基板１上の絶縁層を２層構造することにより、半導体薄膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などがガラス基板１に含まれている場合においても、これらの不純物がガラス基板１から半導体薄膜へ拡散することを効果的に防止することができる。
【０１３０】
さらに本実施の形態によれば、これらの熱ダメージの低減効果および不純物拡散防止効果によって、特性の優れた薄膜トランジスタを容易に得ることができる。また、酸化珪素膜４上での珪素の結晶成長の観点から、酸化珪素膜４の表面を平坦として、溶融した非晶質珪素膜に結晶核が発生しないようにすることが望ましい。
【０１３１】
ここで、酸化珪素膜２と窒化珪素膜２０とを比較すると、酸化珪素膜２の方が窒化珪素膜２０よりも表面の平坦性が良好である。このため、非晶質珪素膜３、５の直下の絶縁膜として、表面の平坦性が良好な酸化珪素膜２、４とし、酸化珪素膜２とガラス基板１との間に窒化珪素膜２０を形成することがより好ましい。なお、本実施の形態では、レーザ照射Ｒ２時のガラス基板１への熱ダメージを低減するために、絶縁膜を２層構造とする方法について説明したが、絶縁膜を３層構造以上としてもよい。
【０１３２】
（第８の実施の形態）
本発明の第８の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
図１５に、本第８の実施の形態における電気光学（表示）装置１００の接続図を示す。本実施の形態の表示装置１００は、各画素領域Ｇに電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量Ｃを備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域Ｇに供給されている。ドライバ領域１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域Ｇに供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【０１３３】
本第８の実施の形態によれば、本発明の半導体装置の製造方法によって製造された半導体装置を備えているので、上記各実施の形態における効果と同様の効果を奏する。すなわち、当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【０１３４】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。例えば、ドライバ領域１０１または１０２へ本発明の半導体装置の製造方法によってまた発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【０１３５】
（第９の実施の形態）
本第９の実施の形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。図１６Ａ〜図１６Ｆに、本第９の実施の形態における電子機器の例を挙げる。
図１６Ａは本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、およびアンテナ部３５を備えている。本発明の半導体装置の製造方法は、例えば表示パネル３１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３６】
図１６Ｂは本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、および受像部４４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル４１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３７】
図１６Ｃは本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、およびカメラ部５３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル５１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３８】
図１６Ｄは本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２およびバンド部６３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル６１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１３９】
図１６Ｅは本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、合成光学系７３、ミラー７４・７５ミラー及びスクリーン７７を筐体７６内に備えている。本発明の半導体装置の製造方法は、例えば光変調器７１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１４０】
図１６Ｆは本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２を筐体８３内に備え、画像をスクリーン８４に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源８１や内蔵される回路に設けられる半導体装置の製造に適用される。
【０１４１】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【０１４２】
本発明に係る電子機器によれば、前記各実施の形態における半導体装置における効果と同様の効果を奏する。すなわち、当該半導体装置が備える半導体薄膜は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なく、また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できるため、オフ電流値が小さく移動度の大きな優良な半導体装置となっている。
【０１４３】
なお、本発明は上述した各実施形態に限定されることなく、本発明の特許請求の範囲に記載の要旨の範囲内で種々に変形、変更できるものである。
【０１４４】
（産業上の利用可能性）
以上説明したように、本発明の半導体薄膜及び半導体装置の製造方法によれば、二層の珪素膜の間に貫通孔を有する絶縁膜を設け、レーザを照射することにより前記珪素膜を部分溶融させ、前記貫通孔に続く前記絶縁膜の下層側の前記珪素膜の少なくとも一部から当該貫通孔を経て前記絶縁膜の上層側の前記珪素膜の少なくとも一部にまで略単結晶珪素膜を連続形成したので、絶縁膜の貫通孔の径は、絶縁膜下層側の珪素膜に生じる多結晶をなす一つの結晶粒の大きさと同じか少し小さい大きさでよいため、従来の方法で形成する穴よりも大きな径の貫通孔を形成すれば十分である。このため高価で精密な露光装置やエッチング装置を必要としない。また大型液晶ディスプレー等のように、大きなガラス基板上に多数の高性能の半導体装置を容易に形成できる。
【０１４５】
本発明の半導体装置、集積回路、及び電子機器によれば、略単結晶珪素膜を備えるので、オフ電流値が小さく、急峻な閾値下特性を有し、移動度の大きい、性能に優れた半導体装置を得ることができる。
【０１４６】
【図面の簡単な説明】
図１Ａ乃至図１Ｄは、本発明の第１の実施の形態における半導体薄膜の製造方法を説明する断面図であって、レーザ照射工程後の結晶成長過程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図２は、本発明の半導体装置の製造方法で製造される薄膜トランジスタの例を示す平面図である。
図３Ａ乃至図３Ｄは、本発明の第１の実施の形態における半導体装置の製造方法を説明する断面図である（図２におけるＡ−Ａ切断面に相当）。
図４Ａ乃至図４Ｃは、貫通孔への略単結晶珪素の残留の態様を示す断面図である（図２のＣ−Ｃ断面に相当）。
図５は、本発明の第２の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図６Ａ乃至図６Ｄは、本発明の第３の実施の形態における半導体薄膜の製造方法を説明する断面図であって、レーザ照射工程後の結晶成長過程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図７は、第３の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図８Ａ乃至図８Ｅは、本発明の第４の実施の形態における半導体薄膜の製造方法を説明する断面図であって、第２絶縁膜上への非晶質珪素膜形成工程までを示す工程図である（図２におけるＢ−Ｂ切断面に相当）。
図９は、第４の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１０Ａ乃至図１０Ｅは、本発明の第５の実施の形態における半導体薄膜の製造工程を示す断面図である（図２におけるＢ−Ｂ切断面に相当）。
図１１は、第５の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１２Ａ乃至図１２Ｅは、本発明の第６の実施の形態における半導体薄膜の製造工程を示す断面図である（図２におけるＢ−Ｂ切断面に相当）。
図１３は、第６の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１４は、本発明の第７の実施の形態における半導体装置の製造方法によって製造される薄膜トランジスタの断面図である（図２におけるＡ−Ａ切断面に相当）。
図１５は、本発明の第８の実施の形態における電気光学装置の構成図である。
図１６は、第９の実施の形態における電子機器の例であり、図１６Ａは携帯電話、図１６Ｂはビデオカメラ、図１６Ｃは携帯型パーソナルコンピュータ、図１６Ｄはヘッドマウントディスプレイ、図１６Ｅはリア型プロジェクター、図１６Ｆはフロント型プロジェクターへの適用例である。
Claims (17)
- 第１絶縁膜の上に第１非晶質珪素膜を形成する工程と、
前記第１非晶質珪素膜の上に第２絶縁膜を形成して、当該第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、
前記第２絶縁膜上と前記貫通孔内に非晶質珪素を堆積することにより、第２絶縁膜上に第２非晶質珪素膜を形成する工程と、
前記第２非晶質珪素膜にレーザを照射して、前記第２非晶質珪素膜を完全溶融状態にするとともに、前記第１非晶質珪素膜を部分溶融状態にすることにより、前記第２非晶質珪素膜の面内の前記貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、
前記貫通孔の断面の大きさは、前記第１非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法。 - 第１絶縁膜の上に当該第１絶縁膜とは異なる材料からなる第２絶縁膜を形成する工程と、
前記第２絶縁膜の面内の所定位置に貫通孔を形成する工程と、
前記第１絶縁膜の前記貫通孔の位置に当該貫通孔よりも断面が大きな凹部を形成する工程と、
前記第２絶縁膜上と前記貫通孔内および前記凹部内に非晶質珪素を堆積することにより、当該第２絶縁膜上に非晶質珪素膜を形成する工程と、
前記非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、前記凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の前記貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、
前記貫通孔の断面の大きさは、前記凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法。 - 第１絶縁膜の面内の所定位置に凹部を形成する工程と、
前記凹部内に非晶質珪素を堆積する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜の前記凹部の位置に前記凹部より断面の小さな貫通孔を形成する工程と、
前記第２絶縁膜上と前記貫通孔内に非晶質珪素を堆積することにより、前記第２絶縁膜上に非晶質珪素膜を形成する工程と、
前記非晶質珪素膜にレーザを照射して、当該非晶質珪素膜を完全溶融状態にするとともに、前記凹部内の非晶質珪素を部分溶融状態にすることにより、当該非晶質珪素膜の面内の前記貫通孔を中心とした領域を略単結晶状態の珪素膜とする工程と、を備え、
前記貫通孔の断面の大きさは、前記凹部内の非晶質珪素膜を部分溶融状態にすることによって生じる多結晶をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法。 - 第１絶縁膜上に第１非晶質珪素膜を形成する工程と、
前記第１非晶質珪素膜にレーザ照射することより、前記第１非晶質珪素膜を多結晶珪素膜に変化させる工程と、
前記多結晶珪素膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に貫通孔を形成する工程と、
前記貫通孔に埋め込むようにして、前記第２絶縁膜上に第２非晶質珪素膜を形成する工程と、
前記第２非晶質珪素膜にレーザ照射し、前記多結晶珪素膜を非溶融状態または部分溶融状態にしたまま、前記第２非晶質珪素膜を完全溶融状態にすることにより、前記貫通孔を中心とした前記第２非晶質珪素膜を略単結晶珪素膜に変化させる工程と、を備え、
前記貫通孔の断面の大きさは、前記多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである半導体薄膜の製造方法。 - 請求項１又は請求項４に記載の半導体薄膜の製造方法において、
前記第１絶縁膜および前記第２絶縁膜は酸化珪素膜であり、前記第１絶縁膜の下層には窒化珪素膜が形成されている半導体薄膜の製造方法。 - 請求項２又は請求項３に記載の半導体薄膜の製造方法において、
前記第１絶縁膜を窒化珪素膜とし、前記第２絶縁膜を酸化珪素膜とする半導体薄膜の製造方法。 - 請求項１乃至６のいずれか一項に記載の半導体薄膜の製造方法によって製造される前記略単結晶珪素膜を半導体薄膜として使用して半導体装置を形成する工程を備える半導体装置の製造方法。
- 請求項７に記載の半導体装置の製造方法において、
前記略単結晶珪素膜をエッチングすることにより前記貫通孔から分離させて前記半導体薄膜を形成する半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記略単結晶状態の珪素膜の面内の前記貫通孔を含まない部分を、前記半導体薄膜として使用して前記半導体装置を形成する半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記半導体装置は薄膜トランジスタであり、前記貫通孔を、当該薄膜トランジスタを形成する位置に対応させて設ける半導体装置の製造方法。 - 第１絶縁膜上に形成された多結晶珪素膜と、
前記多結晶珪素膜上に形成された貫通孔を有する第２絶縁膜と、
前記貫通孔を介して前記多結晶珪素膜と接触し、前記多結晶珪素膜に含まれる結晶粒を核として前記第２絶縁膜上に形成された略単結晶珪素膜と、を備え、
前記貫通孔の断面の大きさは、前記多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである半導体装置。 - 多結晶珪素膜が含まれる凹部を有する第１絶縁膜と、
前記第１絶縁膜上に形成され、前記凹部に続く位置に貫通孔を有する第２絶縁膜と、
前記貫通孔を介して前記凹部内の前記多結晶珪素膜と接触し、前記多結晶珪素膜に含まれる結晶粒を核として前記第２絶縁膜上に形成された略単結晶珪素膜と、を備え、
前記貫通孔の断面の大きさは、前記多結晶珪素膜をなす一つの結晶粒の大きさと同じか小さい大きさである半導体装置。 - 請求項１１又は１２に記載の半導体装置において、
前記第１絶縁膜及び前記第２絶縁膜は酸化珪素膜であり、前記第１絶縁膜の下層には窒化珪素膜がさらに形成されている半導体装置。 - 請求項１１乃至１３のいずれか一項に記載の半導体装置において、
前記略単結晶珪素の面内のうち前記貫通孔を含まない部分を前記半導体薄膜として用いて構成されている半導体装置。 - 請求項１１乃至１４のいずれか一項に記載の半導体装置を備える集積回路。
- 請求項１１乃至１４のいずれか一項に記載の半導体装置を備える電気光学装置。
- 請求項１１乃至１４のいずれか一項に記載の半導体装置を備える電子機器。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225125 | 2001-07-25 | ||
| JP2001225125 | 2001-07-25 | ||
| JP2001339681 | 2001-11-05 | ||
| JP2001339681 | 2001-11-05 | ||
| PCT/JP2002/007436 WO2003010804A1 (en) | 2001-07-25 | 2002-07-23 | Method of producing semiconductor thin film, method of producing semiconductor device, semiconductor device, integrated circuit, electrooptical device and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003010804A1 JPWO2003010804A1 (ja) | 2004-11-18 |
| JP4193206B2 true JP4193206B2 (ja) | 2008-12-10 |
Family
ID=26619272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003516092A Expired - Lifetime JP4193206B2 (ja) | 2001-07-25 | 2002-07-23 | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6940143B2 (ja) |
| EP (1) | EP1420437A4 (ja) |
| JP (1) | JP4193206B2 (ja) |
| KR (1) | KR100614070B1 (ja) |
| CN (1) | CN1326205C (ja) |
| TW (1) | TW569290B (ja) |
| WO (1) | WO2003010804A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| JP2003297718A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 微細孔形成方法、半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
| AU2003283833A1 (en) * | 2002-11-27 | 2004-06-18 | Canon Kabushiki Kaisha | Producing method for crystalline thin film |
| US7566001B2 (en) * | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
| JP2005294630A (ja) * | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 半導体装置、電気光学装置、集積回路及び電子機器 |
| JP4019377B2 (ja) * | 2004-04-01 | 2007-12-12 | セイコーエプソン株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2005340466A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 半導体装置、電気光学装置、集積回路及び電子機器 |
| JP2006279015A (ja) * | 2005-03-02 | 2006-10-12 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器 |
| US20080070423A1 (en) * | 2006-09-15 | 2008-03-20 | Crowder Mark A | Buried seed one-shot interlevel crystallization |
| US7799158B2 (en) * | 2007-05-28 | 2010-09-21 | Ngk Insulators, Ltd. | Method for producing crystallographically-oriented ceramic |
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| US20090078940A1 (en) * | 2007-09-26 | 2009-03-26 | Sharp Laboratories Of America, Inc. | Location-controlled crystal seeding |
| EP2099064A1 (en) | 2008-03-07 | 2009-09-09 | Technische Universiteit Delft | Method for manufacturing a semiconductor device |
| KR102253973B1 (ko) * | 2010-01-20 | 2021-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20130017312A (ko) * | 2011-08-10 | 2013-02-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN107665896B (zh) * | 2017-10-27 | 2021-02-23 | 北京京东方显示技术有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| CN115863348A (zh) * | 2021-09-24 | 2023-03-28 | 联华电子股份有限公司 | 绝缘体覆硅基板及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144530A (en) * | 1980-04-10 | 1981-11-10 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57155765A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5890740A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP2802449B2 (ja) * | 1990-02-16 | 1998-09-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO1997013284A1 (en) * | 1995-09-29 | 1997-04-10 | Union Material Inc. | Thermoelectric device and thermoelectric cooler/heater |
| JP2000150388A (ja) * | 1998-11-05 | 2000-05-30 | Fuji Electric Co Ltd | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 |
| JP3819670B2 (ja) * | 2000-04-14 | 2006-09-13 | 富士通株式会社 | ダマシン配線を有する半導体装置 |
-
2002
- 2002-07-23 CN CNB028026527A patent/CN1326205C/zh not_active Expired - Fee Related
- 2002-07-23 WO PCT/JP2002/007436 patent/WO2003010804A1/ja not_active Application Discontinuation
- 2002-07-23 KR KR1020037003984A patent/KR100614070B1/ko not_active IP Right Cessation
- 2002-07-23 JP JP2003516092A patent/JP4193206B2/ja not_active Expired - Lifetime
- 2002-07-23 EP EP02749337A patent/EP1420437A4/en not_active Withdrawn
- 2002-07-24 US US10/201,720 patent/US6940143B2/en not_active Expired - Fee Related
- 2002-07-25 TW TW091116605A patent/TW569290B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW569290B (en) | 2004-01-01 |
| KR20030048403A (ko) | 2003-06-19 |
| EP1420437A1 (en) | 2004-05-19 |
| CN1465093A (zh) | 2003-12-31 |
| US20030034523A1 (en) | 2003-02-20 |
| CN1326205C (zh) | 2007-07-11 |
| JPWO2003010804A1 (ja) | 2004-11-18 |
| EP1420437A4 (en) | 2006-02-08 |
| US6940143B2 (en) | 2005-09-06 |
| WO2003010804A1 (en) | 2003-02-06 |
| KR100614070B1 (ko) | 2006-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
| KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| US7148095B2 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP4247661B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP2004134581A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP4085762B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法及び薄膜トランジスタの製造方法 | |
| JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4288654B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス | |
| JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004235570A (ja) | 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器 | |
| JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004336012A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2004235572A (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体素子、集積回路、電気光学装置及び電子機器 | |
| JP2004228161A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP2004158780A (ja) | 半導体薄膜の製造方法、半導体装置の製造方法及び半導体装置、薄膜トランジスタの製造方法及び薄膜トランジスタ、集積回路、電気光学装置、電子機器 | |
| JP2005259883A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2005268441A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2004319913A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |