JP4331690B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4331690B2
JP4331690B2 JP2004571319A JP2004571319A JP4331690B2 JP 4331690 B2 JP4331690 B2 JP 4331690B2 JP 2004571319 A JP2004571319 A JP 2004571319A JP 2004571319 A JP2004571319 A JP 2004571319A JP 4331690 B2 JP4331690 B2 JP 4331690B2
Authority
JP
Japan
Prior art keywords
forming
region
gate electrode
depth
acceleration energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004571319A
Other languages
English (en)
Other versions
JPWO2004097942A1 (ja
Inventor
幸雄 田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2004097942A1 publication Critical patent/JPWO2004097942A1/ja
Application granted granted Critical
Publication of JP4331690B2 publication Critical patent/JP4331690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に微細化されたトランジスタを含む半導体装置の製造方法に関する。
半導体集積回路装置は、さらに集積度、動作速度を向上させている。このため、構成要素のＭＯＳトランジスタはスケーリング則に従って微細化されている。ゲート絶縁膜は薄くなり、ゲート長は短くなる。ゲート電極の高さも制限される。
ゲート長が短くなると、ソースからドレインにキャリアがパンチスルー可能となり、短チャネル効果が生じ得る。短チャネル効果を防止するために、ソース／ドレイン領域の対向端部に接合深さの浅いエクステンション領域を形成するようになった。
素子分離を局所酸化（ＬＯＣＯＳ）で行うと、酸化膜厚が徐々に増加するバーズビークが形成され、活性領域の面積、ないし集積度が制限される。ＬＯＣＯＳに代わって、基板に溝（トレンチ）を切り込み、絶縁層で埋め込むシャロートレンチアイソレーション（ＳＴＩ）が採用されるようになった。ＳＴＩを用いると、基板表面の凹凸も低減する。
ゲート絶縁膜が薄くなると、ゲート電極内の不純物がゲート絶縁膜を突き抜けて、チャネル領域に侵入する現象が無視できなくなる。不純物が突き抜けると、チャネル領域の閾値が変動してしまう。特に、ｐチャネルトランジスタのゲート電極にイオン注入されるボロン（Ｂ）がゲート電極を突き抜け易い。不純物の突き抜けは、ゲート電極に対するイオン注入とその後の熱処理の条件に影響される。ゲート電極への不純物のイオン注入を低加速エネルギで行い、活性化アニールを極短時間で行えば、不純物の突き抜けは低減できる。
しかし、ゲート電極に対するイオン注入は、同時にソース／ドレインに対するイオン注入でもある。加速エネルギを低くすれば、ソース／ドレイン領域も浅くなってしまう。活性領域にはウェル形成用イオン注入と閾値調整用イオン注入が行われる。ソース／ドレイン接合が浅くなると、閾値調整用イオン注入により不純物濃度が高くなった領域内にソース／ドレイン接合が位置するようになり接合容量が増加してしまう。容量の増加は動作速度の低減となる。さらに、接合が浅くなるとリーク電流も増加する。
ＦＩＧ．４Ａは、ｎチャネルＭＯＳトランジスタの構成例を示す。なお、導電型を反転すれば、ｐチャネルＭＯＳトランジスタとなる。シリコン基板１０１の表面に素子分離用溝を形成し、絶縁物を埋め込んでＳＴＩから成る素子分離領域１０２を形成する。素子分離領域１０２で画定された活性領域にｐ型不純物をイオン注入し、ｐ型ウェル１０３を形成する。さらに、ｐ型ウェル表面部にｐ型不純物をイオン注入し、不純物濃度を増加した閾値調整領域１０４を形成する。
シリコン基板表面を熱酸化し、ゲート絶縁膜１０５を形成し、その上に多結晶シリコン層１０６を堆積する。多結晶シリコン層をその下のゲート絶縁膜と共にパターニングして、ゲート電極を形成する。ゲート電極をマスクとしてｎ型不純物をイオン注入し、ｎ型エクステンション領域１０７を形成する。ゲート電極を覆って酸化シリコン層を堆積する。酸化シリコン層をエッチバックすることによりゲート電極側壁上にサイドウォールスペーサ１０８を形成する。
再びｎ型不純物をイオン注入し、深いソース／ドレイン領域１０９を形成すると共に、ゲート電極にも十分な濃度の不純物を添加する。基板表面上にＣｏまたはＮｉの金属層をスパッタリングで堆積し、シリサイド反応を行わせることにより、ソース／ドレイン領域表面とゲート電極表面にシリサイド層１１０を形成する。
ゲート電極を覆って酸化シリコン等の絶縁層１１２を堆積し、コンタクト孔を開口する。コンタクト孔に導電性プラグ１１４を埋め込む。
ＳＴＩ形成工程において化学機械研磨（ＣＭＰ）のストッパ層として、酸化シリコン層を下地とした窒化シリコン層を用いる。窒化シリコン層、酸化シリコン層を除去する工程において、ＳＴＩの肩部１２０も若干エッチされる。このため、活性領域と接するＳＴＩ端部に凹み１２２が生じる。この凹部の存在によりシリサイド層１１０が下方に膨らむと共に、導電性プラグ１１４も活性領域表面より下方に侵入し得る。ソース／ドレイン領域の実効的厚さが減少すると、ソース／ドレイン接合はリークし易くなる。
ＦＩＧ．４Ｂは、ゲート絶縁膜の突き抜けを防止するため、イオン注入の加速エネルギを減少させた場合の構成を示す。ゲート電極に対するイオン注入は、ソース／ドレイン領域に対するイオン注入でもあり、ソース／ドレイン領域１０９の接合深さが浅くなる。シリコン基板の表面には、閾値調整領域１０４が形成され、不純物濃度が増加している。
ソース／ドレイン領域１０９と閾値調整領域１０４がｐｎ接合を形成すると、接合容量は大きくなる。又、ソース／ドレイン領域の接合面が浅くなり、シリサイド領域１１０の深さが変わらないと、シリサイド領域１１０とｐｎ接合との間の距離が低減し、リーク電流が流れ易くなる。このように、ソース／ドレイン領域を浅くすることは、容量の増大、リーク電流の増大を招き、回路動作に大きな妨げとなる。
特に、ＳＴＩ領域表面に凹部が存在し、その影響でシリサイド領域１１０が下方に突出したり、導電性プラグ１１４が活性領域表面より下方まで延在している場合、これらの導電領域とｐｎ接合との間の距離が減少し、リーク電流の原因となる。
シリコン結晶においては、チャネリングと呼ばれる現象が知られている。シリコン結晶の特定の方法からイオン注入を行なうと、他の方法と比べ、イオン注入された原子がより深くまで到達する。これは、結晶中にチャネルと呼ばれる原子が通過しやすい構造が形成されているためであると説明されている。
シリコン結晶をアモルファス化すると、結晶に特有のチャネルが消滅し、チャネリングが阻止される。シリコン結晶に対するイオン注入において、あらかじめ結晶をアモルファス化することにより、イオン注入された原子の到達深さを制限する提案が種々なされている。例えば、Ｓｉの同族元素であるＧｅをイオン注入することにより、Ｓｉ結晶をアモルファス化できることが知られている。Ｇｅは、同族元素であるので、基本的に電気的特性に影響は与えない。
特開平９−２３００３号公報は、エクステンション領域をイオン注入した後、サイドウォールスペーサを形成し、ｎチャネルトランジスタに対しては燐イオンを２０ｋｅＶ〜６０ｋｅＶの加速エネルギ、ドーズ量１×１０１３ｃｍ−３〜３×１０１４ｃｍ−３程度イオン注入し、ｐチャネルトランジスタに対しては、先ずシリコンイオンをイオン注入してチャネリング防止のためのプリアモルファス化を行ない、その後ボロンイオンを１０ｋｅＶ〜３０ｋｅＶの加速エネルギ、ドーズ量１×１０１３ｃｍ−３〜３×１０１４ｃｍ−３程度注入し、深いソース／ドレイン領域を形成することを開示している。
なお、深いソース／ドレイン領域を形成した後、シリサイド化を行ない、さらにイオン注入を行うことにより、シリサイド層下の不純物濃度を増加させ、寄生抵抗を低減している。
特開平１０−２２５０３号公報は、ｎチャネルトランジスタのソース／ドレイン領域を形成する際、先ずＡｓイオンをイオン注入し、シリコン結晶をプリアモルファス化し、その後燐（Ｐ）イオンをイオン注入し、アモルファス層によるチャネリング防止を用い、Ｐイオンの侵入深さを抑制することを提案している。
特開平９−２３００３号公報特開平１０−２２５０３号公報
本発明の目的は、ゲート電極にイオン注入される不純物のゲート絶縁膜突き抜けを抑制できると共にソース／ドレイン領域の容量増大、リーク電流増大を抑制することができる半導体装置の製造方法を提供することである。
本発明の他の目的は、高さを制限したゲート電極にイオン注入される不純物のゲート絶縁膜突き抜けを抑制しつつ、ソース／ドレイン領域の接合面を深く形成することが可能な半導体装置の製造方法を提供することである。
本発明のさらに他の目的は、閾値変動が少なく、ソース／ドレイン領域の寄生容量を小さく、リーク電流を小さくすることのできる半導体装置の製造方法を提供することである。
本発明の１観点によれば、
（ａ）第１導電型の第１の深さのウェルと、前記ウェル内の第１の深さより浅い第１導電型の第２の深さの閾値調整領域とを有する半導体基板を準備する工程と、
（ｂ）前記半導体基板上にゲート絶縁膜を介して、多結晶シリコン層からなるゲート電極を形成する工程と、
（ｃ）前記ゲート電極を形成した後、前記半導体基板に浅い低抵抗領域を実現する第１のドーズ量、第１の加速エネルギで、第２導電型の不純物をイオン注入し、前記ゲート電極両側の半導体基板内にエクステンション領域を形成する工程と、
（ｄ）前記エクステンション領域を形成した後、前記ゲート電極の側壁上に、サイドウォールスペーサを形成する工程と、
（ｅ）前記サイドウォールスペーサを形成した後、前記第１の加速エネルギより高い第２の加速エネルギと、第２のドーズ量で、第２導電型の不純物をイオン注入し、前記第２の深さより深い第３の深さの接合を形成するソース／ドレイン領域を形成する工程と、
（ｆ）前記ソース／ドレイン領域を形成する工程を行った後、前記半導体基板にイオンを注入し、前記ゲート電極の上層と前記ソース／ドレイン領域の上層をアモルファス化する工程と、
（ｇ）前記アモルファス化する工程を行った後、第３の加速エネルギ、前記第２のドーズ量より高い第３のドーズ量で、第２導電型の不純物をイオン注入し、前記ソース／ドレイン領域内に高濃度領域を形成すると同時に、前記ゲート電極の多結晶シリコン層に高濃度領域を形成する工程と、
（ｈ）前記高濃度領域を形成した後、イオン注入した不純物を活性化する工程と、
を含み、
前記工程（ａ）は、前記半導体基板の深さ方向に２つのピークとその間の第１の極小値を有する第１導電型不純物の濃度分布を形成し、前記工程（ｅ）は、前記第１の極小値からその２倍の濃度までの深さに接合を形成する工程であり、
前記工程（ｅ）は、前記ゲート電極下のチャネル領域の閾値を実質的に変更しない条件で行なう工程である半導体装置の製造方法
が提供される。
本発明の他の観点によれば、
前記工程（ａ）において準備する半導体基板が、第２導電型の第４の深さの他のウェルと、前記他のウェル内の第４の深さより浅い第５の深さの、第２導電型の閾値調整領域とを有し、前記工程（ｂ）が前記他のウェル上にもゲート絶縁膜を介して多結晶シリコン層からなる他のゲート電極を形成し、
（ｃ１）前記ゲート電極を形成した後、かつ前記サイドウォールスペーサを形成する前に、前記他のウェルに浅い低抵抗領域を実現する第４のドーズ量、前記他のゲート電極下の絶縁膜を突き抜けない第４の加速エネルギで、第１導電型の不純物をイオン注入し、前記他のゲート電極両側の他のウェル内にエクステンション領域を形成する工程と、
（ｅ１）前記サイドウォールスペーサを形成した後、かつ前記アモルファス化する工程の前に、第５のドーズ量、前記第４の加速エネルギより高い第５の加速エネルギで、第１導電型の不純物をイオン注入し、前記他のウェル内に前記第４の深さより浅く、前記第５の深さより深い第６の深さの接合を形成する他のソース／ドレイン領域を形成する工程と、
（ｇ１）前記アモルファス化する工程を行った後、第６の加速エネルギ、前記第５のドーズ量より高い第６のドーズ量で、第１導電型の不純物をイオン注入し、前記他のソース／ドレイン領域内に高濃度領域を形成すると同時に前記他のゲート電極の多結晶シリコン層に高濃度領域を形成する工程と、
をさらに含み、前記工程（ｄ）は、前記他のゲート電極の側壁上にもサイドウォールスペーサを形成し、前記工程（ｆ）は、前記他のゲート電極の上層、前記他のウェルの上層もアモルファス化し、前記工程（ｈ）は、前記他のウェルの不純物も活性化し、
前記工程（ａ）は、前記他のウェル内に、前記半導体基板の深さ方向に２つのピークとその間の第２の極小値を有する第２導電型不純物の濃度分布を形成し、前記工程（ｅ１）は、前記他のウェル内に、前記第２の極小値からその２倍の濃度までの深さに接合を形成する工程であり、
前記工程（ｅ１）は、前記他のゲート電極下のチャネル領域の閾値を実質的に変更しない条件で行なう工程である上記に記載の半導体装置の製造方法
が提供される。
ＦＩＧｓ．１Ａ−１Ｌは、本発明の実施例による半導体装置の製造方法の主要工程を概略的に示す半導体基板の断面図である。
ＦＩＧ．２Ａ〜２Ｃは、ＦＩＧ．１Ａ〜１Ｌに示した工程で作成した半導体装置の特性を説明するためのグラフである。
ＦＩＧ．３Ａ、３Ｂは、イオン注入におけるパラメータ選択の基準を説明するためのグラフである。
ＦＩＧｓ．４Ａ、４Ｂは、従来技術による短チャネルＭＯＳトランジスタの構成を説明するための概略断面図である。
ＦＩＧｓ．５Ａ、５Ｂは、単結晶シリコンと多結晶シリコンに対するイオン注入の特性を説明するためのグラフである。
本発明の実施例の説明に先立ち、背景技術となるイオン注入の特性を説明する。
ＦＩＧ．５Ａは、単結晶シリコンと多結晶シリコンに対するイオン注入の特性を示すグラフである。例えば加速エネルギ３〜５ｋｅＶのような比較的低加速エネルギにおいて、単結晶シリコンと多結晶シリコンとに高濃度にイオン注入を行なうと、異なる振舞いを示すことが判る。
ＦＩＧ．５Ａは、加速エネルギ５ｋｅＶ、ドーズ量１×１０１５ｃｍ−２で単結晶シリコンと多結晶シリコンとにＢイオンをイオン注入した時の不純物濃度分布を示すグラフである。図中横軸は表面からの深さを単位ｎｍで示し、縦軸はイオン注入したＢの濃度を単位ｃｍ−３で対数スケールで示す。
曲線ｓ１は、単結晶シリコン基板に対し、面法線方向からＢイオンをイオン注入したときの不純物濃度分布を示す。表面からある深さでピークを示した後、不純物濃度は減少するが、ある深さにおいて、減少速度は低下し、肩を示すような形状を示す。
曲線ｓ２は、イオン注入の角度を基板面法線から７度傾けた時の不純物濃度分布を示す。曲線ｓ１で示された肩部が消滅し、不純物濃度はより急速に減少している。不純物濃度の低いレベルにおいては、曲線ｓ１と曲線ｓ２は再び一致する。
シリコン単結晶に対し、基板面法線から０度の入射角度でイオン注入を行なうと、ある程度のチャネリングが生じるが、面法線からイオン注入方向を傾けることにより、チャネリングが減少していることが窺える。
曲線ｓ３は、多結晶シリコンに対するＢイオンのイオン注入を行なった時のＢの濃度分布プロファイルを示す。サンプル基板は、シリコン基板に酸化シリコン層を形成し、その上に十分厚い（４００ｎｍ）多結晶シリコン層を堆積して作成した。基板面法線方向からＢイオンを加速エネルギ５ｋｅＶ、ドーズ量１ｘ１０１５ｃｍ−２でイオン注入した。
ある深さまでは、単結晶シリコンに対し面法線から７度傾けたイオン注入同様の濃度分布を示す。ある深さ以上の深さになると、単結晶に対するイオン注入とは振舞いを異にし、多結晶シリコン中のＢ濃度は著しいテーリングを示している。すなわち、予想される深さより深い位置までＢが分布する。多結晶シリコン層に対するイオン注入角度を面法線から７度傾けても、Ｂ濃度プロファイルに変化は見られなかった。
この結果は、単結晶シリコンと多結晶シリコンとに同時にイオン注入を行なうと、多結晶シリコン中においてはより深い深さまで不純物が分布することを示している。
ＭＯＳトランジスタの場合、多結晶シリコンで形成されるゲート電極に対するイオン注入は、ある深さで制限することが望ましく、ソース／ドレイン領域に対するイオン注入は、ゲート電極内と同等か、より深い深さまで到達することが望ましい。しかしながら、単結晶シリコンと多結晶シリコンに対するＢイオンのイオン注入は、逆の傾向を示す。
不純物のゲート絶縁膜突抜けを抑制するため、多結晶シリコンに対しＢイオンをイオン注入した時の異常テーリングを防止することが望まれる。単結晶シリコンをアモルファス化すると、イオン注入深さを制限できることが知られていたが、多結晶シリコンに対するアモルファス化の効果は今まで知られていなかった。
ＦＩＧ．５Ｂは、多結晶シリコンに対するアモルファス化の効果を示すグラフである。図中横軸は、多結晶シリコン表面からの深さを単位ｎｍで示し、縦軸はＢ濃度を単位ｃｍ−３で対数スケールで示す。シリコン基板上に酸化シリコン層を形成し、その上に厚い多結晶シリコン層を形成し、ＧｅイオンをＦＩＧ．５Ａの場合よりも高濃度でイオン注入し、その後Ｂイオンをイオン注入した。
曲線ｓ４は、Ｇｅのイオン注入を行なわなかった場合の特性を示す。Ｂイオンを高濃度にイオン注入した時、Ｂ濃度分布は強い異常テーリングを示している。
曲線ｓ５は、Ｇｅイオンを加速エネルギ５ｋｅＶでイオン注入した後、Ｂイオンをイオン注入した時のＢ濃度分布を示す。Ｇｅをイオン注入しなかった時の特性ｓ４と較べると、異常テーリングが若干抑制されていることが観察される。
曲線ｓ６、ｓ７は、Ｇｅのイオン注入を、１０ｋｅＶ及び２０ｋｅＶの加速エネルギーで行なった後、Ｂイオンをイオン注入した時のＢの濃度分布を示す。Ｂ元素の異常テーリングは大幅に減少されている。加速エネルギを増大すると、その効果も大きくなる。
曲線ｓ８は、アモルファスシリコンに対するＢのイオン注入を行なった時のＢの濃度分布を示す。曲線ｓ７と曲線ｓ８とはほぼ一致している。すなわち、加速エネルギ２０ｋｅＶでＧｅをイオン注入すると、ほぼアモルファス状態となることが窺える。Ｇｅイオンを加速エネルギ１０〜２０ｋｅＶの加速エネルギでイオン注入すると、Ｂの異常テーリングを大幅に減少することができる。加速エネルギ２０ｋｅＶよりも増加してもよいが、その効果は特に望めないであろう。
Ｓｉ結晶のアモルファス化は、Ｇｅの他Ｓｉ，Ａｓ等でも行えることが知られている。多結晶シリコンに対し、Ｓｉ結晶をアモルファス化できる質量、大きさを持つ原子をイオン注入すると、多結晶シリコンをアモルファス化できる。その後行なわれるＢイオン等のイオン注入における異常テーリングを抑制できるであろう。
Ｂイオンのイオン注入に先立ち、プリアモルファス化を行なうと、ソース／ドレイン領域に対するイオン注入に対しても注入深さの抑制が働きソース／ドレイン領域の接合深さが浅くなってしまう。
ソース／ドレインの接合面は深くし、かつゲート電極においてはイオン注入された不純物のゲート絶縁膜突き抜けを防止することが望まれる。
なお、ＦＩＧ．５Ｂに示すようなＢ濃度の異常テーリングは、３〜５ｋｅＶ程度の比較的低エネルギの加速エネルギにおいて高ドーズのイオン注入を行なうと表われるが、加速エネルギをさらに著しく低くすると、異常テーリングの程度も変化する。
以下、本発明の実施例による半導体装置の製造方法の主要工程をＦＩＧｓ．１Ａ−１Ｌを参照して説明する。
ＦＩＧ．１Ａに示すように、シリコン基板１の表面にＳＴＩによる素子分離領域２を形成する。ＳＴＩによる素子分離形成工程は、公知のいずれの方法を用いてもよい。
素子分離領域２が画定する活性領域をレジストマスクで分離し、ｐチャネルトランジスタ領域、ｎチャネルトランジスタ領域に対し、それぞれ別のイオン注入を行なう。ｐチャネルトランジスタ領域に対しては、例えばＰイオンを加速エネルギ３００〜５００ｋｅＶ、ドーズ量２×１０１３ｃｍ−２〜４×１０１３ｃｍ−２でイオン注入し、ｎ型ウエル３を形成する。
さらに、同一領域に対してＡｓイオンを加速エネルギ６０ｋｅＶ〜１５０ｋｅＶ、又はＳｂイオンを加速エネルギ１００ｋｅＶ〜２００ｋｅＶで、ドーズ量１×１０１２ｃｍ−２〜２×１０１３ｃｍ−２でイオン注入し、閾値調整領域４を形成する。
ｎチャネルトランジスタ形成領域に対しては、例えばＢイオンを加速エネルギ１００ｋｅＶ〜２００ｋｅＶ、ドーズ量２×１０１３ｃｍ−２〜４×１０１３ｃｍ−２でイオン注入し、ｐウエル５を形成する。さらに、Ｂイオンを加速エネルギ１０ｋｅＶ〜３０ｋｅＶ、又はＩｎイオンを加速エネルギ６０ｋｅＶ〜２００ｋｅＶで、ドーズ量１ｘ１０１２ｃｍ−２〜３×１０１３ｃｍ−２でイオン注入し、閾値調整領域６を形成する。
ウエル３、５においては、閾値調整領域４，６よりも深い深さにおいて、不純物濃度のピークが形成される。閾値調整領域４、６においては浅い領域において不純物濃度のピークが形成される。これらの不純物濃度ピークの深さを、これらの領域の深さと呼ぶ。
ＦＩＧ．１Ｂを参照する。露出したシリコン基板のウエル表面に、熱酸化により厚さ１．５ｎｍ〜１０ｎｍのゲート酸化膜７を形成し、その上に厚さ６０ｎｍ〜１３０ｎｍの多結晶シリコン層８をＣＶＤにより堆積する。多結晶シリコン層８の上にレジストマスクを形成し、多結晶シリコン層８、ゲート絶縁層７をパターニングし、例えばゲート長６５ｎｍのゲート電極Ｇｐ、Ｇｎを形成する。なお、ゲート長は微細化と共に短くなる。例えば、２０ｎｍのゲート長を有するゲート電極を作成することも可能である。
ｎチャネルトランジスタ領域を覆うレジストマスク９を形成し、ｐチャネルトランジスタ領域に対してＢイオンを加速エネルギ０．３ｋｅＶ〜０．５ｋｅＶ、ドーズ量０．５×１０１５ｃｍ−２〜２×１０１５ｃｍ−２でイオン注入し、ｐチャネルトランジスタのｐ型エクステンション領域１０を形成する。その後レジストマスク９は除去する。
ゲート電極Ｇｐの多結晶シリコン層８にも同時にＢイオンが注入される。加速エネルギが０．３ｋｅＶ〜０．５ｋｅＶと低いため、Ｂイオンのゲート絶縁層突き抜けはほとんど無視できる。
例えば、厚さ７５ｎｍの多結晶シリコン層に対し、加速エネルギ０．５ｋｅＶでＢイオンをイオン注入した時はドーズ量２×１０１５ｃｍ−２まで、加速エネルギ０．３ｋｅＶでイオン注入した時はドーズ量２．５×１０１５ｃｍ−２まで、実質的な閾値シフトは生じなかった。実質的閾値シフトがない場合、Ｂイオンのゲート絶縁層突き抜けは実質的にないと判断できる。
ＦＩＧ．１Ｃに示すように、ｐチャネルトランジスタ領域を覆うレジストマスク１１を形成し、ｎチャネルトランジスタ領域に対してＡｓイオンを加速エネルギ０．５ｋｅＶ〜３ｋｅＶ、ドーズ量０．５×１０１５ｃｍ−２〜２×１０１５ｃｍ−２でイオン注入する。Ａｓはイオン注入される深さが浅いので、このようなイオン注入条件であれば浅いエクステンション領域１１を形成し、ゲート絶縁膜７の突き抜けを防止することができる。その後レジストマスク１１は除去する。
ＦＩＧ．１Ｄに示すように、ゲート電極Ｇｐ、Ｇｎを覆って、厚さ６０ｎｍ〜１５０ｎｍのＴＥＯＳ（テトラエトキシシリケート）酸化膜１３をＣＶＤにより堆積する。この酸化シリコン膜１３をエッチバックすることにより、ゲート電極側壁上にのみサイドウォールスペーサＳＷを残す。
ＦＩＧ．１Ｅに示すように、ｎチャネルトランジスタ領域を覆うレジストマスク１４を形成する。ｐチャネルトランジスタ領域に対してＢイオンを加速エネルギ６ｋｅＶ〜１０ｋｅＶ、ドーズ量１×１０１２ｃｍ−２〜１×１０１４ｃｍ−２、より好ましくは量３×１０１２ｃｍ−２〜４×１０１３ｃｍ−２でイオン注入し、深いソース／ドレイン領域１５を形成する。その後レジストマスク１４は除去する。
このような中程度の加速エネルギ、比較的低いドーズ量のイオン注入条件は、多結晶シリコン層内において異常テーリングを生じさせない。但し、イオン注入されたＢイオンが多結晶シリコン層８を通過し、ゲート絶縁膜７を突き抜ける可能性はあるため、ｐチャネルトランジスタの閾値が実質的に変動しないような条件を選択する。
ＦＩＧ．１Ｆに示すように、ｐチャネルトランジスタ領域を覆うレジストマスク１６を形成する。ｎチャネルトランジスタ領域に対しＰイオンを加速エネルギ１０ｋｅＶ〜２０ｋｅＶ、ドーズ量５×１０１２ｃｍ−２〜１×１０１４ｃｍ−２でイオン注入し、深いソース／ドレイン領域１７を形成する。このイオン注入も、実質的に閾値が変動しない範囲に選択する。その後レジストマスク１６は除去する。
ＦＩＧｓ．１Ｅ、１Ｆに示すイオン注入工程により、十分深いソース／ドレイン領域１５、１７が形成され、ソース／ドレイン領域の容量を小さくすることができる。但し、この状態ではソース／ドレイン領域の不純物濃度が低く、抵抗が十分低減されていない。
ＦＩＧ．１Ｇに示すように、ｐチャネルトランジスタ領域、ｎチャネルトランジスタ領域共通に、Ｇｅイオンを加速エネルギ１０ｋｅＶ〜２０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２〜４×１０１５ｃｍ−２でイオン注入し、ゲート電極の多結晶シリコン層８及びソース／ドレイン領域１５、１７それぞれの上層部にアモルファス化された領域Ａ１、Ａ２を形成する。
ＦＩＧ．５Ｂに示すように、加速エネルギ１０ｋｅＶ〜２０ｋｅＶのＧｅイオン注入は、有効なアモルファス化を生じさせ、その後のイオン注入において異常テーリング等の異常分布を著しく減少させる。
ＦＩＧ．１Ｈに示すように、ｎチャネルトランジスタ領域を覆うレジストマスク２１を形成する。ｐチャネルトランジスタ領域に対して、Ｂイオンを加速エネルギ２ｋｅＶ〜５ｋｅＶ、ドーズ量１×１０１５ｃｍ−２〜８×１０１５ｃｍ−２でイオン注入し、ソース／ドレイン領域１５に高濃度領域２２、ゲート電極の多結晶シリコン層８に高濃度領域２３を形成する。その後レジストマスク２１は除去する。
ソース／ドレイン領域１５、多結晶シリコン層８のそれぞれの上層部はアモルファス化されているため、Ｂイオンが注入される深さは制限される。高濃度のＢを添加することにより、ソース／ドレイン領域の低抵抗化が確保される。
ＦＩＧ．１Ｉに示すように、ｐチャネルトランジスタ領域を覆うレジストマスク２４を形成する。ｎチャネルトランジスタ領域に対し、Ｐイオンを加速エネルギ６ｋｅＶ〜１０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２〜２×１０１６ｃｍ−２でイオン注入し、ソース／ドレイン領域１７に高濃度領域２５、ゲート電極の多結晶シリコン層８に高濃度領域２６を形成する。その後レジストマスク２４は除去する。高濃度のＰ添加により、ソース／ドレイン領域の低抵抗化が確保される。
ＦＩＧ．１Ｊに示すように、半導体ウエハの上下面からランプ光３０を照射し、１０００℃〜１１００℃、持続時間０秒のスパイクアニールを行なう。このスパイクアニールにより、イオン注入された不純物は実質的な拡散を生じることなく、活性化される。
このようにして、ｐチャネルトランジスタ領域には十分不純物を添加されたゲート電極３１、深く十分に不純物を添加されたソース／ドレイン領域３２が形成され、ｎチャネルトランジスタ領域には十分な不純物を添加されたゲート電極３６、深く十分な不純物を添加されたソース／ドレイン領域３７が形成される。
ＦＩＧ．１Ｋに示すように、基板全表面にＣｏ又はＮｉの金属層４１をスパッタリングする。必要に応じ、さらにＴｉＮ等の酸化防止層を積層してもよい。金属層４１とシリコン層とが接している領域においてシリサイド反応を生じさせる。例えば、１次アニール工程により１次シリサイド反応を生じさせ、余分の金属層４１を除去した後、２次シリサイド反応を行なわせ、低抵抗のシリサイド層を形成する。シリサイド層を形成した各領域の実効抵抗が低減化する。
ＦＩＧ．１Ｌに示すように、ｐチャネルトランジスタのゲート電極３１表面にシリサイド層３３が形成され、ソース／ドレイン領域３２の表面にシリサイド層３４が形成される。同様、ｎチャネルトランジスタ領域においてはゲート電極３６の表面にシリサイド層３８が形成され、ソース／ドレイン領域３７の表面にシリサイド層３９が形成される。ソース／ドレイン領域３２、３７が十分な深さを有するため、シリサイド層を形成してもリーク電流が増大することを抑制できる。又、ソース／ドレイン領域３２、３７は閾値調整領域４、７よりも十分深く形成され、接合容量を低減することができる。
ゲート電極Ｇｐ，Ｇｎを覆って酸化シリコン等の絶縁層４０を堆積し、コンタクト孔を開口し、導電性プラグ４１を埋め込む。なお、図示の状態においては、導電性プラグ４１はボーダレスコンタクトを形成している。ソース／ドレイン領域３２、３７が十分深く形成されているため、ＳＴＩ領域２の上端部に凹みが存在しても、リーク電流の増大は抑制される。
絶縁層４０の上にさらに絶縁層４２を形成し、ダマシンプロセスにより配線４３を形成する。さらに絶縁層４５を積層し、必要な配線を形成する。配線層の形成は公知の技術に従って行なうことができる。必要数の配線層を形成し、半導体装置を完成する。
ＦＩＧｓ．２Ａ〜２Ｃは、上述の実施例においてイオン注入条件をどのように選択することが好ましいかを説明するグラフである。Ｂイオンのゲート絶縁膜突き抜けが問題となるｐチャネルトランジスタを例にとって説明する。
ＦＩＧ．２Ａは、基板の深さ方向に対する不純物濃度の分布を示すグラフである。横軸は表面からの深さをリニアスケールで、縦軸はＢ濃度を対数スケールで示す。曲線ｗは、ｎ型ウエル内のｎ型不純物濃度分布を示す。
ウエル形成用イオン注入（必要に応じさらに寄生トランジスタ抑止用イオン注入）により、基板の深い位置にピークＩＩ（Ｗ）を有するｎ型不純物濃度分布が形成されている。この不純物濃度分布は、深さが浅くなるにつれ次第に減少する。表面近傍においては、閾値調整用イオン注入により、より高いピーク濃度ＩＩ（Ｖｔｈ）が形成されている。２種類のイオン注入によるピークの中間に、ｎ型不純物濃度の極小点Ｍｉｎ（ｗ）が形成される。
曲線１ｓｄは、ＦＩＧ．１Ｅに示す深いイオン注入によるｐ型不純物濃度分布を示す。曲線２ｓｄは、アモルファス化の後行なわれる高濃度のイオン注入によるｐ型不純物濃度分布を示す。ソース／ドレイン領域のｐ型不純物濃度分布は、不純物濃度分布１ｓｄと２ｓｄとを加えたものとなる。
ｎ型ウエルｗとの接合は、深い不純物濃度分布１ｓｄとウェル濃度分布ｗとの交点となる。この交点が不純物濃度分布の極小点Ｍｉｎ（ｗ）と一致した時、接合容量は極小化する。この位置から浅い方向にずれると、ウエルの不純物濃度は急激に上昇するため、接合容量も急激に増大する。極小点Ｍｉｎ（ｗ）から深い方向に交点が移動しても、ウエル形成用のイオン注入によりｎ型不純物濃度は次第に増加しているため、接合容量も増大する。
ＦＩＧ．２Ｂの左側は、ＦＩＧ．１Ｅに示す１回目のソース／ドレイン領域のイオン注入を加速エネルギ８ｋｅＶで行なった場合、そのＢドーズ量による接合容量の変化を示すグラフである。曲線ｓ１１は、ドーズ量に対する容量Ｃｊの変化を示す。高ドーズ量から徐々にドーズ量を減少させると、容量が減少している。
これは、ｐｎ接合がウエルの深い位置から次第に不純物濃度分布の極小点Ｍｉｎ（ｗ）に近づいていることを示す。図においては、ドーズ量１×１０１３ｃｍ−２近傍で容量Ｃｊは極小値を示す。
さらにドーズ量を減少させると容量は増大する。これは、ｐｎ接合が極小点Ｍｉｎ（ｗ）を越え、さらに表面に近づいたことを示す。容量を低く抑えるためには、ドーズ量を１×１０１２ｃｍ−２〜１×１０１４ｃｍ−２、より好ましくは３×１０１２ｃｍ−２〜４×１０１３ｃｍ−２に選択することが望ましい。
ＦＩＧ．２Ｂの右側は、同じサンプルにおいて閾値Ｖｔｈがどのように変化するかをするかを見たグラフである。曲線ｓ１２は、曲線ｓ１１と対応し、容量Ｃｊと閾値の変化ΔＶｔｈの関係を示す。なお、ソース／ドレイン領域に対する深いイオン注入を行なわなかった参照サンプルＲの閾値も示す。この参照サンプルＲの閾値に対し、変化がなければ閾値の変化が生じていず、不純物のゲート絶縁膜突抜けは生じていないと見なすことができる。
ドーズ量を高ドーズ量から次第に減少させると、閾値の変化ΔＶｔｈは次第に０に近づき、やがて参照サンプルＲの閾値と同一の値となる。ドーズ量を減少させると、同一の閾値を保ったまま容量が減少し、極小値を示した後容量は増大する。
実質的に閾値が変化しない領域を選択すれば、不純物のゲート絶縁膜突き抜けは生じていないと判断できる。
ＦＩＧ．２Ｃは、深いＢイオン注入のドーズ量に対し、接合リーク電流がどのように変化するかを示すグラフである。曲線ｓ１３は加速エネルギ６ｋｅＶの場合を示し、曲線ｓ１４は加速エネルギが８ｋｅＶの場合、曲線ｓ１５は加速エネルギが１０ｋｅＶの場合を示す。
ドーズ量が少ないと、リーク電流が大きく、接合が浅い位置に形成されていることを示す。ドーズ量を増大して行くと、リーク電流が減少し、接合が次第に深い位置に移動することが示されている。ある程度以上ドーズ量を増大すると、リーク電流はほぼ一定値を取る。これはシリサイド領域又は導電性プラグと接合面との間のリーク電流の影響が消失し、接合自身のリーク電流が支配するようになったことを示している。
ＦＩＧ．３Ａは、イオン注入した不純物濃度分布を２次イオン質量分析（ＳＩＭＳ）で測定した結果を示すグラフである。横軸が基板表面からの深さを単位ｎｍで示し、縦軸がＢ濃度を単位ｃｍ−３の対数スケールで示す。曲線ｄｐは、ウエル形成用の深いイオン注入による不純物濃度分布を示し、曲線ｓｐは、閾値調整用の浅いイオン注入による不純物濃度分布を示す。ウエル内のｎ型不純物濃度分布は、これら２つの分布ｄｐ、ｓｐを加算したものとなる。
Ｍｉｎ（ｗ）は、ｎ型不純物濃度分布の極小点を示す。曲線１ｓｄは、ソース／ドレイン領域に対する深いイオン注入により形成された不純物濃度分布を示す。この不純物濃度分布がウエル内のｎ型不純物濃度分布と交差する点が、ｐｎ接合の位置を示す。ｐｎ接合の位置を、ｎ型不純物濃度分布の極小点Ｍｉｎ（ｗ）近傍に設定することにより、接合容量を極小化できる。ｐｎ接合位置がウエル内の不純物濃度分布の極小値Ｍｉｎ（ｗ）からその２倍、２Ｍｉｎ（ｗ）の間の領域に存在すれば、接合容量を極小化できたと考えられる。
閾値は、同一工程で作成したサンプルにおいても分布を有する。閾値が変動したか否かは参照サンプルの閾値のメディアン値と標準偏差との関係から判断することができる。
ＦＩＧ．３Ｂは、閾値Ｖｔｈに対する累積確率分布を示すグラフである。曲線ｓ１６、ｓ１７はソース／ドレイン領域に対する深いイオン注入を行なわなかった参照サンプルの曲線である。この分布のメディアン値がＶｔｈ０であり、その両側に標準偏差σ０の０．５倍の範囲、Ｖｔｈ０−０．５σ０≦Ｖｔｈ≦Ｖｔｈ０＋０．５σ０が閾値Ｖｔｈが変動していない領域と考えることができる。
個々の半導体装置に対してはその閾値を基に、多数の半導体装置を製造した場合にはそれらの閾値のメディアン値を基に判断することができよう。曲線ｓ１８、ｓ１９は、深いＢイオン注入を低いドーズ量、中くらいのドーズ量行なった場合の累積確率分布であリ、閾値のメディアン値Ｖｔｈは、Ｖｔｈ０−０．５σ０≦Ｖｔｈ≦Ｖｔｈ０＋０．５σ０の範囲内にある。曲線ｓ２０は、深いイオン注入を高ドーズで行ない、閾値が大きくずれ、閾値のメディアン値ＶｔｈがＶｔｈ０−０．５σ０≦Ｖｔｈ≦Ｖｔｈ０＋０．５σ０の範囲から外れた例を示す。
ｎチャネルトランジスタにおいて、ソース／ドレイン領域を形成するために用いられるｎ型不純物、Ｐ，Ａｓ、はＢと較べるとゲート絶縁膜突抜けを生じにくい。しかし、ゲート高さを減少し、ゲート絶縁膜を薄くすると同様のゲート絶縁膜突抜けが生じることが考えられる。このような場合には、ｐチャネルトランジスタ同様、ｎチャネルトランジスタに対しても不純物のゲート絶縁膜突抜けを抑制しつつ、ソース／ドレイン領域の接合深さを確保することが望ましい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
微細化が進み、ゲート電極が薄くされたトランジスタを有する半導体装置の製造に利用される。

Claims (7)

  1. （ａ）第１導電型の第１の深さのウェルと、前記ウェル内の第１の深さより浅い第１導電型の第２の深さの閾値調整領域とを有する半導体基板を準備する工程と、
    （ｂ）前記半導体基板上にゲート絶縁膜を介して、多結晶シリコン層からなるゲート電極を形成する工程と、
    （ｃ）前記ゲート電極を形成した後、前記半導体基板に浅い低抵抗領域を実現する第１のドーズ量、第１の加速エネルギで、第２導電型の不純物をイオン注入し、前記ゲート電極両側の半導体基板内にエクステンション領域を形成する工程と、
    （ｄ）前記エクステンション領域を形成した後、前記ゲート電極の側壁上に、サイドウォールスペーサを形成する工程と、
    （ｅ）前記サイドウォールスペーサを形成した後、前記第１の加速エネルギより高い第２の加速エネルギと、第２のドーズ量で、第２導電型の不純物をイオン注入し、前記第２の深さより深い第３の深さの接合を形成するソース／ドレイン領域を形成する工程と、
    （ｆ）前記ソース／ドレイン領域を形成する工程を行った後、前記半導体基板にイオンを注入し、前記ゲート電極の上層と前記ソース／ドレイン領域の上層をアモルファス化する工程と、
    （ｇ）前記アモルファス化する工程を行った後、第３の加速エネルギ、前記第２のドーズ量より高い第３のドーズ量で、第２導電型の不純物をイオン注入し、前記ソース／ドレイン領域内に高濃度領域を形成すると同時に、前記ゲート電極の多結晶シリコン層に高濃度領域を形成する工程と、
    （ｈ）前記高濃度領域を形成した後、イオン注入した不純物を活性化する工程と、
    を含み、
    前記工程（ａ）は、前記半導体基板の深さ方向に２つのピークとその間の第１の極小値を有する第１導電型不純物の濃度分布を形成し、前記工程（ｅ）は、前記第１の極小値からその２倍の濃度までの深さに接合を形成する工程であり、
    前記工程（ｅ）は、前記ゲート電極下のチャネル領域の閾値を実質的に変更しない条件で行なう工程である半導体装置の製造方法。
  2. 前記第３の加速エネルギは、前記第２の加速エネルギより低い請求項１記載の半導体装置の製造方法。
  3. 前記工程（ｆ）で用いる原子がＧｅである請求項１記載の半導体装置の製造方法。
  4. 前記第２導電型の不純物がＢであり、前記第１の加速エネルギは、０．３ｅＶ〜０．５ｅＶの範囲である請求項１記載の半導体装置の製造方法。
  5. 前記第２導電型の不純物がＢであり、前記第２の加速エネルギは、６ｅＶ〜１０ｅＶの範囲であり、前記第２のドーズ量は１ｘ１０１２ｃｍ−２〜１ｘ１０１４ｃｍ−２の範囲である請求項１記載の半導体装置の製造方法。
  6. 前記第２導電型の不純物がＢであり、前記第３の加速エネルギは、２ｋeＶ〜５ｋｅＶの範囲、前記第３のドーズ量は、１ｘ１０１５ｃｍ−２〜８ｘ１０１５ｃｍ−２の範囲である請求項１記載の半導体装置の製造方法。
  7. 前記工程（ａ）において準備する半導体基板が、第２導電型の第４の深さの他のウェルと、前記他のウェル内の第４の深さより浅い第５の深さの、第２導電型の閾値調整領域とを有し、前記工程（ｂ）が前記他のウェル上にもゲート絶縁膜を介して多結晶シリコン層からなる他のゲート電極を形成し、
    （ｃ１）前記ゲート電極を形成した後、かつ前記サイドウォールスペーサを形成する前に、前記他のウェルに浅い低抵抗領域を実現する第４のドーズ量、前記他のゲート電極下の絶縁膜を突き抜けない第４の加速エネルギで、第１導電型の不純物をイオン注入し、前記他のゲート電極両側の他のウェル内にエクステンション領域を形成する工程と、
    （ｅ１）前記サイドウォールスペーサを形成した後、かつ前記アモルファス化する工程の前に、第５のドーズ量、前記第４の加速エネルギより高い第５の加速エネルギで、第１導電型の不純物をイオン注入し、前記他のウェル内に前記第４の深さより浅く、前記第５の深さより深い第６の深さの接合を形成する他のソース／ドレイン領域を形成する工程と、
    （ｇ１）前記アモルファス化する工程を行った後、第６の加速エネルギ、前記第５のドーズ量より高い第６のドーズ量で、第１導電型の不純物をイオン注入し、前記他のソース／ドレイン領域内に高濃度領域を形成すると同時に前記他のゲート電極の多結晶シリコン層に高濃度領域を形成する工程と、
    をさらに含み、前記工程（ｄ）は、前記他のゲート電極の側壁上にもサイドウォールスペーサを形成し、前記工程（ｆ）は、前記他のゲート電極の上層、前記他のウェルの上層もアモルファス化し、前記工程（ｈ）は、前記他のウェルの不純物も活性化し、
    前記工程（ａ）は、前記他のウェル内に、前記半導体基板の深さ方向に２つのピークとその間の第２の極小値を有する第２導電型不純物の濃度分布を形成し、前記工程（ｅ１）は、前記他のウェル内に、前記第２の極小値からその２倍の濃度までの深さに接合を形成する工程であり、
    前記工程（ｅ１）は、前記他のゲート電極下のチャネル領域の閾値を実質的に変更しない条件で行なう工程である請求項１記載の半導体装置の製造方法。
JP2004571319A 2003-04-30 2003-04-30 半導体装置の製造方法 Expired - Fee Related JP4331690B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/005560 WO2004097942A1 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004097942A1 JPWO2004097942A1 (ja) 2006-07-13
JP4331690B2 true JP4331690B2 (ja) 2009-09-16

Family

ID=33398148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004571319A Expired - Fee Related JP4331690B2 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7135393B2 (ja)
JP (1) JP4331690B2 (ja)
WO (1) WO2004097942A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975099B2 (ja) * 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
US7952118B2 (en) * 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
TWI270180B (en) * 2004-06-21 2007-01-01 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
JP4890773B2 (ja) * 2005-03-07 2012-03-07 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP4241856B2 (ja) * 2006-06-29 2009-03-18 三洋電機株式会社 半導体装置および半導体装置の製造方法
US7651915B2 (en) 2006-10-12 2010-01-26 Infineon Technologies Ag Strained semiconductor device and method of making same
JP4299866B2 (ja) * 2007-03-02 2009-07-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7759207B2 (en) * 2007-03-21 2010-07-20 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing stress memorization transfer
KR100877673B1 (ko) * 2007-06-26 2009-01-08 주식회사 동부하이텍 반도체 소자 제조방법
KR100865556B1 (ko) * 2007-06-29 2008-10-28 주식회사 하이닉스반도체 반도체소자의 제조방법
US10553494B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown resistant semiconductor apparatus and method of making same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120082A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体装置及びその製造方法
JPH04283966A (ja) * 1991-03-12 1992-10-08 Nippon Steel Corp Ｍｏｓ型半導体装置の製造方法
JP3714995B2 (ja) 1995-07-05 2005-11-09 シャープ株式会社 半導体装置
JPH09260649A (ja) * 1996-03-19 1997-10-03 Fujitsu Ltd 半導体装置の製造方法
JP3871376B2 (ja) 1996-07-08 2007-01-24 松下電器産業株式会社 Ｍｉｓ半導体装置の製造方法
JPH11186188A (ja) * 1997-12-19 1999-07-09 Texas Instr Japan Ltd 半導体装置の製造方法
US5976923A (en) * 1998-12-08 1999-11-02 United Microelectronics Corp. Method for fabricating a high-voltage semiconductor device
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
AU2003236078A1 (en) * 2003-04-10 2004-11-04 Fujitsu Limited Semiconductor device and its manufacturing method
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7301185B2 (en) * 2004-11-29 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage

Also Published As

Publication number Publication date
US20050191831A1 (en) 2005-09-01
US7135393B2 (en) 2006-11-14
JPWO2004097942A1 (ja) 2006-07-13
WO2004097942A1 (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
US6551871B2 (en) Process of manufacturing a dual gate CMOS transistor
JP3523151B2 (ja) Ｍｏｓトランジスタの製造方法
US5985726A (en) Damascene process for forming ultra-shallow source/drain extensions and pocket in ULSI MOSFET
JP5283827B2 (ja) 半導体装置の製造方法
US7344985B2 (en) Nickel alloy silicide including indium and a method of manufacture therefor
US7211516B2 (en) Nickel silicide including indium and a method of manufacture therefor
US7135393B2 (en) Semiconductor device manufacture method capable of supressing gate impurity penetration into channel
US6184097B1 (en) Process for forming ultra-shallow source/drain extensions
US5933741A (en) Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US6355955B1 (en) Transistor and a method for forming the transistor with elevated and/or relatively shallow source/drain regions to achieve enhanced gate electrode formation
US8044470B2 (en) Semiconductor device and method of fabricating the same
US8084338B2 (en) Semiconductor device and manufacturing method thereof
JP2007005575A (ja) 半導体装置およびその製造方法
US20130026565A1 (en) Low rdson resistance ldmos
US10446645B2 (en) Semiconductor device and method of manufacturing the same
TW200414321A (en) Method for fabricating semiconductor device
CN110098146B (zh) 半导体器件及其形成方法
US20060189085A1 (en) Method of forming dual polysilicon gate of semiconductor device
JP2006156954A (ja) 半導体装置の製造方法
JP2004253778A (ja) 半導体装置及びその製造方法
JP3946910B2 (ja) 半導体装置の製造方法
JP5499804B2 (ja) 半導体装置の製造方法
KR20050008884A (ko) 엔모스 트랜지스터의 제조 방법
JP2002094053A (ja) 半導体装置の製造方法
KR20130103061A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090618

R150 Certificate of patent or registration of utility model

Ref document number: 4331690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140626

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees