JP4329961B2 - 複合半導体装置 - Google Patents
複合半導体装置 Download PDFInfo
- Publication number
- JP4329961B2 JP4329961B2 JP32373199A JP32373199A JP4329961B2 JP 4329961 B2 JP4329961 B2 JP 4329961B2 JP 32373199 A JP32373199 A JP 32373199A JP 32373199 A JP32373199 A JP 32373199A JP 4329961 B2 JP4329961 B2 JP 4329961B2
- Authority
- JP
- Japan
- Prior art keywords
- control terminal
- circuit board
- semiconductor device
- resin case
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
本発明は、複合半導体装置に関し、特にその内部の半導体素子から引き出された制御端子と、制御回路基板との接続構造を改良した複合半導体装置に関するものである。
【０００２】
【従来の技術】
この種、複合半導体装置の構造例を図９乃至図１１に示す。
なお、図９は制御回路基板を取り外した状態の複合半導体装置の概略構造を示す平面図、図１０は図９のＣ−Ｃ線に沿う断面図、図１１は制御回路基板を取り付けた状態の複合半導体装置の正面図である。
【０００３】
これらの図において、複合半導体装置１は両端開口の絶縁樹脂ケース２を備え、この絶縁樹脂ケース２の一方の開口端を閉塞するように放熱板３を有している。該放熱板３上には図示を省略した電気回路基板が固着され、この電気回路基板上に例えば、ＩＧＢＴ、ＭＯＳ ＦＥＴ、サイリスタ、トランジスタ等の半導体素子が単体、あるいはモジュールとして搭載されている。
【０００４】
上記絶縁樹脂ケース２の側壁内には制御端子４がインサートモールドされ、制御端子４の上端は絶縁樹脂ケース２の上部から外部に露出し、制御端子の下端は絶縁樹脂ケース２の内部に露出している（図示省略）。この制御端子４の下端の露出端部と上記半導体素子とはボンディングワイヤによって接続されている（図示省略）。
【０００５】
また、上記絶縁樹脂ケース２の側壁内には、主端子５が上記制御端子４と同様にインサートモールドされている。この主端子５の上端及び下端も上記制御端子４と同様に外部に露出しており、その下端は電気回路基板の導体パターンとボンディングワイヤによって接続されている（図示省略）。
【０００６】
絶縁樹脂ケース２の上面四隅には円柱状のねじ止め台６が設けられ、このねじ止め台６に制御回路基板７がねじ止めされる。
【０００７】
すなわち、図１１に示すように、制御回路基板７の透孔（図示省略）に制御端子４の一端を挿通し、制御回路基板７の上面又は下面に形成した導体パターンと半田８によって固着させるとともに、ねじ９により制御回路基板７がねじ止め台６にねじ止めされている。
【０００８】
なお、主端子５の上面には予め外部導体バー１０が取り付けられ、絶縁樹脂ケース２の上面と制御回路基板７の下面との間に形成された間隙１１から水平方向に引き出される構造となっている。
【０００９】
【発明が解決しようとする課題】
従来の複合半導体装置１は、上記のような構造を有しているため、次のような解決すべき課題があった。
▲１▼制御端子４と制御回路基板７とを接続するのに半田付けを行なっているため、フラックス等の影響、接続不良等で複合半導体装置自体の信頼性に難があった。
▲２▼半田付け作業等、組立て作業が煩雑で工数がかかり、製造コストの低減が困難であった。
本発明は、上記の課題を解決するためになされたもので、半田付け作業を一切なくし、高信頼性を維持でき、かつ、製造コストを安価にし得る複合半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明によれば、絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）と一体的に形成された蛇腹状ばね部（１７）によって弾性的に加圧接触させたことを特徴とする複合半導体装置（１）が提供される。
【００１１】
請求項２に記載の発明によれば、絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）とは別材によって形成されたコイルばねを介して加圧接触させたことを特徴とする複合半導体装置（１）が提供される。
【００１２】
請求項３に記載の発明によれば、絶縁樹脂ケース（２）の側壁の一部が、制御回路基板（７）を受け、かつ、固定する台座部（１３）と、制御端子（４）の上端部（４ｂ）を収納する収納部（１４）と、制御端子（４）の下端部（４ａ）をインサートモールドする制御端子モールド部（１５）とから成る制御端子台（１６）として構成されていることを特徴とする請求項１に記載の複合半導体装置（１）が提供される。
【００１３】
請求項４に記載の発明によれば、制御端子台（１１６）上に載置される制御回路基板（７）が、制御端子（４）の先端部（４ｂ）と接触すると共に、制御端子台（１１６）の上面に挿入されたばね止め材（２７）によって上方から押圧固定されることを特徴とする請求項１に記載の複合半導体装置（１）が提供される。
【００１４】
請求項５に記載の発明によれば、制御端子（４）の上端部（４ｂ）を収納する収納部（１４）が、互いに相補形状をなす本体部（２１）と補助板部（２２）とを組み合わせることによって構成されていることを特徴とする請求項１，３，４のいずれか一項に記載の複合半導体装置（１）が提供される。
【００１７】
【実施例】
以下に本発明の実施例を、図を参照して説明する。
図１は、制御回路基板を取り外した状態の本発明の複合半導体装置の平面図、図２は図１のＡ−Ａ線に沿う断面図である。
本発明では、半導体素子の表面電極とボンディングワイヤを介して外部へ引き出す制御端子と制御回路基板との半田付けをなくするため、該制御回路基板を制御端子台の台座部にスプリングアクションを利用して固定する際に、該制御端子と制御回路基板の導体部とが加圧接触するようにしたことを特徴とするものである。
【００１８】
以下に、本発明の実施例を詳細に説明する。本発明の複合半導体装置１では、従来と同様に、絶縁樹脂ケース２の一方の開口部が閉塞されるように、絶縁樹脂ケース２が放熱板３上に固定される。上記放熱板上３には、電気回路基板（図示省略）が搭載され、その導体パターン上に半導体素子等の電子部品が固着されて回路が形成され、該回路からボンディングワイヤを介して主端子５及び制御端子４が引き出される構造となっている。
【００１９】
前記制御端子４は、前記絶縁樹脂ケース２の側壁下端部から該制御端子４の下端部４ａが露出するように、また、前記絶縁樹脂ケース２の側壁上端部から該制御端子４の上端部４ｂが露出するようにインサートモールドされている。
【００２０】
上記主端子５も前記制御端子４と同様に、前記絶縁樹脂ケース２の側壁にその両端部が露出するようにインサートモールドされている。
すなわち、主端子５の下端部５ａは、絶縁樹脂ケース２の側壁下端部から露出するように、また、主端子５の上端部５ｂは絶縁樹脂ケース２の側壁上端部から露出するようにインサートモールドされている。
そして、前記上端部５ｂの直下部には袋ナット１２が収納され、該上端部５ｂが直角に折り曲げられることにより該袋ナット１２の抜け出しを防止する構造となっている。
【００２１】
なお、上記実施例では、主端子５を絶縁樹脂ケース２の側壁にインサートモールドしたが、該主端子５は必ずしもインサートモールドする必要はなく、導体パターンから直接引き出すようにしても良い。
【００２２】
前記制御端子４の上端部４ｂは、絶縁樹脂ケース２の上方に前記放熱板３と所定の間隙１１を隔てて配置された制御回路基板７の導体部（図示省略）に、後述する弾性手段を介して加圧接触せしめられる。
【００２３】
すなわち、図３に示すように、前記絶縁樹脂ケース２の側壁の一部に制御端子台１６を形成する。この制御端子台１６は、前記制御回路基板７を受け、かつ、固定する台座部１３と、前記制御端子４の上端部４ｂを収納する収納部１４と、前記制御端子４の下端部４ａが露出するようにインサートモールドする制御端子モールド部１５とから成る。
【００２４】
上記制御端子台１６の収納部１４内には、制御端子４の上端部４ｂが収納されるが、該上端部４ｂ自体を弾性手段、すなわち、この実施例では蛇腹状ばね１７又はコイルばね（図示省略）とする。
【００２５】
なお、上記弾性手段は、制御端子４とは別材から成るコイルばね等とし、これを収納部１４内に収納するようにしても良い。
【００２６】
上記制御端子台１６の収納部１４内に上端部４ｂが収納され、下端部４ａがインサートモールドされた制御端子４の露出端部は、図３に示すように、放熱板３上の電気回路基板１８上に載置・固定された半導体チップ１９の表面電極とボンディングワイヤ２０により結線される。
また、上端部４ｂと一体となった弾性手段としての蛇腹状ばね１７を収納する収納部１４を樹脂モールドにより一体形成するのは困難であるため、２分割構成とし、補助板部２２を組み合わせるようにしている。
なお、図４は制御端子台１６を上部から見た図であり、図３と同一部分には同一符号が付してある。
【００２７】
次に、図５乃至図７を参照して、制御端子４を制御回路基板７に、いわゆる半田レスで接続する手順を説明する。なお、図５は制御回路基板と制御端子台との係止状態を示す部分断面図、図６は複合半導体装置全体の平面図、図７は図６のＢ−Ｂ線に沿う断面図である。また、制御回路基板７の下面側には、図示を省略したが、所定の導体パターンが形成され、抵抗、コンデンサ等の各種の電気回路部品が搭載固着されている。
【００２８】
上記制御回路基板７の導体パターンが形成された面を下向きにして、制御回路基板７の端部を、台座部１３の傾斜頭部１３ａに沿って滑らせ、該台座部１３内に該台座部１３のスプリングアクションを利用して挿入固定する。
【００２９】
このようにすることにより、制御端子台１６の収納部１４の上端からは制御端子４の先端部が外部に露出しているので、該露出端部を蛇腹状ばね１７のばね力に抗して制御回路基板７が下方に押圧し、該制御回路基板７の導体部と前記制御端子４とがいわゆる半田レスにより電気的に加圧接触する。
【００３０】
最後に、絶縁樹脂ケース２の側壁周縁に設けたねじ止め台６に制御回路基板７の上面側からねじ９をねじ込み、制御回路基板７の固定を確実にする。なお、上記制御回路基板７を制御端子台１６に取り付ける前に、図６及び図７に示すように、複合半導体装置１の水平方向に引き出される外部導体バー１０を主端子５に対して固定しておく。
【００３１】
以上の構成により、制御端子４と制御回路基板７の導体部とが、半田付けすることなく電気的に接続でき、半田付け作業に伴う悪影響を回避でき、高信頼性で、かつ、組立工数の低減により製造コストの安価な複合半導体装置が得られる。
【００３２】
次に、制御端子台の他の実施例を、図８を参照して説明する。
この実施例の制御端子台１１６は、前記実施例と同様に２分割構成の本体部２１と、補助板部２２とから成り、互いに相補形状をなしているが、先の実施例のように頭部に台座部（図３参照）を有していない。
【００３３】
また、前記同様、本体部２１の段部２３に複数（図では３個）の制御端子４の下部がインサートモールドされている。さらに、上記本体部２１には有底孔２４ａ,２４ｂ,２４ｃが設けられている。
【００３４】
一方、前記有底孔２４ａ,２４ｂ,２４ｃに対応して前記補助板部２２の対向面には突起部２５ａ,２５ｂ,２５ｃが設けられ、この突起部２５ａ,２５ｂ,２５ｃを前記有底孔２４ａ,２４ｂ,２４ｃに嵌合させることで、本体部２１と補助板部２２とが一体となった制御端子台１１６を構成するようになっている。
【００３５】
また、補助板部２２には凹陥部２６が形成され、該補助板部２２が前記本体部２１と組み合わせられたときに、該凹陥部２６が制御端子４の上部に形成された弾性手段としての蛇腹状ばね１７の収納部１４となる。
【００３６】
上記本体部２１の上端部には、ばね止め材２７の脚部２８が挿入固定される有底孔２９が設けられている。次に、上記制御端子台１１６に対して、制御回路基板７の係止手順を説明すると、先ず、制御端子４の上端部を若干下方に押圧するようにして制御端子台１１６の上端部に制御回路基板７を載置する。次に、その状態で、ばね止め材２７を有底孔２９に挿入固定することにより、制御回路基板７の下面側に形成した導体部（図示省略）と制御端子４の上端面が圧接する。
【００３７】
なお、制御端子４の上端部はＵ字状に折り曲げて、制御回路基板７の導体回路部との接触をスムーズにしても良い。
以上により前記実施例と同様に半田レスで、かつ、加圧接触状態で制御端子４と制御回路基板７との電気的接続が簡単な手順でなされることとなる。
【００３８】
なお、上記２つの実施例における制御端子台１６,１１６の個数には特に制限されるものではなく、絶縁樹脂ケース２の側壁に複数箇所設けるものであれば、そのいずれれも適用することができる。
【００３９】
【発明の効果】
本発明は、上記のように構成したので、制御端子と制御回路基板とを半田付けすることなく簡単な手順で接続することができ、信頼性の高い複合半導体装置が組立工数を少なくして安価に得られる。
【図面の簡単な説明】
【図１】制御回路基板を取り外した状態の本発明の複合半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】制御端子台の一例を示す部分断面図である。
【図４】上記制御端子台の部分平面図である。
【図５】上記制御端子台に制御回路基板を取り付けた状態の部分断面図である。
【図６】本発明の複合半導体装置全体を示す平面図である。
【図７】図６におけるＢ−Ｂ線に沿う断面図である。
【図８】制御端子台の他の実施例を示す斜視図である。
【図９】制御回路基板を取り外した状態の従来の複合半導体装置の概略構造を示す平面図である。
【図１０】図９のＣ−Ｃ線に沿う断面図である。
【図１１】制御回路基板を取り付けた状態の従来の複合半導体装置の一部を示す正面図である。
【符号の説明】
１ 複合半導体装置
２ 絶縁樹脂ケース
３ 放熱板
４ 制御端子
５ 主端子
６ ねじ止め台
７ 制御回路基板
８ 半田付け
９ ねじ
１０ 外部導体バー
１１ 間隙
１２ 袋ナット
１３ 台座部
１３ａ 傾斜頭部
１４ 収納部
１５ 制御端子モールド部
１６，１１６ 制御端子台
１７ 蛇腹状ばね
１８ 電気回路基板
１９ 半導体チップ
２０ ボンディングワイヤ
２１ 本体部
２２ 補助板部
２３ 段部
２４ａ,２４ｂ,２４ｃ 有底孔
２５ａ，２５ｂ，２５ｃ 突起部
２６ 凹陥部
２７ ばね止め材
２８ 脚部
２９ 有底孔
本発明は、複合半導体装置に関し、特にその内部の半導体素子から引き出された制御端子と、制御回路基板との接続構造を改良した複合半導体装置に関するものである。
【０００２】
【従来の技術】
この種、複合半導体装置の構造例を図９乃至図１１に示す。
なお、図９は制御回路基板を取り外した状態の複合半導体装置の概略構造を示す平面図、図１０は図９のＣ−Ｃ線に沿う断面図、図１１は制御回路基板を取り付けた状態の複合半導体装置の正面図である。
【０００３】
これらの図において、複合半導体装置１は両端開口の絶縁樹脂ケース２を備え、この絶縁樹脂ケース２の一方の開口端を閉塞するように放熱板３を有している。該放熱板３上には図示を省略した電気回路基板が固着され、この電気回路基板上に例えば、ＩＧＢＴ、ＭＯＳ ＦＥＴ、サイリスタ、トランジスタ等の半導体素子が単体、あるいはモジュールとして搭載されている。
【０００４】
上記絶縁樹脂ケース２の側壁内には制御端子４がインサートモールドされ、制御端子４の上端は絶縁樹脂ケース２の上部から外部に露出し、制御端子の下端は絶縁樹脂ケース２の内部に露出している（図示省略）。この制御端子４の下端の露出端部と上記半導体素子とはボンディングワイヤによって接続されている（図示省略）。
【０００５】
また、上記絶縁樹脂ケース２の側壁内には、主端子５が上記制御端子４と同様にインサートモールドされている。この主端子５の上端及び下端も上記制御端子４と同様に外部に露出しており、その下端は電気回路基板の導体パターンとボンディングワイヤによって接続されている（図示省略）。
【０００６】
絶縁樹脂ケース２の上面四隅には円柱状のねじ止め台６が設けられ、このねじ止め台６に制御回路基板７がねじ止めされる。
【０００７】
すなわち、図１１に示すように、制御回路基板７の透孔（図示省略）に制御端子４の一端を挿通し、制御回路基板７の上面又は下面に形成した導体パターンと半田８によって固着させるとともに、ねじ９により制御回路基板７がねじ止め台６にねじ止めされている。
【０００８】
なお、主端子５の上面には予め外部導体バー１０が取り付けられ、絶縁樹脂ケース２の上面と制御回路基板７の下面との間に形成された間隙１１から水平方向に引き出される構造となっている。
【０００９】
【発明が解決しようとする課題】
従来の複合半導体装置１は、上記のような構造を有しているため、次のような解決すべき課題があった。
▲１▼制御端子４と制御回路基板７とを接続するのに半田付けを行なっているため、フラックス等の影響、接続不良等で複合半導体装置自体の信頼性に難があった。
▲２▼半田付け作業等、組立て作業が煩雑で工数がかかり、製造コストの低減が困難であった。
本発明は、上記の課題を解決するためになされたもので、半田付け作業を一切なくし、高信頼性を維持でき、かつ、製造コストを安価にし得る複合半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明によれば、絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）と一体的に形成された蛇腹状ばね部（１７）によって弾性的に加圧接触させたことを特徴とする複合半導体装置（１）が提供される。
【００１１】
請求項２に記載の発明によれば、絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）とは別材によって形成されたコイルばねを介して加圧接触させたことを特徴とする複合半導体装置（１）が提供される。
【００１２】
請求項３に記載の発明によれば、絶縁樹脂ケース（２）の側壁の一部が、制御回路基板（７）を受け、かつ、固定する台座部（１３）と、制御端子（４）の上端部（４ｂ）を収納する収納部（１４）と、制御端子（４）の下端部（４ａ）をインサートモールドする制御端子モールド部（１５）とから成る制御端子台（１６）として構成されていることを特徴とする請求項１に記載の複合半導体装置（１）が提供される。
【００１３】
請求項４に記載の発明によれば、制御端子台（１１６）上に載置される制御回路基板（７）が、制御端子（４）の先端部（４ｂ）と接触すると共に、制御端子台（１１６）の上面に挿入されたばね止め材（２７）によって上方から押圧固定されることを特徴とする請求項１に記載の複合半導体装置（１）が提供される。
【００１４】
請求項５に記載の発明によれば、制御端子（４）の上端部（４ｂ）を収納する収納部（１４）が、互いに相補形状をなす本体部（２１）と補助板部（２２）とを組み合わせることによって構成されていることを特徴とする請求項１，３，４のいずれか一項に記載の複合半導体装置（１）が提供される。
【００１７】
【実施例】
以下に本発明の実施例を、図を参照して説明する。
図１は、制御回路基板を取り外した状態の本発明の複合半導体装置の平面図、図２は図１のＡ−Ａ線に沿う断面図である。
本発明では、半導体素子の表面電極とボンディングワイヤを介して外部へ引き出す制御端子と制御回路基板との半田付けをなくするため、該制御回路基板を制御端子台の台座部にスプリングアクションを利用して固定する際に、該制御端子と制御回路基板の導体部とが加圧接触するようにしたことを特徴とするものである。
【００１８】
以下に、本発明の実施例を詳細に説明する。本発明の複合半導体装置１では、従来と同様に、絶縁樹脂ケース２の一方の開口部が閉塞されるように、絶縁樹脂ケース２が放熱板３上に固定される。上記放熱板上３には、電気回路基板（図示省略）が搭載され、その導体パターン上に半導体素子等の電子部品が固着されて回路が形成され、該回路からボンディングワイヤを介して主端子５及び制御端子４が引き出される構造となっている。
【００１９】
前記制御端子４は、前記絶縁樹脂ケース２の側壁下端部から該制御端子４の下端部４ａが露出するように、また、前記絶縁樹脂ケース２の側壁上端部から該制御端子４の上端部４ｂが露出するようにインサートモールドされている。
【００２０】
上記主端子５も前記制御端子４と同様に、前記絶縁樹脂ケース２の側壁にその両端部が露出するようにインサートモールドされている。
すなわち、主端子５の下端部５ａは、絶縁樹脂ケース２の側壁下端部から露出するように、また、主端子５の上端部５ｂは絶縁樹脂ケース２の側壁上端部から露出するようにインサートモールドされている。
そして、前記上端部５ｂの直下部には袋ナット１２が収納され、該上端部５ｂが直角に折り曲げられることにより該袋ナット１２の抜け出しを防止する構造となっている。
【００２１】
なお、上記実施例では、主端子５を絶縁樹脂ケース２の側壁にインサートモールドしたが、該主端子５は必ずしもインサートモールドする必要はなく、導体パターンから直接引き出すようにしても良い。
【００２２】
前記制御端子４の上端部４ｂは、絶縁樹脂ケース２の上方に前記放熱板３と所定の間隙１１を隔てて配置された制御回路基板７の導体部（図示省略）に、後述する弾性手段を介して加圧接触せしめられる。
【００２３】
すなわち、図３に示すように、前記絶縁樹脂ケース２の側壁の一部に制御端子台１６を形成する。この制御端子台１６は、前記制御回路基板７を受け、かつ、固定する台座部１３と、前記制御端子４の上端部４ｂを収納する収納部１４と、前記制御端子４の下端部４ａが露出するようにインサートモールドする制御端子モールド部１５とから成る。
【００２４】
上記制御端子台１６の収納部１４内には、制御端子４の上端部４ｂが収納されるが、該上端部４ｂ自体を弾性手段、すなわち、この実施例では蛇腹状ばね１７又はコイルばね（図示省略）とする。
【００２５】
なお、上記弾性手段は、制御端子４とは別材から成るコイルばね等とし、これを収納部１４内に収納するようにしても良い。
【００２６】
上記制御端子台１６の収納部１４内に上端部４ｂが収納され、下端部４ａがインサートモールドされた制御端子４の露出端部は、図３に示すように、放熱板３上の電気回路基板１８上に載置・固定された半導体チップ１９の表面電極とボンディングワイヤ２０により結線される。
また、上端部４ｂと一体となった弾性手段としての蛇腹状ばね１７を収納する収納部１４を樹脂モールドにより一体形成するのは困難であるため、２分割構成とし、補助板部２２を組み合わせるようにしている。
なお、図４は制御端子台１６を上部から見た図であり、図３と同一部分には同一符号が付してある。
【００２７】
次に、図５乃至図７を参照して、制御端子４を制御回路基板７に、いわゆる半田レスで接続する手順を説明する。なお、図５は制御回路基板と制御端子台との係止状態を示す部分断面図、図６は複合半導体装置全体の平面図、図７は図６のＢ−Ｂ線に沿う断面図である。また、制御回路基板７の下面側には、図示を省略したが、所定の導体パターンが形成され、抵抗、コンデンサ等の各種の電気回路部品が搭載固着されている。
【００２８】
上記制御回路基板７の導体パターンが形成された面を下向きにして、制御回路基板７の端部を、台座部１３の傾斜頭部１３ａに沿って滑らせ、該台座部１３内に該台座部１３のスプリングアクションを利用して挿入固定する。
【００２９】
このようにすることにより、制御端子台１６の収納部１４の上端からは制御端子４の先端部が外部に露出しているので、該露出端部を蛇腹状ばね１７のばね力に抗して制御回路基板７が下方に押圧し、該制御回路基板７の導体部と前記制御端子４とがいわゆる半田レスにより電気的に加圧接触する。
【００３０】
最後に、絶縁樹脂ケース２の側壁周縁に設けたねじ止め台６に制御回路基板７の上面側からねじ９をねじ込み、制御回路基板７の固定を確実にする。なお、上記制御回路基板７を制御端子台１６に取り付ける前に、図６及び図７に示すように、複合半導体装置１の水平方向に引き出される外部導体バー１０を主端子５に対して固定しておく。
【００３１】
以上の構成により、制御端子４と制御回路基板７の導体部とが、半田付けすることなく電気的に接続でき、半田付け作業に伴う悪影響を回避でき、高信頼性で、かつ、組立工数の低減により製造コストの安価な複合半導体装置が得られる。
【００３２】
次に、制御端子台の他の実施例を、図８を参照して説明する。
この実施例の制御端子台１１６は、前記実施例と同様に２分割構成の本体部２１と、補助板部２２とから成り、互いに相補形状をなしているが、先の実施例のように頭部に台座部（図３参照）を有していない。
【００３３】
また、前記同様、本体部２１の段部２３に複数（図では３個）の制御端子４の下部がインサートモールドされている。さらに、上記本体部２１には有底孔２４ａ,２４ｂ,２４ｃが設けられている。
【００３４】
一方、前記有底孔２４ａ,２４ｂ,２４ｃに対応して前記補助板部２２の対向面には突起部２５ａ,２５ｂ,２５ｃが設けられ、この突起部２５ａ,２５ｂ,２５ｃを前記有底孔２４ａ,２４ｂ,２４ｃに嵌合させることで、本体部２１と補助板部２２とが一体となった制御端子台１１６を構成するようになっている。
【００３５】
また、補助板部２２には凹陥部２６が形成され、該補助板部２２が前記本体部２１と組み合わせられたときに、該凹陥部２６が制御端子４の上部に形成された弾性手段としての蛇腹状ばね１７の収納部１４となる。
【００３６】
上記本体部２１の上端部には、ばね止め材２７の脚部２８が挿入固定される有底孔２９が設けられている。次に、上記制御端子台１１６に対して、制御回路基板７の係止手順を説明すると、先ず、制御端子４の上端部を若干下方に押圧するようにして制御端子台１１６の上端部に制御回路基板７を載置する。次に、その状態で、ばね止め材２７を有底孔２９に挿入固定することにより、制御回路基板７の下面側に形成した導体部（図示省略）と制御端子４の上端面が圧接する。
【００３７】
なお、制御端子４の上端部はＵ字状に折り曲げて、制御回路基板７の導体回路部との接触をスムーズにしても良い。
以上により前記実施例と同様に半田レスで、かつ、加圧接触状態で制御端子４と制御回路基板７との電気的接続が簡単な手順でなされることとなる。
【００３８】
なお、上記２つの実施例における制御端子台１６,１１６の個数には特に制限されるものではなく、絶縁樹脂ケース２の側壁に複数箇所設けるものであれば、そのいずれれも適用することができる。
【００３９】
【発明の効果】
本発明は、上記のように構成したので、制御端子と制御回路基板とを半田付けすることなく簡単な手順で接続することができ、信頼性の高い複合半導体装置が組立工数を少なくして安価に得られる。
【図面の簡単な説明】
【図１】制御回路基板を取り外した状態の本発明の複合半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】制御端子台の一例を示す部分断面図である。
【図４】上記制御端子台の部分平面図である。
【図５】上記制御端子台に制御回路基板を取り付けた状態の部分断面図である。
【図６】本発明の複合半導体装置全体を示す平面図である。
【図７】図６におけるＢ−Ｂ線に沿う断面図である。
【図８】制御端子台の他の実施例を示す斜視図である。
【図９】制御回路基板を取り外した状態の従来の複合半導体装置の概略構造を示す平面図である。
【図１０】図９のＣ−Ｃ線に沿う断面図である。
【図１１】制御回路基板を取り付けた状態の従来の複合半導体装置の一部を示す正面図である。
【符号の説明】
１ 複合半導体装置
２ 絶縁樹脂ケース
３ 放熱板
４ 制御端子
５ 主端子
６ ねじ止め台
７ 制御回路基板
８ 半田付け
９ ねじ
１０ 外部導体バー
１１ 間隙
１２ 袋ナット
１３ 台座部
１３ａ 傾斜頭部
１４ 収納部
１５ 制御端子モールド部
１６，１１６ 制御端子台
１７ 蛇腹状ばね
１８ 電気回路基板
１９ 半導体チップ
２０ ボンディングワイヤ
２１ 本体部
２２ 補助板部
２３ 段部
２４ａ,２４ｂ,２４ｃ 有底孔
２５ａ，２５ｂ，２５ｃ 突起部
２６ 凹陥部
２７ ばね止め材
２８ 脚部
２９ 有底孔
Claims (5)
- 絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）と一体的に形成された蛇腹状ばね部（１７）によって弾性的に加圧接触させたことを特徴とする複合半導体装置（１）。 - 絶縁樹脂ケース（２）の一方の開口部を閉塞するように絶縁樹脂ケース（２）を放熱板（３）上に固定し、
放熱板（３）上に電気回路基板（１８）が搭載され、
電気回路基板（１８）の導体パターン上に電子部品（１９）を搭載して電気回路が形成され、
電気回路から主端子（５）及び制御端子（４）が引き出される構造の複合半導体装置（１）において、
制御端子（４）の下端部（４ａ）の一部が絶縁樹脂ケース（２）の側壁下端部から露出するように、かつ、制御端子（４）の上端部（４ｂ）が絶縁樹脂ケース（２）の側壁上端部から露出するように、制御端子（４）がインサートモールドされ、
放熱板（３）と所定の間隔を隔てて配置された制御回路基板（７）の導体部と制御端子（４）の上端部（４ｂ）とを、制御端子（４）とは別材によって形成されたコイルばねを介して加圧接触させたことを特徴とする複合半導体装置（１）。 - 絶縁樹脂ケース（２）の側壁の一部が、制御回路基板（７）を受け、かつ、固定する台座部（１３）と、制御端子（４）の上端部（４ｂ）を収納する収納部（１４）と、制御端子（４）の下端部（４ａ）をインサートモールドする制御端子モールド部（１５）とから成る制御端子台（１６）として構成されていることを特徴とする請求項１に記載の複合半導体装置（１）。
- 制御端子台（１１６）上に載置される制御回路基板（７）が、制御端子（４）の先端部（４ｂ）と接触すると共に、制御端子台（１１６）の上面に挿入されたばね止め材（２７）によって上方から押圧固定されることを特徴とする請求項１に記載の複合半導体装置（１）。
- 制御端子（４）の上端部（４ｂ）を収納する収納部（１４）が、互いに相補形状をなす本体部（２１）と補助板部（２２）とを組み合わせることによって構成されていることを特徴とする請求項１，３，４のいずれか一項に記載の複合半導体装置（１）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373199A JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373199A JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144249A JP2001144249A (ja) | 2001-05-25 |
| JP4329961B2 true JP4329961B2 (ja) | 2009-09-09 |
Family
ID=18157992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32373199A Expired - Lifetime JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329961B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4476592B2 (ja) * | 2003-10-15 | 2010-06-09 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
| DE102005024900B4 (de) * | 2004-06-08 | 2012-08-16 | Fuji Electric Co., Ltd. | Leistungsmodul |
| JP4900165B2 (ja) | 2007-09-27 | 2012-03-21 | 三菱電機株式会社 | 電力半導体モジュール |
| JP5136513B2 (ja) * | 2009-05-15 | 2013-02-06 | トヨタ自動車株式会社 | 半導体装置 |
| JP5510432B2 (ja) | 2011-02-28 | 2014-06-04 | 株式会社豊田自動織機 | 半導体装置 |
| CN106796934B (zh) * | 2015-04-10 | 2019-12-10 | 富士电机株式会社 | 半导体装置 |
| WO2017122471A1 (ja) | 2016-01-15 | 2017-07-20 | 富士電機株式会社 | 半導体装置 |
| WO2018155666A1 (ja) * | 2017-02-27 | 2018-08-30 | 興和株式会社 | Ｌｅｄ照明装置 |
| WO2018180580A1 (ja) * | 2017-03-30 | 2018-10-04 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645721A (ja) * | 1992-07-24 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH0645515A (ja) * | 1992-07-27 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| JP3410969B2 (ja) * | 1997-06-30 | 2003-05-26 | 株式会社東芝 | 半導体装置 |
| JP2000307056A (ja) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | 車載用半導体装置 |
-
1999
- 1999-11-15 JP JP32373199A patent/JP4329961B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144249A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421244B1 (en) | Power module | |
| US8975740B2 (en) | Semiconductor module | |
| JPH0713191Y2 (ja) | コネクタ | |
| US6791183B2 (en) | Power semiconductor module and cooling element for holding the power semiconductor module | |
| JP2004200677A (ja) | パワー半導体モジュールのためのケーシング | |
| JPH1174433A (ja) | 半導体装置 | |
| JP4329961B2 (ja) | 複合半導体装置 | |
| JP4301096B2 (ja) | 半導体装置 | |
| US6905361B2 (en) | Electrical device | |
| JP5267221B2 (ja) | 半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH0451486Y2 (ja) | ||
| JPH1050897A (ja) | 半導体装置 | |
| JPH0810204Y2 (ja) | 半導体部品取付構造 | |
| JP2671700B2 (ja) | 電気装置 | |
| JP3754197B2 (ja) | 混成集積回路装置 | |
| JPS5940733Y2 (ja) | トランスの取付装置 | |
| JPH066548Y2 (ja) | ソリッドステート・コンタクタ | |
| JPH0628786Y2 (ja) | 電子部品 | |
| JPH0864722A (ja) | 混成集積回路装置 | |
| JP2854041B2 (ja) | 混成集積回路装置 | |
| JP4330293B2 (ja) | 電力用半導体装置 | |
| JPH0436121Y2 (ja) | ||
| JPH0541563Y2 (ja) | ||
| JPS608464Y2 (ja) | 電気装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090611 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4329961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150626 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |