JP2001144249A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JP2001144249A JP2001144249A JP32373199A JP32373199A JP2001144249A JP 2001144249 A JP2001144249 A JP 2001144249A JP 32373199 A JP32373199 A JP 32373199A JP 32373199 A JP32373199 A JP 32373199A JP 2001144249 A JP2001144249 A JP 2001144249A
- Authority
- JP
- Japan
- Prior art keywords
- control terminal
- semiconductor device
- circuit board
- composite semiconductor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】半田付け作業を一切行なうことなく、制御端子
と制御回路基板との接続をなす。 【解決手段】絶縁樹脂ケース２の側壁の一部に、制御端
子台１６を形成し、この制御端子台１６に制御端子４の
上端部４ｂ及び下端部４ａを露出させるようにインサー
トモールドし、制御回路基板７を上記制御端子台１６の
先端部に設けた台座部１３にスプリングアクションによ
り係止させることにより、制御回路基板７の導体部と制
御端子４の上端部とを加圧接触させる。
と制御回路基板との接続をなす。 【解決手段】絶縁樹脂ケース２の側壁の一部に、制御端
子台１６を形成し、この制御端子台１６に制御端子４の
上端部４ｂ及び下端部４ａを露出させるようにインサー
トモールドし、制御回路基板７を上記制御端子台１６の
先端部に設けた台座部１３にスプリングアクションによ
り係止させることにより、制御回路基板７の導体部と制
御端子４の上端部とを加圧接触させる。
Description
【０００１】本発明は、複合半導体装置に関し、特にそ
の内部の半導体素子から引き出された制御端子と、制御
回路基板との接続構造を改良した複合半導体装置に関す
るものである。
の内部の半導体素子から引き出された制御端子と、制御
回路基板との接続構造を改良した複合半導体装置に関す
るものである。
【０００２】
【従来の技術】この種、複合半導体装置の構造例を図９
乃至図１１に示す。なお、図９は制御回路基板を取り外
した状態の複合半導体装置の概略構造を示す平面図、図
１０は図９のＣ−Ｃ線に沿う断面図、図１１は制御回路
基板を取り付けた状態の複合半導体装置の正面図であ
る。
乃至図１１に示す。なお、図９は制御回路基板を取り外
した状態の複合半導体装置の概略構造を示す平面図、図
１０は図９のＣ−Ｃ線に沿う断面図、図１１は制御回路
基板を取り付けた状態の複合半導体装置の正面図であ
る。
【０００３】これらの図において、複合半導体装置１は
両端開口の絶縁樹脂ケース２を備え、この絶縁樹脂ケー
ス２の一方の開口端を閉塞するように放熱板３を有して
いる。該放熱板３上には図示を省略した電気回路基板が
固着され、この電気回路基板上に例えば、ＩＧＢＴ、Ｍ
ＯＳ ＦＥＴ、サイリスタ、トランジスタ等の半導体素
子が単体、あるいはモジュールとして搭載されている。
両端開口の絶縁樹脂ケース２を備え、この絶縁樹脂ケー
ス２の一方の開口端を閉塞するように放熱板３を有して
いる。該放熱板３上には図示を省略した電気回路基板が
固着され、この電気回路基板上に例えば、ＩＧＢＴ、Ｍ
ＯＳ ＦＥＴ、サイリスタ、トランジスタ等の半導体素
子が単体、あるいはモジュールとして搭載されている。
【０００４】上記絶縁樹脂ケース２の側壁内には制御端
子４がインサートモールドされ、該端子４の上端は絶縁
樹脂ケース２の上部から外部に露出し、該端子の下端は
絶縁樹脂ケースの内部に露出している（図示省略）。こ
の制御端子４の下端の露出端部と上記半導体素子とはボ
ンディングワイヤにて接続されている（図示省略）。
子４がインサートモールドされ、該端子４の上端は絶縁
樹脂ケース２の上部から外部に露出し、該端子の下端は
絶縁樹脂ケースの内部に露出している（図示省略）。こ
の制御端子４の下端の露出端部と上記半導体素子とはボ
ンディングワイヤにて接続されている（図示省略）。
【０００５】また、上記絶縁樹脂ケース２の側壁内に
は、主端子５が上記制御端子４と同様にインサートモー
ルドされている。この主端子５の上端及び下端も上記制
御端子４と同様に外部に露出しており、その下端は電気
回路基板の導体パターンとボンディングワイヤにて接続
されている（図示省略）。
は、主端子５が上記制御端子４と同様にインサートモー
ルドされている。この主端子５の上端及び下端も上記制
御端子４と同様に外部に露出しており、その下端は電気
回路基板の導体パターンとボンディングワイヤにて接続
されている（図示省略）。
【０００６】絶縁樹脂ケース２の上面四隅には円柱状の
ねじ止め台６が設けられ、このねじ止め台６に制御回路
基板７がねじ止めされる。
ねじ止め台６が設けられ、このねじ止め台６に制御回路
基板７がねじ止めされる。
【０００７】すなわち、図１１に示すように、制御回路
基板７の透孔（図示省略）に制御端子４の一端を挿通
し、制御回路基板７の上面又は下面に形成した導体パタ
ーンと半田固着８させるとともに、ねじ９により制御回
路基板７をねじ止め台６にねじ止めされている。
基板７の透孔（図示省略）に制御端子４の一端を挿通
し、制御回路基板７の上面又は下面に形成した導体パタ
ーンと半田固着８させるとともに、ねじ９により制御回
路基板７をねじ止め台６にねじ止めされている。
【０００８】なお、主端子５の上面には予め外部導体バ
ー１０が取り付けられ、絶縁樹脂ケース２の上面と制御
回路基板７の下面との間に形成された間隙１１から水平
方向に引き出される構造となっている。
ー１０が取り付けられ、絶縁樹脂ケース２の上面と制御
回路基板７の下面との間に形成された間隙１１から水平
方向に引き出される構造となっている。
【０００９】
【発明が解決しようとする課題】従来の複合半導体装置
１は、上記のような構造を有しているため、次のような
解決すべき課題があった。 制御端子４と制御回路基板７とを接続するのに半田付
けを行なっているため、フラックス等の影響、接続不良
等で複合半導体装置自体の信頼性に難があった。 半田付け作業等、組立て作業が煩雑で工数がかかり、
製造コストの低減が困難であった。 本発明は、上記の課題を解決するためになされたもの
で、半田付け作業を一切なくし、高信頼性を維持でき、
かつ、製造コストを安価にし得る複合半導体装置を提供
することを目的とするものである。
１は、上記のような構造を有しているため、次のような
解決すべき課題があった。 制御端子４と制御回路基板７とを接続するのに半田付
けを行なっているため、フラックス等の影響、接続不良
等で複合半導体装置自体の信頼性に難があった。 半田付け作業等、組立て作業が煩雑で工数がかかり、
製造コストの低減が困難であった。 本発明は、上記の課題を解決するためになされたもの
で、半田付け作業を一切なくし、高信頼性を維持でき、
かつ、製造コストを安価にし得る複合半導体装置を提供
することを目的とするものである。
【００１０】
【課題を解決するための手段】第１の発明は、放熱板上
に、絶縁樹脂ケースの一方の開口部を閉塞するように固
定し、該放熱板上に電気回路基板が搭載され、該回路基
板の導体パターン上に半導体素子等の電子部品を搭載し
て回路形成され、該回路から主端子及び制御端子を引き
出す構造の複合半導体装置において、前記制御端子の下
端部は、前記絶縁樹脂ケースの側壁下端部から一部が露
出するようにインサートモールドされ、前記制御端子の
上端部は、前記絶縁樹脂ケースの上方に露出し、前記放
熱板と所定の間隔を隔てて配置した制御回路基板の導体
部に弾性手段を介して加圧接触させたことを特徴とする
ものである。
に、絶縁樹脂ケースの一方の開口部を閉塞するように固
定し、該放熱板上に電気回路基板が搭載され、該回路基
板の導体パターン上に半導体素子等の電子部品を搭載し
て回路形成され、該回路から主端子及び制御端子を引き
出す構造の複合半導体装置において、前記制御端子の下
端部は、前記絶縁樹脂ケースの側壁下端部から一部が露
出するようにインサートモールドされ、前記制御端子の
上端部は、前記絶縁樹脂ケースの上方に露出し、前記放
熱板と所定の間隔を隔てて配置した制御回路基板の導体
部に弾性手段を介して加圧接触させたことを特徴とする
ものである。
【００１１】第２の発明は、前記弾性手段が、前記制御
端子と一体的に形成されたばね部であることを特徴とす
るものである。
端子と一体的に形成されたばね部であることを特徴とす
るものである。
【００１２】第３の発明は、前記ばね部が、蛇腹状に形
成されたばね部であることを特徴とするものである。
成されたばね部であることを特徴とするものである。
【００１３】第４の発明は、前記制御端子ばね部が、コ
イル状に形成されたばね部であることを特徴とするもの
である。
イル状に形成されたばね部であることを特徴とするもの
である。
【００１４】第５の発明は、前記絶縁樹脂ケースの側壁
の一部が、前記制御回路基板を受け、かつ、固定する台
座部と、前記制御端子の上端部を収納する収納部と、前
記制御端子の下端部をインサートモールドする制御端子
モールド部とから成る制御端子台として構成されたこと
を特徴とするものである。
の一部が、前記制御回路基板を受け、かつ、固定する台
座部と、前記制御端子の上端部を収納する収納部と、前
記制御端子の下端部をインサートモールドする制御端子
モールド部とから成る制御端子台として構成されたこと
を特徴とするものである。
【００１５】第６の発明は、前記制御端子台の台座部上
に載置される前記制御回路基板が、該制御回路基板の所
定の位置で前記制御端子の先端部と前記弾性手段を介し
て接触し、前記台座部上面に挿入したばね止め材により
上方から押圧固定することを特徴とするものである。
に載置される前記制御回路基板が、該制御回路基板の所
定の位置で前記制御端子の先端部と前記弾性手段を介し
て接触し、前記台座部上面に挿入したばね止め材により
上方から押圧固定することを特徴とするものである。
【００１６】第７の発明は、前記制御端子の上端部を収
納する収納部が、互いに相補形状をなす２分割の構成の
本体端子台部と、該本体部と組み合わせられる補助板部
とから成ることを特徴とするものである。
納する収納部が、互いに相補形状をなす２分割の構成の
本体端子台部と、該本体部と組み合わせられる補助板部
とから成ることを特徴とするものである。
【００１７】
【実施例】以下に本発明の実施例を、図を参照して説明
する。図１は、制御回路基板を取り外した状態の本発明
の複合半導体装置の平面図、図２は図１のＡ−Ａ線に沿
う断面図である。本発明では、半導体素子の表面電極と
ボンディングワイヤを介して外部へ引き出す制御端子と
制御回路基板との半田付けをなくするため、該制御回路
基板を制御端子台の台座部にスプリングアクションを利
用して固定する際に、該制御端子と制御回路基板の導体
部とが加圧接触するようにしたことを特徴とするもので
ある。
する。図１は、制御回路基板を取り外した状態の本発明
の複合半導体装置の平面図、図２は図１のＡ−Ａ線に沿
う断面図である。本発明では、半導体素子の表面電極と
ボンディングワイヤを介して外部へ引き出す制御端子と
制御回路基板との半田付けをなくするため、該制御回路
基板を制御端子台の台座部にスプリングアクションを利
用して固定する際に、該制御端子と制御回路基板の導体
部とが加圧接触するようにしたことを特徴とするもので
ある。
【００１８】以下に、本発明の実施例を詳細に説明す
る。本発明の複合半導体装置１は、放熱板３上に従来と
同様に絶縁樹脂ケース２の一方の開口部が閉塞されるよ
うに固定される。上記放熱板上１には、電気回路基板
（図示省略）が搭載され、その導体パターン上に半導体
素子等の電子部品が固着されて回路形成がされ、該回路
からボンディングワイヤを介して主端子５及び制御端子
４が引き出される構造となっている。
る。本発明の複合半導体装置１は、放熱板３上に従来と
同様に絶縁樹脂ケース２の一方の開口部が閉塞されるよ
うに固定される。上記放熱板上１には、電気回路基板
（図示省略）が搭載され、その導体パターン上に半導体
素子等の電子部品が固着されて回路形成がされ、該回路
からボンディングワイヤを介して主端子５及び制御端子
４が引き出される構造となっている。
【００１９】前記制御端子４は、前記絶縁樹脂ケース２
の側壁下端部から該制御端子４の下端部４ａが露出する
ように、また、前記絶縁樹脂ケース２の側壁上端部から
該制御端子４の上端部４ｂが露出するようにインサート
モールドされている。
の側壁下端部から該制御端子４の下端部４ａが露出する
ように、また、前記絶縁樹脂ケース２の側壁上端部から
該制御端子４の上端部４ｂが露出するようにインサート
モールドされている。
【００２０】上記主端子５も前記制御端子４と同様に、
前記絶縁樹脂ケース２の側壁にその両端部が露出するよ
うにインサートモールドされている。すなわち、主端子
５の下端部５ａは、絶縁樹脂ケース２の側壁下端部から
露出するように、また、主端子５の上端部５ｂは絶縁樹
脂ケース２の側壁上端部から露出するようにインサート
モールドされている。そして、前記上端部５ｂの直下部
には袋ナット１２が収納され、該上端部５ｂが直角に折
り曲げられることにより該袋ナット１２の抜け出しを防
止する構造となっている。
前記絶縁樹脂ケース２の側壁にその両端部が露出するよ
うにインサートモールドされている。すなわち、主端子
５の下端部５ａは、絶縁樹脂ケース２の側壁下端部から
露出するように、また、主端子５の上端部５ｂは絶縁樹
脂ケース２の側壁上端部から露出するようにインサート
モールドされている。そして、前記上端部５ｂの直下部
には袋ナット１２が収納され、該上端部５ｂが直角に折
り曲げられることにより該袋ナット１２の抜け出しを防
止する構造となっている。
【００２１】なお、上記実施例では、主端子５を絶縁樹
脂ケース２の側壁にインサートモールドしたが、該主端
子５は必ずしもインサートモールドする必要はなく、導
体パターンから直接引き出すようにしても良い。
脂ケース２の側壁にインサートモールドしたが、該主端
子５は必ずしもインサートモールドする必要はなく、導
体パターンから直接引き出すようにしても良い。
【００２２】前記制御端子４の上端部４ｂは、絶縁樹脂
ケース２の上方に前記放熱板３と所定の間１１を隔てて
配置した制御回路基板７の導体部（図示省略）に、後述
する弾性手段を介して加圧接触させる。
ケース２の上方に前記放熱板３と所定の間１１を隔てて
配置した制御回路基板７の導体部（図示省略）に、後述
する弾性手段を介して加圧接触させる。
【００２３】すなわち、図３に示すように、前記絶縁樹
脂ケース２の側壁の一部に制御端子台１６を形成する。
この制御端子台１６は、前記制御回路基板７を受け、か
つ、固定する台座部１３と、前記制御端子４の上端部４
ｂを収納する収納部１４と、前記制御端子４の下端部４
ａが露出するようにインサートモールドする制御端子モ
ールド部１５とから成る。
脂ケース２の側壁の一部に制御端子台１６を形成する。
この制御端子台１６は、前記制御回路基板７を受け、か
つ、固定する台座部１３と、前記制御端子４の上端部４
ｂを収納する収納部１４と、前記制御端子４の下端部４
ａが露出するようにインサートモールドする制御端子モ
ールド部１５とから成る。
【００２４】上記制御端子台１６の収納部１４内には、
制御端子４の上端部４ｂが収納されるが、該上端部４ｂ
自体を弾性手段、すなわち、この実施例では蛇腹状ばね
１７又はコイルばね（図示省略）とする。
制御端子４の上端部４ｂが収納されるが、該上端部４ｂ
自体を弾性手段、すなわち、この実施例では蛇腹状ばね
１７又はコイルばね（図示省略）とする。
【００２５】なお、上記弾性手段は、制御端子４とは別
材から成るコイルばね等とし、これを収納部１４内に収
納するようにしても良い。
材から成るコイルばね等とし、これを収納部１４内に収
納するようにしても良い。
【００２６】上記制御端子台１６の収納部１４内に上端
部４ｂが収納され、下端部４ａがインサートモールドさ
れた制御端子４の露出端部は、図３に示すように、放熱
板３上の電気回路基板１８上に載置・固定された半導体
チップ１９の表面電極とボンディングワイヤ２０により
結線される。また、上端部４ｂと一体となった弾性手段
としての蛇腹状ばね１７を収納する収納部１４を樹脂モ
ールドにより一体形成するのは困難であるため、２分割
構成とし、補助板部２２を組み合わせるようにしてい
る。なお、図４は制御端子台１６を上部から見た図であ
り、図３と同一部分には同一符号が付してある。
部４ｂが収納され、下端部４ａがインサートモールドさ
れた制御端子４の露出端部は、図３に示すように、放熱
板３上の電気回路基板１８上に載置・固定された半導体
チップ１９の表面電極とボンディングワイヤ２０により
結線される。また、上端部４ｂと一体となった弾性手段
としての蛇腹状ばね１７を収納する収納部１４を樹脂モ
ールドにより一体形成するのは困難であるため、２分割
構成とし、補助板部２２を組み合わせるようにしてい
る。なお、図４は制御端子台１６を上部から見た図であ
り、図３と同一部分には同一符号が付してある。
【００２７】次に、図５乃至図７を参照して、制御端子
４を制御回路基板７に、いわゆる半田レスで接続する手
順を説明する。なお、図５は制御回路基板と制御端子台
との係止状態を示す部分断面図、図６は複合半導体装置
全体の平面図、図５のＢ−Ｂ線に沿う断面図である。ま
た、制御回路基板７の下面側には、図示を省略したが、
所定の導体パターンが形成され、抵抗、コンデンサ等の
各種の電気回路部品が搭載固着されている。
４を制御回路基板７に、いわゆる半田レスで接続する手
順を説明する。なお、図５は制御回路基板と制御端子台
との係止状態を示す部分断面図、図６は複合半導体装置
全体の平面図、図５のＢ−Ｂ線に沿う断面図である。ま
た、制御回路基板７の下面側には、図示を省略したが、
所定の導体パターンが形成され、抵抗、コンデンサ等の
各種の電気回路部品が搭載固着されている。
【００２８】上記制御回路基板７の導体パターンが形成
された面を下向きにして、該回路基板７の端部を、台座
部１３の傾斜頭部１３ａに沿って滑らせ、該台座部１３
内に該台座部１３のスプリングアクションを利用して挿
入固定する。
された面を下向きにして、該回路基板７の端部を、台座
部１３の傾斜頭部１３ａに沿って滑らせ、該台座部１３
内に該台座部１３のスプリングアクションを利用して挿
入固定する。
【００２９】このようにすることにより、制御端子台１
６の収納部１４の上端からは制御端子４の先端部が外部
に露出しているので、該露出端部を蛇腹状ばね１７のば
ね力に抗して制御回路基板７が下方に押圧し、該制御回
路基板７の導体部と前記制御端子４とがいわゆる半田レ
スにより電気的に加圧接触する。
６の収納部１４の上端からは制御端子４の先端部が外部
に露出しているので、該露出端部を蛇腹状ばね１７のば
ね力に抗して制御回路基板７が下方に押圧し、該制御回
路基板７の導体部と前記制御端子４とがいわゆる半田レ
スにより電気的に加圧接触する。
【００３０】最後に、絶縁樹脂ケース２の側壁周縁に設
けたねじ止め台６に制御回路基板７の上面側からねじ９
をねじ込み、該回路基板７の固定を確実にする。なお、
上記制御回路基板７を制御端子台１６に取り付ける前
に、図６及び図７に示すように、複合半導体装置１の水
平方向に引き出される外部導体バー１０を主端子５に対
して固定しておく。
けたねじ止め台６に制御回路基板７の上面側からねじ９
をねじ込み、該回路基板７の固定を確実にする。なお、
上記制御回路基板７を制御端子台１６に取り付ける前
に、図６及び図７に示すように、複合半導体装置１の水
平方向に引き出される外部導体バー１０を主端子５に対
して固定しておく。
【００３１】以上の構成により、制御端子４と制御回路
基板７の導体部とが、半田付けすることなく電気的に接
続でき、半田付け作業に伴う悪影響を回避でき、高信頼
性で、かつ、組立工数の低減により製造コストの安価な
複合半導体装置が得られる。
基板７の導体部とが、半田付けすることなく電気的に接
続でき、半田付け作業に伴う悪影響を回避でき、高信頼
性で、かつ、組立工数の低減により製造コストの安価な
複合半導体装置が得られる。
【００３２】次に、制御端子台の他の実施例を、図８を
参照して説明する。この実施例の制御端子台１１６は、
前記実施例と同様に２分割構成の本体部２１と、補助板
部２２とから成り、互いに相補形状をなしているが、先
の実施例のように頭部に台座部（図３参照）を有してい
ない。
参照して説明する。この実施例の制御端子台１１６は、
前記実施例と同様に２分割構成の本体部２１と、補助板
部２２とから成り、互いに相補形状をなしているが、先
の実施例のように頭部に台座部（図３参照）を有してい
ない。
【００３３】また、前記同様、本体部２１の段部２３に
複数（図では３個）の制御端子４の下部がインサートモ
ールドされている。さらに、上記本体部２１には有底孔
２４ａ,２４ｂ,２４ｃが設けられている。
複数（図では３個）の制御端子４の下部がインサートモ
ールドされている。さらに、上記本体部２１には有底孔
２４ａ,２４ｂ,２４ｃが設けられている。
【００３４】一方、前記有底孔２４ａ,２４ｂ,２４ｃに
対応して前記補助板部２２の対向面には突起部２５ａ,
２５ｂ,２５ｃが設けられ、この突起部２５ａ,２５ｂ,
２５ｃを前記有底孔２４ａ,２４ｂ,２４ｃに嵌合させる
ことで、本体部２１と補助板部２２とが一体となった制
御端子台１１６を構成するようになっている。
対応して前記補助板部２２の対向面には突起部２５ａ,
２５ｂ,２５ｃが設けられ、この突起部２５ａ,２５ｂ,
２５ｃを前記有底孔２４ａ,２４ｂ,２４ｃに嵌合させる
ことで、本体部２１と補助板部２２とが一体となった制
御端子台１１６を構成するようになっている。
【００３５】また、補助板部２２には凹陥部２６が形成
され、該補助板部２２が前記本体部２１と組み合わせら
れたときに、該凹陥部２６が制御端子４の上部に形成さ
れた弾性手段としての蛇腹状ばね１７の収納部１４とな
る。
され、該補助板部２２が前記本体部２１と組み合わせら
れたときに、該凹陥部２６が制御端子４の上部に形成さ
れた弾性手段としての蛇腹状ばね１７の収納部１４とな
る。
【００３６】上記本体部２１の上端部には、ばね止め材
２７の脚部２８が挿入固定される有底孔２９が設けられ
ている。次に、上記制御端子台１１６に対して、制御回
路基板７の係止手順を説明すると、先ず、制御端子４の
上端部を若干下方に押圧するようにして該端子台１１６
の上端部に制御端子台１１６を載置する。次に、その状
態で、ばね止め材２７を有底孔２９に挿入固定すること
により、上記回路基板７の下面側に形成した導体部（図
示省略）と制御端子４の上端面が圧接する。
２７の脚部２８が挿入固定される有底孔２９が設けられ
ている。次に、上記制御端子台１１６に対して、制御回
路基板７の係止手順を説明すると、先ず、制御端子４の
上端部を若干下方に押圧するようにして該端子台１１６
の上端部に制御端子台１１６を載置する。次に、その状
態で、ばね止め材２７を有底孔２９に挿入固定すること
により、上記回路基板７の下面側に形成した導体部（図
示省略）と制御端子４の上端面が圧接する。
【００３７】なお、制御端子４の上端部はＵ字状に折り
曲げて、制御回路基板７の導体回路部との接触をスムー
ズにしても良い。以上により前記実施例と同様に半田レ
スで、かつ、加圧接触状態で制御端子４と制御回路基板
７との電気的接続が簡単な手順でなされることとなる。
曲げて、制御回路基板７の導体回路部との接触をスムー
ズにしても良い。以上により前記実施例と同様に半田レ
スで、かつ、加圧接触状態で制御端子４と制御回路基板
７との電気的接続が簡単な手順でなされることとなる。
【００３８】なお、上記２つの実施例における制御端子
台１６,１１６の個数には特に制限されるものではな
く、絶縁樹脂ケース２の側壁に複数箇所設けるものであ
れば、そのいずれれも適用することができる。
台１６,１１６の個数には特に制限されるものではな
く、絶縁樹脂ケース２の側壁に複数箇所設けるものであ
れば、そのいずれれも適用することができる。
【００３９】
【発明の効果】本発明は、上記のように構成したので、
制御端子と制御回路基板とを半田付けすることなく簡単
な手順で接続することができ、信頼性の高い複合半導体
装置が組立工数を少なくして安価に得られる。
制御端子と制御回路基板とを半田付けすることなく簡単
な手順で接続することができ、信頼性の高い複合半導体
装置が組立工数を少なくして安価に得られる。
【図１】制御回路基板を取り外した状態の本発明の複合
半導体装置の平面図である。
半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】制御端子台の一例を示す部分断面図である。
【図４】上記制御端子台の部分平面図である。
【図５】上記制御端子台に制御回路基板を取り付けた状
態の部分断面図である。
態の部分断面図である。
【図６】本発明の複合半導体装置全体を示す平面図であ
る。
る。
【図７】図６におけるＢ−Ｂ線に沿う断面図である。
【図８】制御端子台の他の実施例を示す斜視図である。
【図９】制御回路基板を取り外した状態の従来の複合半
導体装置の概略構造を示す平面図である。
導体装置の概略構造を示す平面図である。
【図１０】図９のＣ−Ｃ線に沿う断面図である。
【図１１】制御回路基板を取り付けた状態の従来の複合
半導体装置の一部を示す正面図である。
半導体装置の一部を示す正面図である。
１ 複合半導体装置 ２ 絶縁樹脂ケース ３ 放熱板 ４ 制御端子 ５ 主端子 ６ ねじ止め台 ７ 制御回路基板 ８ 半田付け ９ ねじ １０ 外部導体バー １１ 間隙 １２ 袋ナット １３ 台座部 １３ａ 傾斜頭部 １４ 収納部 １５ 制御端子モールド部 １６，１１６ 制御端子台 １７ 蛇腹状ばね １８ 電気回路基板 １９ 半導体チップ ２０ ボンディングワイヤ ２１ 本体部 ２２ 補助板部 ２３ 段部 ２４ａ,２４ｂ,２４ｃ 有底孔 ２５ａ，２５ｂ，２５ｃ 突起部 ２６ 凹陥部 ２７ ばね止め材 ２８ 脚部 ２９ 有底孔
Claims (7)
- 【請求項１】放熱板上に、絶縁樹脂ケースの一方の開口
部を閉塞するように固定し、該放熱板上に電気回路基板
が搭載され、該回路基板の導体パターン上に半導体素子
等の電子部品を搭載して回路形成され、該回路から主端
子及び制御端子を引き出す構造の複合半導体装置におい
て、 前記制御端子の下端部は、前記絶縁樹脂ケースの側壁下
端部から一部が露出するようにインサートモールドさ
れ、前記制御端子の上端部は、前記絶縁樹脂ケースの上
方に露出し、前記放熱板と所定の間隔を隔てて配置した
制御回路基板の導体部に弾性手段を介して加圧接触させ
たことを特徴とする複合半導体装置。 - 【請求項２】前記弾性手段は、前記制御端子と一体的に
形成されたばね部であることを特徴とする請求項１に記
載の複合半導体装置。 - 【請求項３】前記ばね部は、蛇腹状に形成されたばね部
であることを特徴とする請求項２に記載の複合半導体装
置。 - 【請求項４】前記弾性手段は、前記制御端子とは別材か
ら形成されたコイルばねであることを特徴とする請求項
１に記載の複合半導体装置。 - 【請求項５】前記絶縁樹脂ケースの側壁の一部が、前記
制御回路基板を受け、かつ、固定する台座部と、前記制
御端子の上端部を収納する収納部と、前記制御端子の下
端部をインサートモールドする制御端子モールド部とか
ら成る制御端子台として構成されたことを特徴とする請
求項１に記載の複合半導体装置。 - 【請求項６】前記制御端子台の台座部上に載置される前
記制御回路基板は、該制御回路基板の所定の位置で前記
制御端子の先端部と前記弾性手段を介して接触し、前記
台座部上面に挿入したばね止め材により上方から押圧固
定することを特徴とする請求項４に記載の複合半導体装
置。 - 【請求項７】前記制御端子の上端部を収納する収納部
が、互いに相補形状をなす２分割の構成の本体部と、該
本体部と組み合わせられる補助板部とから成ることを特
徴とする請求項４に記載の複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373199A JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32373199A JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144249A true JP2001144249A (ja) | 2001-05-25 |
| JP4329961B2 JP4329961B2 (ja) | 2009-09-09 |
Family
ID=18157992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32373199A Expired - Lifetime JP4329961B2 (ja) | 1999-11-15 | 1999-11-15 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329961B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123328A (ja) * | 2003-10-15 | 2005-05-12 | Denso Corp | 半導体装置 |
| JP2009081399A (ja) * | 2007-09-27 | 2009-04-16 | Mitsubishi Electric Corp | 電力半導体モジュール |
| JP2010267873A (ja) * | 2009-05-15 | 2010-11-25 | Toyota Motor Corp | 半導体装置 |
| DE102005024900B4 (de) * | 2004-06-08 | 2012-08-16 | Fuji Electric Co., Ltd. | Leistungsmodul |
| JP2012195559A (ja) * | 2011-02-28 | 2012-10-11 | Toyota Industries Corp | 半導体装置 |
| JPWO2016163237A1 (ja) * | 2015-04-10 | 2017-07-27 | 富士電機株式会社 | 半導体装置 |
| WO2018155666A1 (ja) * | 2017-02-27 | 2018-08-30 | 興和株式会社 | Ｌｅｄ照明装置 |
| JPWO2018180580A1 (ja) * | 2017-03-30 | 2019-04-04 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| US10297533B2 (en) | 2016-01-15 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645721A (ja) * | 1992-07-24 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH0645515A (ja) * | 1992-07-27 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
| JP2000307056A (ja) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | 車載用半導体装置 |
-
1999
- 1999-11-15 JP JP32373199A patent/JP4329961B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645721A (ja) * | 1992-07-24 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH0645515A (ja) * | 1992-07-27 | 1994-02-18 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
| JP2000307056A (ja) * | 1999-04-22 | 2000-11-02 | Mitsubishi Electric Corp | 車載用半導体装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123328A (ja) * | 2003-10-15 | 2005-05-12 | Denso Corp | 半導体装置 |
| DE102005024900B4 (de) * | 2004-06-08 | 2012-08-16 | Fuji Electric Co., Ltd. | Leistungsmodul |
| DE102008017809B4 (de) * | 2007-09-27 | 2017-12-28 | Mitsubishi Electric Corp. | Leistungshalbleitermodul |
| US7777325B2 (en) | 2007-09-27 | 2010-08-17 | Mitsubishi Electric Corporation | Power semiconductor module |
| DE102008017809A1 (de) | 2007-09-27 | 2009-04-16 | Mitsubishi Electric Corp. | Leistungshalbleitermodul |
| JP2009081399A (ja) * | 2007-09-27 | 2009-04-16 | Mitsubishi Electric Corp | 電力半導体モジュール |
| JP2010267873A (ja) * | 2009-05-15 | 2010-11-25 | Toyota Motor Corp | 半導体装置 |
| JP2012195559A (ja) * | 2011-02-28 | 2012-10-11 | Toyota Industries Corp | 半導体装置 |
| US8885344B2 (en) | 2011-02-28 | 2014-11-11 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| JPWO2016163237A1 (ja) * | 2015-04-10 | 2017-07-27 | 富士電機株式会社 | 半導体装置 |
| US10297533B2 (en) | 2016-01-15 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2018155666A1 (ja) * | 2017-02-27 | 2018-08-30 | 興和株式会社 | Ｌｅｄ照明装置 |
| JPWO2018155666A1 (ja) * | 2017-02-27 | 2019-12-19 | 興和株式会社 | Ｌｅｄ照明装置 |
| JP7100013B2 (ja) | 2017-02-27 | 2022-07-12 | 興和株式会社 | Ｌｅｄ照明装置 |
| JPWO2018180580A1 (ja) * | 2017-03-30 | 2019-04-04 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4329961B2 (ja) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421244B1 (en) | Power module | |
| JP4264375B2 (ja) | パワー半導体モジュール | |
| US5920463A (en) | Component mounting device for an electrical controller | |
| JP2001015952A (ja) | 電気接続箱 | |
| JPH1174433A (ja) | 半導体装置 | |
| JP4570092B2 (ja) | 半導体モジュール | |
| JP4329961B2 (ja) | 複合半導体装置 | |
| JP3379920B2 (ja) | Ｉｃ用ソケット | |
| US5611697A (en) | Connector module with molded upper section including molded socket, socket pins, and positioning elements | |
| US6905361B2 (en) | Electrical device | |
| JP3870769B2 (ja) | コネクタ搭載構造 | |
| JP4163360B2 (ja) | パワーモジュール | |
| JP2006013273A (ja) | 半導体装置 | |
| JP2001023860A (ja) | コネクタ一体型コンデンサ | |
| JPH0749802Y2 (ja) | 半導体装置 | |
| US5618184A (en) | I/O interface device and connector module with dual locators | |
| JPH0451486Y2 (ja) | ||
| JPH086369Y2 (ja) | 端子構造 | |
| JP2671700B2 (ja) | 電気装置 | |
| JPS5931018Y2 (ja) | 電子機器 | |
| KR100218385B1 (ko) | 아이지비티의 전기접속단자 | |
| JPH0864722A (ja) | 混成集積回路装置 | |
| JP4543534B2 (ja) | 電装品ユニット | |
| JPS5940733Y2 (ja) | トランスの取付装置 | |
| JPH0628786Y2 (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090611 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4329961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150626 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |