JP4062877B2

JP4062877B2 - アクティブマトリクス型表示装置およびこれを用いた携帯端末

Info

Publication number: JP4062877B2
Application number: JP2000371047A
Authority: JP
Inventors: 義晴仲島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-12-06
Filing date: 2000-12-06
Publication date: 2008-03-19
Anticipated expiration: 2020-12-06
Also published as: JP2002175050A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置およびこれを用いた携帯端末に関し、特に画素がマトリクス状に配置されてなる表示エリア部と同一基板上に駆動回路を一体形成してなるいわゆる駆動回路一体型のアクティブマトリクス型表示装置およびこれを表示部として用いた携帯端末に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その出力表示部として搭載されている液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【０００３】
液晶表示装置等のアクティブマトリクス型表示装置では、画素がマトリクス状（行列状）に配置されてなる表示エリア部と同一基板上に駆動回路を一体的に形成する傾向にある。この駆動回路一体型アクティブマトリクス型表示装置は、表示エリア部の周辺部（額縁）に水平駆動回路や垂直駆動回路が配された構成となっている。水平駆動回路や垂直駆動回路は、シフトレジスタを用いて構成されている。そして、シフトレジスタには各転送段に対して互いに逆相の２相の転送クロックが与えられることになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、２相の転送クロックを２本のクロック線で伝送し、シフトレジスタの各転送段に供給する構成を採った場合、シフトレジスタの各転送段に２相の転送クロックを伝送する過程で２本のクロック線が必ずクロスすることになるため、その配線クロス部分に起因する負荷容量によって消費電力が増加し、また位相の遅延が生ずることになる。
【０００５】
しかも、水平駆動回路にあっては、例えばディジタルインターフェース駆動回路の場合、シフトレジスタの他にサンプリングラッチ回路、線順次化ラッチ回路およびＤＡ（ディジタル−アナログ）変換回路を有する構成となっているため、２相の転送クロックをそれぞれ伝送する２本のクロック線が他の配線とクロスする箇所が多くなり、そのクロス部分でも負荷容量によって消費電力が増加し、また位相の遅延が生ずることになる。これらの問題は、水平駆動回路の場合、転送周波数が高いため特に顕著に現れる。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、クロック線の配線容量を低減することで、低消費電力化を可能としたアクティブマトリクス型表示装置およびこれを表示部として用いた携帯端末を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明では、電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と共に、この表示エリア部の各画素を行単位で選択する垂直駆動回路およびこの垂直駆動回路によって選択された行の各画素に対して画像信号を供給する水平駆動回路が同一基板上に一体形成されてなるアクティブマトリクス型表示装置において、水平駆動回路を構成するシフトレジスタを表示エリア部に対して最も外側に配置し、そのさらに外側に単相の転送クロックをシフトレジスタの各転送段に対して伝送するクロック線を配線するとともに、前記同一基板上にドットクロックを２分周して前記単相の転送クロックを生成するクロック生成回路を有する構成を採っている。そして、このアクティブマトリクス型表示装置は、携帯端末の表示部として用いられる。
【０００８】
上記構成のアクティブマトリクス型表示装置あるいはこれを用いた携帯端末において、シフトレジスタのさらに外側に単相転送クロックのクロック線を配線することで、シフトレジスタからその後段の回路に至る出力配線と交差させることなく当該クロック線を配線でき、しかも転送クロックが２相の場合のようなクロック線同士がクロスするような問題を生ずることもない。これにより、クロック線の配線容量を小さく抑えることができるため、転送クロックの高速化、さらには低消費電力化が図れる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。ここでは、例えば、各画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明するものとする。
【００１０】
図１において、透明絶縁基板、例えばガラス基板１１上には、液晶セルを含む画素がマトリクス状（行列状）に多数配置されてなる表示エリア部１２、Ｈドライバ（水平駆動回路）１３、Ｖドライバ（垂直駆動回路）１４、タイミング発生回路１５およびバッファ回路１６が実装されている。ガラス基板１１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。そして、これら第１，第２の基板間に液晶が封入される。
【００１１】
図２に、表示エリア部１２の具体的な構成の一例を示す。ここでは、図面の簡略化のために、３行（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の画素配列の場合を例に採って示している。図２において、表示エリア部１２には、垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…と、データライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…とがマトリクス状に配線され、それらの交点部分に単位画素２３が配置されている。
【００１２】
単位画素２３は、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する構成となっている。ここで、液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極（一方の電極）とこれに対向して形成される対向電極（他方の電極）との間で発生する容量を意味する。
【００１３】
薄膜トランジスタＴＦＴは、ゲート電極が垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…に接続され、ソース電極がデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に接続されている。液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対向電極が共通ライン２４に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極と共通ライン２４との間に接続されている。共通ライン２４には、対向電極電圧（コモン電圧）Ｖｃｏｍが与えられる。
【００１４】
垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…の各一端は、図１に示すＶドライバ１４の対応する行の各出力端にそれぞれ接続される。Ｖドライバ１４は、例えばシフトレジスタによって構成され、垂直スタートパルスＶＳＴに応答して動作を開始し、垂直転送クロックＶＣＫに同期して順次垂直選択パルスを発生して垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…に与えることによって垂直走査を行う。
【００１５】
データライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…は、各一端が図１に示すＨドライバ１３の対応する列の各出力端にそれぞれ接続される。Ｈドライバ１３は、図１から明らかなように、シフトレジスタ１３１、サンプリングラッチ回路（データ信号入力回路）１３２、線順次化ラッチ回路１３３およびＤＡ変換回路１３５を有するディジタルインターフェースドライバ構成となっており、表示エリア部１２に対して例えばその上辺に沿って配置されている。
【００１６】
このディジタルインターフェースのＨドライバ１３において、シフトレジスタ１３１は、表示エリア部１２に対して最も外側に配置されており、水平スタートパルスＨＳＴに応答して動作を開始し、水平転送クロックＨＣＫに同期して各転送段から順次シフトパルスを出力することによって水平走査を行う。サンプリングラッチ回路１３２は、シフトレジスタ１３１から与えられるシフトパルスに応答して、入力される所定ビットのディジタル画像データを点順次にてサンプリングしてラッチする。
【００１７】
線順次化ラッチ回路１３３は、サンプリングラッチ回路１３２で点順次にてラッチされたディジタル画像データを１ライン単位で再度ラッチすることによって線順次化し、この１ライン分のディジタル画像データを一斉に出力する。ＤＡ変換回路１３４は例えば基準電圧選択型の回路構成をとり、線順次化ラッチ回路１３３から出力される１ライン分のディジタル画像データをアナログ画像信号に変換して先述した表示エリア部１２のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に与える。
【００１８】
タイミング発生回路１５は、外部から与えられる水平同期信号ＨＤや垂直同期信号ＶＤ、さらには表示エリア部１２の水平方向の画素（ドット）数で決まる周波数のドットクロックに基づいて、先述した垂直スタートパルスＶＳＴ、垂直転送クロックＶＣＫ、水平スタートパルスＨＳＴ、水平転送クロックＨＣＫ等の各種のタイミング信号を発生する。
【００１９】
タイミング発生回路１５で発生される各種のタイミング信号のうち、水平転送クロックＨＣＫは、ドットクロックを２分周することによって得られる単相クロックである。この単相の水平転送クロックＨＣＫは、表示エリア部１２に対してシフトレジスタ１３１よりもさらに外側に配線されたクロック線１７に対して、バッファ回路１６を通して与えられる。クロック線１７は、シフトレジスタ１３１の転送（シフト）方向に沿って配線され、単相の水平転送クロックＨＣＫをシフトレジスタ１３１の各転送段に供給する。
【００２０】
このように、シフトレジスタ１３１を表示エリア部１２に対して最も外側に配置するとともに、そのさらに外側に単相の水平転送クロックＨＣＫを伝送するクロック線１７を配線する構成を採ったことにより、シフトレジスタ１３１からその後段のサンプリングラッチ回路１３２に至る出力配線と交差させることなく、クロック線１７を配線できる。これにより、クロック線１７の配線容量を小さく抑えることができるため、水平転送クロックＨＣＫの高速化が可能になるとともに、低消費電力化が図れる。
【００２１】
特に、単相の水平転送クロックＨＣＫは、ドットクロックを２分周して得られるクロック信号であることから、水平転送クロックＨＣＫの周波数がドットクロックの半分になるため、クロック周波数の低減に伴ってさらなる低消費電力化が可能になる。また、高速な回路動作が可能なことにより、さらなる高解像度化を考えた場合に、Ｈドライバを複数個配置して並列処理しなくても、単一のＨドライバで対応できるため、インターフェースの端子数を増やしたり、並列処理を行わなくても高解像度のディスプレイを実現できる。
【００２２】
図３は、シフトレジスタ１３１の具体的な回路構成の一例を示すブロック図である。ここでは、図面の簡略化のために、ｎ段目の転送段１３１ｎおよびｎ＋１段目の転送段１３１ｎ＋１のみを示しているが、他の転送段も全く同じ構成となっている。また、具体的な構成の説明については、ｎ段目の転送段１３１ｎを例にとって説明するものとする。
【００２３】
図３において、先ず、クロック線１７とｎ段目の転送段１３１ｎとの間には、スイッチ３１が接続されている。このスイッチ３１は、後述するクロック選択制御回路による制御によってオン（閉）／オフ（開）動作を行うことにより、クロック線１７によって伝送される水平転送クロックＨＣＫをｎ段目の転送段１３１ｎに対して選択的に供給する作用をなす。
【００２４】
ｎ段目の転送段１３１ｎは、スイッチ３１を通して選択的に供給される水平転送クロックＨＣＫをラッチするラッチ回路３２と、このラッチ回路３２のラッチパルスを次段のサンプリングラッチ回路３３へ供給するバッファ回路３３と、前段のラッチパルスＡｉｎと自段のラッチパルスＡｏｕｔとに基づいてスイッチ３１を制御するクロック選択制御回路、例えばＯＲ回路３４とを有する構成となっている。
【００２５】
次に、上記構成のシフトレジスタ１３１の回路動作について、図４のタイミングチャートを用いて説明する。
【００２６】
前段（ｎ−１段目）の転送段からラッチパルスＡｉｎが入力されると、このラッチパルスＡｉｎはＯＲ回路３４を通過してスイッチ３１に供給され、このスイッチ３１をオン動作させる。これにより、クロック線１７によって伝送される水平転送クロックＨＣＫは、スイッチ３１を通してｎ段目の転送段１３１ｎに供給され、ラッチ回路３２でラッチされる。
【００２７】
ラッチパルスＡｉｎの消滅後は、自段のラッチ回路３２のラッチパルスＡｏｕｔがＯＲ回路３４を通してスイッチ３１に供給されて、このスイッチ３１のオン状態を維持する。そして、自段のラッチパルスＡｏｕｔも消滅することで、スイッチ３１がオフ状態となる。なお、図４のタイミングチャートから明らかなように、水平転送クロックＨＣＫと各段のラッチパルスＡｏｕｔ，Ｂｏｕｔとの間には、スイッチ３１およびラッチ回路３２を通る分だけ若干の遅延（Δｔ）が生じることになる。
【００２８】
このように、単相の水平転送クロックＨＣＫを伝送するクロック線１７とシフトレジスタ１３１の各転送段との間にスイッチ３１を接続し、水平転送クロックＨＣＫを必要とする転送段のスイッチのみをオン動作させるようにしたことにより、個々の転送段に対してクロック線１７が必要なときのみ選択的に接続されることになるため、転送段の各々についてクロック線１７のさらなる配線容量の低減が可能となる。その結果、シフトレジスタ１３１のさらなる高速の回路動作が可能になるとともに、さらなる低消費電力化が図れる。
【００２９】
なお、ｎ段目の転送段１３１ｎでは、水平転送クロックＨＣＫの正極性のパルスをラッチすることから、ラッチ回路のラッチ出力は直接ラッチパルスＡｏｕｔとなるが、隣の転送段１３１ｎ＋１では、水平転送クロックＨＣＫの負極性のパルスをラッチすることから、ラッチ回路のラッチパルスはインバータ回路３５で極性反転されてラッチパルスＢｏｕｔとなる。本回路例においても、単相の水平転送クロックＨＣＫとして、ドットクロックを２分周したものが用いられる。
【００３０】
また、本回路例に係るシフトレジスタでは、各転送段をラッチ回路およびクロック選択制御回路によって構成した場合を例にとって説明したが、ラッチ回路に代えてクロックトインバータを用いて構成することも可能である。ただし、ラッチ回路は一般にインバータを２個逆向きに並列接続した回路構成であるのに対して、クロックトインバータは当該ラッチ回路の電源側／グランド側にスイッチングトランジスタを配した構成となるため、前者の回路構成の方が、トランジスタ数が少ない分だけより高速な回路を実現できるという利点がある。
【００３１】
図５は、本発明の他の実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図であり、図中、図１と同等部分には同一符号を付して示している。
【００３２】
本実施形態に係るアクティブマトリクス型表示装置では、表示エリア部１２に対して、例えばその上下の２辺に沿って上下一対のＨドライバ１３Ｕ，１３Ｄを配置した構成を採っている。この構成を採る場合には、表示エリア部１２において、例えば、奇数番目のデータライン…，２２ｍ−１，２２ｍ＋１，…の各一端がＨドライバ１３Ｕの対応する列の各出力端に、偶数番目のデータライン…，２２ｍ−２，２２ｍ，…の各他端がＨドライバ１３Ｄの対応する列の各出力端にそれぞれ接続される。
【００３３】
このように、表示エリア部１２に対して上下一対のＨドライバ１３Ｕ，１３Ｄを配置する構成を採ることにより、一般的に額縁エリアを小さくできる利点がある。それは、額縁エリアは必ず必要であることから、同じ回路面積を必要とするＨドライバを一方側にのみ配置するよりも、両側に分散して配置した方が最低限必要となる額縁エリアを有効に利用できるため、両側の額縁エリアのトータルとして小さくできるのである。
【００３４】
また、表示エリア１２のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に対する駆動を一対のＨドライバ１３Ｕ，１３Ｄで分担できることから、Ｈドライバ１３Ｕ，１３Ｄがそれぞれ有するシフトレジスタ１３１Ｕ，１３１Ｄの転送周波数を低く抑えることができるため、動作マージンの拡大や高解像度ディスプレイへの対応が可能になる。
【００３５】
この一対のＨドライバ１３Ｕ，１３Ｄにおいて、シフトレジスタ１３１Ｕ，１３１Ｄは表示エリア部１２に対して最も外側に配置され、それらのさらに外側に２種類の水平転送クロックＨＣＫ１，２を伝送するクロック線１７Ｕ，１７Ｄが配線されている。２種類の水平転送クロックＨＣＫ１，２は共に単相のクロックであり、タイミング発生回路１５において、ドットクロックを４分周することによって生成され、かつＨドライバ１３Ｕ，１３Ｄがデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…を交互に駆動することから、一方のクロックがもう一方のクロックに対して位相が９０°ずれた関係となっている。
【００３６】
図６に、ドットクロック、データ信号、２種類の転送クロックＨＣＫ１，ＨＣＫ２、スタートパルスＨＳＴ１，ＨＳＴ２、シフトレジスタ１（１３１Ｕ）の１段目、２段目、３段目の各出力パルスおよびシフトレジスタ２（１３１Ｄ）の１段目、２段目、３段目の各出力パルスのタイミング関係を示す。
【００３７】
上述したように、表示エリア部１２に対してその上下にＨドライバ１３Ｕ，１３Ｄを一対配置した構成のアクティブマトリクス型液晶表示装置において、シフトレジスタ１３１Ｕ，１３１Ｄを表示エリア部１２に対して最も外側に配置し、それらのさらに外側に２種類の水平転送クロックＨＣＫ１，２を伝送するクロック線１７Ｕ，１７Ｄを配線したことにより、Ｈドライバ１３Ｕ，１３Ｄを一対配置したことに伴ってシフトレジスタ１３１Ｕ，１３Ｄの転送周波数を低く抑えることができることに加えて、先の実施形態の場合と同様に、クロック線１７Ｕ，１７Ｄの配線容量を小さく抑えることができるため、水平転送クロックＨＣＫ１，２の高速化が可能になるとともに、低消費電力化が図れる。
【００３８】
なお、上記各実施形態では、Ｈドライバ１３，１３Ｕ，１３Ｕとして、シフトレジスタ、サンプリングラッチ回路、線順次化ラッチ回路およびＤＡ変換回路から構成されるディジタルインターフェースドライブ構成の場合を例にとって説明したが、シフトレジスタとアナログサンプリング回路とから構成されるアナログインターフェースドライブ構成の場合にも同様に適用可能である。
【００３９】
また、上記各実施形態では、アクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、これに限定されるものではなく、エレクトロルミネッセンス（ＥＬ）素子を各画素の電気光学素子として用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【００４０】
またさらに、上記各実施形態に係るアクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やＰＤＡなどの携帯端末の表示部として用いて好適なものである。
【００４１】
図７は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【００４２】
本例に係る携帯電話機は、装置筐体４１の前面側に、スピーカ部４２、表示部４３、操作部４４およびマイク部４５が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部４３には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した各実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
【００４３】
このように、携帯電話機などの携帯端末において、先述した各実施形態に係るアクティブマトリクス型液晶表示装置を表示部４３として用いることにより、当該液晶表示装置が低消費電力化および高速動作が可能であるため、端末本体の低消費電力化および高速動作が可能になる。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、駆動回路一体型のアクティブマトリクス型表示装置あるいはこれを表示部として用いた携帯端末において、水平駆動回路を構成するシフトレジスタを表示エリア部に対して最も外側に配置し、そのさらに外側に単相転送クロックのクロック線を配線するようにしたことにより、当該クロック線の配線容量を小さく抑えることができるため、転送クロックの高速化、さらには低消費電力化が図れる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。
【図２】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図３】シフトレジスタの具体的な回路構成の一例を示すブロック図である。
【図４】シフトレジスタの回路動作を説明するためのタイミングチャートである。
【図５】本発明の他の実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。
【図６】他の実施形態に係る表示装置の動作を説明するためのタイミングチャートである。
【図７】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【符号の説明】
１１…ガラス基板、１２…表示エリア部、１３，１３Ｕ，１３Ｄ…Ｈドライバ（水平駆動回路）、１４…Ｖドライバ（垂直駆動回路）、１５…タイミング発生回路、１７，１７Ｕ，１７Ｄ…クロック線、２３…単位画素、３１…スイッチ、３２…ラッチ回路、１３１，１３１Ｕ，１３１Ｄ…シフトレジスタ

Claims

電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と共に、前記表示エリア部の各画素を行単位で選択する垂直駆動回路および前記垂直駆動回路によって選択された行の各画素に対して画像信号を供給する水平駆動回路が同一基板上に一体形成されてなるアクティブマトリクス型表示装置であって、
前記水平駆動回路を構成するシフトレジスタが前記表示エリア部に対して最も外側に配置され、前記シフトレジスタのさらに外側に単相の転送クロックを前記シフトレジスタの各転送段に対して伝送するクロック線が配線され、
前記同一基板上にドットクロックを２分周して前記単相の転送クロックを生成するクロック生成回路を有する
ことを特徴とするアクティブマトリクス型表示装置。
前記シフトレジスタの各転送段と前記クロック線との間に、前記シフトレジスタの各転送段に対して前記単相の転送クロックを選択的に供給するスイッチが設けられている
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
前記シフトレジスタの各転送段は、前記スイッチを通して供給される前記単相の転送クロックをラッチするラッチ回路と、前段の転送段のラッチ出力と自段の転送段のラッチ出力とに基づいて前記スイッチを制御するクロック選択制御回路とを有する
ことを特徴とする請求項２記載のアクティブマトリクス型表示装置。
前記水平駆動回路は、前記表示エリア部の２辺に沿って一対配置されている
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
前記一対の水平駆動回路中の各シフトレジスタは、それぞれ位相が９０°異なる２種類の転送クロックに基づいて動作する
ことを特徴とする請求項４記載のアクティブマトリクス型表示装置。
前記同一基板上にドットクロックを４分周して前記２種類の転送クロックを生成するクロック生成回路を有する
ことを特徴とする請求項５記載のアクティブマトリクス型表示装置。
前記電気光学素子が液晶セルである
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
前記電気光学素子がエレクトロルミネッセンス素子である
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
表示部として、
電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と共に、前記表示エリア部の各画素を行単位で選択する垂直駆動回路および前記垂直駆動回路によって選択された行の各画素に対して画像信号を供給する水平駆動回路が同一基板上に一体形成され、
前記水平駆動回路を構成するシフトレジスタが前記表示エリア部に対して最も外側に配置され、前記シフトレジスタのさらに外側に単相の転送クロックを前記シフトレジスタの各転送段に対して伝送するクロック線が配線され、
前記同一基板上にドットクロックを２分周して前記単相の転送クロックを生成するクロック生成回路を有するアクティブマトリクス型表示装置を用いた
ことを特徴とする携帯端末。
前記シフトレジスタの各転送段と前記クロック線との間に、前記シフトレジスタの各転送段に対して前記単相の転送クロックを選択的に供給するスイッチが設けられている
ことを特徴とする請求項９記載の携帯端末。
前記シフトレジスタの各転送段は、前記スイッチを通して供給される前記単相の転送クロックをラッチするラッチ回路と、前段の転送段のラッチ出力と自段の転送段のラッチ出力とに基づいて前記スイッチを制御するクロック選択制御回路とを有する
ことを特徴とする請求項１０記載の携帯端末。
前記水平駆動回路は、前記表示エリア部の２辺に沿って一対配置されている
ことを特徴とする請求項９記載の携帯端末。
前記一対の水平駆動回路中の各シフトレジスタは、それぞれ位相が９０°異なる２種類の転送クロックに基づいて動作する
ことを特徴とする請求項１２記載の携帯端末。
前記同一基板上にドットクロックを４分周して前記２種類の転送クロックを生成するクロック生成回路を有する
ことを特徴とする請求項１３記載の携帯端末。
前記アクティブマトリクス型表示装置は、前記電気光学素子として液晶セルを用いた液晶表示装置である
ことを特徴とする請求項９記載の携帯端末。
前記アクティブマトリクス型表示装置は、前記電気光学素子としてエレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項９記載の携帯端末。