CN105262467B - 体偏置的电路与方法 - Google Patents

Abstract

各示例的实施方式指向减小由于体效应的晶体管中导通电阻变化和信号衰减的方法和电路。在一些实施方式中，一种装置包括晶体管，配置为响应于提供到栅极的控制信号而从源极或栅极中的第一个向源极或栅极中的另外一个提供数据信号。体偏置电路配置为，基于数据信号的电压而偏置晶体管的体端，以减小由第一晶体管所展示的导通电阻的变化。在一种实施方式中，该装置包括体偏置晶体管和开关，体偏置晶体管的栅极被连接以保护体偏置晶体管免受静电放电(ESD)事件的影响。

Description

体偏置的电路与方法

本申请是申请日为2014年4月18日、申请号为14/256799的美国专利申请的部分接续申请，该美国专利申请要求名为“MOS Body Effect Compensation for a High-SpeedMOS Switch”、申请日为2013年12月19日的美国临时专利申请61/918529的权益，二者都以全文结合在此。

技术领域

本发明的各方面指向开关电路，特别地指向基于晶体管的开关电路。

背景技术

晶体管被用于各种电路和设备，以在晶体管的源极和漏极之间为数据信号的通信提供可开关的通路。晶体管从关断状态(高电阻)切换到导通状态(低电阻)的阈值电压是源极体电压的函数，这被称为体效应。由于该体效应，晶体管在导通状态下的电阻(称为导通电阻)可能随着在晶体管源极与漏极之间通信的数据信号的不同电压而不同。由于导通电阻的变化，该通信的数据信号可能会被衰减。

发明内容

各示例的实施方式指向减小由于体效应的晶体管中导通电阻变化和信号衰减的方法和电路。在一些实施方式中，一种装置包括晶体管，晶体管具有源极、漏极、栅极以及体端。晶体管配置为，响应于提供到栅极的控制信号，从源极或漏极中的第一个向另一个提供数据信号。体偏置电路配置为，基于数据信号的电压而偏置晶体管的体端，以减小数据信号的衰减。在一种实施方式中，该装置包括体偏置晶体管和开关，体偏置晶体管的栅极被连接以保护体偏置晶体管免受静电放电(ESD)事件的影响。

在一种实施方式中，第一开关连接在第二晶体管与第一晶体管的源极或漏极中的第一个之间，第二开关连接在第三晶体管与第一晶体管的源极或漏极中的另一个之间。进一步地，第二晶体管的栅极连接在第二开关与第三晶体管之间，以及第三晶体管的栅极连接在第一开关与第二晶体管之间。

在一些实施方式中，提供数据切换的方法。利用晶体管，数据信号被在晶体管的源极与晶体管的漏极之间响应于控制信号而进行通信。基于数据信号的电压，晶体管的体端被偏置，以减小晶体管对数据信号的衰减。该方法还涉及到通过打开开关而将体偏置晶体管的栅极与晶体管的源极或漏极之一断开，其中体偏置晶体管的栅极连接在晶体管的源极或漏极之一与体偏置晶体管的源极或漏极之一之间。

以上的讨论/概要并不应视为描述了本发明的每一种实施方式或所有实施例。以下的附图和描述同样示出了各种实施方式。

附图说明

通过以下结合各附图进行的详细说明，可以更完整地理解各示例的实施方式，其中：

图1示出了根据本发明一个或多个实施方式的具有体偏置电路的第一开关电路；

图2示出了根据本发明的一个或多个实施方式的偏置体端以减小信号衰减的流程；

图3出了根据本发明一个或多个实施方式的具有体偏置电路的第二开关电路；以及

图4所示的是根据本发明一个或多个实施方式的具有体偏置电路的第三开关电路；

图5所示的是根据本发明的一个或多个实施方式的具有体偏置电路的第四开关电路。

具体实施方式

各实施方式的方面通过附图中的例子示出，并进行详细说明，此处所讨论的各实施方式亦可适于修改和替换形式。然而，应当理解的是，本发明不局限于所描述的特定实施方式。相反地，意欲覆盖所有落入包括定义在权利要求中的各方面中的本发明的所有修改、等同和替换。此外，本申请全文中所指的“示例”仅为表述之用，非为限制。

应当相信，本发明的各方面可应用在涉及到晶体管开关电路的多种不同类型的装置、***和方法中。本发明的多个方面可以通过上下文所描述的种种示例展示，本发明并不限于所述的示例。

各示例的实施方式指向减小由于体效应引起的晶体管中导通电阻变化与信号衰减的方法与电路。在一些实施方式中，一种装置包括晶体管，晶体管具有源极、漏极、栅极与体端。晶体管配置为，响应于提供到栅极的控制信号，从源极或漏极中的第一个向另一个提供数据信号。如以上所述的，由于体效应，晶体管的导通电阻会出现变化。由于在导通电阻上的变化，数据信号可能会被晶体管衰减。体偏置电路配置为，基于数据信号的电压而偏置晶体管的体端，以减小由第一晶体管所展示的导通电阻的变化。由于导通电阻变化的减小，可以减小数据信号的衰减。

各实施方式可以不同地偏置N型晶体管或P型晶体管的体端。在一些实现中，体偏置电路配置为，通过将晶体管向着源极的源极电压或者漏极的漏极电压中较小者偏置，来偏置N型晶体管的体端。在另外一些实现中，体偏置电路配置为，将晶体管向着源极的源极电压与漏极的漏极电压中较大者偏置，来偏置P型晶体管的体端。

在一些实现中，体偏置电路包括第一和第二开关电路。为偏置N型晶体管，第一开关电路配置为，响应于漏极电压小于源极电压，将晶体管的体端连接到晶体管的漏极。第二开关电路配置为，响应于漏极电压大于源极电压，将晶体管的体端连接到晶体管的源极。

反过来，为偏置P型晶体管，第一开关电路配置为，响应于漏极电压大于漏极电压，将晶体管的体端连接到晶体管的漏极。第二开关电路配置为，响应于漏极电压小于源极电压，将晶体管的体端连接到晶体管的源极。

在一些实施方式中，体偏置电路配置和布置为将第一晶体管的体端偏置，以跟随输入数据信号的电压。例如，体偏置电路可以响应于输入的数据信号的电压增长而增大施加到体端上的电压，以及响应于输入的数据信号的电压降低而降低施加到体端上的电压。

还揭示了数据开关的方法。利用晶体管，数据信号被在晶体管的源极与晶体管的漏极之间响应于控制信号而进行通信。基于数据信号的电压，晶体管的体端被偏置，以减小晶体管对数据信号的衰减。若晶体管为N型晶体管，体端被朝向源极的源极电压或漏极的漏极电压中较小者偏置。若晶体管为P型晶体管，体端被朝向源极电压或漏极电路中较大者偏置。体端可以示例地通过将体端分别连接到源极或者漏极而朝向源极电压或者漏极电压偏置。

如以上所示的，各实施方式可以用来偏置N型或P型晶体管。尽管各实施方式并不限定于此，为简化说明，各示例基本都参考N型晶体管而展示并描述。

现在参考图示，图1示出了根据本发明一个或多个实施方式的具有体偏置电路的开关电路。开关电路100包括晶体管110，晶体管110具有源极(S)、漏极(D)、栅极(G)以及体端(B)。晶体管110配置为，响应于提供在栅极上的控制信号(Cntl)，从源极或漏极中的第一个向源极或漏极中的另一个提供数据信号(Data)。如以上所述的，由于体效应，晶体管110的导通电阻会出现变化。由于在导通电阻上的变化，数据信号(Data)可能会被晶体管衰减。体偏置电路120配置为，基于漏极的漏极电压(Vd)和源极的源极电压(Vs)，偏置晶体管的体端，以减小晶体管110所展示的导通电阻的变化。由于导通电阻变化的减小，可以减小数据信号(Data)的衰减。

图2示出了根据本发明的一个或多个实施方式的偏置体端以减小信号衰减的流程。例如，该流程可以由图1中所示的体偏置电路来实现。模块210，监控晶体管的源极电压与漏极电压。在该流程中，P型晶体管和N型晶体管的偏置是不同的。对于N型晶体管，确定模块212将流程指向确定模块214。若漏极电压Vd小于源极电压Vs，确定模块214将流程指向模块218，将体端朝向漏极电压偏置。如果漏极电压Vd不小于源极电压Vs，确定模块214将流程指向模块220，将体端朝向源极电压偏置。

对于P型晶体管，确定模块212将流程指向确定模块216。如果漏极电压Vd小于源极电压Vs，确定模块216将流程指向模块220，将体端朝向源极电压偏置。如果漏极电压Vd不小于源极电压Vs，确定模块216将流程指向模块218，将体端朝向漏极电压偏置。在模块218或模块220将体端偏置之后，该流程回到模块210，并重复。该流程可以连续地重复。

通过将体端朝向N型晶体管的源电压、漏电压中较小者以及朝向P型晶体管的源电压、漏电压中较大者偏置，导通电阻的变化可以得以减小。一种实现的仿真中，NMOS晶体管通过0V-2V的数据信号，通过将导通电阻的变化从约0.8欧姆的变化降低到约0.3欧姆的变化。

在该示例中，该流程配置为偏置P型或N型晶体管。在一些实现中，该流程可以配置为只偏置一种类型的晶体管(P型或N型)。

图3示出根据本发明一种或多种实施方式的另一种具有体偏置电路的开关电路。开关电路300包括晶体管310，晶体管110具有源极(S)、漏极(D)、栅极(G)以及体端(B)。晶体管310配置为，响应于提供在栅极上的控制信号(Cntl)，从源极或漏极中的第一个向源极或漏极中的另一个提供数据信号(Data)。由于体效应，晶体管310的导通电阻会出现变化。由于在导通电阻上的变化，数据信号(Data)可能会被晶体管衰减。体偏置电路320配置为，基于漏极的漏极电压(Vd)和源极的源极电压(Vs)，偏置晶体管的体端，以减小晶体管310所展示的导通电阻的变化。在该示例中，晶体管310为NMOS晶体管。体偏置电路320配置为将体端朝向源极电压或漏极电压中的较小者偏置。

在该示例中，体偏置电路320包括第一晶体管322，其配置为响应于漏极电压小于源极电压而将晶体管310的体端连接到晶体管310的漏极。体偏置电路320也包括第二晶体管324，其配置为响应于源极电压小于漏极电压而将晶体管310的体端连接到晶体管310的源极。从而，体偏置电路320将晶体管310的体端拉向源极电压与漏极电压中的较小者。

在本示例中，由于该偏置，体端并未完全地向着漏极或源极电压充电/放电。而是，一旦体端的电压与源极/漏极电压之间的差值小于晶体管322和324的阈值开关电压时，晶体管322和324(也称为体偏置晶体管)将体端与源极与漏极断开。这维持了由漏极/源极到体端的正(对PMOS而言为负)电压，并有助于防止寄生效应，例如闩锁、漏-源直接泄漏等。

图4所示的是根据本发明一个或多个实施方式的具有体偏置电路的第三开关电路。开关电路400包括晶体管410和体偏置电路420，体偏置电路420具有晶体管422和424，其配置和布置为参照图3中所示的开关电路中的元件310、320、322以及324。在本实例中，开关电路进一步包括千欧级电阻器440配置为将隔离阱电势对地放电，这可以进一步减小开关电路中的寄生效应。在一些实现中，开关电路400还可以包括开关430、432，以将晶体管422和424的源/漏端与晶体管410的源极和漏极端相连接/断开。通过将晶体管422和424的源/漏端与晶体管410的源极和漏极端断开，体偏置电路420不被启用。在一些实施方式中，体偏置电路420可以通过用户控制或者控制电路来启用/不启用。在一种实施方式中，开关430和432可通过栅电压控制，该栅电压远高于用来控制晶体管422和424的栅电压。例如，开关430和432的栅电压可以在范围X-Y伏内，而晶体管422和424的栅电压可以在范围0-4伏内。往往而，开关430和432可以是MOS晶体管，其可以具有比晶体管422和424高得多的击穿电压，例如高于晶体管422和424的两倍级别。

在一种实施方式中，开关电路可能易受静电放电(ESD)事件的影响，这可能引起电路不符合特定的ESD规格。例如，请参考图4，当晶体管422和424直接连接到外部输入/输出垫时，晶体管422和424易受ESD事件影响。在一种实施方式中，通过将体偏置晶体管的栅连接在开关430和432之后，来将体偏置晶体管422和424的栅相对外部输入/输出垫隐藏，以保护体偏置晶体管免受ESD事件的影响。

图5所示的是根据本发明的一个或多个实施方式的具有体偏置电路的第四开关电路，在其中体偏置晶体管的栅连接在开关之后，以保护体偏置晶体管免受ESD事件的影响。开关电路500包括晶体管510和体偏置电路520，体偏置电路520具有晶体管522和524，其配置和布置为参照图4中所示的开关电路中的元件410、420、422以及424。在图5的实施方式中，晶体管522和524的栅极连接在开关和相反晶体管的源/漏之间。例如，晶体管522的栅极连接在晶体管524的漏极和开关532之间，晶体管524的栅连接在晶体管522的漏极和开关530之间。在图5的实施方式中，开关530和532将晶体管522、524的源极/漏极端与晶体管510的源极和漏极端连接/断开。通过将晶体管522和524的源/漏端与晶体管510的源极和漏极端断开，体偏置电路520不被启用。在一些实施方式中，体偏置电路520可以通过用户控制或者控制电路来启用/不启用。

该描述的实施方式可以适用于使用晶体管开关电路的各类应用，包括但不限于用于高速通信的开关、发射器、输入/输出电路、和/或线驱动器。高速应用可以使用各种通信协议来进行数据通信，包括但不限于：DDR、SATA、显示接口、PCIe、USB、MIPI、HDMI、v-by-one以及以太网。

各种模块、模组或其他电路也可实现用来进行此处所述的和/或图中所示的动作和行为中的一个或多个。在这些情况中，“模块”(有时为“逻辑电路”或“模组”)是一种电路，其进行这些或相关的动作/行为中的一个或多个(如电压偏置)。例如，在以上所讨论的一些实施方式中，一个或多个模组为分立的逻辑电路或可编程逻辑电路，配置和布置为进行如图2中的电路模组的这些动作/行为。在特定实施方式中，这样的可编程电路是一个或多个计算机电路，被编程用来执行一组(或多组)指令(和/或配置数据)。所述指令(和/或配置数据)可以固件或软件的形式存储于存储器(电路)，并可自所述存储器(电路)读出。作为一种示例，第一模块和第二模块包括由CPU基于硬件的电路和一组以固件形式存在的指令的集合，其中第一模块包括第一CPU硬件电路和一组指令，第二模块包括第二CPU硬件电路和另一组指令。

特定的实施方式指向计算机程序产品(例如非易失性存储器装置)，其包括机器或计算机可读媒介，在其上存储有指令，指令可以由计算机(或其他电子设备)运行，来执行这些动作/行为。

根据以上讨论和描述，所属技术领域的技术人员可以在无须严格遵从于前述实施方式和应用的情况下对本发明作出种种修改或变动。例如，在某些情况下本发明的方面和特点在单独的附图中进行展示，但应当理解的是，尽管未必明确地在本发明的附图或说明书中指出，但其中一幅附图中的某些特征可以被结合到另一附图的特征中实施。此等修改并不背离本发明的真实精神和范围，包括以下权利要求所示的。

Claims (19)

1.一种体偏置的电路装置，其特征在于，包括：

第一晶体管，具有源极、漏极、栅极以及体端，第一晶体管配置和布置为，响应于提供到栅极的控制信号，从源极或漏极中的第一个向源极或漏极中的另一个提供数据信号，第一晶体管由于体效应而发生数据信号的衰减；以及

体偏置电路，配置和布置为基于数据信号的电压而偏置第一晶体管的体端，以及减小第一晶体管对数据信号的衰减，其中所述体偏置电路包括：

具有源极、漏极和栅极的第二晶体管，其中源极和漏极连接在第一晶体管的体端与第一晶体管的源极或漏极中的第一个之间；

具有源极、漏极和栅极的第三晶体管，其中源极和漏极连接在第一晶体管的体端与第一晶体管的源极或漏极中的另一个之间；

该装置进一步包括：

第一开关，连接在第二晶体管与第一晶体管的源极或漏极中的第一个之间；

第二开关，连接在第三晶体管与第一晶体管的源极或漏极中的另一个之间；

其中第二晶体管的栅极连接在第二开关与第三晶体管之间，第三晶体管的栅极连接在第一开关与第二晶体管之间。

2.如权利要求1所述的装置，其特征在于：

第一晶体管为N型晶体管，由于体效应，其源极与漏极之间的导通电阻对于数据信号的不同电压发生变化；以及

体偏置电路配置和布置为将第一晶体管的体端向源极的源极电压和漏极的漏极电压之间较小者偏置，从而减小由第一晶体管所展现的导通电阻的变化。

3.如权利要求2所述的装置，其特征在于：

体偏置电路配置和布置为

响应于漏极电压小于源极电压而将第一晶体管的体端向漏极的漏极电压偏置；以及

响应于源极电压小于漏极电压而将第一晶体管的体端向源极电压偏置。

4.如权利要求2所述的装置，其特征在于：

第二晶体管配置和布置为响应于漏极电压小于源极电压而将第一晶体管的体端连接到第一晶体管的漏极；以及

第三晶体管配置和布置为响应于漏极电压大于源极电压而将第一晶体管的体端连接到第一晶体管的源极。

5.如权利要求1所述的装置，其特征在于：

第一晶体管为P型晶体管，由于体效应，其源极与漏极之间的导通电阻对于数据信号的不同电压发生变化；以及

体偏置电路配置和布置为将第一晶体管的体端向源极的源极电压和漏极的漏极电压之间较大者偏置，从而减小由于第一晶体管所展现的导通电阻的变化。

6.如权利要求5所述的装置，其特征在于：

体偏置电路配置和布置为

响应于漏极电压大于源极电压而将第一晶体管的体端向漏极电压偏置；以及

响应于源极电压大于漏极电压而将第一晶体管的体端向源极电压偏置。

7.如权利要求6所述的装置，其特征在于：

第二晶体管配置和布置为响应于漏极电压大于源极电压而将第一晶体管的体端连接到第一晶体管的漏极；以及

第三晶体管配置和布置为响应于漏极电压小于源极电压而将第一晶体管的体端连接到第一晶体管的源极。

8.如权利要求1所述的装置，其特征在于：体偏置电路配置和布置为偏置第一晶体管的体端，以跟随数据信号的电压。

9.一种体偏置的电路装置，其特征在于，包括：

第一晶体管，具有源极、漏极、栅极以及体端，由于体效应，所述第一晶体管的源极与漏极之间的导通电阻对于输入的数据信号的不同电压而发生变化；以及

体偏置电路，配置和布置为偏置第一晶体管的体端，以减小第一晶体管所展现的导通电阻的变化，从而降低输入的数据信号的衰减；

体偏置电路包括：

具有源极、漏极和栅极的第二晶体管，其中源极和漏极连接在第一晶体管的体端与第一晶体管的源极或漏极中的第一个之间；

具有源极、漏极和栅极的第三晶体管，其中源极和漏极连接在第一晶体管的体端与第一晶体管的源极或漏极中的另一个之间；

该装置进一步包括：

第一开关，连接在第二晶体管与第一晶体管的源极或漏极中的第一个之间；

第二开关，连接在第三晶体管与第一晶体管的源极或漏极中的另一个之间；

其中第二晶体管的栅极连接在第二开关与第三晶体管之间，第三晶体管的栅极连接在第一开关与第二晶体管之间。

10.如权利要求9所述的装置，其特征在于，进一步包括：

开关，包括所述第一晶体管，并具有连接到漏极的输入/输出节点、连接到源极的输出/输入节点、以及连接到栅极的控制节点，开关配置和布置为响应于控制节点超过阈值电压而在输入/输出节点和输出/输入节点之间传递输入的数据信号；以及

其中体偏置电路配置为偏置第一晶体管的体端以跟随输入的数据信号。

11.如权利要求9所述的装置，其特征在于：

第一晶体管为N型晶体管；以及

体偏置电路配置和布置为将第一晶体管的体端向源极的源极电压和漏极的漏极电压之间较小者偏置。

12.如权利要求9所述的装置，其特征在于：

第一晶体管为N型晶体管；以及

第二晶体管配置和布置为响应于漏极电压小于源极电压而将第一晶体管的体端连接到第一晶体管的漏极；以及

第三晶体管配置和布置为响应于漏极电压大于源极电压而将第一晶体管的体端连接到第一晶体管的源极。

13.如权利要求9所述的装置，其特征在于：

第一晶体管为P型晶体管；以及

第二晶体管配置和布置为响应于漏极电压大于源极电压而将第一晶体管的体端连接到第一晶体管的漏极；以及

第三晶体管配置和布置为响应于漏极电压小于源极电压而将第一晶体管的体端连接到第一晶体管的源极。

14.一种体偏置的方法，其特征在于，包括：

响应于控制信号而在晶体管的源极与晶体管的漏极之间传递数据信号，由于体效应，晶体管发生数据信号的衰减；

基于数据信号的电压而偏置晶体管的体端，以减小晶体管对数据信号的衰减；以及

通过打开开关而将体偏置晶体管的栅极与晶体管的源极或漏极之一断开，其中体偏置晶体管的栅极连接在晶体管的源极与漏极之一与体偏置晶体管的源极与漏极之一之间。

15.如权利要求14所述的方法，其特征在于：

晶体管为N型晶体管；以及

偏置体端包括将体端向源极的源极电压与漏极的漏极电压较小者偏置。

16.如权利要求15所述的方法，其特征在于，偏置体端包括：

响应于漏极电压小于源极电压而将晶体管的体端向漏极的漏极电压偏置；以及

响应于源极电压小于漏极电压而将第一晶体管的体端向源极电压偏置。

17.如权利要求16所述的方法，其特征在于：

将晶体管的体端向漏极的漏极电压偏置包括：将体端连接到漏极；以及

将晶体管的体端向源极的源极电压偏置包括：将体端连接到源极。

18.如权利要求14所述的方法，其特征在于：

晶体管为P型晶体管；以及

响应于漏极的漏极电压大于源极的源极电压，将晶体管的体端向漏极的漏极电压偏置；以及

响应于源极电压大于漏极电压，将晶体管的体端向源极电压偏置。

19.一种体偏置的电路装置，其特征在于，包括：

第一晶体管，具有源极、漏极、栅极以及体端，第一晶体管配置和布置为，响应于提供到栅极的控制信号，从输入向输出提供数据信号，第一晶体管由于体效应而发生数据信号的衰减；以及

体偏置电路，配置和布置为基于数据信号的电压而偏置第一晶体管的体端，以减小第一晶体管对数据信号的衰减，其中体偏置电路包括：

第一体偏置晶体管，具有源极、漏极和栅极，其中源极和漏极连接在第一晶体管的体端与第一晶体管的输入之间；

第二体偏置晶体管，具有源极、漏极和栅极，其中源极和漏极连接在第一晶体管的体端与第一晶体管的输出之间；

该装置进一步包括：

连接在第一体偏置晶体管与第一晶体管的输入之间的第一开关；

连接在第二体偏置晶体管与第一晶体管的输出之间的第二开关；

其中第一体偏置晶体管的栅极连接在第二开关与第二体偏置晶体管之间，以及第二体偏置晶体管的栅极连接在第一开关与第一体偏置晶体管之间。