JPH10189984A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH10189984A
JPH10189984A JP34505296A JP34505296A JPH10189984A JP H10189984 A JPH10189984 A JP H10189984A JP 34505296 A JP34505296 A JP 34505296A JP 34505296 A JP34505296 A JP 34505296A JP H10189984 A JPH10189984 A JP H10189984A
Authority
JP
Japan
Prior art keywords
voltage
wiring layer
oxide film
film
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34505296A
Other languages
English (en)
Inventor
Tatsuya Kakehi
達也 筧
Tatsuya Ohori
達也 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34505296A priority Critical patent/JPH10189984A/ja
Publication of JPH10189984A publication Critical patent/JPH10189984A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタの製造方法に関し、ゲート
電極等の配線層の表面に設ける陽極酸化膜の表面に形成
される凹凸を抑制して、その上に設ける配線層の断線を
防止する。 【解決手段】 オフリーク電流低減構造を形成する際の
配線層2の陽極酸化工程において、電源を介して印加す
る電圧が設定値に達した時点において、電源を遮断する
か、或いは、電圧値を0Vのいずれかにして陽極酸化工
程を終了する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に関するものであり、特に、画素に対応して設
けた薄膜トランジスタ(TFT)のスイッチング作用を
用いて液晶セルへの電圧書込動作及び保持動作を行うア
クティブマトリクス型液晶表示装置におけるTFTのL
DD構造或いはオフセット構造の形成の際の陽極酸化工
程に特徴のある薄膜トランジスタの製造方法に関するも
のである。
【0002】
【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
用いられるアクティブマトリクス型液晶表示装置は10
インチクラスまで実用化されているが、さらに、大型テ
レビやパーソナルコンピュータ用としての需要が見込ま
れており、画像品質のより一層の向上が要請されてい
る。
【0003】この様なアクティブマトリクス型液晶表示
装置において、アドレス用TFTや、各画素TFTのゲ
ート線或いはデータ線に印加する電圧を制御する画素周
辺部の駆動ドライバー用のTFTは、近年の液晶表示装
置の高精細化、高品質化の要請に伴って高移動度のもの
が求められており、この様な要請に応えるためにTFT
を構成する半導体層として多結晶シリコン膜を用いた多
結晶シリコンTFTが採用され始めている。
【0004】この様な多結晶シリコン膜は、いずれも廉
価なガラス基板を用いているため、より高温での熱処理
を行うことができず、単結晶シリコンTFTと比較して
オフリーク電流が高いという問題があるため、LDD
(Lightly DopedDrain)構造やオフ
セット構造の採用が検討されており、高不純物濃度のソ
ース・ドレイン領域とチャネル領域との間に低不純物濃
度のLDD領域或いはノンドープのオフセット領域を設
けることによって、TFTのオフ状態の時のチャネル−
ドレイン領域間の電界を緩和して、オフリーク電流を低
減しようというものである。
【0005】ここで、アクティブマトリクス型液晶表示
装置に用いるTFTにおける、従来のLDD領域の形成
工程を、図4及び図5を参照して説明するが、図4は製
造工程の説明図であり、また、図5はその中の陽極酸化
工程の説明図である。
【0006】図4(a)参照 まず、ガラス基板31上に下地酸化膜32を介して多結
晶シリコン膜33を堆積し、所定形状にパターニングし
たのち、ゲート酸化膜34及びAl膜を堆積させ、次い
で、フォトレジストパターン36を用いてAl膜をパタ
ーニングしてAlゲート電極35を形成したのち、蓚
酸:水=3:97からなるpHが約1.0の酸性の蓚酸
水溶液中で陽極酸化を行うことによりポーラスな酸化ア
ルミニウムからなる多孔質陽極酸化膜37を形成する。
【0007】図4(b)参照 次いで、フォトレジストパターン36を除去したのち、
エチレングリコール:酒石酸:アンモニア:水=85:
3:2:10からなるpHが約7.0の中性の溶液中で
陽極酸化を行うことによって、Alゲート電極35の表
面に強固で緻密な陽極酸化膜38を形成する。なお、こ
の緻密な陽極酸化膜38は、300℃程度の低温熱処理
でも発生するヒロック(hillock)を低減する効
果があるため、最近の液晶表示装置パネルにおける標準
的なプロセスになりつつある。
【0008】図5(a)参照 ここで、陽極酸化工程を簡単に説明すると、図5(a)
に示すように、溶液槽43内に収容したエチレングリコ
ール:酒石酸:アンモニア:水=85:3:2:10か
らなる溶液42中に、白金等からなる電極板44、及
び、Alゲート電極35を形成したガラス基板31を浸
漬させ、ガラス基板31側を配線を介して電源45の陽
極に接続し、且つ、電極板44側を配線を介して電源4
5の陰極側に接続する。
【0009】この時、電源45としては定電圧設定及び
定電流設定が可能な電源を用い、定電圧として100
V、定電流として60mAに設定して陽極酸化を行うも
のであり、配線に電流計46及び電圧計47を接続する
ことによって、電流及び電圧の変化を監視しながら陽極
酸化を行う。
【0010】図5(b)参照 図5(b)は、陽極酸化工程における電流・電圧変化を
示すもので、最初は、Alゲート電極35の抵抗値が非
常に低いために溶液42を介して電流が十分流れるが、
電源45は60mAの定電流設定となっており、それ以
上は流れないため、60mAで一定の電流が流れ定電流
状態で陽極酸化が進行する。
【0011】そして、時間の経過に伴って、溶液42中
の陰イオンである酸素イオンとAlゲート電極35のA
lとが結合して、Alゲート電極35の表面に緻密な陽
極酸化膜38が形成され抵抗値が徐々に高くなるが、定
電流設定であるため、結局電圧が時間と共に上昇して、
この場合には、約15分後に定電圧設定値である100
Vに達する。
【0012】そして、定電圧設定値である100Vに達
すると、それ以上は上昇できないので、100Vで一定
となり、この定電圧状態で30分乃至60分程度放置し
ておくことによって酸化が進行し、さらに抵抗値が上昇
するが電圧が一定に制限されているため電流が減少する
ことになる。
【0013】この設定した定電圧に達したのちの放置に
よる酸化工程は、主として緻密化のための酸化工程で、
緻密な陽極酸化膜38の耐圧を向上するために必要な工
程として行われるものであり、要求される耐圧に応じ
て、放置時間は任意に制御される。
【0014】なお、図4(a)における蓚酸水溶液を用
いた陽極酸化工程も、基本的には溶液として蓚酸水溶液
を用いる以外は、上述の図5に関して説明した手段及び
工程と同様に行うものである。
【0015】図4(c)参照 次いで、Alゲート電極35及び多孔質陽極酸化膜37
をマスクとして、ドライ・エッチングによってゲート酸
化膜34をパターニングして、多結晶シリコン膜33の
ソース・ドレイン形成予定領域を露出させる。
【0016】図4(d)参照 次いで、燐酸:酢酸:硝酸:水=15:3:1:1から
なるエッチング液を用いたエッチング工程によって多孔
質陽極酸化膜37のみを選択的に除去したのち、10k
eV程度の低加速エネルギーで高ドーズ量のPイオン3
9をイオン注入して、ゲート酸化膜34に自己整合する
+ 型ソース・ドレイン領域40を形成すると共に、7
0keVの高加速エネルギーで低ドーズ量のPイオン3
9をゲート酸化膜34を透過してイオン注入することに
よって、緻密な陽極酸化膜38に自己整合するn- 型L
DD領域41を形成する。なお、この場合、低ドーズ量
のイオン注入を行わない場合には、ノン・ドープのオフ
セット領域となる。
【0017】次いで、図示を省略するが、SiO2 膜及
びSiN膜とからなる層間絶縁膜を成膜したのち、コン
タクトホールを介して配線層用メタルを成膜してパター
ニングすることによってソース・ドレイン電極を形成し
て、オフリーク電流の少ないTFTが完成する。
【0018】この様に、薄膜トランジスタにLDD領域
或いはオフセット領域を設けることによって、オフリー
ク電流が低減するので、アクティブマトリクス型液晶表
示装置の画像品質が向上する。
【0019】
【発明が解決しようとする課題】しかし、上記の酒石酸
を含む溶液を用いた陽極酸化工程において、実際には、
緻密な陽極酸化膜38の表面に凹凸が生じ、この凹凸が
その上に設けるドレイン電極用或いはソース電極用の配
線層の断線を引き起こすという問題があるので、この様
な問題点を図6を参照して説明する。
【0020】図6参照 図6は、素子部以外において回路構成上の必要によりA
lゲート電極35とドレイン電極49とが交差している
場所における要部断面図であり、図に示すように、Al
ゲート電極35はパターニングされたゲート酸化膜34
を介して下地酸化膜32上に延在し、Alゲート電極3
5上には、厚さ100nm程度の緻密な陽極酸化膜38
及び厚さ500nm程度の層間絶縁膜48を介してドレ
イン電極49の引出部が延在している。
【0021】この定電圧に達した後に15分放置した場
合の緻密な陽極酸化膜38の表面に形成される凹凸をS
EM(走査型電子顕微鏡)で観察すると、凹凸の凸部と
凸部との平均間隔は300nm程度で、高低差は10〜
20nm程度になっており、この様な凹凸が層間絶縁膜
48上のドレイン電極49に反映されてしまい、結局ド
レイン電極49に凹凸が生ずることになる。なお、この
凹凸の状態は、定電圧状態になった後の放置時間が15
分乃至2時間の場合には、ほとんど変化が見られなかっ
た。
【0022】そして、配線が微細化するにしたがって、
この様な凹凸は配線層の断線の原因となり、Alゲート
電極35とソース・ドレイン電極の引出部との交差部に
おいてドレイン電極49或いはソース電極の引出部が断
線し、表示劣化或いは製造歩留りの低下をもたらすこと
になる。
【0023】したがって、本発明は、ゲート電極等の配
線層の表面に設ける陽極酸化膜の表面に形成される凹凸
を抑制して、その上に設ける配線層の断線を防止するこ
とを目的とする。
【0024】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1
(a)は、陽極酸化工程における電流・電圧変化を示す
図であり、また、図1(b)は配線層近傍の要部断面図
である。 図1(a)及び(b)参照 (1)本発明は、オフリーク電流低減構造を有する薄膜
トランジスタの製造方法において、配線層2を陽極酸化
する際に、陽極酸化のために電源を介して印加する電圧
が設定値に達した時点において、電源を遮断するか、或
いは、電圧値を0Vのいずれかにして陽極酸化工程を終
了することを特徴とする。
【0025】この様に、電圧が電源に設定した設定値に
達した時点で陽極酸化を終了することによって、ゲート
電極及びゲート接続配線層、或いは、他のバスライン等
の配線層2の表面に形成する陽極酸化膜4の表面の凹凸
を小さくすることができ、それによって、その上に設け
る上層配線層の断線を防止することができる。
【0026】即ち、陽極酸化膜4の表面の凹凸の発生原
因について鋭意検討した結果、陽極酸化時の定電圧状態
に切り替わった後の緻密化のための放置時間により凹凸
の状態が左右されることを見いだし、放置時間が短いほ
ど表面の凹凸が小さくなるとの結論に至ったものであ
る。
【0027】この現象のメカニズムは明確には解明され
ていないが、ゲート電極等の配線層2として用いる金属
膜が場所により純度、不純物濃度、或いは、結晶化度等
が異なっており、その違いが陽極酸化時における差とな
って現れるものと考えられ、具体的には、陽極酸化時に
流れる電流値により形成される陽極酸化膜4の厚さの増
加が場所によって異なるということである。
【0028】例えば、最初の定電流状態においては、電
流値が設定値に制限されているため、場所によって勝手
に電流値が定まることがなく、配線層2のどの表面でも
均一な速度で陽極酸化膜4が形成される。
【0029】次に、定電圧状態に切り替わった後は、配
線層2の特性のばらつきにより、場所により抵抗値が一
定でないが、電圧が設定値に制限されるために、配線層
2の表面の場所により電流値がばらつき、電流値のばら
つきによって形成される陽極酸化膜4の膜厚増加速度が
場所によってことなり、凹凸が形成されるものと考えら
れる。
【0030】したがって、形成される陽極酸化膜4の膜
厚がほぼ一定である定電流状態の間だけ陽極酸化を行う
ことによって、即ち、定電圧状態に切り替わった直後に
陽極酸化工程を終了することによって、配線層2の表面
に形成する陽極酸化膜4の表面の凹凸を小さくすること
ができる。
【0031】(2)また、本発明は、上記(1)におい
て、オフリーク電流低減構造が、低不純物濃度のソース
・ドレイン領域から構成されることを特徴とする。
【0032】この様な陽極酸化工程を利用してゲート絶
縁膜をパターニングしたのち、陽極酸化膜4及びゲート
絶縁膜をマスクとした2度のイオン注入工程により、多
孔質膜3の横方向の幅に相当する不純物濃度のソース・
ドレイン領域、即ち、LDD領域を形成することができ
る。なお、図1(b)においては、ゲート絶縁膜、半導
体薄膜、下地絶縁膜、及び、絶縁性基板等を一括して基
体1として示している。
【0033】(3)また、本発明は、上記(1)におい
て、オフリーク電流低減構造が、ノン・ドープのオフセ
ット領域から構成されることを特徴とする。
【0034】この様な陽極酸化工程を利用してゲート絶
縁膜をパターニングしたのち、陽極酸化膜4及びゲート
絶縁膜をマスクとした1度のイオン注入工程により、多
孔質膜3の横方向の幅に相当するノン・ドープのオフセ
ット領域を形成することができる。
【0035】(4)また、本発明は、上記(1)乃至
(3)のいずれかにおいて、印加する電圧が設定値に達
するまでは、配線層2に定電流が流れるように電源を設
定したことを特徴とする。
【0036】この様な陽極酸化工程においては、形成さ
れる陽極酸化膜4の厚さを一定にするためには、流れる
電流を一定にする必要があり、そのためには、印加する
電圧が設定値に達するまでは、配線層2に定電流が流れ
るように電源を設定する必要がある。
【0037】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、配線層2が、アルミニウム
を主成分とする金属により形成されることを特徴とす
る。
【0038】この様に、配線層2としてアルミニウムを
主成分とする金属、例えば、Al或いはAl−Scを用
いることによって、信号遅延を低減することができると
共に、配線層2のエッチング工程におけるマスクとなる
緻密性の高い陽極酸化膜4を形成することができ、特
に、Scを混入した場合にはヒロックの発生を抑制する
ことができる。
【0039】(6)また、本発明は、上記(1)乃至
(5)のいずれかにおいて、陽極酸化工程が、少なくと
も酒石酸を含んだ溶液を用いた陽極酸化工程であること
を特徴とする。
【0040】上述の様な陽極酸化膜4に発生する凹凸の
影響は、最終的に保護膜として残る、少なくとも酒石酸
を含んだ溶液を用いた陽極酸化工程において形成される
緻密性の高い陽極酸化膜4において重要になる。
【0041】
【発明の実施の形態】ここで、本発明の実施の形態の製
造工程を、図2乃至図3を参照して説明するが、図2は
一連の製造工程の説明図であり、また、図3はその内の
陽極酸化工程の説明図である。なお、図2(b)の陽極
酸化工程以外は、従来のLDD領域の形成工程と同様で
ある。
【0042】図2(a)参照 まず、TFT基板となる透明のガラス基板11上に、L
P−CVD法(減圧化学気相成長法)を用いて、厚さ1
0〜500nm、例えば、200nmの下地酸化膜12
となるSiO2 膜、及び、厚さ10〜200nm、例え
ば、50nmの多結晶シリコン膜13を堆積させたの
ち、パターニングすることによって周辺駆動回路部及び
画素部の所定の場所に多結晶シリコン膜13からなる島
状領域を形成する。
【0043】次いで、多結晶シリコン膜13の表面を軽
くフッ酸処理して汚染物質を除去したのち、LP−CV
D法を用いて、厚さ50〜200nm、例えば、100
nmのゲート酸化膜14となるSiO2 膜を堆積させ、
次いで、スパッタリング法を用いて、厚さ100〜50
0nm、例えば、200nmのAl膜を堆積させたの
ち、フォトレジストパターン16を用いてAl膜をパタ
ーニングすることによってAlゲート電極15及びAl
ゲート電極15と一体に繋がるゲート接続配線層(図示
せず)を形成する。
【0044】次いで、図5(a)に示す陽極酸化装置を
用いて、蓚酸:水=3:97からなるpHが約1.0の
酸性の蓚酸水溶液中で陽極酸化を行うことにより、横方
向の厚さが200〜2000nm、例えば、1000n
mのポーラスな酸化アルミニウムからなる多孔質陽極酸
化膜17を形成する。
【0045】図2(b)参照 次いで、フォトレジストパターン16を除去したのち、
エチレングリコール:酒石酸:アンモニア:水=85:
3:2:10からなるpHが約7.0の中性の溶液中で
陽極酸化を行うことによって、厚さ50〜200nm、
例えば、100nmのAlゲート電極15の表面に強固
で緻密な陽極酸化膜18を形成する。
【0046】図3参照 ここで、この場合の陽極酸化工程を簡単に説明すると、
電源として定電圧設定及び定電流設定が可能な電源を用
い、定電圧として100V、定電流として60mAに設
定して陽極酸化を行うものであり、約15分後に定電圧
設定値である100Vに達するので、その時点で電源を
遮断して陽極酸化工程を終了する。
【0047】この様に、定電流状態においてのみ陽極酸
化工程を行うので、Alゲート電極15の表面に均一に
電流が流れ、形成される緻密な陽極酸化膜18の厚さは
ほぼ均一になり、SEMによって表面観察を行っても、
緻密な陽極酸化膜18の表面に形成される凹凸は非常に
小さなものになっているのが分かった。
【0048】なお、この場合の溶液の組成比は上記の比
率に限られるものではなく、また、設定電圧値及び設定
電流値も、必要とする陽極酸化膜の厚さに応じて適宜設
定するものであり、設定電圧値及び設定電流値に応じて
定電流状態から定電圧状態に切り替わる時間が変化する
ことになる。また、電源を遮断する代わりに、0Vの電
圧値を印加するようにしても良く、いずれの場合にも同
様の結果が得られる。
【0049】図2(c)参照 次いで、Alゲート電極15及び多孔質陽極酸化膜17
をマスクとして、ドライ・エッチングによってゲート酸
化膜14をパターニングして、多結晶シリコン膜13の
ソース・ドレイン形成予定領域を露出させる。
【0050】図2(d)参照 次いで、燐酸:酢酸:硝酸:水=15:3:1:1から
なるエッチング液を用いたエッチング工程によって多孔
質陽極酸化膜17のみを選択的に除去したのち、加速エ
ネルギー5〜30keV、例えば、10keVで、5.
0×1014〜1.0×1016cm-2、例えば、2.0×
1015cm-2のドーズ量でPイオン19をイオン注入し
てゲート酸化膜14に自己整合するn+ 型ソース・ドレ
イン領域20を形成すると共に、加速エネルギー30〜
100keV、例えば、70keVで、1.0×1013
〜1.0×1015cm-2、例えば、1.0×1014cm
-2のドーズ量でPイオン19をゲート酸化膜14を透過
してイオン注入することによって、緻密な陽極酸化膜1
8に自己整合するn- 型LDD領域21を形成する。
【0051】次いで、図示を省略するが、P−CVD法
(プラズマCVD法)を用いて、厚さ10〜100n
m、例えば、100nmのエッチングストッパーとなる
SiO 2 膜、及び、厚さ200〜500nm、例えば、
400nmの層間絶縁膜となるSiN膜を堆積させ、次
いで、パターニングすることによってn+ 型ソース・ド
レイン領域20に対するコンタクトホールを形成する。
【0052】次いで、駆動回路及びデータバスライン、
即ち、ドレインバスライン等を形成するために、スパッ
タリング法を用いて、厚さ20〜200nm、例えば、
100nmのTi膜、及び、厚さ100〜500nm、
例えば、300nmのAl配線層を堆積させ、次いで、
パターニングすることによって駆動回路及びデータバス
ラインを形成するための所定パターンの配線層を形成す
る。
【0053】以上、説明したように、この様な製造工程
を採用することによって、バリア層となる緻密な陽極酸
化膜18の表面が平坦になるので、その上に層間絶縁膜
を介して設けるデータバスライン等の配線層も平坦に形
成することができ、断線が生ずることがない。
【0054】また、緻密な陽極酸化膜18を形成する工
程においては、設定電圧値に達した時点で陽極酸化工程
を終了しているので、従来の陽極酸化膜より緻密化が進
まず、耐圧が低くなっているが、緻密な陽極酸化膜18
上には合計の厚さが210〜600nm、例えば、50
0nmとなるSiO2 膜及びSiN膜からなる層間絶縁
膜が介在しており、この層間絶縁膜によって実質的な耐
圧を確保しているので、緻密な陽極酸化膜18の耐圧は
問題にならない。
【0055】なお、上記の実施の形態の説明において
は、オフリーク電流を低減するための構造として低不純
物濃度のn- 型LDD領域21を設けているが、LDD
領域に限られるものではなく、二度目のイオン注入を行
わずにゲート酸化膜14の端部と緻密な陽極酸化膜18
の端部との間をノン・ドープ領域のままにすることによ
って、オフセット領域としても良いものであり、この場
合にもLDD領域と同様なオフリーク電流低減効果が得
られる。
【0056】また、上記の実施の形態においては、nチ
ャネル型TFTの製造工程と説明しているが、実際の周
辺回路はpチャネル型TFTも用いた相補型の回路構成
が取られるので、pチャネル型TFTを形成する際に
は、B(ボロン)等のp型不純物をイオン注入すれば良
い。
【0057】また、上記の実施の形態においては、多結
晶シリコン膜をLP−CVD法を用いて直接多結晶シリ
コン膜を形成しているが、P−CVD法によって形成し
たアモルファスシリコン膜をレーザアニールによって多
結晶化したものを用いても良い。
【0058】また、上記の各実施の形態においては、多
結晶シリコン膜を用いてTFTを構成しているが、多結
晶シリコン膜に限られるものではなく、アモルファスシ
リコン膜、或いは、単結晶シリコン薄膜でも良い。
【0059】また、上記の各実施の形態においては、ゲ
ート電極材料としてAlを用いているが、Alに限られ
るものではなく、Al−Sc等のAlを主成分とした金
属であれば良く、この様な金属を用いることによって配
線抵抗が低減し、且つ、パターニング工程が簡単にな
り、特に、Scを含んだAl−Scを用いた場合にはヒ
ロックの発生を抑制することができる。
【0060】また、上記の実施の形態においては、高不
純物濃度のソース・ドレイン領域を形成したのち、LD
D領域を形成しているが、この順序は逆にしても良いも
のである。
【0061】また、上記の実施の形態においては、アク
ティブマトリクス型液晶表示装置に用いる駆動ドライバ
ー等に用いるTFTの製造方法として説明しているが、
アクティブマトリクス型液晶表示装置用に限られるもの
ではなく、SOI(Silicon on Insul
ator)構造やSOS(Silicon on Sa
pphire)構造のTFTに用いて通常の半導体集積
回路装置を構成しても良い。
【0062】また、絶縁性基板としても、廉価なガラス
基板以外に、パイレックス基板、石英ガラス基板、単結
晶シリコン基板上に絶縁膜を設けた基板、或いは、サフ
ァイア等の単結晶絶縁体基板を用いても良いものであ
る。
【0063】
【発明の効果】本発明によれば、LDD構造或いはオフ
セット構造を有する薄膜トランジスタを製造する際に、
最終的に保護膜として残存させる陽極酸化膜を、定電圧
状態後の放置時間を設けないで定電流状態における陽極
酸化工程のみによって形成しているので、その表面が平
坦になり、したがって、その上に設ける配線層の断線が
なくなるので、製造歩留り及び信頼性の向上した高精細
で高品質なアクティブマトリクス型液晶表示装置を実現
することができる。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施の形態の製造工程の説明図であ
る。
【図3】本発明の実施の形態の陽極酸化工程の説明図で
ある。
【図4】従来のLDD領域の形成工程の説明図である。
【図5】従来の陽極酸化工程の説明図である。
【図6】従来の陽極酸化工程における問題点の説明図で
ある。
【符号の説明】
1 基体 2 配線層 3 多孔質膜 4 陽極酸化膜 11 ガラス基板 12 下地酸化膜 13 多結晶シリコン膜 14 ゲート酸化膜 15 Alゲート電極 16 フォトレジストパターン 17 多孔質陽極酸化膜 18 緻密な陽極酸化膜 19 Pイオン 20 n+ 型ソース・ドレイン領域 21 n- 型LDD領域 31 ガラス基板 32 下地酸化膜 33 多結晶シリコン膜 34 ゲート酸化膜 35 Alゲート電極 36 フォトレジストパターン 37 多孔質陽極酸化膜 38 緻密な陽極酸化膜 39 Pイオン 40 n+ 型ソース・ドレイン領域 41 n- 型LDD領域 42 溶液 43 溶液槽 44 電極板 45 電源 46 電流計 47 電圧計 48 層間絶縁膜 49 ドレイン電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 配線層を陽極酸化する際に、陽極酸化の
    ために電源を介して印加する電圧が設定値に達した時点
    において、前記電源を遮断するか、或いは、電圧値を0
    Vのいずれかにして陽極酸化工程を終了することを特徴
    とするオフリーク電流低減構造を有する薄膜トランジス
    タの製造方法。
  2. 【請求項2】 上記オフリーク電流低減構造が、低不純
    物濃度のソース・ドレイン領域から構成されることを特
    徴とする請求項1記載の薄膜トランジスタの製造方法。
  3. 【請求項3】 上記オフリーク電流低減構造が、ノン・
    ドープのオフセット領域から構成されることを特徴とす
    る請求項1記載の薄膜トランジスタの製造方法。
  4. 【請求項4】 上記印加する電圧が設定値に達するまで
    は、上記配線層に定電流が流れるように上記電源を設定
    したことを特徴とする請求項1乃至3のいずれか1項に
    記載の薄膜トランジスタの製造方法。
  5. 【請求項5】 上記配線層が、アルミニウムを主成分と
    する金属により形成されることを特徴とする請求項1乃
    至4のいずれか1項に記載の薄膜トランジスタの製造方
    法。
  6. 【請求項6】 上記陽極酸化工程が、少なくとも酒石酸
    を含んだ溶液を用いた陽極酸化工程であることを特徴と
    する請求項1乃至5のいずれか1項に記載の薄膜トラン
    ジスタの製造方法。
JP34505296A 1996-12-25 1996-12-25 薄膜トランジスタの製造方法 Withdrawn JPH10189984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34505296A JPH10189984A (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34505296A JPH10189984A (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH10189984A true JPH10189984A (ja) 1998-07-21

Family

ID=18373970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34505296A Withdrawn JPH10189984A (ja) 1996-12-25 1996-12-25 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH10189984A (ja)

Similar Documents

Publication Publication Date Title
JP3277892B2 (ja) ディスプレイ基板の製造方法
JP3212060B2 (ja) 半導体装置およびその作製方法
JP3335757B2 (ja) 陽極酸化方法
JP2014179661A (ja) 半導体装置
JP3865145B2 (ja) 半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2010098321A (ja) 半導体装置
JPH09148581A (ja) 薄膜半導体装置の製造方法
JPH11265000A (ja) 液晶表示装置およびその製造方法
JPH10189984A (ja) 薄膜トランジスタの製造方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2000323714A (ja) 多結晶シリコン素子およびその製造方法
JP3318439B2 (ja) 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP4036917B2 (ja) 薄膜トランジスタの製造方法
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP2001036097A (ja) 半導体装置
JP3946690B2 (ja) インバータ回路の作製方法
JP3963663B2 (ja) 半導体装置
JPH11345975A (ja) 薄膜トランジスタ及びその製造方法
JPH0855994A (ja) 半導体装置およびその作製方法
JP2003023014A (ja) 半導体装置
JP4087363B2 (ja) 半導体装置
JP2006093745A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302