JPH11153813A - アクティブマトリクス装置 - Google Patents
アクティブマトリクス装置Info
- Publication number
- JPH11153813A JPH11153813A JP10282171A JP28217198A JPH11153813A JP H11153813 A JPH11153813 A JP H11153813A JP 10282171 A JP10282171 A JP 10282171A JP 28217198 A JP28217198 A JP 28217198A JP H11153813 A JPH11153813 A JP H11153813A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- impurity
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
ィブマトリクス回路とその駆動回路の新しい構成を提案
する。 【解決手段】 基板上の半導体層と、該半導体層に接す
るゲイト絶縁膜と、該ゲイト絶縁膜に接するゲイト電極
とを有する第1と第2の薄膜トランジスタと、前記基板
上の前記第1の薄膜トランジスタに接続されている信号
線と、前記第2の薄膜トランジスタに接続された画素電
極と、前記半導体層の一部の上に位置する容量線とその
間に形成される容量を有し、前記第1と第2の薄膜トラ
ンジスタは前記信号線と前記画素電極の間に直列に接続
されていて、前記画素電極と前記半導体層のコンタクト
は前記半導体層の一部と前記第2の薄膜トランジスタの
間に位置することを特徴とする。
Description
は絶縁性の表面を有する物体全体を指し、特に断らない
かぎり、ガラス等の絶縁材料のみならず、半導体や金属
等の材料上に絶縁物層を形成したものも意味する)上に
形成された薄膜状の絶縁ゲイト型半導体装置(薄膜トラ
ンジスタ、TFTともいう)を用いて構成されたアクテ
ィブマトリクス回路に関する。特に、本発明は、アクテ
ィブマトリクス回路を駆動するための周辺回路をも同一
基板上に有するモノリシック型アクティブマトリクス回
路に関する。本発明によるモノリシック型アクティブマ
トリクス回路は、液晶ディスプレーやプラズマディスプ
レー等のマトリクス型のディスプレー(表示装置)に使
用される。
回路は、図5に示すように、アクティブマトリクス回路
領域と、ソースドライバー、ゲイトドライバーに分けら
れ、これらは実質的に同一のプロセスによって形成され
る。アクティブマトリクス回路においては、TFTが液
晶セルのスイッチング素子に用いられる。液晶セルの静
電容量を補う目的で、通常は、液晶セルと並列に補助容
量が設けられる。ソースドライバー、ゲイトドライバー
等の周辺回路はシフトレジスタとスイッチ素子からな
り、これらは高速動作が要求される。そのため、モノリ
シック型アクティブマトリクス回路は結晶性半導体(例
えば、多結晶シリコン)を用いて構成される。また、消
費電力を抑制する目的で、周辺回路は相補型回路(CM
OS)を用いて構成される。これらの技術については、
例えば、特開平1−289917に記述されている。そ
の中では、例えば、アクティブマトリクス回路のスイッ
チングTFTと周辺回路のシフトレジスタを構成するT
FTとは概略同じ断面構造を有することが示されてい
る。
ィブマトリクス回路のスイッチング素子としてのTFT
とシフトレジスタのごとき、CMOS回路の中のTFT
とでは、その動作は同じものではない。例えば、スイッ
チング素子のTFTにおいては、ゲイト電極には大きな
逆バイアス(Nチャネル型であればマイナス)電圧が印
加されるが、CMOSロジック回路の中のTFTにおい
ては、基本的には逆バイアス電圧が印加されることはな
い。また、前者の動作速度は後者に要求される速度の1
/100以下でよい。このように使用条件や必要とされ
る特性が大きく異なるTFTを同じような構造のもので
使用することは好ましいものではなかった。
ティブマトリクス回路に使用するスイッチング素子とし
てのTFTと、周辺回路のシフトレジスタ等に代表され
るCMOSロジック回路に用いられるTFTとの構造を
変更することにより、回路としての最適化を図るもので
ある。すなわち、アクティブマトリクス回路のTFTの
ソース/ドレインにおいては、実質的にN型もしくはP
型のいずれか一方の不純物のみをドーピングし、アクテ
ィブマトリクス回路のTFTと同じ導電型の周辺回路の
TFTのソース/ドレインにはN型とP型の不純物を両
方ドーピングする。
TがPチャネル型であれば、そのソース/ドレインにド
ーピングされる不純物はP型不純物んみである。一方、
周辺回路のPチャネル型TFTのソース/ドレインにド
ーピングされる不純物はP型不純物とN型不純物の双方
である。もちろん、一般的にP型不純物の濃度の方がN
型不純物の濃度よりも高いことは言うまでもない。特に
本発明においてはゲイト電極・配線の側面にサイドウォ
ール(側壁)を形成し、これを用いることによって、最
適な構造のTFTを得る。本発明におけるサイドウォー
ルの形成は、ゲイト電極・配線を覆って、絶縁物被膜を
堆積し、これを異方性エッチングすることによっておこ
なう。このようにして、ゲイト電極・配線の側面に形成
された概略三角形状の絶縁物(サイドウォール)をドー
ピングの際のマスクとして用い、低濃度ドレイン(LD
D)構造やオフセットゲイト構造等を形成するものであ
る。
によって、LDDを得るプロセスを図1を用いて説明す
る。まず、基板上101上に島状の結晶性半導体領域1
03を形成する。基板上には下地絶縁膜102が形成さ
れていてもよい。そして、ゲイト絶縁膜104を堆積し
た後、適当な材料によってゲイト電極105、ゲイト配
線106を形成する。ゲイト電極・配線の材料としては
陽極酸化可能な材料、例えば、アルミニウムを用いると
良い。(図1(A))
して、照射することにより、半導体領域にゲイト電極1
05をマスクとして不純物領域109を形成する。ドー
ピング不純物として燐を用いれば、不純物領域はN型と
なり、ホウ素を用いればP型となる。これらの不純物の
濃度、混合比を調整することにより、不純物の導電型の
程度を制御することができる。LDD構造を得るにはド
ーピング量(ドーズ量)は低くすることが必要である。
また、ドーピングをおこなわなければ、オフセットゲイ
ト構造が得られ、また、高濃度のドーピングをおこなえ
ば、通常のソース/ドレインとなる。(図1(B))
電極・配線を陽極酸化して、陽極酸化物被膜108を形
成しておいてもよい。この陽極酸化物被膜は、後の異方
性エッチングの工程において、エッチングストッパーと
なって、ゲイト電極を保護する。また、同様な効果は、
ゲイト電極上に窒化珪素膜等の被膜を形成しても得られ
る。その後、ゲイト電極・配線(およびその周囲の陽極
酸化物被膜)を覆って、絶縁物被膜110を形成する。
この被膜形成においては被覆性が重要であり、また、ゲ
イト電極・配線の高さの1/3〜2倍の厚さが好適であ
る。この目的には、プラズマCVD法や減圧CVD法、
大気圧CVD法等の化学的気相成長(CVD)法が好ま
しい。その結果、ゲイト電極・配線の側面部の酸化珪素
膜の厚さは、図1(C)に点線で示す分だけ厚くなって
いる。(図1(C))
方性エッチングによって基板に対して概略垂直な方向に
優先的にエッチングする。これは、少なくとも、平坦部
における絶縁物被膜110がエッチングされる程度まで
おこなう必要があり、さらに、その下のゲイト絶縁膜が
エッチングされる程度までエッチングをすすめてもよ
い。その結果、ゲイト電極・配線の側面では、もともと
該絶縁物被膜が厚いので、概略三角形城の絶縁物(サイ
ドウォール)111および112が取り残される。(図
1(D))
ドーピングマスクとして、高濃度の不純物ドーピングを
おこない、ソース/ドレイン114を形成する。また、
サイドウォールの下の領域では、ドーピングがおこなわ
れないので、LDD領域113が形成される。(図1
(E)) その後、熱アニールやレーザー光やそれと同等な強光の
照射(光アニール)等の手段によってドーピングされた
不純物の活性化をおこなう。さらに、層間絶縁物115
を形成したのち、TFTのソース/ドレインの一方もし
くは双方にコンタクトホールを形成し、2層目の配線1
16、117を形成する。(図1(F))
のTFTを得ることができる。なお、これはLDD構造
に限らないことであるが、図1のように、ゲイト配線1
06の側面にサイドウォール112を有する構造では、
2層目配線117はゲイト配線106を乗り越える部分
での段差が、サイドウォール112の存在によって緩や
かになっているため、段切れを防止するうえで効果が認
められる。
ゲイト構造等を得ることができる。本発明では、ホット
キャリヤ対策の必要なNチャネル型TFTはLDD構造
とし、その必要がないPチャネル型TFTは通常もしく
はオフセットゲイト構造とする。本発明においては、ア
クティブマトリクス回路に用いるTFTはNチャネル型
でもPチャネル型でも構わないが、特性の劣化の少ない
点からはPチャネル型が好ましい。以下に実施例を示
し、より詳細に本発明を説明する。
ず、基板(コーニング7059)201上に下地酸化膜
202として厚さ1000〜5000Å、例えば、20
00Åの酸化珪素膜を形成した。この酸化膜の形成方法
としては、酸素雰囲気中でのスパッタ法を使用した。し
かし、より量産性を高めるには、TEOSをプラズマC
VD法で分解・堆積して形成してもよい。また、このよ
うに形成した酸化珪素膜を400〜650℃でアニール
してもよい。
によってアモルファス状のシリコン膜を300〜500
0Å、好ましくは400〜1000Å、例えば、500
Å堆積し、これを、550〜600℃の還元雰囲気に8
〜24時間放置して、結晶化せしめた。その際には、ニ
ッケル等の結晶化を助長する金属元素を微量添加して結
晶化を促進せしめてもよい。また、この工程は、レーザ
ー照射によっておこなってもよい。そして、このように
して結晶化させたシリコン膜をエッチングして島状領域
203、204、205を形成した。図2においては、
島状領域203、204は周辺回路のTFTを、また、
島状領域205はアクティブマトリクス回路のTFTを
形成するための領域を意味している。さらに、この上に
プラズマCVD法によって厚さ700〜1500Å、例
えば、1200Åの酸化珪素膜206を形成した。
ば、5000Åのアルミニウム(0.1〜0.5wt%
のSc(スカンジウム)を含む)膜をスパッタ法によっ
て形成して、これをエッチングし、ゲイト電極207、
208、209を形成した。図では明らかでないが、ゲ
イト電極207〜209は全てつながっている。(図2
(A))
液中で電流を通じて陽極酸化し、厚さ500〜2500
Å、例えば、2000Åの陽極酸化物被膜をゲイト電極
の上面および側面に形成した。用いた電解溶液は、L−
酒石酸をエチレングリコールに5%の濃度で希釈し、ア
ンモニアを用いてpHを7.0±0.2に調整したもの
であったが、その他の適切な溶液を用いてもよい。電解
溶液中に基板201を浸し、定電流源の+側を基板上の
ゲイト配線に接続し、−側には白金の電極を接続して2
0mAの定電流状態で電圧を印加し、150Vに到達す
るまで酸化を継続した。さらに、150Vで定電圧状態
で加え0.1mA以下になるまで酸化を継続した。この
結果、厚さ2000Åの酸化アルミニウム被膜が得られ
た。陽極酸化工程が終了したのち、ゲイト電極・配線の
分断をおこない、必要な箇所を電気的に分離した。この
分断の工程は、後の工程におこなってもよい。
よって、Pチャネル型TFTを形成する領域203、2
05を覆い、イオンドーピング法によって、島状シリコ
ン膜204に、ゲイト電極部(すなわちゲイト電極とそ
の周囲の陽極酸化膜)をマスクとして自己整合的に燐を
注入し、N型の低濃度不純物領域(LDD)211を形
成した。ドーズ量は1×1013〜1×1014原子/cm
2 、加速電圧は10〜90kV、例えば、、ドーズ量を
2×1013原子/cm2 、加速電圧は80kVとした。
(図2(B))
ズマCVD法によって、酸化珪素膜を堆積した。ここで
は、原料ガスにTEOSと酸素、もしくはモノシランと
亜酸化窒素を用いた。酸化珪素膜の厚さはゲイト電極・
配線の高さによって最適な値が異なる。例えば、本実施
例のごとく、ゲイト電極・配線の高さが陽極酸化物被膜
も含めて約6000Åの場合には、その1/3〜2倍の
2000Å〜1.2μmが好ましく、ここでは、600
0Åとした。この成膜工程においては、平坦部での膜厚
の均一性をともに、ステップカバレージが良好であるこ
とも要求される。
RIE法による異方性ドライエッチングをおこなうこと
によって、上記酸化珪素膜のエッチングをおこなった。
このエッチング工程ではゲイト絶縁膜206をもエッチ
ングした。以上の工程によって、ゲイト電極・配線の側
面には概略三角形状の絶縁物(サイドウォール)21
2、213、214が残った。また、サイドウォールと
ゲイト電極部の下にもゲイト絶縁膜215、216、2
17が残った。(図2(C)) その後、再び、イオンドーピング法によって、燐を導入
した。この際にはアクティブマトリクス回路の部分のみ
をフォトレジストのマスク218で覆った。周辺回路と
アクティブマトリクス回路とは、図5からも分かるよう
に、ある程度離れているので、このパターニングは比較
的容易であった。
のドーズ量より1〜3桁多くした。また、ゲイト絶縁膜
がエッチングされているので、加速電圧は10〜30k
Vが適当であった。本実施例では、最初の燐のドーピン
グのドーズ量の50倍の1×1015原子/cm2 とし
た。加速電圧は10kVとした。この結果、高濃度の燐
が導入された領域(ソース/ドレイン)219、220
が形成された。一方、サイドウォール213の下部に
は、高濃度N型領域220に隣接して、低濃度N型領域
が残された。(図2(D))
ホウ素を導入した。この際にはNチャネル型TFTを形
成する領域204をフォトレジストのマスク221で覆
った。この場合のドーズ量は、N型領域219がP型に
反転するために、図2(D)の工程の燐のドーズ量より
多くした。本実施例では、図2(D)の燐のドーピング
のドーズ量の3倍の3×1015原子/cm2 とした。加
速電圧は10kVとした。この結果、N型の領域219
はP型に反転し、P型領域222となった。また、島状
領域205にもホウ素がドーピングされ、P型領域(ソ
ース/ドレイン)223が形成された。(図2(E))
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。(レーザー
アニール工程) レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。この工程はレーザー照射の代わりに、熱アニール
によっておこなってもよい。また、レーザー照射後に熱
アニールをおこなってもよい。
VD法によって酸化珪素膜を厚さ5000Å形成した。
そして、TFTのソース/ドレインにコンタクトホール
を形成した。この際には、アクティブマトリクス回路の
TFTの画素電極側の不純物領域にもコンタクトホール
225を形成した。そして、2層目のアルミニウム配線
・電極226〜229を形成した。アルミニウム配線の
厚さはゲイト電極・配線とほぼ同じ、4000〜600
0Åとした。コンタクトホール225には金属配線は形
成しなかった。ここで、アクティブマトリクス回路に注
目すると、金属配線229は信号線である。また、ゲイ
ト電極209はゲイト線に接続している。(図2
(F))
230をプラズマCVD法によって形成した。そして、
コンタクトホール225の形成されていた部分に、再
び、コンタクトホールを形成し、不純物領域を露出させ
た。スパッタ法によって、透明導電性材料であるインデ
ィウム錫酸化物(ITO)被膜を堆積し、これをエッチ
ングして画素電極231を形成した。
型薄膜トランジスタ232、同Pチャネル型薄膜トラン
ジスタ233、アクティブマトリクス回路のPチャネル
型薄膜トランジスタ234を得ることができた。以上の
工程から明らかなように、トランジスタ232と234
はいずれもオフセットゲイト構造のPチャネル型である
が、そのソース/ドレインにドーピングされた不純物の
種類は、前者が燐とホウ素両方であるのに対し、後者は
ホウ素のみである。特に後者の構造はアクティブマトリ
クス回路のスイッチング素子のように、大きな逆バイア
ス電圧が印加される場合には有利であった。
アクティブマトリクス回路に関し、その概略を図4
(A)、(B)、(C)に示す。本実施例の素子の作製
方法は実施例1(図2参照)と基本的には同じである。
本実施例は図2(G)に示されるモノリシック型アクテ
ィブマトリクス回路をさらに発展させたものである。ト
ランジスタ401、402は、それぞれ、Nチャネル
型、Pチャネル型であり、いずれも、周辺駆動回路に用
いられるトランジスタを表している。また、周辺駆動回
路においては、ゲイト配線と2層目の配線404とのコ
ンタクト403が設けられる。この際、コンタクトホー
ルは層間絶縁物と陽極酸化物との両方に形成される。
(図4(A))
路図は図4(C)に示される。本実施例ではスイッチン
グ素子としてトランジスタ405、406を2つ直列に
接続したダブルゲイト回路を採用した。また、画素電極
408を接続した島状領域上に、ゲイト電極と同じ層の
配線407を形成し、ゲイト絶縁膜を誘電体として補助
容量407を形成した。配線407は容量線として、一
定の電圧に保たれ、島上領域との間にMOS容量が形成
されるようになっている。(図4(B)、(C))
地酸化膜302として厚さ2000Åの酸化珪素膜が形
成された基板301上に、結晶性の島状シリコン領域3
03、304、305を形成した。さらに、この上にプ
ラズマCVD法によって厚さ1200Åの酸化珪素膜3
06を形成した。図3においては、島状領域303、3
04は周辺回路のTFTを、また、島状領域305はア
クティブマトリクス回路のTFTを形成するための領域
を意味している。さらに、側面および上面が陽極酸化さ
れた厚さ5000Åのアルミニウムのゲイト電極30
7、308、309を形成した。(図3(A))
よって、Pチャネル型TFTを形成する領域303、3
05を覆い、イオンドーピング法によって、島状シリコ
ン膜304に、ゲイト電極部をマスクとして自己整合的
に燐を注入し、低濃度N型領域311を形成した。ドー
ピング条件は、ドーズ量を2×1013原子/cm2 、加
速電圧は80kVとした。(図3(B))
って、Nチャネル型TFTを形成する領域304および
アクティブマトリクス領域305を覆い、イオンドーピ
ング法によって、島状シリコン膜303に、ゲイト電極
部をマスクとして自己整合的にホウ素を注入し、高濃度
P型領域313を形成した。ドーピング条件は、ドーズ
量を3×1015原子/cm2 、加速電圧は60kVとし
た。(図3(C)) そして、図1に示す工程によって、ゲイト電極307〜
309の側面にサイドウォール314、315、316
を形成した。また、サイドウォールとゲイト電極部の下
にもゲイト絶縁膜317、318、319が残った。
(図3(D))
て、燐を導入した。この際にはアクティブマトリクス回
路の部分のみをフォトレジストのマスク320で覆っ
た。この場合のドーズ量は、図3(B)の工程のドーズ
量より1〜3桁多くした。また、ゲイト絶縁膜がエッチ
ングされているので、加速電圧は10〜30kVが適当
であった。本実施例では、最初の燐のドーピングのドー
ズ量の50倍の1×10 15原子/cm2 とした。加速電
圧は10kVとした。この結果、高濃度の燐が導入され
たN型領域(ソース/ドレイン)321が形成された。
しかし、先にホウ素の導入された領域313において
は、ホウ素のドーズ量の方が燐のドーズ量よりも大きい
ため、P型のままであった。また、領域313のうちサ
イドウォール314の下の領域には全く燐はドーピング
されなかった。さらに、サイドウォール315の下部に
は、高濃度N型領域321に隣接して、低濃度N型領域
が残された。(図3(E))
去し、イオンドーピング法によって、低濃度のホウ素を
導入した。この場合のドーズ量は、先のホウ素のドーズ
量より1〜3桁低いことが望ましい。本実施例では、図
3(C)のホウ素のドーズ量の1/100の3×1013
原子/cm2 とした。加速電圧は10kVとした。この
結果、アクティブマトリクス回路のTFTを形成する島
状領域305に低濃度のP型の領域322が形成され
た。(図3(F))
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。(レーザー
アニール工程) レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。この工程はレーザー照射の代わりに、熱アニール
によっておこなってもよい。また、レーザー照射後に熱
アニールをおこなってもよい。
3、金属配線324〜327、パッシベーション膜32
8、ITOの画素電極329を形成した。(図3
(G)) このようにして周辺駆動回路のNチャネル型薄膜トラン
ジスタ、同Pチャネル型薄膜トランジスタ、アクティブ
マトリクス回路のPチャネル型薄膜トランジスタ234
を得ることができた。以上の工程から明らかなように、
本実施例では周辺回路のNチャネル型TFTはLDD構
造である。また、Pチャネル型TFTに関しては、周辺
駆動回路では通常の構造であるが、アクティブマトリク
ス回路ではオフセットゲイト型である。しかも、アクテ
ィブマトリクス回路のTFTのソース/ドレインは低濃
度のドーピングをおこなったのみである。
路のスイッチング素子として使用するには理想的であ
る。すなわち、オフセットゲイト型であると、ゲイト電
極に逆バイアス電圧が印加された際のリーク電流(OF
F電流ともいう)が少なく、画素セルに保持される電荷
の流出が抑制される。また、ソース/ドレインの不純物
濃度が低いと、逆バイアス電圧の印加によって生じる特
性劣化を防止することができる。一方、周辺回路におい
ては高速動作が望まれるので、図のように通常の構造の
TFTとするとよかった。
アクティブマトリクス回路に関し、その概略を図4
(D)、(E)、(F)に示す。本実施例の素子の作製
方法は実施例3(図3参照)と基本的には同じである。
本実施例は図3(G)に示されるモノリシック型アクテ
ィブマトリクス回路をさらに発展させたものである。ト
ランジスタ411、412は、それぞれ、Nチャネル
型、Pチャネル型であり、いずれも、周辺駆動回路に用
いられるトランジスタを表している。また、周辺駆動回
路においては、ゲイト配線と2層目の配線414とのコ
ンタクト413が設けられる。この際、コンタクトホー
ルは層間絶縁物と陽極酸化物との両方に形成される。
(図4(D))
路図は図4(F)に示される。本実施例ではスイッチン
グ素子としてトランジスタ415、416を2つ直列に
接続した。そして、実施例2と同様に島状領域と配線4
17とによって、MOS容量419を形成した。加え
て、パッシベーション膜および層間絶縁物をエッチング
し、陽極酸化物を誘電体として、画素電極と配線417
の間にも容量420を構成した。実施例2と同様に、配
線417は容量線として、一定の電圧に保たれている。
(図4(E)、(F))
ィブマトリクス回路の各回路において、必要とされる特
性や信頼性を有するTFTが示され、該マトリクス回路
の表示特性を向上させる上で有益である。
略を示す。
す。
す。
ブロック図を示す。
Claims (9)
- 【請求項1】基板上の半導体層と、 該半導体層に接するゲイト絶縁膜と、該ゲイト絶縁膜に
接するゲイト電極とを有する第1と第2の薄膜トランジ
スタと、 前記基板上の前記第1の薄膜トランジスタに接続されて
いる信号線と、 前記第2の薄膜トランジスタに接続された画素電極と、 前記半導体層の一部の上に位置する容量線とその間に形
成される容量を有し、 前記第1と第2の薄膜トランジスタは前記信号線と前記
画素電極の間に直列に接続されていて、 前記画素電極と前記半導体層のコンタクトは前記半導体
層の一部と前記第2の薄膜トランジスタの間に位置する
ことを特徴とするアクティブマトリクス装置。 - 【請求項2】基板上の半導体層と、 該半導体層に接するゲイト絶縁膜と、該ゲイト絶縁膜に
接するゲイト電極とを有する第1と第2の薄膜トランジ
スタと、 前記基板上の前記第1の薄膜トランジスタに接続されて
いる信号線と、 前記第2の薄膜トランジスタに接続された画素電極と、 前記第1と第2の薄膜トランジスタのチャネル形成領域
と同じ導電型を有する半導体層の一部の上の容量線とそ
の間に形成された容量を有し、 第1と第2の薄膜トランジスタは前記信号線と前記画素
電極の間に直列に接続されていて、 前記半導体層と前記画素電極のコンタクトは前記半導体
層の一部と前記第2の薄膜トランジスタの間に位置する
ことを特徴とするアクティブマトリクス装置。 - 【請求項3】基板上の半導体層と、第1と第2のゲイト
電極を含むゲイト配線と、信号線と、画素電極とを有
し、 前記半導体層中に、前記第1と第2のゲイト電極とゲイ
ト絶縁膜を介して配置される第1と第2のチャネル形成
領域と、前記信号線と接続している第1の不純物領域
と、前記第1の不純物領域と同じ導電型を有する第2の
不純物領域とを有し、 前記第1と第2の不純物領域の間に位置する第1のチャ
ネル形成領域と、 前記第1の不純物領域と同じ導電型を有する前記半導体
層中に、前記画素電極と接続している第3の不純物領域
と、 前記第2と第3の不純物領域の間に位置する第2のチャ
ネル形成領域と、 前記第1と第2のチャネル形成領域と同じ導電型を有す
る半導体層の一部と絶縁膜を介して配置される容量線
と、 前記容量線と前記半導体層の一部とそれらに挟まれた絶
縁膜から構成される容量を有し、 前記第3の不純物領域は前記第2のチャネル形成領域と
前記半導体層の一部の間に位置することを特徴とするア
クティブマトリクス装置。 - 【請求項4】アクティブマトリクス回路と前記アクティ
ブマトリクス回路を駆動するための駆動回路を有するア
クティブマトリクス装置において、 前記アクティブマトリクス回路は基板上の半導体層と、 該半導体層に接するゲイト絶縁膜と、該ゲイト絶縁膜に
接するゲイト電極とを有する第1と第2の薄膜トランジ
スタと、 前記基板上の前記第1の薄膜トランジスタに接続された
信号線と、 前記第2の薄膜トランジスタに接続された画素電極と、 前記半導体層の一部に絶縁膜を介して配置された容量線
とその間に形成された容量を有し、 前記第1と第2の薄膜トランジスタは前記信号線と前記
画素電極の間に直列に接続されていて、 前記半導体層と画素電極とのコンタクトは前記半導体層
の一部と前記第2の薄膜トランジスタの間に位置するこ
とを特徴とし、 前記駆動回路は前記基板上の一対のPチャネル薄膜トラ
ンジスタとNチャネル薄膜トランジスタから構成される
CMOS回路を有し、 前記Pチャネル薄膜トランジスタとNチャネル薄膜トラ
ンジスタのうちの一つのソースとドレイン領域は第1の
不純物によってドープされ、他のPチャネル薄膜トラン
ジスタとNチャネル薄膜トランジスタのうちの一つのソ
ースとドレイン領域は第1の不純物と第1の不純物とは
逆の導電型を有する第2の不純物の両方によってドープ
されることを特徴とするアクティブマトリクス装置。 - 【請求項5】アクティブマトリクス回路と前記アクティ
ブマトリクス回路を駆動させる駆動回路を含むアクティ
ブマトリクス装置において、 前記アクティブマトリクス回路は、 基板上の半導体層と、 該半導体層に接するゲイト絶縁膜と、該ゲイト絶縁膜に
接するゲイト電極とを有する第1と第2の薄膜トランジ
スタと、 前記基板上の前記第1の薄膜トランジスタに接続された
信号線と、 前記第2の薄膜トランジスタに接続された画素電極と、 前記第1と第2の薄膜トランジスタのチャネル形成領域
と同じ導電型を有する前記半導体層の一部に絶縁膜を介
して配置された容量線とそれらの間に形成された容量
と、 前記第1と第2の薄膜トランジスタは前記信号線と前記
画素電極の間に直列に接続されていて、 前記半導体層と前記画素電極とのコンタクトは前記半導
体層の一部と前記第2の薄膜トランジスタの間に位置す
ることを特徴とし、 前記駆動回路は、 前記基板上の一対のPチャネル薄膜トランジスタとNチ
ャネル薄膜トランジスタから構成されたCMOS回路を有
し、 前記Pチャネル薄膜トランジスタとNチャネル薄膜トラ
ンジスタのうちの一つのソースとドレイン領域は第1の
不純物によってドープされ、他のPチャネル薄膜トラン
ジスタとNチャネル薄膜トランジスタのうちの一つは第
1の不純物と第1の不純物とは逆の導電型を有する第2
の不純物の両方によってドープされることを特徴とする
アクティブマトリクス装置。 - 【請求項6】アクティブマトリクス回路と前記アクティ
ブマトリクス回路を駆動させる駆動回路を含むアクティ
ブマトリクス装置において、 前記アクティブマトリクス回路は、 基板上に形成された半導体層と、第1と第2のゲイト電
極を含むゲイト配線と、信号線と、画素電極とを有し、 前記半導体層中に形成され、前記第1と第2のゲイト電
極にゲイト絶縁膜を介して配置された第1と第2のチャ
ネル形成領域と、前記信号線に接続している第1の不純
物領域と、前記第1の不純物領域と同じ導電型を有する
第2の不純物領域とを有し、 前記第1と第2の不純物領域の間に位置する第1のチャ
ネル形成領域と、 前記第1の不純物領域と同じ導電型を有する半導体層中
に形成され、前記画素電極に接続されている第3の不純
物領域と、 前記第2と第3の不純物領域の間に位置する第2のチャ
ネル形成領域と、 前記第1と第2のチャネル形成領域と同じ導電型を有す
る前記半導体層中の一部に絶縁膜を介して配置された容
量線と、 前記容量線と前記半導体層の一部とそれらの間に挟まれ
た絶縁膜から構成される容量を有し、 前記第3の不純物領域は前記第2のチャネル形成領域と
前記半導体層の一部の間に位置することを特徴とし、 前記駆動回路は、 前記基板上の一対のPチャネル薄膜トランジスタとNチ
ャネル薄膜トランジスタから構成されるCMOS回路を有
し、 前記Pチャネル薄膜トランジスタとNチャネル薄膜トラ
ンジスタのうちの一つのソースとチャネル形成領域は第
1の不純物によってドープされ、その他のPチャネル薄
膜トランジスタとNチャネル薄膜トランジスタのうちの
一つのソースとドレイン領域は第1の不純物と第1の不
純物とは逆の導電型を有する第2の不純物の両方によっ
てドープされる。 - 【請求項7】基板上の半導体層と、第1と第2のゲイト
電極を含むゲイト線と、信号線と、画素電極とを有し、 前記半導体層中に、第1と第2のゲイト電極にゲイト絶
縁膜を介して配置された第1と第2のチャネル形成領域
と、前記信号線と接続されている第1の不純物領域と、
前記第1の不純物領域と同じ導電型を有する第2の不純
物領域とを有し、 前記第1と第2の不純物領域の間に位置する前記第1の
チャネル形成領域と、 前記第1の不純物領域と同じ導電型を有する半導体層中
に、前記画素電極と接続されている第3の不純物領域
と、 前記第2と第3の不純物領域の間に位置する第2のチャ
ネル形成領域と、 前記第1と第2のチャネル形成領域と同じ導電型を有す
る前記半導体層の一部に絶縁膜を介して配置された容量
線と、 前記容量線と前記半導体層の一部とそれらに挟まれた絶
縁膜から構成される容量と、 前記半導体層上に、第3の不純物領域の一部を露出させ
る第1のコンタクトホールを有する第1の層間絶縁膜
と、 前記第1の層間絶縁膜上に、第2のコンタクトホールを
有する第2の層間絶縁膜と、 前記第2の層間絶縁膜上に、前記第1と第2のコンタク
トホールを通して半導体層の第3の不純物領域と接続さ
れている画素電極を有し、 第3の不純物領域は第2のチャネル形成領域と半導体層
の一部の間に位置し、第1のコンタクトホールの直径は
第2のコンタクトホールの直径より大きいことを特徴と
するアクティブマトリクス装置。 - 【請求項8】基板上の半導体層と、 該半導体層に接するゲイト絶縁膜と、該ゲイト絶縁膜に
接するゲイト電極とを有する第1と第2の薄膜トランジ
スタと、 前記基板上に形成され、第1の薄膜トランジスタに接続
されている信号線と、 前記第1と第2の薄膜トランジスタ上に形成され、第1
のコンタクトホールを有する第1の層間絶縁膜と、 前記第1の層間絶縁膜上の第2のコンタクトホールを有
する第2の層間絶縁膜と、 前記第2の層間絶縁膜上の第1と第2のコンタクトホー
ルを通して前記第2の薄膜トランジスタに接続されてい
る前記画素電極を有し、 前記信号線と前記画素電極の間を直列に接続されている
第1と第2の薄膜トランジスタと、 前記半導体層の一部に絶縁膜を介して配置された容量線
とそれらに挟まれて形成された容量を有し、 前記半導体層と前記画素電極のコンタクトは半導体層の
一部と第2の薄膜トランジスタの間に位置し、第1のコ
ンタクトホールの直径は第2のコンタクトホールの直径
より大きいことを特徴とするアクティブマトリクス装
置。 - 【請求項9】請求項1〜6において、 前記半導体層は結晶性珪素を含むことを特徴とするアク
ティブマトリクス装置である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28217198A JP3530750B2 (ja) | 1994-06-13 | 1998-10-05 | アクティブマトリクス装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15417794A JP3312083B2 (ja) | 1994-06-13 | 1994-06-13 | 表示装置 |
JP28217198A JP3530750B2 (ja) | 1994-06-13 | 1998-10-05 | アクティブマトリクス装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15417794A Division JP3312083B2 (ja) | 1994-06-13 | 1994-06-13 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11153813A true JPH11153813A (ja) | 1999-06-08 |
JP3530750B2 JP3530750B2 (ja) | 2004-05-24 |
Family
ID=32510500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28217198A Expired - Fee Related JP3530750B2 (ja) | 1994-06-13 | 1998-10-05 | アクティブマトリクス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3530750B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508970A (zh) * | 2019-01-24 | 2020-08-07 | 三星显示有限公司 | 晶体管阵列基板和制造该晶体管阵列基板的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH03274029A (ja) * | 1990-03-23 | 1991-12-05 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 |
JPH04177873A (ja) * | 1990-11-13 | 1992-06-25 | Fujitsu Ltd | 相補型mis半導体装置 |
JPH05235350A (ja) * | 1992-02-26 | 1993-09-10 | Fujitsu Ltd | 半導体装置 |
JPH05241201A (ja) * | 1992-03-02 | 1993-09-21 | Sony Corp | 垂直駆動回路 |
JPH05259891A (ja) * | 1992-03-13 | 1993-10-08 | Nec Corp | クロックドインバータ回路 |
JPH0677252A (ja) * | 1992-07-10 | 1994-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
-
1998
- 1998-10-05 JP JP28217198A patent/JP3530750B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH03274029A (ja) * | 1990-03-23 | 1991-12-05 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 |
JPH04177873A (ja) * | 1990-11-13 | 1992-06-25 | Fujitsu Ltd | 相補型mis半導体装置 |
JPH05235350A (ja) * | 1992-02-26 | 1993-09-10 | Fujitsu Ltd | 半導体装置 |
JPH05241201A (ja) * | 1992-03-02 | 1993-09-21 | Sony Corp | 垂直駆動回路 |
JPH05259891A (ja) * | 1992-03-13 | 1993-10-08 | Nec Corp | クロックドインバータ回路 |
JPH0677252A (ja) * | 1992-07-10 | 1994-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
JPH06242433A (ja) * | 1992-12-25 | 1994-09-02 | Sony Corp | アクティブマトリクス基板 |
JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508970A (zh) * | 2019-01-24 | 2020-08-07 | 三星显示有限公司 | 晶体管阵列基板和制造该晶体管阵列基板的方法 |
CN111508970B (zh) * | 2019-01-24 | 2024-08-09 | 三星显示有限公司 | 晶体管阵列基板和制造该晶体管阵列基板的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3530750B2 (ja) | 2004-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3312083B2 (ja) | 表示装置 | |
KR100296378B1 (ko) | 반도체장치 제작방법 | |
US7968886B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0832081A (ja) | 薄膜半導体装置 | |
JP3266861B2 (ja) | アクティブマトリクス装置 | |
JP3195584B2 (ja) | アクティブマトリクス回路 | |
JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
JP3530749B2 (ja) | アクティブマトリクス装置 | |
JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
JP3530750B2 (ja) | アクティブマトリクス装置 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
JP2001036097A (ja) | 半導体装置 | |
JP3360057B2 (ja) | 半導体装置 | |
JP3607186B2 (ja) | アクティブマトリクス型表示装置 | |
JP3963663B2 (ja) | 半導体装置 | |
KR20030016535A (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
JP2000286427A (ja) | 電気光学装置 | |
JP2003158272A (ja) | 半導体装置 | |
JP2000101095A (ja) | 半導体装置 | |
JP2000195815A (ja) | 半導体装置の作製方法 | |
JP2001036096A (ja) | 半導体集積回路 | |
JPH11330488A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |