JPH10135474A - 絶縁ゲイト型電界効果トランジスタ及びその作製方法 - Google Patents
絶縁ゲイト型電界効果トランジスタ及びその作製方法Info
- Publication number
- JPH10135474A JPH10135474A JP30744296A JP30744296A JPH10135474A JP H10135474 A JPH10135474 A JP H10135474A JP 30744296 A JP30744296 A JP 30744296A JP 30744296 A JP30744296 A JP 30744296A JP H10135474 A JPH10135474 A JP H10135474A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- source
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
加した不純物の回り込みによるIGFETの特性の劣化
を解決することを課題とする。 【解決手段】 絶縁ゲイト型電界効果トランジスタのソ
ース/ドレイン領域を、ソース/ドレインとして機能す
る領域と、ソース/ドレイン領域と電極とのコンタクト
領域とに分離し、電極とのオーミックコンタクトを形成
するため、コンタクト領域には高濃度に不純物を添加
し、ソース/ドレインとして機能する領域には、回り込
みを少なくするため低濃度に不純物を添加する。
Description
導体装置、特にその基本素子である絶縁ゲイト型電界効
果トランジスタに関する。
タ(以下IGFETと略)の一例として、低不純物領域
を有するN型IGFETの構成を図1(A)に示す。
Tの作製工程は、まず、基板001の上に半導体層とゲ
イト絶縁膜009を形成する。そして、そのゲイト絶縁
膜009の上にゲイト電極010を形成する。ゲイト電
極010に陽極酸化法を用いて陽極酸化膜を形成する。
この陽極酸化膜は、耐腐食性に優れている緻密な陽極酸
化膜012と耐腐食性に劣っている多孔性の陽極酸化膜
の2層構造からなり、ゲイト電極の内部に緻密な陽極酸
化膜012、外側に多孔性の陽極酸化膜を形成する。
としてP(リン)を高濃度にドーピングする。こうし
て、ソース/ドレイン領域004を形成する。次に多孔
性の陽極酸化膜を選択的にエッチングする。この時、緻
密な陽極酸化膜012はエッチングされずに残存する。
し、低不純物領域005を形成する。この低不純物領域
のドレイン側は、LDD(Lightly Doped
Drain)とよばれる領域である。
ネル領域003が形成される。そして、層間絶縁膜00
8を形成する。最後にソース/ドレイン領域の引出し電
極014を形成する。
ETを作製する。
ソース/ドレイン領域と電極のコンタクト領域は、オー
ミックコンタクトを形成する必要がある。そのため、ソ
ース/ドレイン領域のコンタクト領域に不純物を高濃度
にドーピングする必要がある。
ス/ドレイン領域004を形成するためのドーピングを
高濃度に行うと、不純物が、に示される領域まで回り
込んで、不純物が添加される。その結果、ソース/ドレ
イン領域004に近接する低不純物領域005または/
及びオフセット領域、更にはチャネル領域003まで不
純物の回り込みによって汚染されてしまう。そしてその
ことに起因して、そのTFT特性の劣化、ばらつきが起
きてしまう。
イン領域にドーピングする不純物量をチャネル領域まで
回り込みが広がらないよう減らせばよい。しかし、そう
すると、電極とソース/ドレイン領域とのオーミックコ
ンタクトが形成されず、非線形なコンタクトが形成され
てしまう。
度の不純物イオンをドーピングすると、レジストマスク
が硬質化してしまうという問題がある。
化した部分を酸素を用いてアッシングを行う。その後、
柔らかい部分のレジストマスクを剥離液を用いて除去す
る。しかし、硬化したレジストマスクが厚いときは、保
護している下地膜にまで酸素プラズマによって損傷を与
えることがあり、酸素プラズマ処理のプロセスマージン
が取れなくなるという工程上の問題が生じる。
問題を解決することを課題とする。
ース/ドレイン領域を、機能別に二つの領域に分離する
構成を採る。つまり、電極とコンタクトを取るための領
域には、オーミックコンタクトを形成するに足る量の不
純物を添加し、チャネル領域と近接して設けられたソー
ス/ドレインとして機能する領域においては、回り込み
が少なくなるように不純物のドーズ量を減らしたことを
特徴とする。
(B)にその具体的な構成を示すように、絶縁性表面を
有する基板001の上に半導体層が形成され、半導体層
は、チャネル003領域と、ソース/ドレインとして機
能する領域006と、チャネル領域003とソース/ド
レインとして機能する領域006との間に低不純物領域
005と、高濃度に不純物が添加されたソース/ドレイ
ン領域と電極とがオーミックコンタクトを形成するコン
タクト領域007とが形成されていることを特徴とす
る。
(D)に示されるように、その作製工程において、オー
ミックコンタクトを取るために高濃度に不純物をドーピ
ングする範囲は、チャネル領域003から離れてい
る。そのため、不純物が回り込む領域’は、その間に
あるソース/ドレインとして機能する領域006までし
か伸長せず、チャネル領域003まで広がらない。
領域006を形成するためのドーピングは、オーミッ
クコンタクトを取るほどの不純物濃度は必要ではない。
従って、このドーピングによる回り込み領域は狭いた
め、チャネル領域に不純物が回り込むことを防ぐことが
できる。当然、低不純物領域を形成するためのドーピン
グは、更に低ドーズ量なのでチャネル領域まで回り込
むことはない。
の図面において、不純物の回り込みは図面が煩雑となる
ため省略している。
機能する領域とは、ソース/ドレインとして機能できる
程度の濃度に不純物が添加された領域のことを指す。つ
まり、シート抵抗が数100Ω/□〜10kΩ/□以下
の領域を指す。そして、そのドーピングによって回り込
む不純物が、チャネル領域まで広がらない程度のドーピ
ングによって形成された領域を指す。
極とオーミックコンタクトを形成するために、高濃度に
不純物が添加された領域である。つまり、シート抵抗が
1kΩ/□以下の領域のことを指す。そして、コンタク
ト領域に接して、チャネル領域又は低不純物領域は存在
しない。
域を形成するためのドーズ量は、その作製工程や、膜厚
等によって変化する。
導体層と、半導体層上にゲイト絶縁膜を介して形成され
た二つ以上のゲイト電極とを有する絶縁ゲイト型電界効
果トランジスタにおいて、前記半導体層が、各ゲイト電
極の下に形成された複数個のチャネル領域と、チャネル
領域に近接して設けられたソース/ドレインとして機能
する領域と、ソース/ドレインと電極とのコンタクト領
域とからなり、隣接する二つのチャネル領域に挟まれた
領域中の不純物濃度が、前記コンタクト領域よりも低い
ことを特徴とする。
素マトリクス部と、Nチャネルドライバー部とPチャネ
ルドライバー部からなる周辺駆動回路部とを配置した構
成を有し、Nチャネルドライバー部又はPチャネルドラ
イバー部の一方或いは両方の半導体層に、チャネル領域
と、ソース/ドレインとして機能する領域と、チャネル
領域とソース/ドレイン領域に挾まれた低濃度不純物領
域と、高濃度に不純物が添加されたコンタクト領域とが
形成されていることを特徴とする。
を示す。本実施例では、ガラス基板上にN型IGFET
を形成した例を示す。
ス基板001を利用するが、ガラス基板の代わりに石英
基板、絶縁表面を有する半導体等を用いてもよい。
下地層を成膜する。ここでは下地層としてスパッタ法で
2000Å厚の酸化珪素を形成する。
れるわけではなく、プラズマCVD法や熱CVD法等て
もよい。下地膜は、基板からの不純物の拡散や応力緩和
のために形成する。
形成する。本実施例では活性層は、珪素を主成分とする
被膜を用いているが、他の半導体にも利用できる。
VD法に限定されるものではなく、プラズマCVD法の
代わりに減圧熱CVD法を利用してもよい。本実施例に
おいて活性層は真性又は実質的に真性(人為的に導電型
を付与しないという意味)な非晶質珪素膜を成膜する。
の結晶化は、熱やレーザー光等が利用できる。本実施例
においては、レーザー光を利用して結晶化を行い多結晶
珪素膜とする。
て、パターンを形成する。このパターンはN型IGFE
Tの活性層となる。
マスク013を形成する。そしてP(リン)のドーピン
グを行う。このドーピングは、N型IGFETのソース
/ドレイン領域と電極とがオーミックコンタクトを形成
する条件で行う。
度が1020cm-3以上となり、シート抵抗が1kΩ/□
以下となるように形成する。
マドーピング法と呼ばれる方法とイオン注入法と呼ばれ
る方法とがある。プラズマドーピング法は、PH3 やB
2 H6 等のドーピングせんとする不純物元素を含んだガ
スを高周波電力等でプラズマ化し、そこから電界によ
り、不純物イオンを引出し、更に電界により加速注入す
る方法である。
H6 等のガスをプラズマ化し、そこから引き出されたイ
オンを磁場を用いた質量分離により選別し、その選別さ
れた不純物イオンを加速注入する方法である。
ラズマドーピング法を用いる。
ピングを行う。 ドーズ量 2×1014cm-2 加速電圧 50kV RF電力 5W
の工程において、リンが高濃度に添加されたソース/ド
レイン領域と電極とのコンタクト領域007が形成され
る。また、この工程で形成された領域007を便宜上N
++領域と表記する。本実施例では、このN++領域の表面
のリン濃度は約1020cm-3で、シート抵抗は1kΩ/
□以下となる。
る半導体層は、リンがドーピングされないため、I型
(真性または実質的に真性)領域015として残存す
る。
われる。非自己整合プロセスにおいては、マスク合わせ
精度が重要となる。
行った後に、レジストマスク015を除去する。
トマスクを酸素プラズマによるアッシングを行い、その
後レジストマスク用の剥離液を用いて除去する。
直接不純物を添加するベアドープで行うため、ドーピン
グが短時間で済む。そのため、レジストマスクの硬化す
る部分が薄くなる。従って、酸素プラズマによるアッシ
ングが従来に比べ短時間、即ち、プロセスマージンを十
分に取ることができる。
縁膜009を500〜4000Å、本実施例ではプラズ
マCVD法により1200Åの厚さに形成する。
ウム膜を4000Åの厚さにスパッタ法によって成膜す
る。
いて陽極酸化法によりアルミニウム膜の上に陽極酸化膜
を形成する。ここでは、陽極酸化膜の膜厚は100Åと
する。この陽極酸化膜は、後の工程においてヒロックや
ウィスカの発生を抑制するために機能する。また、この
陽極酸化膜は、ゲイト電極から延在したゲイト線がその
上に配置される配線との間で上下間ショートを起こして
しまうことを防ぐ機能もある。
ルミニウムの異常成長により発生する針状あるいは刺状
の突起物のことである。このヒロックやウィスカは、加
熱処理やレーザー光の照射、さらに不純物元素のドーピ
ングにおいて発生する。
このレジストマスクは、ゲイト電極を形成するためのも
ので、図2(A)、(B)からも判るように、コンタク
ト領域を形成する際に用いたレジストマスク013より
も幅の短いことを特徴としている。
ターニングを行う。こうして図2(B)に示す状態を得
る。
N型IGFETのゲイト電極である。016が該ゲイト
電極の上部に残存した陽極酸化膜である。
は、電解溶液としてシュウ酸を用いた陽極酸化法で、図
2(C)の011で示される多孔性の膜質を有する陽極
酸化膜が形成される。
酸化膜を形成する。この陽極酸化膜012は、電解溶液
として酒石酸を用いた陽極酸化を行うことにより、緻密
な膜質の陽極酸化膜となる。
こでは、ゲイト絶縁膜が存在するため図2(A)に示す
工程において添加されたドーズ量よりも高ドーズ量でも
ってリンを添加する。
ピングを行う。 ドーズ量 5×1014cm-2 加速電圧 80kV RF電力 20W
を添加するスルードープのため、実質的に半導体層に添
加される不純物の量は、ゲイト絶縁膜の厚さにより減少
する。従って、この工程によって形成されるN+ 領域0
06は、N++領域よりも低濃度である。一般的には、こ
の工程によってN+ 領域006のシート抵抗が数100
Ω/□〜10kΩ/□以下となるようにする。
いるため、ゲイト絶縁膜の膜厚によってそのドーズ量は
変化する。
6は、N型IGFETのソース/ドレインとして機能す
る領域となる。また、このN+ 領域006の幅は、図2
(A)の工程で用いたレジストマスク013と、図2
(B)の工程で用いたレジストマスク017との大きさ
の違いと、位置関係とによって決まる。
陽極酸化膜において、外側に形成された多孔性の陽極酸
化膜011をエッチングする。
水を混合したエッチャントによって行う。このエッチャ
ントは、多孔性の陽極酸化膜011は浸食するが、緻密
な陽極酸化膜012は侵されず、残存する。
程では、前工程でエッチングされた陽極酸化膜の下の活
性層に低不純物領域を形成する条件で添加する。
〜107 Ω/□となるようにドーピングを行う。
う。 ドーズ量 1.5×1013cm-2 加速電圧 80kV RF電力 5W
不純物領域が形成される。また、ゲイト電極によってリ
ンが添加されなかった半導体層が、チャネル領域003
となる。
陽極酸化膜011の膜厚によって決まる。低不純物領域
005の幅は0.5〜2.0μm、本実施例では0.7
μmとする。
(D)に示される003には、チャネル領域だけではな
くオフセット領域も形成されている。このオフセット領
域は陽極酸化膜012の膜厚を利用して、自己整合的に
形成される。
ス領域との間、及びチャネル領域とドレイン領域とのあ
いだに配置された高抵抗領域として機能する。このオフ
セット領域はチャネル領域と同じ、I型の導電型を有し
ている。
への不純物の回り込みを防ぐマージンとしての効果も有
する。
不純物が添加された領域005、006、007は、ド
ーピングにより非晶質となるので、活性化及び結晶化す
るためにレーザー光を照射する。このレーザー光の照射
は、 ・注入されたリンの活性化 ・リンのドーピングによって損傷(イオンの衝撃により
生じる)した部分のアニール といった作用を有している。
に、層間絶縁膜008を形成する。本実施例では、層間
絶縁膜として窒化珪素を用いる。ここでは、層間絶縁膜
はプラズマCVDを用いて3000Åの厚さに形成す
る。
ト領域007にコンタクトホールを形成する。そして、
引出し電極014を形成する。コンタクト領域007
は、高濃度にリンが添加されているので、電極014と
オーミックコンタクトを形成することができる。
とアルミニウム膜とチタン膜との3層膜をスパッタ法に
より成膜する。そしてこの金属膜(積層膜)をパターニ
ングすることにより014で示される電極を形成する。
1時間の加熱処理を行い、半導体中の欠陥の終端を行
う。
のN型IGFETは、コンタクトを形成するために多量
にリンがドーピングされた領域007が、チャネル領域
003から離れて形成されているため、007を形成す
る際に不純物が低不純物領域005、或いはチャネル領
域003まで回り込むことを防ぐことができる。
程で、リンを添加する際に絶縁層や中間層を挟まないで
行うベアドープのため、中間層を通して添加を行うスル
ードープよりも短時間且つ低ドーズ量で形成することが
できる。
化した部分を酸素を用いてアッシングを行い、その後柔
らかい部分のレジストマスクを剥離液で除去していた
が、硬化したレジストマスクが厚いときは、保護してい
る下地膜にまで酸素プラズマによって損傷を与えること
があった。
にイオンの衝突により、レジストマスクが200℃以上
の高温状態になり、さらに、不純物が高濃度添加される
ためにレジストマスクが硬化する。
め、レジストマスクが200℃以上の高温となる時間が
短く、さらに低濃度でドーピングが終了するため、レジ
ストマスクの硬化を緩和することができる。
硬化した部分が薄くなり、柔らかい部分が厚くなるため
アッシングする際のプロセスマージンを多く取ることが
でき、下地膜への影響を抑制できる。
したが、本発明の構成を採ることはP型IGFETにお
いても有効である。
示したが、本発明の構成は逆プレーナ型、スタガ型、逆
スタガ型に用いても有効である。
いたが、アモルファス、微結晶を有するアモルファス等
に用いることも適宜成しえる。
工程を一部変更したものである。詳しくは、実施例1の
図2(A)の工程を図3に変更したものである。
板001の上に下地保護膜と非晶質珪素膜を形成する。
次に、非晶質珪素膜の上にマスク酸化珪素膜018を形
成する。
を保護する。 ・活性層にレジストマスクの不純物が拡散することを防
止する。 ・レジストマスクを剥離する際の酸素プラズマから活性
層を保護する。 ・レジストマスクを剥離する際、剥離液に活性層を曝さ
ない。 という効果がある。
プラズマCVD法、スパッタ法、活性層の熱酸化による
成膜等から適宜選択できる。
する際に用いる原料ガスは、シランと酸化物気体、TE
OS、またはTEOSと酸化物気体との混合ガス等から
適宜選択できる。
ン、亜酸化窒素のように、活性化した酸素を供給するこ
とができる気体、又はそれらの混合気体をいう。本実施
例では、TEOSと酸素を原料に用いたプラズマCVD
法によって100〜1000Å、本実施例では約500
Åの厚さにマスク酸化珪素膜018を形成する。
膜を結晶化し、パターニングを行い、レジストマスク0
13を成膜する。
ピングはソース/ドレイン領域のコンタクト領域を形成
するための条件で行われる。
う。 ドーズ量 5×1014cm-2 加速電圧 80kV RF電力 20W
は、マスク酸化珪素膜018を通したスルードープで行
うため、実施例1に比べて高ドーズ量で行う。また、マ
スク酸化珪素膜018の膜厚により、上記条件は適宜変
化する。
されたソース/ドレイン領域のコンタクト領域007
と、レジストマスク013によって不純物の添加されな
かった領域015が形成される。このソース/ドレイン
領域のコンタクト領域007のシート抵抗は1kΩ/□
以下とする。
たアッシング処理と、剥離液でのウェットエッチングで
除去した後に、マスク酸化珪素を除去する。
う。
ネル領域となる活性層に、レジストから不純物等の拡散
による汚染をマスク酸化珪素膜018によって抑制する
ことができる。
によって半導体層の表面が荒れるのを防止することがで
きる。従って、信頼性の高いIGFETを作製すること
ができる。
ルゲイト型のN型IGFETに応用したものである。図
4にその工程を示す。
板001の上に図示しない下地保護膜と島状の珪素半導
体層を形成する。次に、珪素半導体層の上にレジストマ
スク013をパターニングする。そして、実施例1の図
2(A)の工程と同じ条件でリンの添加を行い、ソース
/ドレイン領域のコンタクト領域となる領域007を形
成する。
ら、レジストマスク013を除去して、ゲイト絶縁膜0
09を実施例1と同じ条件で形成する。
を全面に塗布し、その表面を陽極酸化する。そして、パ
ターニングを施して、ゲイト電極010、010’を形
成する。そして、実施例1と同様に、ゲイト電極10、
010’を陽極酸化して多孔性の陽極酸化膜011と、
緻密な陽極酸化膜012を形成する。
様の条件でリンをドーピングする。そして、図4(B)
に示すように、ソース/ドレインとして機能する領域0
06、006’、006”を形成する。
ングして、再び、実施例1の図2(D)の工程と同じ条
件でリンをドーピングする。
010の下に形成されたチャネル領域003と、チャネ
ル領域003に隣接して形成された低不純物領域005
とが形成される。同時に、電極010’の下に形成され
たチャネル領域003’と、チャネル領域003’に隣
接して形成された低不純物領域005’とが形成され
る。
う。こうして、層間絶縁膜008と引出し電極014と
が形成され、図4(D)に示すように、ダブルゲイト型
のN型IGFETが作製される。
導体層の構成は、各ゲイト電極010、010’の下に
形成されたチャネル領域003、003’と、各チャネ
ル領域に接して設けられた低不純物領域005、00
5’と、ソース/ドレインとして機能する領域006、
006’、006”と、ソース/ドレイン領域と電極と
のコンタクト領域007とからなっている。
3’に挟まれたソース/ドレインとして機能する領域0
06’におけるリンの不純物濃度は、当然ながら、他の
ソース/ドレインとして機能する領域006、006”
の不純物濃度と概略等しく、ソース/ドレインと電極と
のコンタクト領域007の不純物濃度よりも低い。
が、ゲイト電極の数が二つ以上の電界効果トランジスタ
にも応用できる。
用いずに作製したが、実施例2の如く、コンタクト領域
を形成するためのドーピングの前にマスク酸化珪素膜を
形成してもよい。
ルの周辺回路の薄膜トランジスタに応用したものであ
る。図5〜図9にその工程を示す。
クス部と、該画素マトリクス部を駆動するための駆動回
路(バッファー回路)を構成するP及びNチャネル型の
薄膜トランジスタを同時に作製する工程を示す。
してゲイト電極は活性層の上方に存在するトップゲイト
型のものを示す。
1上に図示しない下地膜と非晶質珪素膜を成膜する。そ
して、非晶質珪素膜の結晶化を行う。
ことにより、図5(A)の002、002’、002”
で示すパターンを形成する。このパターンは、それぞれ
薄膜トランジスタの活性層となる。
れる薄膜トランジスタの活性層であり、002’がNチ
ャネルドライバー部に配置される薄膜トランジスタの活
性層であり、002”がPチャネルドライバー部に配置
される薄膜トランジスタの活性層である。
ク013、013’、013”を配置する。そして、実
施例1の図2(A)の工程と同様の条件でリンのドーピ
ングを行う。この工程で、Nチャネルドライバー部にソ
ース/ドレインと電極とのコンタクトを形成するための
N++領域007’が形成される。同時に、画素マトリク
ス部の活性層にソース/ドレイン領域004を形成す
る。
層上に形成されたレジストマスク013、013’、0
13”により保護された真性な領域015、015’、
002”が残存する。
スで行われる。非自己整合プロセスにおいては、マスク
合わせ精度が重要となる。
行ったら、レジストマスク013、013’013”を
除去する。
7’、017”を、図5(C)に示すように配置する。
にP++領域を形成するためボロンを添加する。この工程
で、図5(C)の007”で示すP++型のソース/ドレ
イン領域と電極とのコンタクト領域が形成される。
よって保護されていた画素マトリクス部とNチャネルド
ライバー部には、ボロンは添加されない。そして、レジ
ストマスク017、017’、017”を除去する。
縁膜009を実施例1と同様に形成する。
極を構成するために、アルミニウム膜019を成膜す
る。そして、実施例1と同様にアルミニウム膜019
に、陽極酸化法により陽極酸化膜016を形成する。
020”を配置する。このレジストマスクは、ゲイト電
極を形成するためのものである。このようにして、図6
(B)に示す状態を得る。
ングを行う。そして、レジストマスク020、02
0’、020”を除去することにより、図6(C)に示
す状態を得る。
画素マトリクス部の薄膜トランジスタのゲイト電極であ
る。016が該ゲイト電極の上部に残存した陽極酸化膜
である。
工程で用いたレジストマスク013と、図6(B)で用
いたレジストマスク020との大きさの違いと位置関係
とによって決定されるオフセット領域022が形成され
る。
ース線とともに格子状に配置されるゲイト線が延在す
る。
部の薄膜トランジスタのゲイト電極である。016’が
該ゲイト電極の上部に残存した陽極酸化膜である。
部の薄膜トランジスタのゲイト電極である。016”が
該ゲイト電極の上部に残存した陽極酸化膜である。
ジストマスク021を形成する。そして、実施例1と同
様に、再度の陽極酸化をゲイト電極010’、010”
に行う。この陽極酸化によって、図7(A)の01
1’、011”、012’、012”で示される陽極酸
化膜を形成する。ここで、内側に形成された陽極酸化膜
012’、012”は、緻密な膜質を有している。ま
た、外側に形成された陽極酸化膜011’、011”は
多孔性の膜質を有している。
って、画素マトリクス部には陽極酸化膜が形成されな
い。このレジストマスク021は、画素マトリクス部に
とって不必要な工程から保護するために形成されてい
る。
ジストマスク021”を形成する。そして、再びリンの
ドーピングを行う。ここでは、Nチャネルドライバー部
のソース/ドレインとして機能するN+ 領域を形成する
条件でリンを添加する。
ソース/ドレインとして機能するN+ 領域006’を形
成する。
極010’の外側に形成された多孔性の陽極酸化膜01
1’を実施例1と同様に除去する。そして、もう一度リ
ンを添加して、N- 型の低不純物領域005’を形成す
る。同時に、この工程でゲイト電極によって不純物が添
加されなかったチャネル領域003’も同時に形成され
る。
に、Nチャネルドライバー部の半導体層にチャネル領域
から順に、N- 型の低不純物領域005’と、ソース/
ドレインとして機能するN+ 領域006’と、電極との
コンタクトを形成するためのN++領域007とが形成さ
れる。
ルドライバー部には、レジストマスク021、021”
が形成されているためリンは添加されない。
マスク021”を除去した後、Nチャネルドライバー部
に、新たにその全面を覆うレジストマスク021’を配
置する。そしてこの状態において、ボロンのドーピング
を行う。ここでは、Pチャネルドライバー部のソース/
ドレインとして機能するP+ 領域を形成するために不純
物を添加する。
ネルドライバー部にソース/ドレインとして機能するP
+ 領域006”が形成される。
されている、多孔質の陽極酸化膜011”を実施例1と
同様に除去する。そして、再びボロンのドーピングを行
う。この工程によって、図8(B)に示すようにP- 型
の低不純物領域005”と、ゲイト電極の下に形成され
たチャネル領域003”とが形成される。
除去し、再度のレーザー光の照射を行い注入された不純
物の活性化とドーピング時に生じた結晶構造の損傷のア
ニールとを行う。
ルドライバー部とPチャネルドライバー部のゲイト電極
の周囲に陽極酸化膜が形成されているので、その陽極酸
化膜の厚みに相当する活性層は、オフセット領域とな
る。
ース領域との間、及びチャネル領域とドレイン領域との
間に配置された高抵抗領域として機能する。このオフセ
ット領域は、チャネル領域と同じ、真性または実質的に
真性な導電型を有している。そして、薄膜トランジスタ
の動作時においては、チャネルとしても機能せず、また
ソース/ドレイン領域としても機能しない高抵抗領域と
して機能する。
縁膜008を成膜する。そして、コンタクトホールの形
成を行い、引出し電極を形成する。
で、014は画素マトリクス部の薄膜トランジスタ(こ
こではNチャネル型の薄膜トランジスタ)のソース/ド
レイン領域にコンタクトした電極である。
ー部の薄膜トランジスタのソース/ドレインとして機能
する領域の延長にある、不純物が高濃度に添加されたN
++領域とコンタクトした電極である。
ー部の薄膜トランジスタのソース/ドレインとして機能
する領域の延長にある、不純物が高濃度に添加されたP
++領域とコンタクトした電極である。
縁膜を形成する。第2の層間絶縁膜は、ここでは再びC
VD法で形成した窒化珪素を用いた。そして、第3の層
間絶縁膜をポリイミドでもって形成する。ここでは、ス
ピンコート法でもって第3層間絶縁膜を形成する。
パッタ法で成膜し、これをパターニングすることにより
画素電極を形成する。
1時間の加熱処理を行い、半導体層中の欠陥の終端を行
う。
板を形成させた。この後、液晶を配向させるためのラビ
ング膜や封止材を形成し、別に作製した対向基板と貼り
合わせる。そして、TFT基板と配向基板との間に液晶
を充填させることにより、液晶パネルを完成させる。
の構成を採っているが、本発明をボトムゲイト型の構成
に応用することも有効である。
用いずに作製したが、実施例2の如く、コンタクト領域
を形成するためのドーピングの前にマスク酸化珪素膜を
形成してもよい。
グ工程で、ソース/ドレインとして機能する領域と、不
純物が高濃度に添加されたコンタクト領域とを同時に作
製する例の一つである。本実施例の作製工程を図10に
示す。
の上に島状の多結晶半導体層002を形成する。その上
にゲイト絶縁膜009を形成する。そして、ゲイト電極
を構成するためのアルミニウム膜019を形成して、そ
の表面を陽極酸化することによって陽極酸化膜016を
形成する。そして、陽極酸化膜の上に第1のレジストマ
スク013を配置する。
る。この状態で1度目のパターニングを行う。このパタ
ーニング工程では、陽極酸化膜016とアルミニウム膜
019とゲイト絶縁膜009をエッチングする。
置する。この第2のレジストマスク017は、第1のレ
ジストマスク013よりも狭い幅であることを特徴とし
ている。また、第2のレジストマスク017を配置する
のに、第1のレジストマスクをアッシングすることによ
り後退させて得ることは、非自己整合プロセスよりもマ
スク精度が良くなり有効である。
ら、2度目のパターニングを行う。このパターニング工
程は、ゲイト絶縁膜はエッチングせずに残存させ、陽極
酸化膜とアルミニウム膜をエッチングする。
ゲイト電極に実施例1と同様の陽極酸化を行うことによ
って、図10(C)に示されるゲイト電極010と、多
孔性の陽極酸化膜011と、緻密な膜質の陽極酸化膜0
12を形成する。
このドーピングでは、半導体層中のゲイト絶縁膜に覆わ
れていない領域007には、ベアードープで添加され
る。また、ゲイト絶縁膜に覆われている領域006は、
ゲイト絶縁膜009を介して注入されるスルードープで
あるため、添加される量は007に比べて減少する。
6は、ソース/ドレインとして機能する領域となり、高
濃度に添加された領域007は、ソース/ドレイン領域
と電極とのコンタクト領域となる。
膜を通したスルードープで、ソース/ドレインとして機
能する領域が形成される条件且つ、ベアドープによって
ソース/ドレイン領域と電極とのコンタクト領域が形成
される条件で行う。この条件はゲイト絶縁膜の厚さによ
っても変化する。本実施例では、ゲイト絶縁膜の厚さが
1000Å、ドーズ量が5×1014cm-2の条件で行
う。
域006の幅は、第1のレジストマスク013と、第2
のレジストマスク17との大きさの違いと位置関係とに
よって決まる。
る。その後、実施例1と同様に、ゲイト電極の側部に形
成されている多孔性の陽極酸化膜011を除去する。そ
して、再び不純物の添加を行い図10(D)に示すよう
に、低不純物領域005と、チャネル領域003とを形
成する。
じ条件で形成する。そして、コンタクトホールを形成
し、引出し電極014を形成して、図10(E)に示す
ように、低不純物領域を持つ絶縁ゲイト型電界効果トラ
ンジスタを形成する。
能する領域006と、ソース/ドレインと電極とのコン
タクト領域007が一つの工程で作製できるため、歩留
りを上げることができる。
で、活性層中で、チャネル領域に近い範囲に形成された
ソース/ドレインとして機能する領域に添加する不純物
を少なくできるため、不純物の回り込みによるチャネル
領域の汚染を防ぐことができ、同一基板で作られたトラ
ンジスタの特性のばらつきを抑えることができる。
晶パネルに本発明の構成を用いることにより、信頼性の
高いパネルを形成することができる。
ランジスタの断面図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
作製方法を示す図。
の作製方法を示す図。
て機能する領域 007、007’、007” コンタクト領域 008 層間絶縁膜 009 ゲイト絶縁膜 010、010’、010” ゲイト電極 011、011’、011” 多孔性の陽極酸化膜 012、012’、012” 緻密な陽極酸化膜 013、013’、013” レジストマスク 014、014’、014” 引出し電極 015、015’、015” I型層 016、016’、016” 上部陽極酸化膜 017、017’、017” レジストマスク 018 マスク酸化珪素膜 019 アルミニウム膜 020、020’、020” レジストマスク 021、021’、021” レジストマスク 022 オフセット領域
Claims (8)
- 【請求項1】 絶縁ゲイト型電界効果トランジスタにお
いて、半導体層がチャネル領域と、低不純物領域と、ソ
ース/ドレインとして機能する領域と、ソース/ドレイ
ンと電極とのコンタクト領域とからなり、前記コンタク
ト領域は、ソース/ドレインとして機能する領域よりも
不純物濃度が高いことを特徴とする絶縁ゲイト型電界効
果トランジスタ。 - 【請求項2】 半導体層の上に形成されたゲイト絶縁膜
が、チャネル領域と低不純物領域とソース/ドレインと
して機能する領域との上を覆っていて、ソース/ドレイ
ンと電極とのコンタクト領域は覆われていないことを特
徴とする絶縁ゲイト型電界効果トランジスタ。 - 【請求項3】 絶縁ゲイト型電界効果トランジスタにお
いて、半導体層がチャネル領域と、低不純物領域と、ソ
ース/ドレインとして機能する領域と、ソース/ドレイ
ンと電極とのコンタクト領域とからなり、前記コンタク
ト領域のシート抵抗が1kΩ/□以下であることを特徴
とする絶縁ゲイト型電界効果トランジスタ。 - 【請求項4】 絶縁ゲイト型電界効果トランジスタにお
いて、半導体層がチャネル領域と、低不純物領域と、ソ
ース/ドレインとして機能する領域と、ソース/ドレイ
ンと電極とのコンタクト領域とからなり、前記ソース/
ドレインとして機能する領域のシート抵抗が10kΩ/
□以下であることを特徴とする絶縁ゲイト型電界効果ト
ランジスタ。 - 【請求項5】 基板上に半導体層と、 該半導体層上にゲイト絶縁膜を介して形成された二つ以
上のゲイト電極とを有する絶縁ゲイト型電界効果トラン
ジスタにおいて、 前記半導体層が、各ゲイト電極の下に形成された複数個
のチャネル領域と、チャネル領域に近接して設けられた
ソース/ドレインとして機能する領域と、ソース/ドレ
インと電極とのコンタクト領域とからなり、 隣接する二つのチャネル領域に挟まれた領域中の不純物
濃度が、前記コンタクト領域よりも低いことを特徴とす
る絶縁ゲイト型電界効果トランジスタ - 【請求項6】 基板上に半導体層を形成する工程と、 該半導体層に高濃度に不純物を添加してソース/ドレイ
ンと電極とのコンタクト領域を形成する工程と、 前記半導体層の上にゲイト絶縁膜を形成する工程と 該ゲイト絶縁膜上にゲイト電極を形成する工程と、 該ゲイト電極をマスクとして不純物を添加してソース/
ドレインとして機能する領域を形成する工程と、 低不純物領域を形成する工程とからなることを特徴とす
る絶縁ゲイト型電界効果トランジスタの作製方法。 - 【請求項7】 基板上に半導体層を形成する工程と、 前記半導体層にマスク酸化珪素膜を通して高濃度に不純
物を添加してソース/ドレインと電極とのコンタクト領
域を形成する工程と、 前記半導体層の上にゲイト絶縁膜を形成する工程と 該ゲイト絶縁膜上にゲイト電極を形成する工程と、 該ゲイト電極をマスクとして不純物を添加してソース/
ドレインとして機する領域を形成する工程と、 低不純物領域を形成する工程とからなることを特徴とす
る絶縁ゲイト型電界効果トランジスタの作製方法。 - 【請求項8】 基板上に半導体層を形成する工程と、 前記半導体層の上にゲイト絶縁膜を形成する工程と 該ゲイト絶縁膜上にアルミニウム膜を形成する工程と、 該アルミニウム膜とゲイト絶縁膜をパターニングする工
程と、 パターニングされたアルミニウム膜をゲイト電極にパタ
ーニングする工程と、 不純物を添加する工程と、 低不純物領域を形成する工程とからなることを特徴とす
る絶縁ゲイト型電界効果トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30744296A JP3776183B2 (ja) | 1996-10-31 | 1996-10-31 | 絶縁ゲイト型電界効果トランジスタの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30744296A JP3776183B2 (ja) | 1996-10-31 | 1996-10-31 | 絶縁ゲイト型電界効果トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135474A true JPH10135474A (ja) | 1998-05-22 |
JP3776183B2 JP3776183B2 (ja) | 2006-05-17 |
Family
ID=17969127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30744296A Expired - Fee Related JP3776183B2 (ja) | 1996-10-31 | 1996-10-31 | 絶縁ゲイト型電界効果トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3776183B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124677A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 液晶表示用基板及びその製造方法 |
JP2002185010A (ja) * | 2000-12-19 | 2002-06-28 | Sharp Corp | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
JP2006286776A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7696024B2 (en) | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1996
- 1996-10-31 JP JP30744296A patent/JP3776183B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124677A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 液晶表示用基板及びその製造方法 |
JP2002185010A (ja) * | 2000-12-19 | 2002-06-28 | Sharp Corp | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
US6828585B2 (en) | 2000-12-19 | 2004-12-07 | Sharp Kabushiki Kaisha | Thin-film transistor, method for fabricating the same, and liquid crystal display device |
JP2006286776A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP4535921B2 (ja) * | 2005-03-31 | 2010-09-01 | 東芝モバイルディスプレイ株式会社 | 薄膜トランジスタおよびその製造方法 |
US7696024B2 (en) | 2006-03-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3776183B2 (ja) | 2006-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
KR100927383B1 (ko) | 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법 | |
JPH07321338A (ja) | 半導体集積回路およびその作製方法 | |
KR101051594B1 (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR0173692B1 (ko) | 박막트랜지스터의 제조방법 | |
US7643101B2 (en) | Polycrystalline liquid crystal display device and fabrication method thereof | |
JP2007311453A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100653298B1 (ko) | 박막 트랜지스터의 제조 방법 | |
JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
JP3776183B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
JPH07115205A (ja) | 多結晶SiTFTの製造方法 | |
JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2001036097A (ja) | 半導体装置 | |
JPH11163353A (ja) | ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置 | |
JPH1051000A (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
JP3362026B2 (ja) | 半導体装置 | |
JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |