JP4240606B2 - 電圧共振形スイッチング電源回路 - Google Patents
電圧共振形スイッチング電源回路 Download PDFInfo
- Publication number
- JP4240606B2 JP4240606B2 JP29241698A JP29241698A JP4240606B2 JP 4240606 B2 JP4240606 B2 JP 4240606B2 JP 29241698 A JP29241698 A JP 29241698A JP 29241698 A JP29241698 A JP 29241698A JP 4240606 B2 JP4240606 B2 JP 4240606B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- circuit
- capacitor
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられる電圧共振形のスイッチング電源回路に関するものである。
【0002】
【従来の技術】
いわゆるソフトスイッチング電源回路として、電圧共振形のスイッチングコンバータを備えたスイッチング電源回路が知られている。電圧共振形のスイッチングコンバータは、スイッチング出力電圧パルスと絶縁コンバータトランスに流入するスイッチング出力電流について滑らかな波形が得られるため低ノイズであり、かつ、比較的少数の部品点数により構成することができる。
【0003】
図7の回路図は、先に本出願人が提案した発明に基づいて構成することのできる電圧共振形スイッチング電源回路の一例を示している。
この図に示すスイッチング電源回路は、例えば日本或いは米国などの商用交流電源がいわゆるAC100V系とされ、最大負荷電力が150W以上の条件に対応するものとされる。
【0004】
この図に示すスイッチング電源回路においては、交流電源ACを整流平滑化するための整流平滑回路として、整流ダイオードDi1,Di2、及び平滑コンデンサCi1,Ci2から成る、いわゆる倍電圧整流回路が備えられる。この倍電圧整流回路においては、例えば交流入力電圧VACのピーク値の1倍に対応する直流入力電圧をEiとすると、その約2倍の直流入力電圧2Eiを生成する。例えば交流入力電圧VAC=144Vであるとすると、直流入力電圧2Eiは約400Vとなる。
このように、整流平滑回路として倍電圧整流回路を採用するのは、上述したように、交流入力電圧がAC100V系とされ、かつ、最大負荷電力が150W以上という比較的重負荷の条件に対応するためとされる。つまり、直流入力電圧を通常の2倍とすることで、後段のスイッチングコンバータへの流入電流量を抑制し、当該スイッチング電源回路を形成する構成部品の信頼性が確保されるようにするものである。
なお、この図に示す倍電圧整流回路に対しては、その整流電流経路に対して突入電流制限抵抗Riが挿入されており、例えば電源投入時に平滑コンデンサに流入する突入電流を抑制するようにしている。
【0005】
この図における電圧共振形のスイッチングコンバータは、1石のスイッチング素子Q1 を備えた自励式の構成を採っている。この場合、スイッチング素子Q1には、高耐圧のバイポーラトランジスタ(BJT;接合型トランジスタ)が採用されている。
スイッチング素子Q1 のベースは、起動抵抗RS を介して平滑コンデンサCi1(整流平滑電圧2Ei)の正極側に接続されて、起動時のベース電流が整流平滑ラインから得られるようにしている。また、スイッチング素子Q1 のベースと一時側アース間にはダンピング抵抗RB ,インダクタLB,共振コンデンサCB ,駆動巻線NBとからなる自励発振用の共振回路が直列接続される。この場合、駆動巻線NB は、絶縁コンバータトランスPIT(Power Isolation Transformer)に巻装されており、自励発振用の共振回路内において、インダクタLBと共に、スイッチング周波数を設定する所要のインダクタンスが得られるようにされている。
また、スイッチング素子Q1 のベースと平滑コンデンサCiの負極(1次側アース)間に挿入されるクランプダイオードDD により、スイッチング素子Q1 のオフ時に流れるダンパー電流の経路を形成するようにされており、また、スイッチング素子Q1 のコレクタは絶縁コンバータトランスPITの一次巻線N1 の一端と接続され、エミッタは接地される。
【0006】
また、上記スイッチング素子Q1 のコレクタ−エミッタ間に対しては、並列共振コンデンサCrが並列に接続されている。この並列共振コンデンサCrは、自身のキャパシタンスと、後述する絶縁コンバータトランスPITの一次巻線N1 、及び直交型制御トランスPRT(Power Regulating Transformer) の被制御巻線NR の直列接続により得られる合成インダクタンス(L1+LR)とにより電圧共振形コンバータの並列共振回路を形成する。そして、ここでは詳しい説明を省略するが、スイッチング素子Q1 のオフ時には、この並列共振回路の作用によって共振コンデンサCrの両端電圧Vcrは、実際には正弦波状のパルス波形となって電圧共振形の動作が得られるようになっている。
【0007】
また、並列共振コンデンサCrは、実際には、例えば高周波電流に対して低損失のポリプロピレンフィルムコンデンサによる、2本のコンデンサCrA,CrBを直列接続するようにしたうえで、1組のパッケージ部品として構成されるのであるが、この理由については後述する。
【0008】
絶縁コンバ−タトランスPITは、スイッチング素子Q1 のスイッチング出力を二次側に伝送するためのもので、この場合、絶縁コンバータトランスPITの一次巻線N1 の一端は、スイッチング素子Q1 のコレクタと接続され、他端側は図のように直交型制御トランスPRTの被制御巻線NR と直列に接続されている。
【0009】
絶縁コンバータトランスPITの二次側では、一次巻線N1 により誘起された交番電圧が二次巻線N2に発生する。この場合、二次巻線N2に対しては、二次側並列共振コンデンサC2 が並列に接続されることで並列共振回路が形成される。
この並列共振回路により、二次巻線N2に励起される交番電圧は共振電圧とされ、この共振電圧が整流ダイオードDO1及び平滑コンデンサCO2からなる半波整流回路と、整流ダイオードDO2及び平滑コンデンサCO2からなる半波整流回路との2組の半波整流回路に供給される。そして、これら2組の半波整流回路により、それぞれ直流出力電圧EO1,EO2が得られる。
この際、上記のようにして二次側並列共振コンデンサC2 が設けられて共振回路が形成されていることで、その共振作用によって、二次側に流れる電流量は増加するように動作する。これにより、対応可能な最大負荷電力の増加が図られるものである。
なお、この半波整流回路を形成する整流ダイオードDO1,DO2は、スイッチング周期の交番電圧を整流するために高速型を使用している。
【0010】
制御回路1は、例えば二次側の直流電圧出力と基準電圧を比較してその誤差に応じた直流電流を、制御電流として直交型制御トランスPRTの制御巻線NC に供給する誤差増幅器である。この場合には、制御回路1に対して、検出用電圧として直流電圧出力EO1が入力され、動作電源として直流出力電圧EO2が入力されている。
【0011】
直交型制御トランスPRTは、制御巻線NCに対して、その巻回方向が直交するようにして被制御巻線NRが巻装され、また、コアの磁脚の所要の部分に対してギャップGを形成することで可飽和リアクトルとなるように構成される。
【0012】
例えば、交流入力電圧VAC或いは最小負荷電力の変動に伴って二次側の直流出力電圧EO2が変動した時は、制御回路1によって制御巻線NC に流れる制御電流を所要の範囲で変化させる。これにより、直交型制御トランスPRTにおいては、被制御巻線NR のインダクタンスLR が所定の範囲で変化するように動作する。
【0013】
上記被制御巻線NR は、前述のように電圧共振形のスイッチング動作を得るための並列共振回路を形成していることから、固定とされているスイッチング周波数に対して、この並列共振回路の共振条件が変化するようにされる。スイッチング素子Q1と並列共振コンデンサCrの並列接続回路の両端には、スイッチング素子Q1のオフ期間に対応して上記並列共振回路の作用によって正弦波状の共振パルスが発生するが、並列共振回路の共振条件が変化することによって共振パルスの幅が可変制御される。つまり、共振パルスに対するPWM(Pulse Width Moduration)制御動作が得られる。共振パルスの幅のPWM制御とは即ちスイッチング素子Q1のオフ期間の制御であるが、これは換言すれば、固定のスイッチング周波数の条件下でスイッチング素子Q1のオン期間を可変制御することを意味する。このようにしてスイッチング素子Q1のオン期間が可変制御されることで、並列共振回路を形成する一次巻線N1から二次側に伝送されるスイッチング出力が変化し、二次側の直流出力電圧(EO1,EO2)の出力レベルも変化するようにされる。これによって二次側直流電圧(EO1,EO2)の定電圧化が図られることになる。なお、このような定電圧制御方式を、以降はインダクタンス制御方式ということにする。
【0014】
また、図7に示す構成の電源回路を、例えば欧州などのAC200V系の地域に対応させるのであれば、整流平滑電圧を生成する整流回路について、倍電圧整流回路に代えて、例えばブリッジ整流回路による全波整流回路を備え、交流入力電圧VACの等倍に対応する整流平滑電圧が生成されるように構成すればよい。
【0015】
ここで、図8に上記図7に示す構成による電源回路の、交流入力電圧VAC=144V,整流平滑電圧(直流入力電圧)Ei=400Vで負荷が短絡状態となった場合のスイッチング周期での要部の動作波形を示す。
【0016】
この条件では、一次側の並列共振回路として、並列共振コンデンサCrのキャパシタンスと、一次巻線N1のインダクタンスL1と、その可変が被制御状態となる被制御巻線NRのインダクタンスLRの作用によって、安定的な電圧共振形のスイッチング動作が得られる。このため、スイッチング素子Q1//並列共振コンデンサCrの並列接続回路の両端には、上記並列共振回路の共振作用によって、図8(a)に示すように、スイッチング素子Q1がオフの期間に正弦波状のパルスとなる共振電圧Vcrが得られる。この共振電圧Vcrは、1800V程度のピークレベルとなる。また、このスイッチング素子Q1がオフの期間には、図8(b)に示すようにして、並列共振コンデンサCrに対して共振電流Icrが流れる。
また、二次側においては、二次側並列共振コンデンサC2の両端電圧(共振電圧)VC2は、図8(c)に示すように、整流ダイオードDO1,DO2が導通している期間は直流出力電圧EO(EO1,EO2)のレベルとなり、整流ダイオードDO1,DO2が非導通の期間は二次側並列共振回路の共振動作によって正弦波状の285Vのピークレベルが得られる波形となる。このため、共振電圧VC2のPeak To Peakレベルは、直流出力電圧EOが135V程度であるとすれば、420Vp−p程度となる。
また、二次側並列共振コンデンサC2に流れる共振電流IC2は、図8(d)に示すようにして、整流ダイオードDO1,DO2が非導通の期間において、正弦波状の曲線によってプラスレベルからマイナスレベルに反転していく波形が得られる。
【0017】
【発明が解決しようとする課題】
上記図8(a)に示す波形から分かるように、スイッチング素子Q1及び並列共振コンデンサCrには最大で1800Vの電圧がかかる。このため、スイッチング素子Q1及び並列共振コンデンサCrについては、1800Vの耐圧品を用いる必要がある。
但し、並列共振コンデンサCrに関すれば、高周波である共振電流に対して低損失の特性をあたえるため、例えば実際には、誘導体はポリプロピレンフィルム、電極はメタライズポリエステルフィルムとし、外装を難燃性エポキシ樹脂で構成した、いわゆるポリプロピレンフィルムコンデンサを使用するようにしている。このポリプロピレンフィルムコンデンサは、現状として耐圧1600Vが製造される限界である。
このため、実際の並列共振コンデンサCrとしては、図7にも示したように、例えば0.02μF/1000Vのポリプロピレンフィルムコンデンサ(CrA,CrB)を2本直列接続し、この2本のコンデンサをプラスティックケース内にエポキシ樹脂でモールドすることで、0.01μF/2000Vの単体のコンデンサとして構成している。
この場合、例えば並列共振コンデンサCrとして要求される0.01μFのキャパシタンスを得るのに、その2倍のキャパシタンスに応じて大型化したコンデンサを、2本必要とすることになるので、それだけ、並列共振コンデンサCrとしてのサイズが大型化することになる。例えば、上記のようにして構成される並列共振コンデンサCrの外形寸法は13×22×32mm程度となる。
【0018】
また、図7にて説明したようにして、二次側においては、スイッチング周期による高周波の交番電圧を、高耐圧な高速リカバリ型の整流ダイオード(DO1,DO2)を備えた半波整流回路によって整流して直流出力電圧を得るようにしているが、整流ダイオードの逆回復時間時に不要な輻射ノイズが発生する。このため、実際には、図7に示すようにして、整流ダイオード(DO1,DO2)に対して、小容量のセラミックコンデンサCp,Cpを並列に接続することで、上記輻射ノイズを吸収するようにしている。
【0019】
スイッチング電源回路としては、部品素子数の削減、及び素子自体の小型化を図ることで小型軽量化が促進されることが好ましいのであるが、上記したように、図7に示す回路構成においては、一次側並列共振コンデンサCrの大型化、及び二次側に追加されるコンデンサCp,Cpなどのため、回路基板の小型軽量化に限界がある。
【0020】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、商用交流電源を入力して整流平滑化することにより整流平滑電圧を生成して直流入力電圧として出力する整流平滑手段と、直流入力電圧を断続して上記絶縁コンバータトランスの一次巻線に出力するようにされたスイッチング手段と、少なくとも、絶縁コンバータトランスの一次巻線を含むインダクタンス成分とスイッチング手段の出力端子と上記直流入力電圧の正極ライン間に対して挿入される共振コンデンサのキャパシタンスによって形成されて、スイッチング手段の動作を電圧共振形とする一次側共振回路と、二次側整流ダイオード素子と二次側平滑コンデンサを備えることで、絶縁コンバータトランスの二次巻線に得られる交番電圧から二次側直流出力電圧を生成する直流出力電圧生成手段と、絶縁コンバータトランスの二次巻線のインダクタンス成分と二次側整流ダイオード素子に対して並列に接続される二次側並列共振コンデンサのキャパシタンスとによって二次側において形成される二次側共振回路と、一次側共振回路のインダクタンス成分として機能するようにして設けられる被制御巻線と、この被制御巻線とその巻回方向が直交するようにされた制御巻線とが巻装される直交型制御トランスを備え、直流出力電圧のレベルに応じて可変の制御電流を上記制御巻線に流して上記被制御巻線のインダクタンスを変化させることで、二次側直流出力電圧に対する定電圧制御を行うよう構成された定電圧制御手段とを備えて電圧共振形スイッチング電源回路を構成することとした。
【0021】
上記構成によれば、電圧共振形コンバータにおいて、スイッチング動作を電圧共振形とするための一次側共振回路の共振コンデンサは、直流入力電圧の正極ラインとスイッチング手段のスイッチング出力端子間に対して挿入されるが、これによって、一次側共振回路の作用によって共振コンデンサの両端に発生する共振電圧の基準電位は、直流入力電圧レベル分シフトする。
【0022】
【発明の実施の形態】
図1は、本発明の実施の形態としての電源回路の構成を示す回路図であり、図7と同一部分については同一符号を付すと共に、同様の回路構成を採る部分についての説明は省略する。
この図に示す電源回路においては、一次側の並列共振コンデンサCrは、平滑コンデンサCi1の正極(整流平滑電圧(直流入力電圧)ライン)とスイッチング素子のコレクタ間に挿入されるようにして設けられる。このような接続形態では、並列共振コンデンサCrの一端は、平滑コンデンサCi1−Ci2の直列接続を介して一次側アースと接続されているものとみることができ、この場合にも、自身のキャパシタンスと、一次巻線N1 被制御巻線NR の直列接続により得られる合成インダクタンス(L1+LR)とにより電圧共振形コンバータの並列共振回路を形成する。
【0023】
また、二次側においては、二次側並列共振コンデンサC2は、整流ダイオードDO1に対して並列に接続される。
【0024】
このような構成による電源回路のスイッチング周期による要部の動作波形図を図2に示す。
図2(a)は、スイッチング素子Q1のコレクタ−エミッタ間電圧VCP、図2(b)は並列共振コンデンサCrの両端に得られる共振電圧Vcr、図2(c)は、二次側並列共振コンデンサC2の共振電圧VC2を示している。図2(b)に示す共振電圧Vcrは、この場合、上記のようにして形成される一次側の並列共振回路の作用によって、スイッチング素子Q1がオフの時に正弦波状の電圧共振パルスとなる波形であり、図2(c)に示す共振電圧VC2は、整流ダイオードDO1がオフとなる期間において、二次側並列共振コンデンサC2が平滑コンデンサCO1を介して二次側アースと接続されることで二次巻線N2のインダクタンスL2と共に形成される二次側並列共振回路によって、正弦波状の電圧共振パルスが得られる波形である。
【0025】
図2(a)に示すスイッチング素子Q1のコレクタ−エミッタ間電圧VCPとしては、図8(a)に示した共振電圧Vcrと同様に、スイッチング素子Q1のオフ時において、1800Vのピークレベルが現れる。
これに対して、図2(b)に示す共振電圧Vcrは、整流平滑電圧の2Eiのレベルで基準電位の0点がオフセットされる。このため、スイッチング素子Q1のオフ時における共振電圧Vcrのピークレベルは、1400V(=1800V−400V)にまで低下する。基準電位0点のオフセットは、並列共振コンデンサCrの一端が平滑コンデンサCi1−Ci2の直列接続の正極側(平滑コンデンサCi1の正極端子)に対して接続されていることで得られる動作である。
【0026】
このため、本実施の形態においては、並列共振コンデンサCrについては1400Vの耐圧が得られればよいことになる。
前述したように、ポリプロピレンフィルムコンデンサとしては、1600Vの耐圧が製造の限界なのであるが、本実施の形態において、実際に回路基板に対して実装する並列共振コンデンサCrとして、例えばCr=0.01μF/1600Vの特性を有するものを選定すれば耐圧としては充分であり、1本のポリプロピレンフィルムコンデンサで済むことになる。この際、並列共振コンデンサCrのキャパシタンスが、上記のように0.01μFとされることで、例えば図7に示した回路において備えられる、ポリプロピレンフィルムコンデンサC2A,C2Bが0.02μFとされていたのと比較すれば、本実施の形態の並列共振コンデンサCrとしては、相当に小型なものとなる。具体的には、0.01μF/1600V(DC)の並列共振コンデンサCrの外形寸法は、6×15×26.5mmとなり、図7に示した並列共振コンデンサCrと比較すると1/4程度のサイズとなる。
【0027】
また、二次側並列共振コンデンサC2を整流ダイオードDO1に対して並列に接続していることで、二次側並列共振コンデンサC2の共振電圧VC2は、図2(c)に示すように、整流ダイオードDO1がオンとされる期間はほぼ0レベルとなり、オフとなる期間において285Vのピークレベルとなるため、Peak to Peakのレベルとしては、ほぼ285Vp−pとなり、図7に示す回路が420Vp−pであったのに対して大幅に低減される。二次側並列共振コンデンサC2には、例えばポリプロピレンコンデンサが用いられるが、現状として、共振電圧VC2が285Vp−pとなったとしてもポリプロピレンコンデンサとしては、耐圧400V(DC)のものを選定することことになるので、さほどの小型化は望めない。但し、例えば、より小型の耐圧300V(DC)程度のポリプロピレンコンデンサが入手できるのであれば、二次側並列共振コンデンサC2の小型化が可能となる。
しかしながら、本実施の形態では、二次側並列共振コンデンサC2を整流ダイオードDO1に対して並列に接続したことで、二次側並列共振コンデンサC2が二次側の整流ダイオードの逆回復時間時に発生する輻射ノイズを吸収するようにも動作することになる。このため、本実施の形態では図7に示したセラミックコンデンサCpを省略することが出来る。
【0028】
図3は、本発明の第2の実施の形態としての電源回路の構成を示す回路図であり、図1と同一部分には、同一符号を付して説明を省略する。
【0029】
図3に示す電源回路においては、交流入力電圧VACを入力して交流入力電圧を得るための整流平滑回路として、ブリッジ整流回路Di及び平滑コンデンサCiからなる全波整流回路が備えられ、交流入力電圧VACの1倍のレベルに対応する整流平滑電圧Eiを生成するようにされる。つまり、本実施の形態においては、従来、及び図1の構成のように倍電圧整流回路は備えられないものである。
なお、本明細書においては交流入力電圧VACのレベルの1倍に対応する整流平滑電圧Eiを生成する全波整流回路を「等倍電圧整流回路」ともいうことにする。
【0030】
また、図3に示す電源回路の絶縁コンバータトランスPITにおいては、一次巻線N1 と二次巻線N2及び駆動巻線NBに加え、一次巻線N1を巻き上げるようにして巻線N3が備えられる。
この巻線N3の端部は、後述するブースト電圧生成用の平滑コンデンサCiBの正極と接続される。平滑コンデンサCiBの負極は平滑コンデンサCiの正極(Eiライン)と接続される。
また、この図に示す電源回路においてはブースト用ダイオードDBが設けられる。このブースト用ダイオードDBは、アノードが平滑コンデンサCiBの負極と平滑コンデンサCiの正極との接続点(Eiライン)と接続され、カソードは直交型制御トランスPRTの被制御巻線NRの直列接続を介して、一次巻線N1と巻線N3との接続点に対して接続される。
このような接続形態によると、巻線N3に得られたスイッチング出力電圧をブースト用ダイオードDBにより整流して平滑コンデンサCiBにより平滑化することで、平滑コンデンサCiBの両端にブースト電圧VBを生成するブースト回路が形成されることになる。但し、上述のようにこのブースト回路には被制御巻線NRが直列に挿入されている。
【0031】
このブースト回路が設けられることで、スイッチング素子Q1を備えて成る電圧共振形スイッチングコンバータは、整流平滑電圧Eiに対して上記ブースト電圧VBを重畳して得られるブースト平滑電圧EBを動作電源(直流入力電圧)としてスイッチングを行うようにされる。つまり、ブースト回路が動作することで、電圧共振形スイッチングコンバータに供給すべき見かけ上の直流入力電圧レベルが上昇するものであり、これによって、例えば倍電圧整流動作によって直流入力電圧を得る構成の場合と同等な程度にまで、対応可能な最大負荷電力を増加させることが可能となる。
【0032】
上記のようにブースト回路を備えた構成では、直列接続された平滑コンデンサCiB−平滑コンデンサCiの両端には、整流平滑電圧Eiに対してブースト電圧VBが重畳されたブースト平滑電圧EBが得られることになるが、このブースト平滑電圧EBは、
【数1】
により表すことができる。
そして、巻線N3及び一次巻線N1のインダクタンスとしてL3=L1の関係が得られるようにし、整流平滑電圧Ei、ブースト用ダイオードDBの降下電圧VF、及びスイッチング素子Q1の飽和電圧V(SAT)についてEi≫VF,V(SAT)の関係が成立しているとすると、ブースト平滑電圧EBは上記(数1)に基づいて、
【数2】
により示されることになる。この場合、図3に示す電源回路では、例えば、直交型トランスPRTの被制御巻線NRのインダクタンスLRを、0.1×L1〜1.2×L1の範囲で変化させることで、ブースト平滑電圧EBについて、ほぼEi〜2Ei(Eiは、平滑コンデンサCiの両端に得られる整流平滑電圧レベルに相当する)の範囲で可変することが可能とされる。
【0033】
このようにしてブースト回路が備えられる場合、本実施の形態の一次側の並列共振コンデンサCrは、ブースト回路の平滑コンデンサCiBの正極(ブースト平滑電圧EBのライン)と、スイッチング素子Q1のコレクタ間に対して接続される。このような接続形態によっても、並列共振コンデンサCrの両端に得られる共振電圧Vcrはブースト平滑電圧EBによって基準電位がシフトされるので1400Vよりも低い電圧が得られ、並列共振コンデンサCrとしては、1本のコンデンサとすることができる。つまり、本実施の形態の構成によっても並列共振コンデンサCrの小型化が図られる。
【0034】
また、図3に示す絶縁コンバータトランスPITの二次側では、二次巻線N2にセンタータップが設けられたうえで、整流ダイオードDO1,DO2,DO3,DO4及び平滑コンデンサCO1,CO2を図のように接続することで、[整流ダイオードDO1,DO2,平滑コンデンサCO1]の組と、[整流ダイオードDO3,DO4,平滑コンデンサCO2]の組とによる、2組の全波整流回路が設けられる。
[整流ダイオードDO1,DO2,平滑コンデンサCO1]から成る全波整流回路は直流出力電圧EO1を生成し、[整流ダイオードDO3,DO4,平滑コンデンサCO2]から成る全波整流回路は直流出力電圧EO2を生成する。この二次側出力電圧は後段の負荷(図示しない)に供給される。
【0035】
本実施の形態の絶縁コンバータトランスPITは、図4に示すように、例えばフェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コアが備えられ、このEE型コアの中央磁脚に対して、ボビンBを利用して一次巻線N1(及びN3,NB) と、二次巻線N2をそれぞれ分割した状態で巻装している。そして、本実施の形態では、中央磁脚に対しては図のようにギャップGを形成するようにしている。これによって、所要の結合係数による疎結合が得られるようにしている。
【0036】
絶縁コンバータトランスPITにおいては、一次巻線N1 、二次巻線N2 の極性(巻方向)と整流ダイオードDO (DO1,DO2/DO3,DO4)の接続との関係によって、一次巻線N1 のインダクタンスL1と二次巻線N2 のインダクタンスL2 との相互インダクタンスMについて、+Mとなる場合と−Mとなる場合とがある。
例えば、図5(a)に示す接続形態を採る場合に相互インダクタンスは+Mとなり、図5(b)に示す接続形態を採る場合に相互インダクタンスは−Mとなる。
これを、上述した本実施の形態の二次側の動作に対応させてみると、例えば二次巻線N2に得られる交番電圧が正極性のときに整流ダイオードDO1,DO3に整流電流が流れる動作は+Mの動作モード(フォワード方式)とみることができ、逆に、二次巻線N2に得られる交番電圧が負極性のときに整流ダイオードDO2,DO4に流れる整流電流は−Mの動作モード(フライバック方式)であるとみることができる。即ち、本実施の形態では、二次巻線に得られる交番電圧が正/負となるごとに、相互インダクタンスが+M/−Mのモードで動作することになる。
【0037】
このようにして、二次側において全波整流回路を設けた場合、本実施の形態としての二次側並列共振コンデンサは、直流出力電圧E01を生成する整流回路に関すれば、図のように、整流ダイオードDO1,DO2に対して、それぞれ二次側並列共振コンデンサC2A,C2Bを並列に接続するようにされる。これにより、整流ダイオードDO1のオフ時には、平滑コンデンサCO1を介して二次側並列共振コンデンサC2A及び二次巻線N2とにより並列共振回路を形成し、整流ダイオードDO2のオフ時には、平滑コンデンサCO2を介して二次側並列共振コンデンサC2B及び二次巻線N2とにより並列共振回路を形成することになる。
このような接続形態によっても、先の実施の形態と同様に、二次側並列共振コンデンサC2A,C2Bとにより二次側の整流ダイオードの逆回復時間時における輻射ノイズの発生が抑えられるため、セラミックコンデンサCpを設ける必要はなくなる。
【0038】
この図に示す電源回路のように、二次側並列共振コンデンサC2A,C2Bを設けて二次側並列共振回路を形成した構成とすると、この二次側並列共振回路の作用によって負荷側に電力が供給されるため、二次側並列共振コンデンサを設けない場合よりも、最大負荷電力が増加するのは前述したとおりである。
これに加えて、この図に示す回路のようにして、二次側並列共振回路に対して全波整流回路を接続した場合、前述のように、相互インダクタンスが+M/−Mの両方の動作モードで交互に整流電流が流れるようにされる。つまり、交番電圧が正極と負極との両期間において整流出力が得られるようにされるので、それだけ負荷側に供給される電力も増加して、最大負荷電力の増加率も向上する。
【0039】
この場合の制御回路1としては、直流出力電圧EO1が一定となるように直交型トランスPRTの制御巻線NCに対して、直流出力電圧EO1の変動に応じたレベルの制御電流を流して、被制御巻線NRのインダクタンスLRを可変するように動作する。これにより、前述したインダクタンス制御方式による定電圧制御が行われる。
また、この場合には、インダクタンスLRの可変によって(数1)により表されるブースト平滑電圧EBを一定とするように制御することになるが、この作用によって、二次側の直流出力電圧を一定とするように動作する。
【0040】
例えば、先に本出願人が提案したソフトスイッチング電源回路の構成では、例えば交流入力電圧AC100V系で、かつ最大負荷電力150W〜160W以上に対応する構成を採る場合には、倍電圧整流回路により交流入力電圧のほぼ2倍のレベルに対応する整流平滑電圧を得ていた。これにより、スイッチングコンバータに入力される直流電圧レベルを増加させて比較的高負荷の条件に対応していたものである。
【0041】
これに対して図3に示す電源回路では、上述のようにして最大負荷電力の増加を図ることで、直流入力電圧(整流平滑電圧)を生成する整流平滑回路としては倍電圧整流方式を採って負荷電力をカバーする必要はなくなる。この結果、図3に示すようにして、例えばブリッジ整流回路による通常の等倍電圧整流回路の構成を採ることができるものである。
これにより、例えば図3に示す電源回路では、交流入力電圧VAC=144V時における整流平滑電圧Eiは200V程度となる。ここで、スイッチング素子Q1のコレクタ−エミッタ間電圧VCPは、整流平滑電圧Eiに対して一次側の並列共振回路が作用することで、スイッチング素子Q1のオフ時に発生するが、図3の回路では、上記のように整流平滑電圧Eiが倍電圧整流時の約1/2とされることになる。但し、図3に示す構成では、この整流平滑電圧Eiに対してブースト電圧VBを重畳してブースト平滑電圧EBが発生するため、共振電圧Vcrはブースト平滑電圧EBのレベルに依存するのであるが、それでも共振電圧Vcrは1200V程度にまで抑えられる。
従って、図3に示す回路においては、スイッチング素子Q1については、1200Vの耐圧品を選定すればよいことになる。
【0042】
また、上述したように、二次側において全波整流回路を設け、二次巻線N2Aの交番電圧が正負の両期間において整流電流が流れるようにしたことで、二次側の共振電圧V2は正負の両期間において共に整流平滑電圧Eiと同等のレベルにまで抑制されることになる。
これにより、二次側の全波整流回路を形成する整流ダイオード(DO1〜D04)としては、整流平滑電圧Eiのレベルにほぼ対応する耐圧品を選定すればよいことになる。
【0043】
このように、図3に示す回路では、並列共振コンデンサCrが小型となり、スイッチング素子Q1、及び二次側の全波整流回路を形成する整流ダイオードについて低耐圧品を用いることができるため、素子としてはそれだけ安価となる。このため、特にコストアップを考慮することなく、例えばスイッチング素子Q1及び二次側の全波整流回路を形成する整流ダイオードについて特性の向上されたもの(スイッチング素子Q1であれば、飽和電圧VCE(SAT)、蓄積時間tSTG、下降時間tf、電流増幅率hFE等の特性の良好なもの、また、整流ダイオードであれば順方向電圧降下VF、逆回復時間trr等の特性の良好なもの)を選定することができ、それだけ電力損失の低減が促進されることにもなる。つまり、倍電圧整流回路により直流入力電圧を生成する構成よりも、低コスト或いはほぼ同等のコストでありながら電力変換効率の向上を図ることが可能になる。また、電力変換効率の向上により、例えば倍電圧整流回路の整流ダイオードの放熱のために必要であった放熱板等も不要となる。
【0044】
また、電圧共振形コンバータの構成として、例えば100KHz程度の高いスイッチング周波数を設定するようにすれば、上記各種部品の小型・軽量化も図られることになる。ここで、実際に対応すべき最大負荷電力に応じて、ブースト電圧VBが最適となるように巻線N3を選定すれば、更なる各種部品の小型・軽量化を実現できる。
更に、電源回路の小型・軽量化の観点からすれば、直流入力電圧の生成のために倍電圧整流回路を備える構成では、それぞれ2組の整流ダイオードと平滑コンデンサが必要とされたのであるが、図3に示す回路では、例えば通常のブリッジ整流回路による全波整流回路とされるため、1組のブロック型の平滑コンデンサとブリッジ整流ダイオードを採用することができるので、この点でも、コストの削減及び部品の小型化が図られるものである。つまり、図3に示す回路では、絶縁コンバータトランスPIT、直交型制御トランスPRTを含む各種部品の小型化が図られる。また、電力変換効率も向上が図られることが実験により分かっている。
【0045】
図6は、本発明の第3の実施の形態としての電源回路の構成を示す回路図である。この図に示す電源回路は、商用交流電源がAC100V系で、かつ、最大負荷電力160W以上の比較的重負荷に対応可能な構成とされる。なお、図1及び図3と同一部分については同一符号を付して説明を省略する。
【0046】
本実施の形態の場合、交流入力電圧VACを入力して整流平滑電圧Eiを得るための整流回路としては、ブリッジ整流回路Di及び1本の平滑コンデンサCiにより形成される。
これは、次に説明するようにして、2石のスイッチング素子によるプッシュプルのスイッチング動作により、スイッチング出力の増加を図ることで負荷電力を賄うようにされるため、特に、直流入力電圧については2Eiのレベルが要求されないことに因る。
【0047】
また、一次巻線N1にはセンタータップが設けられて、一次巻線N1A(インダクタンスL1A),N1B(インダクタンスL1B)に分割される。このセンタータップ端子は、直交型制御トランスPRTの被制御巻線NRの直列接続を介して整流平滑電圧Eiのラインと接続される。
【0048】
この図に示す電圧共振形コンバータは、2石のスイッチング素子Q1,Q2を備えた他励式の構成を採っている。この場合、スイッチング素子Q1には、MOS−FETが採用されている。
この場合、スイッチング素子Q1 のドレインは一次巻線N1Aの端部と接続され、ソースは一次側アースに接地される。また、スイッチング素子Qのドレイン−ソース間には、スイッチングオフ時の期間電流の経路を形成するダンパーダイオードDD1が並列に接続される。
スイッチング素子Q2 のドレインは一次巻線N1Bの端部と接続され、ソースは一次側アースに接地される。また、スイッチング素子Qのドレイン−ソース間に対しても、ダンパーダイオードDD2が並列に接続される。
【0049】
そして、本実施の形態の一次側の並列共振コンデンサとしては、スイッチング素子Q1,Q2に対応して、それぞれ並列共振コンデンサCr1,Cr2が備えられる。
並列共振コンデンサCr1は、スイッチング素子Q1のコレクタと平滑コンデンサCiの正極(整流平滑電圧Eiライン)間に対して挿入されるようにして接続されることで、並列共振コンデンサCr1のキャパシタンスと、インダクタンスL1A,インダクタンスLRの合成インダクタンスとによって、スイッチング素子Q1のスイッチング動作を電圧共振形とする並列共振回路が形成される。
同様にして、並列共振コンデンサCr2は、スイッチング素子Q2のコレクタと平滑コンデンサCiの正極(整流平滑電圧Eiライン)間に対して挿入されるようにして接続されることで、並列共振コンデンサCr2のキャパシタンスと、インダクタンスL1B,インダクタンスLRの合成インダクタンスとによって、スイッチング素子Q2のスイッチング動作を電圧共振形とする並列共振回路を形成する。なお、従来の構成では、並列共振コンデンサCr1,Cr2は、それぞれスイッチング素子Q1,Q2のコレクタ−エミッタ間に対して並列に接続されるものである。
上記スイッチング素子Q1,Q2のスイッチング出力点は、一次巻線N1のセンタータップとされることになる。
つまり、本実施の形態では、スイッチング素子Q1,Q2をそれぞれ駆動する二系統のスイッチング回路系が備えられることになる。
【0050】
発振ドライブ回路2は、起動抵抗RSにより起動されるようになっており、例えばスイッチング周波数fs=100KHzに対応する周波数信号を発振出力すると共に、この周波数信号に基づいてスイッチング駆動信号(駆動電圧)を生成して、スイッチング素子Q1,Q2のゲートに印加する。この際、スイッチング素子Q1,Q2のゲートに印加するスイッチング駆動信号としては、互いに反転した逆極性の信号とされる。
【0051】
ここで、スイッチング素子Q1,Q2が共にスイッチング動作を行うとすると、スイッチング素子Q1,Q2は、例えばスイッチング周波数fs=100KHzで、交互にオン/オフとなるタイミングでスイッチング動作を行うことになる。
つまり、スイッチング素子Q1,Q2が共にスイッチングを行う場合には、いわゆるプッシュプル方式によるスイッチング動作(プッシュプル動作)となり、例えば1石のスイッチング素子による、いわゆるシングルエンド方式によるスイッチング動作(シングルエンド動作)の場合よりも大きな電力を負荷側に対して供給することができる。これにより、本実施の形態では最大負荷電力160W以上の重負荷の条件に対応する。
【0052】
また、この図に示す制御回路1は、例えば先に図1及び図3に示した制御回路1と同様に、二次側の直流電圧出力(EO1)と基準電圧を比較してその誤差に応じた直流電流を、制御電流として直交型制御トランスPRTの制御巻線NC に供給する誤差増幅器として構成される。
【0053】
例えば、交流入力電圧VAC或いは最小負荷電力の変動に伴って二次側の直流出力電圧EO2が変動した時は、制御回路1によって制御巻線NC に流れる制御電流を例えば所定の範囲で変化させる。これにより、被制御巻線NR のインダクタンスLR が所定の範囲で変化するようにされる。
【0054】
本実施の形態の場合、前述のように、被制御巻線NR はスイッチング素子Q1側の並列共振回路と、スイッチング素子Q2側の並列共振回路とを形成するようにして挿入されている。このため、インダクタンスLR が変化することで、スイッチング素子Q1及びスイッチング素子Q2のスイッチング動作時において、固定とされているスイッチング周波数に対して、この共振回路の共振条件が変化するようにされる。この共振条件の変化に応じて二次側の直流出力電圧(EO1,EO2)の出力レベルは変化することになるが、これによって二次側直流電圧(EO1,EO2)の定電圧化が図られることになる。つまり、この場合にもインダクタンス制御方式による定電圧制御動作となる。
【0055】
図6に示す構成によっても、先の第1,第2の実施の形態と同様に、一次側の並列共振コンデンサCr1,Cr2の小型化、及び二次側における輻射ノイズ吸収のためのセラミックコンデンサCpは省略される。
【0056】
なお、本発明は、上記第1〜第3の実施の形態として各図に示した構成に限定されるものではなく、変更が可能である。
例えば、図3及び図6に示した構成では、例えば二次側の整流回路について、倍電圧全波整流回路を備えるように構成することも可能で、この場合には、例えば、等倍電圧の全波整流回路と同等レベルの直流出力電圧を得ようとすれば、二次巻線N2の巻数は1/2に削減することが可能になる。また、スイッチング素子についも、バイポーラトランジスタだけではなく、MOS−FETトランジスタをはじめとする他の種類のスイッチング素子が採用されて構わないものである。
【0057】
【発明の効果】
以上説明したように本発明の電圧共振形コンバータは、スイッチング動作を電圧共振形とするための一次側共振回路の共振コンデンサを、直流入力電圧の正極ラインとスイッチング手段のスイッチング出力端子間に対して挿入するようにしている。これによって、一次側共振回路の作用によって共振コンデンサの両端に発生する共振電圧の基準電位は、直流入力電圧レベル分シフトすることになり、それだけスイッチング素子オフ時に共振コンデンサの両端に発生する共振電圧パルスのレベルを低下させることが可能になる。
これにより実際の回路では、製造の限界であるコンデンサ(例えばポリプロピレンフィルムコンデンサ)の耐圧内に納めることが可能となり、2本以上のコンデンサを直列接続して共振コンデンサを形成する必要が無くなる。つまり、共振コンデンサとしては、その直列接続数を減らして例えば1本のコンデンサとすることも可能であり、それだけ共振コンデンサの小型軽量化、及びコストの削減を図ることが可能になる。
【0058】
また、二次側巻線のインダクタンス成分と共に二次側並列共振回路を形成する二次側並列共振コンデンサを、二次側の整流回路を形成する二次側整流ダイオードに対して並列に接続することで、二次側整流ダイオードの逆回復時間時に発生する輻射ノイズを解消するようにも動作するため、従来、輻射ノイズ抑制のために二次側整流ダイオードに並列に接続されていたセラミックコンデンサを省略することが可能となる。
このようにして、本発明では、電圧共振形スイッチング電源回路の回路の小型軽量化、及び低コスト化を促進することが可能になるという効果を有するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の電源回路の構成例を示す回路図である。
【図2】実施の形態の電源回路の要部の動作を示す波形図である。
【図3】本発明の第2の実施の形態の電源回路の構成例を示す回路図である。
【図4】絶縁コンバータトランスの構成を示す断面図である。
【図5】相互インダクタンスが+M/−Mの場合の各動作を示す説明図である。
【図6】本発明の第3の実施の形態の電源回路の構成例を示す回路図である。
【図7】従来例としての電源回路の構成例を示す回路図である。
【図8】図7に示す電源回路の要部の動作を示す波形図である。
【符号の説明】
1 制御回路、2 発振回路、3 ドライブ回路、Ci,CiB 平滑コンデンサ、Cr,Cr1,Cr2 並列共振コンデンサ、C2,C2A,C2B (二次側)並列共振コンデンサ、Di ブリッジ整流回路、DO1,DO2,DO3,DO4 整流ダイオード、PIT 絶縁コンバータトランス、N1,N1A,N1B 一次巻線、N2 二次巻線、PRT 直交型制御トランス、NC 制御巻線、NR 被制御巻線、Q1,Q2 スイッチング素子、DB ブースト用ダイオード、N3 (ブースト用)巻線、
Claims (4)
- 商用交流電源を入力して整流平滑化することにより整流平滑電圧を生成して直流入力電圧として出力する整流ダイオードと平滑コンデンサとを有する整流平滑手段と、
上記直流入力電圧を断続して上記絶縁コンバータトランスの一次巻線に出力するようにされたスイッチング手段と、
上記絶縁コンバータトランスの一次巻線と上記平滑コンデンサの正極との間に被制御巻線が接続される直交型制御トランスと、
上記絶縁コンバータトランスの一次巻線および上記被制御巻線が有するインダクタンス成分と、上記スイッチング手段の出力端子と上記平滑コンデンサの正極の間に対して挿入される共振コンデンサのキャパシタンスとによって形成されて、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路と、
二次側整流ダイオード素子と、二次側平滑コンデンサを備えることで、上記絶縁コンバータトランスの二次巻線に得られる交番電圧から二次側直流出力電圧を生成する直流出力電圧生成手段と、
上記絶縁コンバータトランスの二次巻線のインダクタンス成分と、二次側並列共振コンデンサのキャパシタンスとによって二次側において形成される二次側共振回路と、
上記被制御巻線とその巻回方向が直交するようにされた上記直交型制御トランスの制御巻線に対して上記直流出力電圧のレベルに応じて可変の制御電流を流して上記被制御巻線のインダクタンスを変化させることで、二次側直流出力電圧に対する定電圧制御を行うよう構成された定電圧制御手段と、
を備えて構成されることを特徴とする電圧共振形スイッチング電源回路。 - 上記二次側共振回路を形成する二次側並列共振コンデンサは、二次側整流ダイオード素子に対して並列に接続されていることを特徴とする請求項1に記載の電圧共振形スイッチング電源回路。
- 上記スイッチング手段は2組備えられ、直流入力電圧をプッシュプル動作により断続して出力するように構成されていることを特徴とする請求項1に記載の電圧共振形スイッチング電源回路。
- 上記直流出力電圧生成手段は、全波整流回路を備えて形成されることを特徴とする請求項1に記載の電圧共振形スイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29241698A JP4240606B2 (ja) | 1998-10-14 | 1998-10-14 | 電圧共振形スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29241698A JP4240606B2 (ja) | 1998-10-14 | 1998-10-14 | 電圧共振形スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000125559A JP2000125559A (ja) | 2000-04-28 |
JP4240606B2 true JP4240606B2 (ja) | 2009-03-18 |
Family
ID=17781513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29241698A Expired - Fee Related JP4240606B2 (ja) | 1998-10-14 | 1998-10-14 | 電圧共振形スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4240606B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577510B1 (en) | 2000-05-11 | 2003-06-10 | Sony Corporation | Switching power supply |
JP4716813B2 (ja) * | 2005-08-05 | 2011-07-06 | 新電元工業株式会社 | 共振形コンバータ |
-
1998
- 1998-10-14 JP JP29241698A patent/JP4240606B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000125559A (ja) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000152617A (ja) | スイッチング電源回路 | |
JP2001095247A (ja) | スイッチング電源回路 | |
JP3659240B2 (ja) | スイッチング電源回路 | |
JP4218089B2 (ja) | スイッチング電源回路 | |
JP2001095251A (ja) | スイッチング電源回路 | |
JP2002262568A (ja) | スイッチング電源回路 | |
JP4240606B2 (ja) | 電圧共振形スイッチング電源回路 | |
JP2002262567A (ja) | スイッチング電源回路 | |
JP4218092B2 (ja) | スイッチング電源回路 | |
JP4218090B2 (ja) | スイッチング電源回路 | |
JP3528816B2 (ja) | スイッチング電源回路 | |
JP4470289B2 (ja) | スイッチング電源回路 | |
JP4192488B2 (ja) | スイッチング電源回路 | |
JP2001119940A (ja) | 力率改善コンバータ回路 | |
JP4314700B2 (ja) | スイッチング電源回路 | |
JP4218095B2 (ja) | スイッチング電源回路 | |
JP3675445B2 (ja) | スイッチング電源回路 | |
JP4218094B2 (ja) | スイッチング電源回路 | |
JP2002034250A (ja) | スイッチング電源回路 | |
JP2002034249A (ja) | スイッチング電源回路 | |
JP2003189614A (ja) | スイッチング電源回路 | |
JP2001086748A (ja) | スイッチング電源回路 | |
JP2000125552A (ja) | 電圧共振形スイッチング電源回路 | |
JP2000134926A (ja) | スイッチング電源回路 | |
JP2001186763A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |