JP4223427B2 - 不揮発性半導体記憶装置及びそのデータ書き換え方法 - Google Patents
不揮発性半導体記憶装置及びそのデータ書き換え方法 Download PDFInfo
- Publication number
- JP4223427B2 JP4223427B2 JP2004097746A JP2004097746A JP4223427B2 JP 4223427 B2 JP4223427 B2 JP 4223427B2 JP 2004097746 A JP2004097746 A JP 2004097746A JP 2004097746 A JP2004097746 A JP 2004097746A JP 4223427 B2 JP4223427 B2 JP 4223427B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- data
- cell array
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000000034 method Methods 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 claims description 26
- 230000004913 activation Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 102000012677 DET1 Human genes 0.000 description 7
- 101150113651 DET1 gene Proteins 0.000 description 7
- 101150066284 DET2 gene Proteins 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 101100041688 Caenorhabditis elegans sao-1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
Claims (5)
- それぞれがコントロールゲート及びフローティングゲートを有するメモリセルトランジスタである複数のメモリセルを有し、2つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によって当該メモリセル対ごとにデータを不揮発的に記憶するメモリセルアレイと、
前記メモリセルアレイに対してデータの書き込みを行う書き込み制御部と、
対応する前記メモリセル対の2つのメモリセルの出力差を増幅して出力する複数の差動センスアンプと
を備え、
前記書き込み制御部は、前記メモリセルアレイにおけるメモリセルのしきい値電圧を3種類以上設定することが可能であるとともに、前記メモリセルアレイにおける各メモリセルの前記記憶情報を、当該メモリセルのしきい値電圧を設定することによって個別に設定することが可能であり、
前記書き込み制御部は、
前記メモリセル対に対してデータを書き込む処理を行う際には、前記メモリセル対の一方のメモリセルのしきい値電圧を他方のメモリセルのしきい値電圧よりも低く設定し、かつ当該他方のメモリセルのしきい値電圧を前記3種類以上のしきい値電圧のうち最も大きい電圧以外に設定し、
前記処理で書き込んだデータを書き換える際には、前記一方のメモリセルのしきい値電圧を大きくすることによって前記他方のメモリセルのしきい値電圧よりも大きくする、不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置であって、
前記書き込み制御部は、前記メモリセル対の複数対に対して同じ値のデータの書き込みを実行し、
前記複数対の前記メモリセル対に書き込まれたデータを、前記複数の差動センスアンプのうち前記複数対の前記メモリセル対に対応して設けられた差動センスアンプの出力の多数決論理を求めて判定し、その判定結果を出力する判定部を更に備える、不揮発性半導体記憶装置。 - 請求項1及び請求項2のいずれか一つに記載の不揮発性半導体記憶装置であって、
前記メモリセルアレイからデータを読み出す読み出し制御部と、
電源電圧として前記複数の差動センスアンプに与えられる第1電圧と、前記第1電圧を昇圧して得られる電圧であって、前記メモリセルアレイからデータが読み出される際に前記コントロールゲートに与えられるゲート電圧の元になる第2電圧とがともに、それぞれに個別に設定された基準電圧よりも上昇したかを検出し、更に、前記第1及び第2電圧の少なくとも一方が、前記個別に設定された基準電圧よりも低下したかを検出する検出部と
を更に備え、
前記読み出し制御部は、前記メモリセルアレイに対するデータの読み出し中に、前記検出部において、前記第1及び第2電圧の少なくとも一方が前記個別に設定された基準電圧よりも低下したことが検出されると前記メモリセルアレイに対するデータの読み出しを停止し、その後、前記第1及び第2電圧がともに前記個別に設定された基準電圧よりも上昇したことが検出されると、再度前記メモリセルアレイに対するデータの読み出しを実行する、不揮発性半導体記憶装置。 - 請求項3に記載の不揮発性半導体記憶装置であって、
前記検出部は、前記第1電圧が前記個別に設定された基準電圧よりも上昇したかを検出し、更に、前記第1電圧が前記個別に設定された基準電圧よりも低下したかを検出する電圧検出部を有し、
前記電圧検出部には電源電圧として前記第2電圧が与えられる、不揮発性半導体記憶装置。 - 不揮発性半導体記憶装置のデータ書き換え方法であって、
前記不揮発性半導体記憶装置は、
それぞれがコントロールゲート及びフローティングゲートを有するメモリセルトランジスタである複数のメモリセルを有し、2つのメモリセルから成るメモリセル対でのメモリセル間の記憶情報の差によって当該メモリセル対ごとにデータを不揮発的に記憶するメモリセルアレイと、
前記メモリセルアレイに対してデータの書き込みを行う書き込み制御部と、
対応する前記メモリセル対の2つのメモリセルの出力差を増幅して出力する複数の差動センスアンプと
を備え、
前記書き込み制御部は、前記メモリセルアレイにおけるメモリセルのしきい値電圧を3種類以上設定することが可能であるとともに、前記メモリセルアレイにおける各メモリセルの前記記憶情報を、当該メモリセルのしきい値電圧を設定することによって個別に設定することが可能であり、
(a)前記メモリセル対に対してデータを書き込む工程と、
(b)前記工程(a)で書き込んだデータを書き換える工程と
を備え、
前記工程(a)では、前記メモリセル対の一方のメモリセルのしきい値電圧を他方のメモリセルのしきい値電圧よりも低く設定し、かつ当該他方のメモリセルのしきい値電圧を前記3種類以上のしきい値電圧のうち最も大きい電圧以外に設定し、
前記工程(b)では、前記一方のメモリセルのしきい値電圧を大きくすることによって前記他方のメモリセルのしきい値電圧よりも大きくする、不揮発性半導体記憶装置のデータ書き換え方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097746A JP4223427B2 (ja) | 2004-03-30 | 2004-03-30 | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
US11/087,734 US7209391B2 (en) | 2004-03-30 | 2005-03-24 | Nonvolatile semiconductor memory device and method of rewriting data thereof |
US11/730,978 US7362617B2 (en) | 2004-03-30 | 2007-04-05 | Nonvolatile semiconductor memory device and method of rewriting data thereof |
US11/730,967 US7359249B2 (en) | 2004-03-30 | 2007-04-05 | Nonvolatile semiconductor memory device and method of rewriting data thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097746A JP4223427B2 (ja) | 2004-03-30 | 2004-03-30 | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005285223A JP2005285223A (ja) | 2005-10-13 |
JP4223427B2 true JP4223427B2 (ja) | 2009-02-12 |
Family
ID=35136217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004097746A Expired - Fee Related JP4223427B2 (ja) | 2004-03-30 | 2004-03-30 | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7209391B2 (ja) |
JP (1) | JP4223427B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007272943A (ja) * | 2006-03-30 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2007293773A (ja) * | 2006-04-27 | 2007-11-08 | Oki Electric Ind Co Ltd | 読み出し制御回路 |
JP4885743B2 (ja) * | 2006-07-28 | 2012-02-29 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置 |
JP2008217857A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | メモリコントローラ及び半導体装置 |
US7639551B2 (en) * | 2007-04-18 | 2009-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sense amplifiers operated under hamming distance methodology |
KR100873825B1 (ko) * | 2007-05-02 | 2008-12-15 | 삼성전자주식회사 | 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 |
US8225180B2 (en) * | 2007-11-20 | 2012-07-17 | California Institute Of Technology | Error correcting codes for rank modulation |
US8245094B2 (en) * | 2007-11-20 | 2012-08-14 | California Institute of Technology Texas A & M | Rank modulation for flash memories |
JP2009134799A (ja) * | 2007-11-29 | 2009-06-18 | Toshiba Corp | メモリシステム |
KR100961210B1 (ko) | 2008-11-04 | 2010-06-09 | 주식회사 하이닉스반도체 | 제어신호생성회로 및 이를 이용하는 센스앰프회로 |
JP2010165400A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 不揮発性半導体記憶装置及びそのシステム |
KR20150020849A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 이를 이용하는 반도체 시스템 및 컴퓨터 장치 |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9875799B1 (en) | 2015-01-12 | 2018-01-23 | Micron Technology, Inc. | Methods for pattern matching using multiple cell pairs |
US10170163B2 (en) * | 2017-03-09 | 2019-01-01 | Macronix International Co., Ltd. | Device and method for generating inherent information of integrated circuits for authentication purpose |
US10586598B2 (en) * | 2017-09-14 | 2020-03-10 | Silicon Storage Technology, Inc. | System and method for implementing inference engine by optimizing programming operation |
JP6482690B1 (ja) * | 2018-01-11 | 2019-03-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380057A (en) * | 1980-10-27 | 1983-04-12 | International Business Machines Corporation | Electrically alterable double dense memory |
JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JPH0793027B2 (ja) * | 1989-07-27 | 1995-10-09 | 日本電気株式会社 | 半導体記憶装置 |
JP3083536B2 (ja) * | 1990-06-05 | 2000-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置の書込み回路 |
JPH04188498A (ja) * | 1990-11-22 | 1992-07-07 | Fujitsu Ltd | 書き換え可能な不揮発性半導体記憶装置 |
KR100477034B1 (ko) * | 1995-01-31 | 2005-03-21 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
JP3392604B2 (ja) * | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5949711A (en) * | 1996-09-26 | 1999-09-07 | Waferscale Integration, Inc. | Dual bit memory cell |
JP3114630B2 (ja) * | 1996-10-03 | 2000-12-04 | 日本電気株式会社 | 不揮発性半導体メモリおよび書込み読出し方法 |
JPH10302476A (ja) * | 1997-02-26 | 1998-11-13 | Toshiba Corp | 半導体集積回路装置 |
US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
US6317349B1 (en) * | 1999-04-16 | 2001-11-13 | Sandisk Corporation | Non-volatile content addressable memory |
US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
JP2000348493A (ja) * | 1999-06-03 | 2000-12-15 | Fujitsu Ltd | 不揮発性メモリ回路 |
JP2001057096A (ja) * | 1999-06-11 | 2001-02-27 | Hitachi Ltd | 多重化メモリ及びそれを用いたセンサ並びに制御システム |
US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
JP2001043691A (ja) | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 不揮発性記憶回路およびマイクロコンピュータ |
JP2001076493A (ja) * | 1999-09-03 | 2001-03-23 | Nec Corp | 強誘電体記憶装置 |
JP3825596B2 (ja) * | 1999-11-12 | 2006-09-27 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US6172905B1 (en) * | 2000-02-01 | 2001-01-09 | Motorola, Inc. | Method of operating a semiconductor device |
JP2002025286A (ja) | 2000-07-06 | 2002-01-25 | Toshiba Corp | 半導体メモリ集積回路 |
US6542412B2 (en) * | 2000-09-06 | 2003-04-01 | Halo Lsi, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
JP3805973B2 (ja) * | 2000-11-21 | 2006-08-09 | 株式会社東芝 | 半導体記憶装置 |
DE60041199D1 (de) * | 2000-12-29 | 2009-02-05 | St Microelectronics Srl | Programmierverfahren für nichtflüchtigen Speicher |
KR100389130B1 (ko) * | 2001-04-25 | 2003-06-25 | 삼성전자주식회사 | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 |
US6563736B2 (en) * | 2001-05-18 | 2003-05-13 | Ibm Corporation | Flash memory structure having double celled elements and method for fabricating the same |
JP2002367648A (ja) * | 2001-06-06 | 2002-12-20 | Toyota Motor Corp | 燃料電池用ケース |
JP2003257187A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Ltd | 不揮発性メモリ、icカード及びデータ処理装置 |
KR100466981B1 (ko) * | 2002-03-04 | 2005-01-24 | 삼성전자주식회사 | 저전압 불휘발성 반도체 메모리 장치 |
JP3878573B2 (ja) * | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2004
- 2004-03-30 JP JP2004097746A patent/JP4223427B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-24 US US11/087,734 patent/US7209391B2/en not_active Expired - Fee Related
-
2007
- 2007-04-05 US US11/730,967 patent/US7359249B2/en not_active Expired - Fee Related
- 2007-04-05 US US11/730,978 patent/US7362617B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7359249B2 (en) | 2008-04-15 |
US7209391B2 (en) | 2007-04-24 |
US20070183217A1 (en) | 2007-08-09 |
US7362617B2 (en) | 2008-04-22 |
JP2005285223A (ja) | 2005-10-13 |
US20050237798A1 (en) | 2005-10-27 |
US20070195606A1 (en) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209391B2 (en) | Nonvolatile semiconductor memory device and method of rewriting data thereof | |
US8049535B2 (en) | Sense amplifier for low voltage high speed sensing | |
JP2006012367A (ja) | 不揮発性半導体記憶装置 | |
US9263145B2 (en) | Current detection circuit and semiconductor memory apparatus | |
JP2009151886A (ja) | 半導体記憶装置 | |
JP6817461B2 (ja) | フラッシュメモリシステム内のアドレス障害検出 | |
WO2002013199A1 (fr) | Memoire a semiconducteurs non volatile et procede de lecture des donnees | |
JPH097380A (ja) | 不揮発性半導体記憶装置 | |
KR20130024304A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
US7817486B2 (en) | Semiconductor storage device | |
CN108701483B (zh) | 具有泄漏补偿的存储器电路 | |
JP4822895B2 (ja) | 不揮発性半導体記憶装置 | |
JPH04243096A (ja) | 不揮発性半導体記憶装置 | |
JP4960078B2 (ja) | 不揮発性半導体記憶装置 | |
JP4680195B2 (ja) | 半導体装置及びソース電圧制御方法 | |
JP4040232B2 (ja) | 不揮発性半導体記憶装置 | |
JP2011181131A (ja) | 半導体記憶装置 | |
JP2000057791A (ja) | 昇圧比を変更するメモリデバイス | |
JP2856848B2 (ja) | 半導体メモリ装置 | |
JP2013127827A (ja) | 不揮発性半導体記憶装置 | |
JP4937219B2 (ja) | 不揮発性半導体記憶装置 | |
JP3513189B2 (ja) | 不揮発性半導体記憶装置 | |
WO2023037883A1 (ja) | メモリ装置 | |
JP2007149186A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |