JP4221652B2 - 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic - Google Patents
複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic Download PDFInfo
- Publication number
- JP4221652B2 JP4221652B2 JP2002343493A JP2002343493A JP4221652B2 JP 4221652 B2 JP4221652 B2 JP 4221652B2 JP 2002343493 A JP2002343493 A JP 2002343493A JP 2002343493 A JP2002343493 A JP 2002343493A JP 4221652 B2 JP4221652 B2 JP 4221652B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- cpu
- pulse
- motor control
- pulse generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Multiple Motors (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の属する技術分野】
本発明は、複数のパルス駆動モータ(ステッピングモータ、サーボモータなど)をリアルタイムに同時制御することができる複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ICに関する。
【0002】
【従来の技術】
複数のパルス駆動モータを一つのCPUで制御する複数モータ制御システムは、種々の分野において広く採用されている。例えば、NC加工機械においては、X軸、Y軸、Z軸、θ軸に関するワーク移動や工具移動を行うために、複数のパルス駆動モータを備え、これらのパルス駆動モータを一つのCPUで制御している。
【0003】
図6は、従来の複数モータ制御システムを示すブロック図である。この図に示すように、従来の複数モータ制御システム100は、複数のモータ110(1)〜110(n)と、各モータ110(1)〜110(n)の駆動パルスを発生する複数のパルス発生IC120(1)〜120(n)と、これらのパルス発生IC120(1)〜120(n)がバス接続されるCPU130とを備えて構成されている。
【0004】
CPU130は、スタートコマンド、ストップコマンドなどのモータ制御コマンドと共に、制御対象となるパルス発生IC120(1)〜120(n)のアドレスを出力し、このアドレスで指定されたパルス発生IC120(1)〜120(n)は、モータ制御コマンドに応じた駆動パルスを発生し、モータ110(1)〜110(n)を駆動させる。
【0005】
図7は、従来の複数モータ制御システムにおける作用を示すタイミングチャート図である。この図に示すように、従来の複数モータ制御システムでは、複数のモータ110(1)〜110(n)を同時制御(例えば、同時スタート制御)する場合、CPU130は、スタートコマンドS1〜Snを各パルス発生IC120(1)〜120(n)に対してシーケンシャルに出力し、それに応じて各パルス発生IC120(1)〜120(n)が駆動パルスを発生させる。これは、同時スタート制御だけでなく、同時ストップ制御、同時速度制御、同時位置制御などにおいても同様である。
【0006】
このように、従来の複数モータ制御システムでは、CPU130が各パルス発生IC120(1)〜120(n)に対して順番通りに連続したシーケンシャルにモータ制御コマンドを出力するため、各パルス発生IC120(1)〜120(n)のパルス発生動作にズレが生じ、特に、CPU130の処理速度が遅い場合にはズレが大きくなり、各モータ110(1)〜110(n)を精度良く同時制御することが困難になる。
【0007】
そこで出願人は、上記の問題を解決することができる複数モータ制御システムを過去に提案した(特許文献1参照)。図8、図9に示すように、この複数モータ制御システム200のパルス発生IC220(1)〜220(n)は、CPU230が出力したモータ制御コマンドH1〜Hnを実行保留状態で一時記憶するレジスタ221(1)〜221(n)と、このレジスタ221(1)〜221(n)に一時記憶したモータ制御コマンドH1〜Hnの同期実行信号Dを入力する同期端子222(1)〜222(n)とを備える。このように構成された複数モータ制御システム200によれば、たとえCPU230の処理速度が遅くても、図9に示すように、同期実行信号Dを受信したパルス発生IC220(1)は直ちにレジスタ221(1)に記憶されたコマンドに従った動作を行い、同期端子222(2)〜222(n)が222(1)と共通接続されており、他の各パルス発生IC220(2)〜220(n)もアクティブ信号を同時受信して同時に動作するため、各モータ210(1)〜210(n)を精度良く同時制御することが可能になる。
【0008】
しかしながら、上記の複数モータ制御システム200では、モータ210(1)〜210(n)を同時制御する場合、CPU230から各パルス発生IC220(1)〜220(n)に対してシーケンシャルにモータ制御コマンドを出力し、その後、CPU230又は所定のパルス発生IC220(1)〜220(n)から同期実行信号Dを出力する必要があるため、センサ信号に応じて複数のモータ210(1)〜210(n)を同時制御するような状況では、モータ210(1)〜210(n)の応答が遅れる可能性があり、特に、処理速度が遅いCPU230を用いると、リアルタイムな同時制御が困難になるという問題がある。
【0009】
【特許文献1】
特開平8−272410号公報
【0010】
【発明が解決しようとする課題】
本発明は、上記の如き問題点を一掃すべく創案されたものであって、CPUインタフェースが、CPUから出力された制御データに含まれるモータ選択情報を参照し、該モータ選択情報で同時スタート制御するよう選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力することにより、複数モータの同時制御に際して、シーケンシャルなコマンド書き込みが不要になり、その結果、リアルタイムで、かつ精度の高い複数モータ同時制御を行うことができる複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ICを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するために本発明の複数モータ同時制御方法は、モータ制御コマンドを出力するCPUと、前記モータ制御コマンドに応じて、複数のモータに駆動パルスを発生するパルス発生回路とを用いて、複数のパルス駆動モータを制御する複数モータ制御方法であって、前記パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備え、前記CPUが、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力するステップと、該CPUインタフェースが、前記制御データに含まれるモータ選択情報を参照して、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するステップと、前記各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するステップとを備えることを特徴とするものである。
【0012】
また、上記課題を解決するために本発明の複数モータ制御システムは、モータ制御コマンドを出力するCPUと、前記モータ制御コマンドに応じて、複数のモータに駆動パルスを発生するパルス発生回路とを用いて、複数のパルス駆動モータを制御する複数モータ制御システムであって、前記パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備えて構成し、前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力するように構成され、該CPUインタフェースは、前記制御データに含まれるモータ選択情報を参照して、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成され、前記各パルス発生部は、前記モータ制御コマンドに応じて駆動パルスを発生するように構成されることを特徴とするものである。
【0013】
また、上記課題を解決するために本発明の複数モータ制御用パルス発生回路は、CPUが出力するモータ制御コマンドに応じて、複数のモータに駆動パルスを発生する複数モータ制御用パルス発生回路であって、該パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備え、前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力し、該CPUインタフェースは、前記CPUから出力された前記制御データに含まれるモータ選択情報を参照し、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とするものである。
【0014】
また、上記課題を解決するために本発明の複数モータ制御用パルス発生ICは、CPUが出力するモータ制御コマンドに応じて、複数のモータに駆動パルスを発生する複数モータ制御用パルス発生ICであって、前記パルス発生ICは、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを、一つの半導体パッケージに集積回路として備え、前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力し、該CPUインタフェースは、前記CPUから出力された前記制御データに含まれるモータ選択情報を参照し、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とするものである。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を好適な実施の形態として例示する複数モータ制御システムを図面に基づいて詳細に説明する。図1は、本発明の実施形態に係る複数モータ制御システムの概略構成を示すブロック図である。この図に示すように、複数モータ制御システム1は、複数のモータ10(1)〜10(n)と、これらのモータ10(1)〜10(n)の駆動パルスを発生する複数モータ制御用パルス発生IC(パルス発生回路)20と、該パルス発生IC20にモータ制御コマンドなどを入力するCPU30とを備えて構成されている。尚、図1の符号40(1)〜40(n)は、パルス発生IC20が出力した駆動パルスによりモータ10を駆動する回路である。
【0016】
モータ10(1)〜10(n)は、ステッピングモータ、サーボモータなどのパルス駆動モータであり、本実施形態で採用されるステッピングモータは、駆動パルスの周波数に比例する速度で回転し、また、回転量が駆動パルス数に比例するという特性を備えている。
【0017】
CPU30は、例えば、16ビットのデータ出力端子及び4ビットのアドレス出力端子を備える。本実施形態では、データ出力端子が制御データの出力に使用され、アドレス出力端子が制御データの書き込み先指定に使用される。
【0018】
図2は、本発明の実施形態に係る制御データの説明図である。この図に示すように、CPU30が出力する制御データは、16ビットで構成され、その下位8ビットがモータ制御コマンドであり、上位8ビットがモータ選択情報である。モータ制御コマンドには、予め設定されるスタートコマンド、ストップコマンド、速度、速度変更コマンド、移動量変更コマンドなどがある。また、モータ選択情報では、例えば、各ビットが各モータ10(1)〜10(n)に対応し、各ビットのON/OFF(1/0)により、対応するモータ10(1)〜10(n)が選択される。但し、モータ選択情報は、複数のモータ10(1)〜10(n)を同時制御する場合にのみ使用され、各モータ10(1)〜10(n)を個別制御する場合は、全てのビットがOFF(0)とされる。
【0019】
図3は、本発明の実施形態に係るパルス発生ICの概略構成を示すブロック図である。この図に示すように、パルス発生IC20は、複数のパルス発生部21(1)〜21(n)と、CPUインタフェース22とを備えている。パルス発生部21(1)〜21(n)は、前記モータ制御コマンドを解析し、それに対応する駆動パルスを発生すべく構成されている。
【0020】
図4は、本発明の実施形態に係るパルス発生ICの構成及び同時制御動作を示すブロック図である。この図に示すように、CPUインタフェース22は、各パルス発生部21(1)〜21(n)に対応して設けられる複数の制御データ格納部23(1)〜23(n)と、CPU30が出力した制御データ(モータ制御コマンド及びモータ選択情報)を、CPU30がアドレス指定した制御データ格納部23(1)〜23(n)に格納するインタフェースブロック(コマンド入力部)24と、各制御データ格納部23(1)〜23(n)に格納されたモータ制御コマンドを各パルス発生部21(1)〜21(n)に出力する軸選択ブロック(コマンド出力部)25とを備える。
【0021】
軸選択ブロック25は、制御データ格納部23(1)〜23(n)に制御データが格納されると、制御データに含まれるモータ選択情報を参照する。そして、図5に示すように、モータ選択情報が未選択状態(全てのビットがOFF)である場合は、制御データ格納部23(1)〜23(n)の制御データに含まれるモータ制御コマンドを、対応するパルス発生部21(1)〜21(n)に出力する。これにより、各モータ10(1)〜10(n)を個別制御することが可能になる。
【0022】
また、軸選択ブロック25は、図4に示すように、モータ選択情報が選択状態(複数のビットがON)である場合、その制御データ格納部23(1)〜23(n)に格納されているモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部21(1)〜21(n)に対して出力する。この出力処理は、ハードウエア処理であるため、各パルス発生部21(1)〜21(n)には、モータ制御コマンドが略同時に入力される。これにより、各パルス発生部21(1)〜21(n)は、モータ制御コマンドに応じた駆動パルスを略同時に発生させることになり、その結果、各モータ10(1)〜10(n)を精度良く同時制御することが可能になる。
【0023】
叙述の如く構成された本発明の実施の形態において、モータ制御コマンドを出力するCPU30と、前記モータ制御コマンドに応じて、各モータ10の駆動パルスを発生する複数のパルス発生部21(1)〜21(n)と、これらのパルス発生部21を前記CPU30に接続するCPUインタフェース22とを用いて、複数のパルス駆動モータ10(1)〜10(n)を同時制御するのであるが、本発明における複数モータの同時制御は、前記CPU30が、モータ制御コマンドと共にモータ選択情報を出力するよう構成され(ステップ1)と、前記CPUインタフェース22が、前記モータ選択情報で選択された複数のパルス発生部21に対し、前記モータ制御コマンドを略同時に出力するように構成され(ステップ2)と、各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するように構成され(ステップ3)、これら構成に基づいて各ステップ1〜3により制御される。
【0024】
例えば、モータ10(1)、10(3)を同時スタート制御する場合は、図4に示すように、下位8ビットにスタートコマンド(例えば、nnnnnnnn)がセットされ、上位8ビットにモータ10(1)、10(3)を選択するモータ選択情報(例えば、00000101)がセットされた制御データをCPU30から出力する。このとき、制御データを書き込む制御データ格納部23(1)〜23(n)のアドレス指定は任意であるが、図4においては、制御データ格納部23(1)に書き込むものとする。制御データ格納部23(1)に上記の制御データが書き込まれると、軸選択ブロック25が制御データのモータ選択情報を参照する。ここでは、モータ10(1)、10(3)が選択されているので、軸選択ブロック25は、スタートコマンドをパルス発生部21(1)、21(3)に略同時に出力する。そして、パルス発生部21(1)、21(3)は、スタートコマンドに応じて駆動パルスを発生し、この駆動パルスによってモータ10(1)、10(3)が同時スタートすることになる。
【0025】
このように構成された複数モータ制御システム1によれば、CPUインタフェース22が、CPU30からモータ制御コマンドと共にモータ選択情報を入力し、該モータ選択情報で選択された複数のパルス発生部21(1)〜21(n)に対し、前記モータ制御コマンドを略同時に出力するので、複数のモータ10(1)〜10(n)を同時制御する際に、CPU30がシーケンシャルなコマンド書き込みを行う必要がない。そのため、CPU30の処理速度が遅くても、複数のモータ10(1)〜10(n)をズレなく同時制御でき、しかも、シーケンシャルなコマンド書き込みを行った後、同期信号でコマンド実行を行うものに比べ、モータ10(1)〜10(n)の応答を速くし、略リアルタイムな同時制御を行うことが可能になる。
【0026】
また、本実施形態において、モータ10(1)を個別スタート制御する場合は、図5に示すように、下位8ビットにスタートコマンド(例えば、nnnnnnnn)がセットされ、上位8ビットに未選択状態のモータ選択情報(例えば、00000000)がセットされた制御データをCPU30から出力する。このとき、制御データの書き込み先として制御データ格納部23(1)をアドレス指定する。制御データ格納部23(1)に上記の制御データが書き込まれると、軸選択ブロック25が制御データのモータ選択情報を参照する。ここでは、モータ選択情報が未選択状態であるため、軸選択ブロック25は、スタートコマンドをパルス発生部21(1)だけに出力する。そして、パルス発生部21(1)は、スタートコマンドに応じて駆動パルスを発生し、この駆動パルスによってモータ10(1)だけがスタートすることになる。これにより、一つのパルス発生IC(パルス発生回路)20によって複数モータ10(1)〜10(n)の同時制御及び個別制御を行うことが可能になる。
【0027】
【発明の効果】
本発明は、上記のように構成したことにより、複数モータ10……の各々に対して、同時制御すべきモータとして選択されたか、未選択であるかのモータ選択情報を、モータ制御コマンドと共に制御データに含めて出力することができ、CPUインタフェース22が、CPU30から出力された制御データに含まれるモータ選択情報を参照し、該モータ選択情報で同時スタート制御するよう選択された各モータのパルス発生部21……に対してだけ、前記モータ制御コマンドを略同時に出力することが可能となり、複数モータ10……の同時制御に際して、シーケンシャルなコマンド書き込みが不要になり、その結果、リアルタイムで、かつ精度の高い複数モータ同時制御を行うことができるばかりか、一つのパルス発生IC(パルス発生回路)20によって複数モータ10(1)〜10(n)の同時スタート制御及び個別スタート制御を行うことが可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る複数モータ制御システムの概略構成を示すブロック図。
【図2】本発明の実施形態に係る制御データの説明図。
【図3】本発明の実施形態に係るパルス発生ICの概略構成を示すブロック図。
【図4】本発明の実施形態に係るパルス発生ICの構成及び同時制御動作を示すブロック図。
【図5】本発明の実施形態に係るパルス発生ICの個別制御動作を示すブロック図。
【図6】従来の複数モータ制御システムを示すブロック図。
【図7】従来の複数モータ制御システムにおける作用を示すタイミングチャート図。
【図8】他の従来例を示す複数モータ制御システムのブロック図。
【図9】他の従来例における作用を示すタイミングチャート図。
【符号の説明】
1 複数モータ制御システム
10 モータ
20 パルス発生IC
21 パルス発生部
22 CPUインタフェース
23 制御データ格納部
24 インタフェースブロック
25 軸選択ブロック
30 CPU
40 駆動回路
100 複数モータ制御システム
110 モータ
120 パルス発生IC
130 CPU
200 複数モータ制御システム
210 モータ
220 パルス発生IC
221 レジスタ
222 同期端子
230 CPU
Claims (7)
- モータ制御コマンドを出力するCPUと、前記モータ制御コマンドに応じて、複数のモータに駆動パルスを発生するパルス発生回路とを用いて、複数のパルス駆動モータを同時制御する複数モータ同時制御方法であって、
前記パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備え、
前記CPUが、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力するステップと、
該CPUインタフェースが、前記制御データに含まれるモータ選択情報を参照して、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するステップと、
前記各パルス発生部が、前記モータ制御コマンドに応じて駆動パルスを発生するステップとを備える
ことを特徴とする複数モータ同時制御方法。 - モータ制御コマンドを出力するCPUと、前記モータ制御コマンドに応じて、複数のモータに駆動パルスを発生するパルス発生回路とを用いて、複数のパルス駆動モータを制御する複数モータ制御システムであって、
前記パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備えて構成し、
前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力するように構成され、
該CPUインタフェースは、前記制御データに含まれるモータ選択情報を参照して、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成され、
前記各パルス発生部は、前記モータ制御コマンドに応じて駆動パルスを発生するように構成される
ことを特徴とする複数モータ制御システム。 - 前記CPUインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記CPUが出力したモータ制御コマンド及びモータ選択情報を、前記CPUがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項2記載の複数モータ制御システム。
- CPUが出力するモータ制御コマンドに応じて、複数のモータに駆動パルスを発生する複数モータ制御用パルス発生回路であって、
該パルス発生回路は、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを備え、
前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力し、
該CPUインタフェースは、前記CPUから出力された前記制御データに含まれるモータ選択情報を参照し、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とする複数モータ制御用パルス発生回路。 - 前記CPUインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記CPUが出力したモータ制御コマンド及びモータ選択情報を、前記CPUがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項4記載の複数モータ制御用パルス発生回路。
- CPUが出力するモータ制御コマンドに応じて、複数のモータに駆動パルスを発生する複数モータ制御用パルス発生ICであって、
前記パルス発生ICは、各モータ毎に設けられ夫々に駆動パルスを発生する複数のパルス発生部と、これらのパルス発生部を前記CPUに接続するCPUインタフェースとを、一つの半導体パッケージに集積回路として備え、
前記CPUは、前記複数モータのうち、同時制御すべきモータとして選択されたか否かのモータ選択情報を、モータ制御コマンドと共に制御データとして前記CPUインタフェースに出力し、
該CPUインタフェースは、前記CPUから出力された前記制御データに含まれるモータ選択情報を参照し、該モータ選択情報で選択された各モータのパルス発生部に対し、前記モータ制御コマンドを略同時に出力するように構成されることを特徴とする複数モータ制御用パルス発生IC。 - 前記CPUインタフェースは、各パルス発生部に対応して設けられる複数の制御データ格納部と、前記CPUが出力したモータ制御コマンド及びモータ選択情報を、前記CPUがアドレス指定した制御データ格納部に格納するコマンド入力部と、各制御データ格納部に格納されたモータ制御コマンドを各パルス発生部に出力するコマンド出力部とを有し、該コマンド出力部は、各制御データ格納部のモータ選択情報が未選択状態のとき、各制御データ格納部のモータ制御コマンドを、それぞれ対応するパルス発生部に出力する一方、モータ選択情報が選択状態のときは、その制御データ格納部に格納されたモータ制御コマンドを、モータ選択情報で選択された複数のパルス発生部に対して略同時に出力するように構成されることを特徴とする請求項6記載の複数モータ制御用パルス発生IC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343493A JP4221652B2 (ja) | 2002-11-27 | 2002-11-27 | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343493A JP4221652B2 (ja) | 2002-11-27 | 2002-11-27 | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004180417A JP2004180417A (ja) | 2004-06-24 |
JP4221652B2 true JP4221652B2 (ja) | 2009-02-12 |
Family
ID=32705254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002343493A Expired - Lifetime JP4221652B2 (ja) | 2002-11-27 | 2002-11-27 | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4221652B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9994050B1 (en) | 2016-12-14 | 2018-06-12 | Konica Minolta, Inc. | Sheet conveying system and image forming system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007330000A (ja) * | 2006-06-06 | 2007-12-20 | Seiko Epson Corp | モータ制御装置 |
JP5532596B2 (ja) * | 2008-12-12 | 2014-06-25 | オムロン株式会社 | ステッピングモータ駆動装置および方法、並びにプログラム |
JP6111874B2 (ja) * | 2013-06-06 | 2017-04-12 | オムロン株式会社 | 駆動制御装置及び駆動制御システム |
-
2002
- 2002-11-27 JP JP2002343493A patent/JP4221652B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9994050B1 (en) | 2016-12-14 | 2018-06-12 | Konica Minolta, Inc. | Sheet conveying system and image forming system |
Also Published As
Publication number | Publication date |
---|---|
JP2004180417A (ja) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221652B2 (ja) | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic | |
KR100539126B1 (ko) | 모터 제어 장치 및 모터 제어 방법 | |
US6124696A (en) | Programmable stepper motor controller and method therefor | |
JPH08293765A (ja) | 信号発生装置 | |
JP2001161095A (ja) | 複数モータの駆動システム | |
JP3584342B2 (ja) | 複数icの同期動作スタート/ストップ制御システム | |
JP3636711B2 (ja) | 電気機器の制御システム | |
JPH0373003A (ja) | 軸制御装置 | |
JPH0981225A (ja) | 移動体制御装置及びその制御方法、サーボモータ制御装置及びその制御方法 | |
JP3250445B2 (ja) | ステッピングモータの制御装置および制御方法 | |
JP4657606B2 (ja) | 工作機械などの軸制御方法および装置 | |
JP3797998B2 (ja) | モータ制御装置 | |
JP3503004B2 (ja) | プリバッファ制御機能を有するic | |
JPH0990002A (ja) | 試験装置 | |
JP2002272188A (ja) | ステッピングモータ駆動装置 | |
JP3229078B2 (ja) | データ解析処理方法 | |
JP2850568B2 (ja) | 位置決め運転方法 | |
JPH05324051A (ja) | ロボット装置及びその制御管理方法 | |
JP2004103026A (ja) | 同期動作制御ic | |
JPH1032468A (ja) | パルス列出力回路 | |
JPH11235645A (ja) | Nc工作機械における複数軸モータの駆動装置 | |
JPS63208905A (ja) | シ−ケンス発生回路 | |
JPH09131095A (ja) | モータの制御方法 | |
JPH0477559B2 (ja) | ||
JPH07302749A (ja) | 多軸サンプリング制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4221652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |