JP3584342B2 - 複数icの同期動作スタート/ストップ制御システム - Google Patents
複数icの同期動作スタート/ストップ制御システム Download PDFInfo
- Publication number
- JP3584342B2 JP3584342B2 JP09810695A JP9810695A JP3584342B2 JP 3584342 B2 JP3584342 B2 JP 3584342B2 JP 09810695 A JP09810695 A JP 09810695A JP 9810695 A JP9810695 A JP 9810695A JP 3584342 B2 JP3584342 B2 JP 3584342B2
- Authority
- JP
- Japan
- Prior art keywords
- stop
- synchronous
- control
- command
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【産業上の利用分野】
本発明は同期動作スタート/ストップ制御に関し、特に、複数の被制御ICの高速同期同時動作を可能とする同期動作スタート/ストップ制御システムに関する。
【0002】
【従来の技術】
複数個の装置を制御装置側からの制御信号により同期、同時動作させる同期動作スタート制御方式は、種々の分野において広く採用されている。例えば、NC加工機械においては、X軸、Y軸、Z軸、θ軸に関するワークや切削工具の移動を行なわせるため、各軸駆動用のステッピングモータを回転駆動させるためのパルス発生機能を有する複数個のICを同時に、個別に動作させる必要がある。
【0003】
複数個のICを同時に動作させるには、従来、CPUからデータバスを介して送信された予め定めた特定パターンと被制御対象のICを指定するアドレスとで構成されたスタートコマンドを受信したICが、受信スタートコマンドを解釈し、解釈されたアドレスが自己ICのアドレスと一致したときに、その動作を開始させている。図4と図5には、従来の同期動作スタート制御方式において、n個のIC2(1)〜2(n)をCPU1で略同時同期状態で動作させるためのシステム構成図と、その動作タイミングチャートが示されている。
【0004】
図4と図5において、複数個のIC2(1)〜2(n)は、データバスを介してCPU1に接続されており、CPU1からは、動作対象となるICを指定するアドレスとスタート指示特定パターンを含むIC2(1)〜2(n)に対するスタートコマンドS1、S2、…、Snが時系列的に順次送出される。スタートコマンドS1を受信、解釈したIC2(1)は、自己指定アドレスであることを認識して動作を開始し、スタートコマンドS2を受信したIC2(2)は、同様に、自己指定アドレスであることを認識して動作を開始し、以後、同様な動作が各ICにおいて実行され、最後に、IC2(n)がスタートコマンドSnを受信して動作が開始される。このことは、同期して動作をストップ制御させる同期動作ストップ制御においても同様である。
【0005】
【発明が解決しようとする課題】
このように、従来の同期動作スタート/ストップ制御方式では、CPU1から時系列的に送出されたスタート/ストップコマンドに同期して各ICの動作が開始/停止される。
【0006】
したがって、各ICの動作開始にはズレが生じ、特にCPUの動作速度が遅い場合にはズレが大きくなり、各ICの同期、または同時動作が困難になるという問題がある。
【0007】
そこで、本発明の目的は、複数個の被制御ICの同期、同時動作を可能とする同期動作スタート/ストップ制御システムを提供することにある。
【0008】
【課題を解決するための手段】
前述の課題を解決するために本発明による複数ICの同期動作スタート/ストップ制御システムは、複数の被制御ICがバスを介して固有のアドレス指定をもってCPUに接続され、該CPUから前記バスを介して送出される制御コマンドにより前記複数の被制御ICを同期動作スタート/ストップ制御するに、前記CPUは、前記制御コマンドとして、前記それぞれの被制御ICの動作を規定するコマンドデータと、該コマンドデータを実行せしめる同期スタート/ストップコマンドとを送出するように構成され、前記各被制御ICは、前記バスを各被制御ICに備えられたレジスタに対して接続せしめ、それぞれのレジスタで前記制御コマンドを受信し、かつ、前記コマンドデータを一時記憶するよう構成されると共に、前記それぞれの被制御ICに、同期スタート/ストップ端子を設けて、これら各同期スタート/ストップ端子を相互に接続せしめて構成され、該相互接続された同期スタート/ストップ端子は、少なくとも一つの同期スタート/ストップ端子が、前記CPUから送出された前記同期スタート/ストップコマンドを当該レジスタで受信することに応答してアクティブになり、他の各端子が、前記アクティブとなった信号を同時受信することで、前記複数の被制御ICのすべての動作を同期した状態でスタート/ストップさせるように構成される。
【0009】
ここで、前記被制御ICは、前記CPUから送出される前記被制御ICを個別に動作スタート/ストップさせるスタート/ストップコマンドの受信に応答して動作スタート/ストップさせる手段を更に有し、また、前記被制御ICは、パルス発生態様を制御するパルス発生制御ICとすることができる。
【0010】
【作用】
本発明では、バスを介してCPU1に接続されている複数の被制御IC2(1)〜2(n)のそれぞれにレジスタ21〜2(n)と、互いに接続された同期スタート/ストップ端子D(1)〜D(n)とを設け、CPU1からの被制御IC2(1)〜2(n)それぞれの動作を規定するコマンドデータと同期スタート/ストップのうちコマンドデータをレジスタに一時記憶し、上記同期スタート/ストップ端子D(1)〜D(n)の少なくとも一つの同期スタート/ストップ端子が、上記同期スタート/ストップコマンドをレジスタで受信したときにアクティブになり、このアクティブ信号を他の端子が受信することで複数の被制御ICのすべての動作をスタート/ストップさせている。
【0011】
【実施例】
次に、本発明の実施例について図面を参照しながら説明する。
図1は、本発明による同期動作スタート/ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【0012】
本実施例では、複数個のIC2(1)〜2(n)がデータバスを介してCPUに接続されている。IC2(1)、2(2)、……、2(n)には、それぞれが共通接続されている同期スタート端子D(1)、D(2)、…、D(n)が設けられている。IC2(1)、2(2)、…、2(n)には、また、データバスを介してCPU1に接続され、CPU1から送出される各IC対応の動作を指定するコマンドデータを一時記憶するレジスタ21、22、…、2nが設けられている。
【0013】
図1に示す実施例の動作タイミングチャートを示す図2を参照して、本実施例の動作を説明すると、CPU1からは、上記コマンドデータを含み、レジスタに当該コマンドデータを一時記憶せしめるための保留コマンドがデータバスを介して各ICに送出される。
【0014】
先ず、IC1に対する保留コマンドH1を受信、解釈したIC2(1)は受信したコマンドデータをレジスタ21に一時記憶する。続いてCPU1から送信された保留コマンドH2に対応してIC2(2)は受信コマンドデータをレジスタ22に一時記憶し、以降同様に受信コマンドデータが対応ICのレジスタに一時記憶され、最後に、IC2(n)のレジスタ2nに対応する受信コマンドデータが一時記憶される。
【0015】
こうして全てのコマンドデータが対応するICのレジスタに記憶された後に、CPU1から送出される同期スタートコマンドDがIC2(1)に受信される。
【0016】
同期スタート端子をアクティブにする同期スタートコマンドを受信したIC2(1)は、直ちにレジスタ21に記憶されているコマンドに従った動作を開始する。一方、他のIC2(2)、…、2(n)の同期スタート端子D(2)、…、D(n)はD(1)と共通接続されているから、IC2(2)、…、2(n)も同期スタート端子アクティブ信号を同時受信することになり、結局、IC2(1)〜2(n)の動作は同期した状態で同時に動作が開始されることになる。
【0017】
図3は、上述の実施例で用いることができるICの動作制御部の構成例を示す。本構成は各ICの同期、同時動作だけでなく、従来のようなICの個別の独立動作をも可能とする回路である。
【0018】
データバスを介して受信した同期スタートコマンドによりワンショットタイマー22がアクティブになると、ハイレベルパルスがスイッチング回路としてのNPNトランジスタ23のベースに供給される。NPNトランジスタ23のエミッタは接地され、ベースにワンショットタイマー22からハイレベルパルスが供給されると、NPNトランジスタ23はON動作し、同期スタート端子2(1)Dがローレベルとなり、共通接続されている他のIC2(2)、…、2(n)の同期スタート端子D(2)、…、D(n)にもローレベルデータが送出される。
【0019】
このローレベルデータは、インバータ24で反転され、ハイレベルデータとなってORゲート25の一入力端子に供給される。ORゲート25の他入力端子には、従来と同様な通常スタートコマンドが供給されており、ORゲート25の出力によってICの動作がスタートする。したがって、各ICの動作は、通常スタートコマンドまたは同期スタートコマンドの受信に応答して、スタートされることになり、各ICの独立動作制御及び同期、同時動作制御が可能となる。
【0020】
以上の実施例では、同期動作スタート制御方式であるが、本発明は全く同様にして同期動作ストップ制御方式とすることもできることは明らかである。
【0021】
【発明の効果】
以上説明したように、本発明の複数ICの同期動作スタート/ストップ制御システムによれば、CPUと複数の制御ICとがバスを介して固有のアドレス指定をもって接続されたものでありながら、これら複数個の被制御ICの同期、同時動作を可能とし得るばかりか、従来ICのもつ個別の独立動作をも可能ならしめることができる。
【図面の簡単な説明】
【図1】本発明による同期動作スタート/ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【図2】図1に示す実施例の動作タイミングチャート図である。
【図3】図1に示す実施例で用いられるICの動作制御部の回路図である。
【図4】従来の同期動作スタート制御方式におけるシステム構成図である。
【図5】従来の同期動作スタート制御方式の動作タイミングチャートである。
【符号の説明】
1 CPU
2(2)、…、2(n) IC
21、22、…、2(n) レジスタ
D(1)、D(2)、…、D(n) 同期スタート端子
Claims (3)
- 複数の被制御ICがバスを介して固有のアドレス指定をもってCPUに接続され、該CPUから前記バスを介して送出される制御コマンドにより前記複数の被制御ICを同期動作スタート/ストップ制御するに、
前記CPUは、前記制御コマンドとして、前記それぞれの被制御ICの動作を規定するコマンドデータと、該コマンドデータを実行せしめる同期スタート/ストップコマンドとを送出するように構成され、
前記各被制御ICは、前記バスを各被制御ICに備えられたレジスタに対して接続せしめ、それぞれのレジスタで前記制御コマンドを受信し、かつ、前記コマンドデータを一時記憶するよう構成されると共に、前記それぞれの被制御ICに、同期スタート/ストップ端子を設けて、これら各同期スタート/ストップ端子を相互に接続せしめて構成され、
該相互接続された同期スタート/ストップ端子は、少なくとも一つの同期スタート/ストップ端子が、前記CPUから送出された前記同期スタート/ストップコマンドを当該レジスタで受信することに応答してアクティブになり、他の各端子が、前記アクティブとなった信号を同時受信することで、前記複数の被制御ICのすべての動作を同期した状態でスタート/ストップさせるように構成されることを特徴とする複数ICの同期動作スタート/ストップ制御システム。 - 前記被制御ICは、前記CPUから送出される前記被制御ICを個別に動作スタート/ストップさせるスタート/ストップコマンドの受信に応答して動作スタート/ストップさせる手段を更に有する請求項1に記載の複数ICの同期動作スタート/ストップ制御システム。
- 前記被制御ICはパルス発生態様を制御するパルス発生制御回路である請求項1に記載の複数ICの同期動作スタート/ストップ制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09810695A JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数icの同期動作スタート/ストップ制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09810695A JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数icの同期動作スタート/ストップ制御システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003321503A Division JP3849100B2 (ja) | 2003-09-12 | 2003-09-12 | 同期動作制御ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08272410A JPH08272410A (ja) | 1996-10-18 |
JP3584342B2 true JP3584342B2 (ja) | 2004-11-04 |
Family
ID=14211084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09810695A Expired - Fee Related JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数icの同期動作スタート/ストップ制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3584342B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434149B1 (ko) * | 2002-03-14 | 2004-06-04 | 엘지산전 주식회사 | 위치 결정 모듈의 동시 기동 장치 |
-
1995
- 1995-03-30 JP JP09810695A patent/JP3584342B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08272410A (ja) | 1996-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1117712A (ja) | 通信制御装置 | |
JPH04290102A (ja) | サーボ機構への情報伝送装置 | |
JP3584342B2 (ja) | 複数icの同期動作スタート/ストップ制御システム | |
JP3849100B2 (ja) | 同期動作制御ic | |
EP0077835A1 (en) | Data exchanging method and device | |
JP3346847B2 (ja) | 子局同時起動方法 | |
JP4221652B2 (ja) | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ic | |
EP0431180A1 (en) | Axis control system of numerical control apparatus | |
JPH0619660B2 (ja) | 分散形数値制御装置 | |
JPH07191727A (ja) | 分散制御システムの同期方式 | |
KR100221491B1 (ko) | 다수의 로보트 제어방법 | |
US6516233B1 (en) | Pulse plating rectifiers and methods, systems and computer program products for controlling pulse plating rectifiers in master/slave mode | |
JP3613289B2 (ja) | 分散型数値制御システムの数値制御装置およびこれを用いたデータ伝送システム | |
KR200141189Y1 (ko) | 피엘씨 위치결정유니트의 다축운전장치 | |
WO1989005483A1 (en) | Cnc control system | |
JPS61175809A (ja) | クロツク制御装置 | |
JPS63282502A (ja) | 制御装置 | |
JPH08137792A (ja) | 複数のクロック信号を用いて回路を同期させる装置と方法 | |
JPH0447841B2 (ja) | ||
JPH11259105A (ja) | 外部同期可能なプログラマブルコントローラ装置 | |
KR100395216B1 (ko) | 버스 시스템의 시스템 동기 장치 및 그 방법 | |
JP2000316295A (ja) | シリアル通信システム及び画像形成装置 | |
JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
JP2663727B2 (ja) | 複数機器制御システム | |
SU1541672A1 (ru) | Устройство управлени дл доменной пам ти |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |