JPH0373003A - 軸制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、多軸機械装置等の制御を行う制御装置に係り
、より詳細には、記憶部に記憶させたデータにより軸駆
動部の速度の制御を行う軸制御装置に関する。

〈従来の技術〉 多軸旋盤の動作の制御、あるいは魚網織機の動作の制御
等のように、空間的に複雑な軌跡を、実時間において走
査する必要がある場合には、多数の制御軸の動作の制御
を同時に行わなければならないため、高速の演算が要求
される。そのため従来においては、複数のマイクロプロ
セッサによって軌跡の演算を行う構成となっていた。

そしてさらに複雑かつ高速の演算が必要となる制御軸の
制御には、マイクロプロセッサではその演算速度が間に
あわないことから、高速演算を専門に行う補間用ＩＣを
併用する方法、あるいは形状が工夫されたカムを使用す
る方法が採用されていた。

〈発明が解決しようとする課題〉 上記の装置においては、制御軸の数が増加した場合、そ
れらの実時間制御には、幾何学的に増加する演算の複雑
さ、および演算の高速性が要求されるため、制御装置が
極めて大掛かりな装置になるという問題が生じていた。

一方、形状が工夫されたカムを使用する場合には、カム
の形状の変更が困難であることから、異なる種類の製品
を生産することは極めて難しくなり、１種の製品に対し
て１種の装置が必要になるという問題があった。

本発明は上記課題を解決するため着想されたものであり
、その目的は、簡単な構成により、制御の容易な変更と
、実時間での複雑な制御とを行うことのできる軸制御装
置を提供することにある。

く課題を解決するための手段〉 上記課題を解決するため本発明に係る軸制御装置は、 動作の基準タイミングを示すクロック信号が導かれたカ
ウンタと、 制御軸毎に設けられ、カウンタの出力がアドレス入力に
導かれた記憶部と、 記憶部のそれぞれに対応して設けられ、記憶部の出力に
従った分周比でクロ・ンク信号の分周を行う分周器と、 分周器より出力される分周出力に従った速度で動作する
軸駆動部とを備え、 記憶部には、記憶部に対応する軸駆動部の、制御に対応
した速度データを予め記憶させた構成とする。

〈作用〉 カウンタは、動作の基準クイくングを示すクロック信号
のカウントを行うことから、カウンタの出力値は、制御
動作の時間軸における時間位置を示す値となる。

一方、制御に対応するデータが予め記憶された記憶部の
アドレス入力には、カウンタの出力が導かれていること
から、記憶部には、制御における一刻毎の時間位置が与
えられることとなり、記憶部は、その−刻の時間位置毎
に、その時間位置に対応する速度データ（予め記憶して
いたデータ）を出力し、分周器に与える。分周器は、記
憶部より出力されるデータを分周値として、クロック信
号の分周を行い、分周結果を軸駆動部に送出する。

そして軸駆動部は分周器結果に従った速度で動作する。

つまりカウンタにより示される時間位置に対応するアド
レスに記憶された速度データに従った速度でもって軸駆
動部は動作する。

〈実施例〉 第１図は本発明の一実施例の電気的構成を示すブロック
線図である。

図において、最も基準となるクロック信号を生成するク
ロック信号発生回路１１の出力は、時間軸の基準スケー
ルの設定を行う分周器１２に送出されており、この分局
器１２の出力は、クロック信号１２ａとして、カウンタ
１３のクロック入力に接続されている。そしてカウント
結果を示すカウンタ１３からの出力は、アドレスマルチ
プレクサ１４の一方の入力に導かれている。

アドレスマルチプレクサ１４の出力は、ＲＡＭを記憶素
子とする５つの記憶部１５ａ　＝１５ｅのアドレス入力
１５１ａ〜１５１ｅのそれぞれに接続されており、これ
らの記憶部１５ａ〜１５ｅの出力は、それぞれに対応し
て設けられた分周器１６ａ〜１６ｅの、分周比の設定を
行う入力に導かれている。またこれらの分周器１６ａ　
＝１６ｅのクロック入力には、クロック信号発生回路１
１の出力が、クロック信号１１ａとして導かれている。

分周器１６ａ〜１６ｅの出力は、分周出力１６１ａ〜１
６１ｅとして、パルスモータ、およびパルスモータの駆
動回路等からなる軸駆動部１’？ａ〜１７ｅに送出され
ており、軸駆動部１７ａ〜１７ｅを構成するパルスモー
タの出力は制御軸１８ａ〜１８ｅに与えられている。ま
たハードディスクによって構成された記憶装置２０の出
力が導かれたデータ制御部１９からは、アドレスマルチ
プレクサ１４に対するアドレス出力と、記憶部１５ａ〜
１５ｅに対するデータ出力とが送出されている。

以上の構成からなる本発明の一実施例の動作について以
下に説明する。

制御の動作に先立って、データ制御部１９は、記憶装置
２０より、制御の種類に対応するデータの読み出しを行
う。そして読み出したデータを、アドレスマルチプレク
サ１４を介してアドレスの指定を行いつつ、記憶部１５
ａ　＝１５ｅ内のＲＡＭに記憶させる。この記憶を行わ
せる動作が終了したときには、アドレスマルチプレクサ
１４の切り換えを行い、カウンタ１３の出力が記憶部１
５ａ〜１５ｅに導かれるようにする。

本実施例は、５軸の同時制御を行う構成となっているが
、以下の説明においては、動作説明を分かり易いものと
するため、制御軸１８ａ　、１８ｂの２軸の制御を行う
場合の動作について、第２図を参照しつつ説明を進める
。

いま制御軸１８ａにはＹ軸方向の制御を行わせ、制御軸
１８ｂにはＸ軸方向の制御を行わせると共に、これらの
制御軸１８ａ　、１８ｂによって半円の軌跡９１を走査
させるとする。またカウンタ１３の出力値が０のときに
は位置ＰＬが走査位置であり、１００のときには位置Ｐ
２．２００のときには位置Ｐ３を走査させるとする。

そのため、記憶部１５ａのアドレス０には、位置Ｐｌに
おける移動速度を示すベクトルｖ１のＹ軸方向の成分を
示すベクトル（ベクトルｖ１に等しい）の長さに比例す
るパルスレートを示す値が格納されており、記憶部１５
ｂのアドレス０には、ベクトルＶ１のＸ軸方向の成分を
示すベクトル（０ベクトル）に対応するパルスレートを
示す値（この値は分周出力１６１ｂの送出を停止させる
ビットをＨレベルとすることにより実現されている）が
格納されている。

また記憶部１５ａ　、１５ｂのそれぞれのアドレス１０
０には、ベクトルｖ２のＹ軸方向の成分を示すベクトル
Ｖ２Ｙに対応するパルスレート値、Ｘ軸方向の成分を示
すベクトルＶ２Ｘに対応するパルスレート値が格納され
ている。アドレス２００についても、ベクトルｖ３に関
して同様となっている。以下に続くアドレスについても
同様となっており、０〜１００の途中のアドレス、およ
びその他のアドレスについても、そのアドレスに対応す
る位置のベクトルに対応する値が格納されている。

カウンタ１３がリセット状態、制御軸１８ａ　、１８ｂ
による制御位置が位置Ｐｌにおいては、ベクトルｖ１に
対応する値が記憶部１５ａ　、　１５ｂから分周器１６
ａ、１６ｂに出力されることとなる。その結果、分周出
力１６１ａには、ベクトルｖ１を示す周期の短いパルス
出力が現れ、軸駆動部１７ａ内のパルスモータは、この
パルス周期に対応する速い速度で回転し、制御軸１８ａ
を回転させる。

一方、分周器１６ｂの分周出力１６１ｂにはパルスが現
れないため、軸駆動部１７ｂ内のパルスモータは停止状
態にある。

以下、カウンタ１３のカウントが進むに従って、制御軸
１８ａの回転は遅くなり、制御軸１８ｂは徐々に速くな
る回転を開始する。

モしてカウンタ１３の出力値が１００となったとき、記
憶部１５ａからはベクトルＶ２Ｙに対応する値、記憶部
１５ｂからはベクトルＶ２Ｘに対応する値力咄力される
ため、制御軸１８ａはベクトルシ２Ｙの長さに対応する
速度、制御軸１８ｂはベクトルＶ２Ｘの長さに対応する
速度で回転する。

以下同様の動作が繰り返され、走査位置がＰ４に達した
ときには、分周器１６ａからのパルスの送出が停止する
。また記憶部１５ｂからはベクトルｖ４に対応する値が
送出されるため、制御軸１８ｂは速い速度で逆転を開始
する。そのため走査は直線りに沿って行われ、ついには
位置Ｐｌに達する。モしてカウンタ１３のリセットが行
われ、上記動作が再び繰り返される。

以上に説明した原理と同様の原理により、記憶部１５ａ
　＝１５ｅには、それぞれの制御軸１８８〜１８ｅに対
応するデータが格納されることから、制御軸１８ａ　〜
１８ｅは、記憶部１５ａ−１５ｅ内のデータに従った速
度で回転を行う。

第３図はクロック信号発生回路１１の第２の実施例の電
気的構成を示すブロック線図である。

この実施例におけるモータ３１は、質量のある原材料が
積載されたテーブル（図示されていない）等を移動させ
るためのモータであり、回転速度の素早い変更ができな
いことから、このモータ３１の回転位置を全ての動作の
基準とする構成となっている。

そのため、モータ３１の回転軸３１１にはロータリーエ
ンコーダ３２が取り付けられており、ロータリーエンコ
ーダ３２からのパルス出力３２ａハ、ＰＬＬ回路等によ
って構成されたクロック信号発生回路３３に導かれてい
る。そしてクロック信号発生回路３３の出力は、クロッ
ク信号３３ａとして、分周器１６ａ−１６ｅのクロック
入力と分周器１２とに送出されている。

以下に第３図に示す実施例の動作について説明する。

クロック信号発生回路３３は、ロータリーエンコーダ３
２より送出されるパルス出力３２ａから、その周期が１
／１００となるクロック信号３３ａ（クロック信号３２
ａの１００倍の周波数のクロック信号）を生威し、外部
に送出する。そのため、モータ３１が回転し、テーブル
が移動するに従って、そのテーブル上の原材料を加工す
るための器具を移動させる制御軸１８ａ〜１８ｅは、テ
ーブルの移動に対応して出力される記憶部１５ａ〜１５
ｅからのデータに従って回転する。

第４図は軸駆動部１７ａ−１７ｅの第２の実施例の電気
的構成を示すブロック線図である。

第１図に示す構成においては軸駆動部１７ａ〜１７ｅに
パルスモータを用いた構成について説明したが、この実
施例においては回転軸４１１にロータリーエンコーダ４
２が取り付けられたサーボモータ４１が使用されており
、このサーボモータ４１は、ロータリーエンコーダ４２
の出力と分周出力１６１ａとが導かれたドライバ回路４
３により駆動される構成となっている。

そしてドライバ回路４３は、分周出力Ｌ６１ａにパルス
が１つ送出される毎に、ロータリーエンコーダ４２から
パルスが１つ送出されるまでサーボモータ４１を回転さ
せる制御を行う。そのため、サーボモータ４１は、パル
スモータと同様の回転を行う。

なお本発明は上記実施例に限定されず、制御軸１８ａ〜
１８ｅの数については５軸の場合について説明したが、
その他の軸数として、例えば任意の加減速傾斜の制御を
行う１軸の装置に適用することが可能であり、また２軸
、あるいは６軸等の装置に適用することが可能である。

また記憶部１．５ａ　＝１５ｅに対する、データ制御部
１９からのアクセスとカウンタ１３の出力によるアクセ
スとを時分割とすることにより、その制御動作中におい
て、記憶部１５ａ　＝１５ｅ内のデータの変更を可能な
構成としても良い。

また記憶部１５ａ〜１５ｅにはＲＡＭを用いた構成につ
いて説明したが、予めデータを格納したＲＯＭを用いた
構成とすることが可能である（このときには、アドレス
マルチプレクサ１４、データ制御部１９、記憶装置２０
は不要である）。

また制御動作が数学モデルに基づかず、経験則に基づく
場合には、その経験則に対応するデータを記憶部に格納
することにより、経験則に沿った動作をさせることが可
能である。

〈発明の効果〉 本発明に係る軸制御装置は、記憶部の出力に従った比率
で分周を行う分周器を設け、この分周器の分周出力に従
った速度で軸駆動部を動作させる構成とすることにより
、記憶部内のデータによって制御軸の動作速度の制御を
行わせると共に、時間位置を示すカウンタの出力を記憶
部のアドレス入力に導くことにより、時間位置に対応し
て変化する速度データを記憶部より出力させる構成とな
っていることから、走査の軌跡が記憶部内のデータによ
り決定されるので、実時間における複雑な制御が簡単な
構成によって可能になると共に、その制御の変更も、記
憶部内のデータの変更により簡単に行うことが可能にな
るという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の電気的構成を示すブロック
線図、第２図は制御時における走査の軌跡を示す説明図
、第３図はクロック信号発生回路の第２の実施例の電気
的構成を示すブロック線図、第４図は軸駆動部の第２の
実施例の電気的構成を示すブロック線図である。 １１ａ・・・クロック信号 １２ａ・・・クロック信号 Ｉ３・　・・カウンタ １５ａ〜１５ｅ・・・記憶部 １５１ａ〜１５１ｅ・・・アドレス入力１６ａ〜１６ｅ
・・・分周器 １６１ａ〜１６１ｅ・・・分周出力 １７ａ−１７ｅ・・・軸駆動部 １８ａ〜１８ｅ・・・制御軸。

Claims (1)

【特許請求の範囲】
1. （１）動作の基準タイミングを示すクロック信号が導か
   れたカウンタと、 制御軸毎に設けられ、前記カウンタの出力がアドレス入
   力に導かれた記憶部と、 この記憶部のそれぞれに対応して設けられ、前記記憶部
   の出力に従った分周比でクロック信号の分周を行う分周
   器と、 この分周器より出力される分周出力に従った速度で動作
   する軸駆動部とを備え、 前記記憶部には、この記憶部に対応する前記軸駆動部の
   、制御に対応した速度データを予め記憶させたことを特
   徴とする軸制御装置。