JP4218434B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4218434B2 JP4218434B2 JP2003170185A JP2003170185A JP4218434B2 JP 4218434 B2 JP4218434 B2 JP 4218434B2 JP 2003170185 A JP2003170185 A JP 2003170185A JP 2003170185 A JP2003170185 A JP 2003170185A JP 4218434 B2 JP4218434 B2 JP 4218434B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- core substrate
- metal core
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09054—Raised area or protrusion of metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Combinations Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、エンジンコントロールユニットに代表される高放熱構造が必要な電子装置に関する。
【0002】
【従来の技術】
通常、電子装置は、出荷前に熱サイクル試験を行うことにしている。特に、ECU等の車載用電子制御装置では、エンジンのオンオフや環境温度の変化により車体内の温度が大きく変化し、広い温度領域での熱サイクル(通常、−40度〜120度:自動車用電子機器の環境試験通則JASOD001)に耐える仕様が要求される。今般、ECUをよりエンジン近くに配置する傾向があるため、この温度範囲の上限の仕様をより高くする傾向がある。従って、車載用電子装置には、一般の電子装置よりも高い放熱性が必要とされる。
【0003】
近年の電子装置は、半導体装置等の電子部品をインタポーザ基板(中間回路基板)に搭載し、そのインタポーザ基板をはんだバンプ等によりマザーボード(回路基板)に搭載する構造を採用することが多くなってきた。
【0004】
発熱源である電子部品から放熱先である筐体までの間にマザーボードとインターポザ基板の2つの基板を挟み込む構造になるので、従来のマザーボードに電子部品を直接搭載する構造に比べて放熱性は低くなる。
【0005】
放熱性を向上させる手法として、従来、コア材である金属板の両面に配線層と絶縁層を形成したメタルコア基板をインタポーザ基板に用い、そのインターポーザ基板の両面の樹脂層と配線層の一部を取り除き、コア材上面側に電子部品である半導体装置を直接フェースアップ方式で搭載し、コア材下面側とマザーボード上面側とをはんだとメッキで接続した構造がある。(特許文献1、図34)。
【0006】
【特許文献1】
特開2003-46022
【0007】
【発明が解決しようとする課題】
しかし、上記従来の技術では、筐体内に搭載されるインターポーザ基板とマザーボードとの間の放熱には着目していたが、筐体も含めた電子装置全体の放熱性を向上させることが十分に検討されていなかった。
【0008】
つまり、本発明の目的は、電子装置の放熱性を向上させることにある。
【0009】
【課題を解決するための手段】
本発明は、上記課題を解決するための、金属板とその両面に夫々形成された絶縁樹脂層から成り且つ該面の一方に電子部品が搭載されているメタルコア基板、樹脂層と回路層を備え且つその第1面が前記メタルコア基板の前記面の他方に対向する回路基板、及び前記メタルコア基板が前記他方の面で接着され且つ前記回路基板が前記第1面とは反対側の第2面で接着されて夫々搭載された筐体を備え、前記メタルコア基板の前記両面の各々の一部には前記金属板を露出する前記絶縁樹脂層の開口が形成され、且つ該メタルコア基板の前記一方の面の該開口から露出された該金属板には前記電子部品がダイボンディングされ、前記回路基板には前記メタルコア基板の他方の面と前記筐体との間に延びる貫通孔が設けられ、前記筐体には前記回路基板とは別に成形され且つ前記貫通孔を通して前記メタルコア基板の他方の面に延びる金属ブロックが接着され、前記メタルコア基板の前記他方の面の前記絶縁樹脂層に形成された回路層と前記回路基板の前記回路層、及び該メタルコア基板の前記他方の面の前記開口で露出された前記金属板と前記金属ブロックは、夫々はんだで接着されていることを特徴とする電子装置である。
【0021】
【発明の実施の形態】
図2に、電子装置の1例である、エンジンコントロールユニット(ECU)モジュールの蓋を外した斜視図を示す。
【0022】
ECUモジュールは、外部との信号の入出力を行うコネクタが形成されたアルミ筐体27(蓋は図示していない。)と、コネクタと配線で電気的に接続され、アルミ筐体27上に搭載されたマザーボード(回路基板)15と、マザーボード15上に搭載された半導体パッケージ41と、筐体27内部を満たすシリコーンゲルを備えている。
【0023】
なお、シリコーンゲルはなくてもよいが、本例では信頼性向上の観点から充填している。
【0024】
図1は、図2の断面図である。
【0025】
半導体パッケージ41は、樹脂層と回路層13とを備えた回路基板(インターポーザ基板)11と、このインターポーザ基板11に接着剤5でダイボンディングされ、ボンディングワイヤ3により回路層13に電気的に接続されている電源ICである半導体装置1と、この半導体装置1、ボンディングワイヤ3及び回路層とを封止するようにインターポーザ基板11上をモールドする樹脂7を備えている。ダイボンディングに用いた接着剤5は、銀をフィラーとして樹脂に含有させた銀ペーストである。
【0026】
マザーボード15は、樹脂層と回路層13とを備えた回路基板であり、はんだ23で電子部品21が搭載され、BGA(ボールグリッドアレイ)はんだ19で半導体パッケージ41が搭載されている。
【0027】
また、マザーボード15は、インターポーザ基板上の半導体装置1が搭載された領域と重畳する領域に貫通孔を備えている。
【0028】
筐体27は、突起29を備え、この突起がマザーボード15の貫通孔に嵌め込まれており、その突起29とインターポーザ基板11が接着剤31で固定されている。また、突起29以外の場所は接着剤25でマザーボード15に接着されている。なお、接着剤31には、シリコーンに銀のフィラーを含有させた樹脂接着剤31が用いられ、接着剤25には、銀ペーストが用いられている。
【0029】
このように、筐体27の突起29をマザーボード15の貫通孔を利用してインターポーザ基板11に接続することで、半導体装置1の発する熱によりインターポーザ基板11にこもる熱を、高い熱導伝性の材料で形成された短かい放熱経路で高い筐体へ逃がすことができるので、電子装置の放熱性を向上することができている。
【0030】
なお、樹脂接着剤31は、銀以外の金属又はアルミナ等の金属無機化合物といった樹脂よりも熱伝導率の高いフィラーを含有する樹脂ペーストや、回路基板の樹脂層よりも熱伝導率の大きなはんだに変えることもできる。
【0031】
また、樹脂接着剤31の樹脂は、接着性を確保することができれば、シリコーン以外の材料を用いることもできるが、本例では、インターポーザ基板とマザーボードとの熱膨張係数の差により生じるBGAはんだ接続部の熱疲労破壊、銀ペースト自体の破壊及び界面剥離を抑制するために、BGAはんだ接続部に用いたはんだ材料よりもヤング率の小さいシリコーン系の樹脂ペーストを用いている。なお、シリコーン系の樹脂のほかにグリース、シートでも同様の効果を得ることができる。
【0032】
次に、図1のECUモジュールの製造プロセスを説明する。
【0033】
図3は、図1のECUモジュールの製造プロセスを示す図である。
【0034】
まず、半導体パッケージ41の製造プロセスを説明する(図3(a))。
【0035】
インターポーザ基板11の表面に、5mm角の半導体装置1をフェースアップに配置してはんだ又は銀ペースト5でダイボンディングする。ダイボンディング後、ボンディングワイヤ3にて半導体装置の端子とインターポーザ基板のパッドとを電気的に接続する。次に、電子部品9を搭載する。なお、この接続方式は電子部品の種類に応じて適宜選択する。次に、取り扱い性や信頼性を高めるために、樹脂7でモールドする。次に、パッケージ基板裏面に、はんだBGA接続用のパッドを形成する。なお、このパッドは、直径0.6mm、ピッチ1.27mmで、ニッケルめっき、さらには金めっきを施すことで形成した。また、このパッドは、半導体装置1を形成した位置の裏面に半導体装置1の大きさより若干大きい領域を除いた領域に形成した。パッドを形成すると同時に、その除いた領域に5mm角程度の金属層を形成しておく。BGA接続用パッドには、直径0.76mmのSn3Ag0.5Cuはんだボール19を搭載、リフローし、はんだバンプを形成した。アルミ筐体27は、5mm角、高さ2.0mmの突起部29をフライスによる機械加工で形成した。
【0036】
次に、マザーボード15の製造プロセスを説明する。
【0037】
樹脂基板(プリント基板、厚さ:1.5mm)を用意し、この基板に、所望の位置にルーター加工により貫通孔43を形成しておく(図3(b))。
【0038】
次に、マザーボード15と半導体パッケージ41との接合について説明する。
【0039】
マザーボード15上の所定の位置に、半導体パッケージ41と電子部品21を位置合わせして搭載し、240℃で5分ほどはんだを溶融し、リフロー接続する(図3(c))。なお、貫通孔のサイズは、7mm角とした。マザーボードの貫通孔41には、アルミの突起29が配されることになるので、開口部をアルミ突出部のサイズより大きくすることにより、基板の筐体に対する位置合わせ精度の条件を緩和すると共に、パッケージとアルミ突起部を接着する接着剤31の余剰分を貯めるスペースとして有効である。
【0040】
次に、インターポーザ基板を搭載したマザーボードをアルミ筐体に接着するプロセスについて説明する。
【0041】
突起部付きのアルミ筐体の基板搭載部分に、シリコーン接着剤25を塗布するとともに、突起部には熱伝導率が高くてヤング率の小さいシリコーンを主成分とし、銀フィラーを含有する銀ペースト31を塗布する(図3(d))。部品を搭載した貫通孔を備えたマザーボード(状態(C))をアルミ筐体上に搭載し、150℃、1時間硬化させる。マザーボードの穴からは、先のアルミ筐体に形成した突出部29が、基板表面より、0.5mmほど突き出ることになる。パッケージと基板を電気的に接続するはんだボール高さがおよそ0.4mm程度、基板厚さが1.6mm、シリコーン接着剤厚さが0.1mm程度なので、トータル2.1mm程度となる。銀ペースト31の厚さを0.1mm程度とすればよい。
【0042】
以上の本態様の構造は次の特徴を備えているといえる。
【0043】
まず、筐体と、筐体に接着されている電子基板とを備え、該電子基板は、電子部品が搭載されているインターポザ基板と、該インターポーザ基板基板と電気的に接続されているとともに、該筐体に固定されている第マザーンボードマザーボードとを有する電子装置において、インターポーザ基板が、マザーボードと重畳しない空間で該筐体に固定された構造となっている点である。
【0044】
このような構造は、インターポーザ基板とマザーボードの熱膨張係数の差による影響を受けないので、より強い固定を得ることができる。マザーボードを介在させないことで、固定方式に制約がなくなり、接着面積を大きくできる。従って、接着面積の増加により、落下等の強い衝撃が掛かったときでも、インターポーザ基板とマザーボードとの間の断線を抑制できるという効果がある。また、マザーボードを介在させずに、放熱できるので、直接筐体へ通じる大きな放熱経路を形成することもできる。
【0045】
また、インターポザーザ基板は、マザーボードとは別に成形された部材を介して筐体に固定しておくようにすることが好ましい。
【0046】
従来、メッキ等で形成できる形状(面積や厚み)は限界があるが、別部品として予め成形しておけば、面積や厚みの限界はあまり気にしなくてもよくなり、低コストで大きな面積の固定ができるようになる。また、かかる部材を熱伝導係数の大きな部材を用いることで、大きな断面積を持つ放熱経路を確保することができるようになる。
【0047】
また、マザーボードは貫通孔を備え、インターポザーザ基板と該筐体との間であって該貫通孔と重畳する空間に、該マザーボードとは別に成形された部材を備えるようにすることが好ましい。
【0048】
このように、貫通孔をマザーボードに設けることで、インターポーザ基板とマザーボードとの非重畳空間をマザーボードの中央に配置できるようになる。つまり、放熱源である電子部品の直下に放熱部材を配置できるようになるので、筐体までの経路の断面積が大きくでき、放熱性が向上する。
【0049】
当然、放熱性の観点から、上述した部材として、マザーボードの樹脂層よりも熱伝導率が大きいものを用いることが好ましい。
【0050】
車載用電子装置では、インターポザーザ基板とマザーボードとが重畳する空間にゲル状の絶縁物が充填されているので、上記構造は特に効果がある。
【0051】
また、部材が筐体の一部が成形された筐体の突起であるので、接続に用いる接着層による熱伝導性の低下を防止できるので、放熱性の向上に寄与している。
【0052】
次に、図1と異なる他の構造について説明する。
【0053】
図4は、図1とは異なるECUもジュールの断面図である。
【0054】
アルミ筐体27は、従来どおり、その内面側はほとんど平板の状態とする。別途成形したアルミの金属ブロック33を作製し、これをアルミ筐体27に、金属フィラーを含有したシリコーン接着剤35を用いて接着する。
【0055】
本実施例によれば、固定強度を向上させるたり、放熱性を向上させることができるだけでなく、基板の筐体に対する位置合わせ精度の制限を緩和することができる。接着剤31は、熱伝導率の大きい銀やその他の金属あるいはアルミナ等の金属無機化合物の粉体を含有する樹脂ペーストや、さらに熱伝導率の高いはんだであることが、放熱特性上望ましい。
【0056】
また、接着剤として、ヤング率の小さいシリコーン系の樹脂ペーストやグリース、シートを用いることにより、BGAはんだ接続部におよぼす熱疲労破壊を緩和し、また銀ペースト自体の破壊や界面剥離を緩和できるので、接続信頼性上望ましい。
【0057】
図5は、図1に示した実施例に対して、次の点で異なる実施例である。パッケージを構成する基板がメタルコア基板37であり、メタルコア基板表裏の絶縁樹脂を一部除去し、コアメタルが露出した部分に高発熱なチップ1をフェースアップで銀ペースト5で接着し、電気的な接続は、ワイヤボンディング3でパッケージ基板上のボンディングパッドと接続する。他の部品も必要に応じてパッケージ基板上に搭載し、樹脂モールド7することにより、取り扱い性を向上できる。パッケージ裏面のコアメタル露出部分に対して、アルミ筐体突出部33を、シリコーン系の銀ペースト31で接着する。本実施例によれば、高発熱チップから熱容量の大きいアルミ筐体までの間を、熱伝導率の低い回路基板の絶縁樹脂層なしで接続できるため、放熱性を極めて高めることができる。また、接着部31もしくは35のいずれかもしくは両方を、非導電フィラー入りの接着剤もしくはフィラーなしの接着剤とすることにより、コアメタルとアルミ筐体の絶縁性を保つことも可能である。
【0058】
図6は、前述の実施例に対して、コアメタル39とアルミ突出部33の接続を、はんだボール45で行っている点で異なる。放熱部分をはんだボール接続とすることにより、製造プロセスを簡易化することができる。放熱に寄与する接続総面積は減少するが、はんだ自体の熱伝導率は銀ペーストのそれより10倍程度大きいため、前述の実施例より放熱性を下げないことは可能である。はんだボールではなく、前述の実施例における銀ペースト接続部分全体をはんだで接続すれば、さらに放熱性は向上する。
【0059】
図6に示した実施例を実現するための製造プロセスを、図7に簡単に示し、以下に説明する。
【0060】
まず、パッケージ部分の製造方法を示す(図7(c)上)。パッケージ基板としては、メタルコア基板37を使用する。メタルコア基板の製造は、公知の方法で行う。ただし、絶縁樹脂部分を除去する必要があり、これを炭酸レーザー加工で行う。デスミア処理後、コアメタル39表面に、およそ5mm角の高発熱な電子部品1をフェースアップではんだや銀ペースト5でダイボンディングする。電気的接続は、ワイヤボンディング3にて行う。さらに取り扱い性や信頼性を高めるために、樹脂7でモールドする。パッケージ基板裏面には、はんだBGA接続用のパッドを形成する。このパッドは、例えば直径0.6mm、ピッチ1.27mmで、ニッケルめっき、さらには金めっきを施す。このBGA用パッドを基板裏面に全体に形成せず、一部、放熱用の5mm角の領域を残す。以上のプロセスは、図5に記載の実施例に対しても有効である。この放熱用の領域に、直径0.6mm、1.27mmピッチの絶縁樹脂除去部(ざぐり部)を形成する。このざぐり部は、チップ搭載部と同様の方法すなわちレーザ加工により、形成する。このざぐり部の直径を、他のBGAパッドとほぼ同サイズにすると、供給はんだボールサイズを同じとすることができるので、プロセス管理が容易になる。また、ざぐり部のピッチを小さくして数を増やす、もしくはざぐり部の面積を大きくすることにより、放熱性を向上できる。BGA接続用パッドおよび放熱用ざぐり部に、それぞれ直径0.76mmのSn3Ag0.5Cuはんだボール19および45を搭載、リフローし、はんだを形成しておく。
【0061】
ECUアルミ筐体には、5mm角、高さ1.7mmの突起部33を所望の位置に形成しておく。この突起部は、前述の実施例のような方法にて形成する。突起部上には、パッケージ裏面の放熱用はんだパターンに合うように、はんだ接続用のメタライズすなわち厚さ5ミクロンのニッケルさらには0.5ミクロンの金めっきを形成する。このメタライズは、はんだと反応すれば何でも良く、形成方法もスパッタ等、何でも良い。
【0062】
基板は公知の技術による樹脂基板(プリント基板、厚さ:1.5mm)とし、この基板に、所望の位置にルーター加工により穴を形成しておく。穴のサイズは、6mm角とする。アルミ突出部のサイズより大きくすることにより、基板の筐体に対する位置合わせ精度の制約を緩和できる。
【0063】
本実施例では、突起部付きのアルミ筐体の基板搭載部分にシリコーン接着剤を塗布して、この穴あきの基板を搭載し、150℃、1時間硬化させる。基板の穴からは、先のアルミ筐体に形成した突出部が、基板表面より、0.2mmほど突き出ることになる。
【0064】
基板上の所定の位置に、先のパッケージやその他電子部品を位置合わせして搭載し、240℃で5分ほどはんだを溶融し、すべてのはんだ接続部を同時にリフロー接続する。
【0065】
放熱のための金属突起部および基板開口部は、上記実施例では搭載チップと同サイズとしたが、チップサイズより大きいと、放熱性をさらに向上できる。また、金属突起部および基板開口部がチップサイズより小さいと、基板の配線可能な領域が増え、基板サイズを小さくすることができる。また、放熱部は、その水平断面形状が必ずしも正方形や長方形である必要はなく、円形や、角が丸みを帯びた形状であれば、位置合わせ性に重要な役割を果たす表面張力を向上させることができ、また応力集中を避けることによる信頼性向上が可能となる。
【0066】
図8に、他の電子装置の構造を示す。
【0067】
図1の電子装置と異なるのは、突起29最上面に、微小な溝又は突起100を設けている点である。
【0068】
図1の構造では、樹脂接着剤又ははんだで構成された接着剤31が突起29とインターポーザ基板11との間に介在することにより、微小な間隔がその接続面に生じるが、微小突起を設けることにより、溝で接着力を確保しつつ、突起をインターポーザ基板に押し付けることで、これらの間隔を縮めることができるので、放熱性を向上することができる。
【0069】
図9に、他の電子装置の構造を示す。
【0070】
図4の電子装置と異なるのは、金属ブロック33の上面と下面に、微小な溝又は突起101と102を設けている点である。
【0071】
図4の構造では、樹脂接着剤又ははんだで構成された接着剤31が、金属ブロック33とマザーボード15との間及び金属ブロック33とインターポーザ基板11との間に介在することにより、微小な間隔がその接続面に生じる。しかし、金属ブロック33の上面と下面に微小突起を設けることにより、溝で接着力を確保しつつ、突起をインターポーザ基板に押し付けることで、これらの間隔を縮めることができるので、放熱性を向上することができる。
【0072】
なお、この突起と溝により形成された凹凸のある金属ブロックは、図5、6の金属ブロックに適用すると同様の効果がある。ただし、図6の構造の金属ブロックの上面ははんだバンプとの接続であり、凹凸は無いほうが好ましい。
【0073】
【発明の効果】
本発明によれば、電子装置の放熱性を向上することができる。
【図面の簡単な説明】
【図1】図1は、電子装置の断面図である。
【図2】図2は、ECUモジュールの斜視図である。
【図3】図3は、図1の構造の製造プロセスを表す断面図である。
【図4】図4は、電子装置の断面図である。
【図5】図5は、電子装置の断面図である。
【図6】図6は、電子装置の断面図である。
【図7】図7は、製造プロセスを示す図である。
【図8】図8は、電子装置の断面図である。
【図9】図9は、電子装置の断面図である。
【符号の説明】
1…半導体装置、3…ボンディングワイヤ、5…樹脂接着剤、7…モールド樹脂、9…電子部品、11…インターポーザ基板、13…回路層、15…マザーボード、17…回路層、19…はんだバンプ、21…電子部品、23…はんだ、25…樹脂接着剤、27…アルミ筐体、29…突起、31…樹脂接着剤、33…金属ブロック、35…樹脂接着剤、37…メタルコア基板、39…コアメタル(内層した金属板)、41…半導体パッケージ、43…貫通孔、45…放熱用はんだボール
Claims (9)
- 金属板とその両面に夫々形成された絶縁樹脂層から成り且つ該面の一方に電子部品が搭載されているメタルコア基板、
樹脂層と回路層を備え且つその第1面が前記メタルコア基板の前記面の他方に対向する回路基板、及び
前記メタルコア基板が前記他方の面で接着され且つ前記回路基板が前記第1面とは反対側の第2面で接着されて夫々搭載された筐体を備え、
前記メタルコア基板の前記両面の各々の一部には前記金属板を露出する前記絶縁樹脂層の開口が形成され、且つ該メタルコア基板の前記一方の面の該開口から露出された該金属板には前記電子部品がダイボンディングされ、
前記回路基板には前記メタルコア基板の他方の面と前記筐体との間に延びる貫通孔が設けられ、
前記筐体には前記回路基板とは別に成形され且つ前記貫通孔を通して前記メタルコア基板の他方の面に延びる金属ブロックが接着され、
前記メタルコア基板の前記他方の面の前記絶縁樹脂層に形成された回路層と前記回路基板の前記回路層、及び該メタルコア基板の前記他方の面の前記開口で露出された前記金属板と前記金属ブロックは、夫々はんだで接着されていることを特徴とする電子装置。 - 前記金属ブロックは、前記回路基板の前記樹脂層よりも熱伝導率が大きいことを特徴とする請求項1に記載の電子装置。
- 前記メタルコア基板と前記回路基板とが重畳する空間にゲル状の絶縁物が充填されていることを特徴とする請求項1又は請求項2に記載の電子装置。
- 前記金属ブロックと前記筐体とが、はんだ又は樹脂に該樹脂よりも熱伝導率の大きいフィラーが含有された樹脂接着剤により接着されていることを特徴とする請求項1乃至3のいずれかに記載の電子装置。
- 前記金属ブロックと前記貫通孔の側壁との間に間隔があることを特徴とする請求項1乃至4のいずれかに記載の電子装置。
- 前記電子部品は、その端子が前記メタルコア基板の前記一方の面の前記絶縁樹脂層に形成された回路層にワイヤボンディングで接続された半導体装置であることを特徴とする請求項1乃至5のいずれかに記載の電子装置。
- 前記メタルコア基板の前記他方の面の前記絶縁樹脂層に形成された回路層と前記回路基板の前記回路層、及び該メタルコア基板の前記他方の面の前記開口で露出された前記金属板と前記金属ブロックを夫々接着する前記はんだは、SnとAgとを含む鉛フリーはんだであることを特徴とする請求項1乃至6のいずれかに記載の電子装置。
- 前記電子部品は、はんだ又は銀ペーストにより、前記メタルコア基板の前記一方の面の前記開口から露出された前記金属板の表面にダイボンディングされていることを特徴とする請求項1乃至7のいずれかに記載の電子装置。
- 前記メタルコア基板の前記他方の面の前記絶縁樹脂層上には、該絶縁樹脂層に形成された回路層と前記回路基板の前記回路層とを接着する前記はんだが供給されるパッドが形成され、
該メタルコア基板の該他方の面の該絶縁樹脂層に形成された前記開口は、その直径が該パッドと同サイズであり、且つ該開口で露出された前記金属板と前記金属ブロックを夫々接着する前記はんだが供給されていることを特徴とする請求項1乃至8のいずれかに記載の電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170185A JP4218434B2 (ja) | 2003-06-16 | 2003-06-16 | 電子装置 |
PCT/JP2004/008458 WO2004112129A1 (ja) | 2003-06-16 | 2004-06-16 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170185A JP4218434B2 (ja) | 2003-06-16 | 2003-06-16 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005629A JP2005005629A (ja) | 2005-01-06 |
JP4218434B2 true JP4218434B2 (ja) | 2009-02-04 |
Family
ID=33549413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003170185A Expired - Fee Related JP4218434B2 (ja) | 2003-06-16 | 2003-06-16 | 電子装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4218434B2 (ja) |
WO (1) | WO2004112129A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005049872B4 (de) * | 2005-10-18 | 2010-09-23 | Continental Automotive Gmbh | IC-Bauelement mit Kühlanordnung |
JP4871676B2 (ja) * | 2006-08-30 | 2012-02-08 | 日立オートモティブシステムズ株式会社 | 電子回路装置 |
CN101415297B (zh) * | 2007-10-19 | 2010-07-07 | 华为技术有限公司 | 一种印制板组件及其加工方法 |
US7706144B2 (en) * | 2007-12-17 | 2010-04-27 | Lynch Thomas W | Heat dissipation system and related method |
GB2461548B (en) | 2008-07-02 | 2010-10-13 | Thales Holdings Uk Plc | Printed circuit board assembly |
WO2010050087A1 (ja) * | 2008-10-31 | 2010-05-06 | パナソニック株式会社 | 積層型半導体装置及びその製造方法 |
WO2010146652A1 (ja) | 2009-06-15 | 2010-12-23 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュール |
JP2012227422A (ja) * | 2011-04-21 | 2012-11-15 | Hitachi Chem Co Ltd | 金属筐体一体型の回路基板の製造方法 |
JP5884435B2 (ja) * | 2011-11-22 | 2016-03-15 | 富士通株式会社 | 回路基板の補強位置決定方法及び基板組立体 |
DE102012216148A1 (de) * | 2012-09-12 | 2014-04-03 | Robert Bosch Gmbh | Schaltungsanordnung mit Schaltungsträgern |
JP6015508B2 (ja) * | 2013-03-18 | 2016-10-26 | 富士通株式会社 | 高周波モジュール |
JP2016207785A (ja) * | 2015-04-20 | 2016-12-08 | 株式会社東芝 | 半導体装置 |
JP6501606B2 (ja) * | 2015-05-19 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10506702B2 (en) * | 2015-07-24 | 2019-12-10 | Nec Corporation | Mounting structure, method for manufacturing mounting structure, and radio device |
KR102268410B1 (ko) * | 2016-12-28 | 2021-06-22 | 타츠타 전선 주식회사 | 방열 기판, 방열 회로 구성체, 및 그 제조 방법 |
EP3531806B1 (de) * | 2018-02-26 | 2020-03-25 | ZKW Group GmbH | Elektronische leiterplattenbaugruppe für hochleistungsbauteile |
US11683911B2 (en) * | 2018-10-26 | 2023-06-20 | Magna Electronics Inc. | Vehicular sensing device with cooling feature |
KR102377811B1 (ko) * | 2019-08-09 | 2022-03-22 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
JP2022178751A (ja) * | 2021-05-21 | 2022-12-02 | キヤノン株式会社 | 電子機器および撮像装置 |
JP2023006236A (ja) * | 2021-06-30 | 2023-01-18 | 株式会社オートネットワーク技術研究所 | 回路構成体及び電気接続箱 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2728518B2 (ja) * | 1988-09-26 | 1998-03-18 | 株式会社日立製作所 | 電子デバイスの冷却装置 |
JPH05136585A (ja) * | 1991-11-12 | 1993-06-01 | Fujitsu Ltd | 発熱体の放熱構造 |
JP2002222897A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Metals Ltd | 半導体用パッケージ |
JP3849573B2 (ja) * | 2001-05-22 | 2006-11-22 | 株式会社日立製作所 | 電子装置 |
-
2003
- 2003-06-16 JP JP2003170185A patent/JP4218434B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-16 WO PCT/JP2004/008458 patent/WO2004112129A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2005005629A (ja) | 2005-01-06 |
WO2004112129A1 (ja) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4218434B2 (ja) | 電子装置 | |
JP4805901B2 (ja) | 半導体パッケージ | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
US8623753B1 (en) | Stackable protruding via package and method | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
EP1571706B1 (en) | Electronic device | |
KR100606295B1 (ko) | 회로 모듈 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20110174526A1 (en) | Circuit module | |
JP2845227B2 (ja) | マルチチップモジュールの実装構造 | |
JP3666576B2 (ja) | 多層モジュールおよびその製造方法 | |
JP5358515B2 (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
JP2008078164A (ja) | 半導体装置とその製造方法 | |
JPS6110299A (ja) | 集積回路実装構造 | |
JPH11220055A (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JPH08236898A (ja) | 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品 | |
JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
JP3938017B2 (ja) | 電子装置 | |
JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
JP3988629B2 (ja) | 電子装置 | |
JP2001267460A (ja) | 半導体装置 | |
JP3965867B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050531 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4218434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |