JP2845227B2 - マルチチップモジュールの実装構造 - Google Patents
マルチチップモジュールの実装構造Info
- Publication number
- JP2845227B2 JP2845227B2 JP31946796A JP31946796A JP2845227B2 JP 2845227 B2 JP2845227 B2 JP 2845227B2 JP 31946796 A JP31946796 A JP 31946796A JP 31946796 A JP31946796 A JP 31946796A JP 2845227 B2 JP2845227 B2 JP 2845227B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting
- chip module
- pad
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は基板にチップ部品を
搭載したマルチチップモジュールに関し、特にこの種の
マルチチップモジュールをＢＧＡ（ボール・グリッド・
アレイ：Ball Grid Array ）を利用してマザーボードに
実装するためのマルチチップモジュールの実装構造に関
する．
搭載したマルチチップモジュールに関し、特にこの種の
マルチチップモジュールをＢＧＡ（ボール・グリッド・
アレイ：Ball Grid Array ）を利用してマザーボードに
実装するためのマルチチップモジュールの実装構造に関
する．
【０００２】
【従来の技術】従来、この種のマルチチップモジュール
として、例えば特開平６−１６３６３４号公報に記載さ
れているように、半導体素子のベアチップに半田バンプ
を形成しておき、この半田バンプを基板に設けた配線パ
ターンのパッドに接続してベアチップの搭載を行う技術
が提案されている。また、コンデンサや抵抗等のチップ
部品を半田リフロー法等により搭載する。そして、この
際におけるフラックスの洗浄を不要とするために、Ｍａ
ｔｅ’９６（２nd Symposium“Microjoining andAssemb
ly Technology in Electronics"（社）溶接学会 マイ
クロ接合研究委員会 主億）のＰ１９３〜１９６に「リ
ードレスベアチップ実装技術とＭＣＭ−Ｌへの適用」と
題して、嶋田等によって提案されている技術がある。そ
して、このようなマルチチップモジュールをプリント配
線基板等のマザーボードに実装する技術とし、例えば図
４に示す構成が提案されている。
として、例えば特開平６−１６３６３４号公報に記載さ
れているように、半導体素子のベアチップに半田バンプ
を形成しておき、この半田バンプを基板に設けた配線パ
ターンのパッドに接続してベアチップの搭載を行う技術
が提案されている。また、コンデンサや抵抗等のチップ
部品を半田リフロー法等により搭載する。そして、この
際におけるフラックスの洗浄を不要とするために、Ｍａ
ｔｅ’９６（２nd Symposium“Microjoining andAssemb
ly Technology in Electronics"（社）溶接学会 マイ
クロ接合研究委員会 主億）のＰ１９３〜１９６に「リ
ードレスベアチップ実装技術とＭＣＭ−Ｌへの適用」と
題して、嶋田等によって提案されている技術がある。そ
して、このようなマルチチップモジュールをプリント配
線基板等のマザーボードに実装する技術とし、例えば図
４に示す構成が提案されている。
【０００３】図４はその一例を示す図であり、マザーボ
ード５の表面に配線６の一部で電極パッド６ａを形成
し、また実装するマルチチップモジュールＭＣＭは基板
１にベアチップ２や抵抗やコンデンサのチップ部品３を
搭載しており、この基板１の表面にはＢＧＡ半田ボール
４を形成し、マルチチップモジュールＭＣＭの表面をマ
ザーボード５側に向けたフェースダウン法によりＢＧＡ
半田ボール４を電極パッド６ａに接続する構造がとられ
ている。ここで、マルチチップモジュールＭＣＭをマザ
ーボード５に実装した際に、基板１に搭載されているチ
ップ部品３によって前記したＢＧＡ半田ボール４による
実装の障害とならないよう、あるいはチップ部品３がマ
ザーボード５上の配線６の他の部分に接触して電気的な
短絡が生じることがないように、ＢＧＡ半田ボール４
は、その径寸法がチップ部品３の厚さよりも大きく形成
されている。
ード５の表面に配線６の一部で電極パッド６ａを形成
し、また実装するマルチチップモジュールＭＣＭは基板
１にベアチップ２や抵抗やコンデンサのチップ部品３を
搭載しており、この基板１の表面にはＢＧＡ半田ボール
４を形成し、マルチチップモジュールＭＣＭの表面をマ
ザーボード５側に向けたフェースダウン法によりＢＧＡ
半田ボール４を電極パッド６ａに接続する構造がとられ
ている。ここで、マルチチップモジュールＭＣＭをマザ
ーボード５に実装した際に、基板１に搭載されているチ
ップ部品３によって前記したＢＧＡ半田ボール４による
実装の障害とならないよう、あるいはチップ部品３がマ
ザーボード５上の配線６の他の部分に接触して電気的な
短絡が生じることがないように、ＢＧＡ半田ボール４
は、その径寸法がチップ部品３の厚さよりも大きく形成
されている。
【０００４】
【発明が解決しようとする課題】このような従来のマル
チチップモジュールの実装構造では、ＢＧＡ半田ボール
４の径をチップ部品３の厚さよりも大きく形成している
が、実際には実装時におけるＢＧＡ半田ボール４の溶融
による沈み込みを考慮し、ＢＧＡ半田ボール４の径を若
干の余裕をもって大き目に形成し、かつこれに対応して
マザーボード５の電極パッド６ａの平面寸法も大きく形
成している。これにより、マルチチップモジュールＭＣ
Ｍをマザーボード５ヘ実装する際にＢＧＡ半田ボール４
が溶融しても、チップ部品３がマザーボード５の配線６
に接触して短絡状態となることが防止できる。この場
合、前記した文献「Ｍａｔｅ’９６」に記載の技術を応
用して、ＢＧＡ半田ボールとして、内部に金属コアを有
する半田ボールを用い、実装時に外側の半田が溶融して
も、内部の金属コアが柱の役目を果たすことにより、マ
ザーボードに対向するマルチチップモジュール上のチッ
プ部品が、マザーボードに接触するのを避ける構造が用
いられている．
チチップモジュールの実装構造では、ＢＧＡ半田ボール
４の径をチップ部品３の厚さよりも大きく形成している
が、実際には実装時におけるＢＧＡ半田ボール４の溶融
による沈み込みを考慮し、ＢＧＡ半田ボール４の径を若
干の余裕をもって大き目に形成し、かつこれに対応して
マザーボード５の電極パッド６ａの平面寸法も大きく形
成している。これにより、マルチチップモジュールＭＣ
Ｍをマザーボード５ヘ実装する際にＢＧＡ半田ボール４
が溶融しても、チップ部品３がマザーボード５の配線６
に接触して短絡状態となることが防止できる。この場
合、前記した文献「Ｍａｔｅ’９６」に記載の技術を応
用して、ＢＧＡ半田ボールとして、内部に金属コアを有
する半田ボールを用い、実装時に外側の半田が溶融して
も、内部の金属コアが柱の役目を果たすことにより、マ
ザーボードに対向するマルチチップモジュール上のチッ
プ部品が、マザーボードに接触するのを避ける構造が用
いられている．
【０００５】しかしながら、ＢＧＡ半田ボールの径寸法
を大きくする技術では、１個当たりのＢＧＡ半田ボール
が占める面積が大きくなるとともに、隣接するＢＧＡ半
田ボールとの間隔を大きくとる必要があり、例えばマル
チチップモジュールの高機能化に伴い外部端子を増やす
場合に、外部端子の狭ピッチ化を図り、マルチチップモ
ジュール基板を小型化する上での設計上の制約となる。
また、金属コアを有する半田ボールを用いる技術では、
半田のみのボールに比べ、ボールコストのアップにつな
がり、かつボール製造時における残存ガスの影響で、接
続歩留まり及び信頼他の面でも安定しないという問顔が
ある．きらに、両者の技術は、いずれもマルチチップモ
ジュール上のチップ部品がマザーボードに接触しないこ
とを前提としているため、半田ボールの高さは、チップ
部品の高さに加えてチップ部品がマザーボードに接触し
ないために確保するクリアランスを加えた値となり、結
果としてマルチチップモジュールをマザーボードに実装
した時の高さを低く抑えられないという問題がある。
を大きくする技術では、１個当たりのＢＧＡ半田ボール
が占める面積が大きくなるとともに、隣接するＢＧＡ半
田ボールとの間隔を大きくとる必要があり、例えばマル
チチップモジュールの高機能化に伴い外部端子を増やす
場合に、外部端子の狭ピッチ化を図り、マルチチップモ
ジュール基板を小型化する上での設計上の制約となる。
また、金属コアを有する半田ボールを用いる技術では、
半田のみのボールに比べ、ボールコストのアップにつな
がり、かつボール製造時における残存ガスの影響で、接
続歩留まり及び信頼他の面でも安定しないという問顔が
ある．きらに、両者の技術は、いずれもマルチチップモ
ジュール上のチップ部品がマザーボードに接触しないこ
とを前提としているため、半田ボールの高さは、チップ
部品の高さに加えてチップ部品がマザーボードに接触し
ないために確保するクリアランスを加えた値となり、結
果としてマルチチップモジュールをマザーボードに実装
した時の高さを低く抑えられないという問題がある。
【０００６】本発明の目的は、マルチチップモジュール
およびマザーボードの各基板における設計自由度を抑制
することなく、かつ実装密度を高め、並びに信頼性品質
を向上することが可能なマルチチップモジュールの実装
構造を提供することにある．
およびマザーボードの各基板における設計自由度を抑制
することなく、かつ実装密度を高め、並びに信頼性品質
を向上することが可能なマルチチップモジュールの実装
構造を提供することにある．
【０００７】
【課題を解決するための手段】本発明は、基板上に複数
個のチップ部品を搭載したマルチチップモジュールを、
ＢＧＡ半田ボールによりマザーボードに設けられた配線
パターンに電気接続した状態に実装する実装構造におい
て、マザーボードの実装面にはマルチチップモジュール
に搭載されたチップ部品に対応する位置に配線パターン
の一部により構成される実装パッドを備えることを特徴
とする。この場合、マルチチップモジュールのＢＧＡ半
田ボールが、マルチチップモジュールのマザーボードヘ
の実装時に加熱溶融され、マルチチップモジュールがそ
の自重により沈み込んだ状態において、チップ部品がマ
ザーボード上の実装パッドに当接した状態となるように
構成する。
個のチップ部品を搭載したマルチチップモジュールを、
ＢＧＡ半田ボールによりマザーボードに設けられた配線
パターンに電気接続した状態に実装する実装構造におい
て、マザーボードの実装面にはマルチチップモジュール
に搭載されたチップ部品に対応する位置に配線パターン
の一部により構成される実装パッドを備えることを特徴
とする。この場合、マルチチップモジュールのＢＧＡ半
田ボールが、マルチチップモジュールのマザーボードヘ
の実装時に加熱溶融され、マルチチップモジュールがそ
の自重により沈み込んだ状態において、チップ部品がマ
ザーボード上の実装パッドに当接した状態となるように
構成する。
【０００８】また、本発明においては、実装パッドは配
線パターンとは電気的に接続されていないダミーパッド
として構成される。あるいは、実装パッドは配線パター
ンと電気的に接続された接続パッドとして構成され、当
接されたチップ部品と電気伝導性のある材料により接続
される構成とされる。さらには、実装パッドは、マザー
ボードに貫通形成されたサーマルビアと一体に形成され
たダイパッドとして構成され、当接されたチップ部品が
少なくとも熱伝導性のある材料により接続される構成と
してもよい。
線パターンとは電気的に接続されていないダミーパッド
として構成される。あるいは、実装パッドは配線パター
ンと電気的に接続された接続パッドとして構成され、当
接されたチップ部品と電気伝導性のある材料により接続
される構成とされる。さらには、実装パッドは、マザー
ボードに貫通形成されたサーマルビアと一体に形成され
たダイパッドとして構成され、当接されたチップ部品が
少なくとも熱伝導性のある材料により接続される構成と
してもよい。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は、本発明の第１の実施形態の
断面図である。同図において、セラミック等により形成
されたマルチチップモジュール基板１（以下、モジュー
ル基板）の表面及び裏面には所要の配線が形成されてお
り、この配線に形成されるパッドを利用して半導体素子
のベアチップ２がフリップチップ法により前記モジュー
ル基板１に搭載される。また、抵抗やコンデンサ等のチ
ップ部品３は半田リフロー法等により前記基板１に搭載
される。そして、前記モジュール基板１の裏面の周辺部
には前記配線により形成されたパッドにＢＧＡ半田ボー
ル４が形成され、これによりマルチチップモジュールＭ
ＣＭが形成されている。
参照して説明する。図１は、本発明の第１の実施形態の
断面図である。同図において、セラミック等により形成
されたマルチチップモジュール基板１（以下、モジュー
ル基板）の表面及び裏面には所要の配線が形成されてお
り、この配線に形成されるパッドを利用して半導体素子
のベアチップ２がフリップチップ法により前記モジュー
ル基板１に搭載される。また、抵抗やコンデンサ等のチ
ップ部品３は半田リフロー法等により前記基板１に搭載
される。そして、前記モジュール基板１の裏面の周辺部
には前記配線により形成されたパッドにＢＧＡ半田ボー
ル４が形成され、これによりマルチチップモジュールＭ
ＣＭが形成されている。
【００１０】一方、前記マルチチップモジュールＭＣＭ
が実装されるマザーボードプリント配線基板５（以下、
マザーボード）は、絶縁基板の表面に所要のパターンの
配線６が形成されており、かつこの配線６の一部は前記
マルチチップモジュールＭＣＭのＢＧＡ半田ボール４に
対応する電極パッド６ａとして形成されている。さら
に、前記マザーボード５の表面には、前記マルチチップ
モジュールＭＣＭのモジュール基板１に搭載されている
チップ部品３のうち、マザーボードに対向する側のチッ
プ部品に対応する箇所に、このチップ部品に相当する平
面寸法の実装バッド６ｂを前記配線６の一部を利用して
形成している。この実施形態では、この実装パッド６ｂ
は、前記電極パッド６ａとは電気的に接続されていない
ダミーパッドとして構成されている。
が実装されるマザーボードプリント配線基板５（以下、
マザーボード）は、絶縁基板の表面に所要のパターンの
配線６が形成されており、かつこの配線６の一部は前記
マルチチップモジュールＭＣＭのＢＧＡ半田ボール４に
対応する電極パッド６ａとして形成されている。さら
に、前記マザーボード５の表面には、前記マルチチップ
モジュールＭＣＭのモジュール基板１に搭載されている
チップ部品３のうち、マザーボードに対向する側のチッ
プ部品に対応する箇所に、このチップ部品に相当する平
面寸法の実装バッド６ｂを前記配線６の一部を利用して
形成している。この実施形態では、この実装パッド６ｂ
は、前記電極パッド６ａとは電気的に接続されていない
ダミーパッドとして構成されている。
【００１１】そして、前記マルチチップモジュールＭＣ
ＭのＢＧＡ半田ボール４をマザーボード５の電極パッド
６ａに接続することによりマルチチップモジュールＭＣ
Ｍの実装を行うが、この際には加熱処理によってＢＧＡ
半田ボール４が溶融し、電極パッド６ａへの接続が可能
とされる一方で、この溶融によってマルチチップモジュ
ールＭＣＭには沈み込みが生じる。この沈み込みによ
り、マルチチップモジュールＭＣＭのチップ部品３がマ
ザーボード５のダミーパッド６ｂに当接され、この位置
でマルチチップモジュールＭＣＭの沈み込みが停止さ
れ、実装が完了される。このとき、チップ部品３はマザ
ーボード５のダミーパッド６ｂに接触されるが、ダミー
パッド６ｂは何ら電気回路を構成するものではないた
め、チップ部品３がマザーボード５の配線６の他の部分
と電気的に短絡されることはない。これにより、チップ
部品２とマザーボード５との間にクリアランスを確保す
る必要はなく、マルチチップモジュール実装構造の高さ
寸法を低減し、その薄型化が実現できる。
ＭのＢＧＡ半田ボール４をマザーボード５の電極パッド
６ａに接続することによりマルチチップモジュールＭＣ
Ｍの実装を行うが、この際には加熱処理によってＢＧＡ
半田ボール４が溶融し、電極パッド６ａへの接続が可能
とされる一方で、この溶融によってマルチチップモジュ
ールＭＣＭには沈み込みが生じる。この沈み込みによ
り、マルチチップモジュールＭＣＭのチップ部品３がマ
ザーボード５のダミーパッド６ｂに当接され、この位置
でマルチチップモジュールＭＣＭの沈み込みが停止さ
れ、実装が完了される。このとき、チップ部品３はマザ
ーボード５のダミーパッド６ｂに接触されるが、ダミー
パッド６ｂは何ら電気回路を構成するものではないた
め、チップ部品３がマザーボード５の配線６の他の部分
と電気的に短絡されることはない。これにより、チップ
部品２とマザーボード５との間にクリアランスを確保す
る必要はなく、マルチチップモジュール実装構造の高さ
寸法を低減し、その薄型化が実現できる。
【００１２】図２は、本発明の第２の実施形態を示す断
面図である。同図において、第１の実施形態と等価な部
分には同一符号を付してある。この実施形態では、第１
の実施形態においてはダミーパッドとして形成した実装
パッドを、ここでは積極的に他の配線パターンと所要の
回路を構成する接続用パッド６ｃとして構成している。
すなわち、マザーボード５に形成した配線６の一部とし
て実装パッド６ｃを形成しておき、この実装パッド６ｃ
上には、マルチチップモジュールＭＣＭが搭載される前
に、あらかじめＢＧＡ半田ボール４と同一融点を持つ接
続材料７を塗布あるいはメッキ等により供給している。
面図である。同図において、第１の実施形態と等価な部
分には同一符号を付してある。この実施形態では、第１
の実施形態においてはダミーパッドとして形成した実装
パッドを、ここでは積極的に他の配線パターンと所要の
回路を構成する接続用パッド６ｃとして構成している。
すなわち、マザーボード５に形成した配線６の一部とし
て実装パッド６ｃを形成しておき、この実装パッド６ｃ
上には、マルチチップモジュールＭＣＭが搭載される前
に、あらかじめＢＧＡ半田ボール４と同一融点を持つ接
続材料７を塗布あるいはメッキ等により供給している。
【００１３】したがって、マルチチップモジュールＭＣ
Ｍを第１の実施形態と同様にマザーボード５に実装する
と、その際の加熱によりＢＧＡ半田ボール４と同時に実
装パッド６ｃ上の接続材料７が溶融する。そして、第１
の実施形態と同様にマルチチップモジュールＭＣＭが自
重により沈み込み、マルチチップモジュールのチップ部
品３が実装パッド６ｃに接触されると、このチップ部品
３の電極が実装パッド６ｃ上の溶融状態の接続材料７と
接触し、その後冷却されることによりチップ部品３は実
装パッド６ｃに接続されることになる。これにより、チ
ップ部品３を実装パッド６ｃを介してマザーボード５の
配線６に電気接続することが可能となり、所要の回路構
成が実現できる。
Ｍを第１の実施形態と同様にマザーボード５に実装する
と、その際の加熱によりＢＧＡ半田ボール４と同時に実
装パッド６ｃ上の接続材料７が溶融する。そして、第１
の実施形態と同様にマルチチップモジュールＭＣＭが自
重により沈み込み、マルチチップモジュールのチップ部
品３が実装パッド６ｃに接触されると、このチップ部品
３の電極が実装パッド６ｃ上の溶融状態の接続材料７と
接触し、その後冷却されることによりチップ部品３は実
装パッド６ｃに接続されることになる。これにより、チ
ップ部品３を実装パッド６ｃを介してマザーボード５の
配線６に電気接続することが可能となり、所要の回路構
成が実現できる。
【００１４】図３は、本発明の第３の実施形態を示す断
面図である。同図においても、第１の実施形態と等価な
部分には同一符号を付してある。この実施形態では、実
装パッド６ｄをヒートシンクとして構成している。すな
わち、マザーボード５には基板の板厚方向に貫通するサ
ーマルビアホール８を開設しておき、このサーマルビア
ホール８に対応する位置に配線６の一部を利用した実装
パッドとしてダイパッド６ｄを形成している。そして、
このダイパッド６ｄ上には少なくとも熱的接続を得るた
めの熱伝導性のあるダイアタッチ樹脂９があらかじめ供
給されている。
面図である。同図においても、第１の実施形態と等価な
部分には同一符号を付してある。この実施形態では、実
装パッド６ｄをヒートシンクとして構成している。すな
わち、マザーボード５には基板の板厚方向に貫通するサ
ーマルビアホール８を開設しておき、このサーマルビア
ホール８に対応する位置に配線６の一部を利用した実装
パッドとしてダイパッド６ｄを形成している。そして、
このダイパッド６ｄ上には少なくとも熱的接続を得るた
めの熱伝導性のあるダイアタッチ樹脂９があらかじめ供
給されている。
【００１５】したがって、マルチチップモジュールＭＣ
Ｍを第１の実施形態と同様にマザーボード５に実装する
と、その際の加熱によりＢＧＡ半田ボール４と同時にダ
イパッド６ｄ上のダイアタッチ樹脂９が溶融され、かつ
マルチチップモジュールＭＣＭの自重による沈み込みに
よりチップ部品、この場合には半導体素子のベアチップ
２の表面がダイアタッチ樹脂９に接触される。そして、
冷却後、ダイアタッチ樹脂９の特性に応じた追加熱によ
り、ベアチップ２はダイアタッチ樹脂９によりダイパッ
ド６ｄに接続される。これにより、ベアチップ２に発生
した熱は、ダイパッド６ｄを介してサーマルビアホール
８と熱的電気的に接続され、ベアチップ３の動作時に発
生する熱をサーマルビアホール８を介してマザーボード
５の裏面側へ放熱し、放熱構造を取ることが可能とな
る。なお、ダイパッド６ｄを配線６を介して所定の電
位、例えば接地電位に接続しておき、かつダイアタッチ
樹脂９として熱伝導性と電気伝導性のある樹脂を用いれ
ば、前記した熱的な接続を行うと同時にベアチップを電
気的に接地することも可能である。
Ｍを第１の実施形態と同様にマザーボード５に実装する
と、その際の加熱によりＢＧＡ半田ボール４と同時にダ
イパッド６ｄ上のダイアタッチ樹脂９が溶融され、かつ
マルチチップモジュールＭＣＭの自重による沈み込みに
よりチップ部品、この場合には半導体素子のベアチップ
２の表面がダイアタッチ樹脂９に接触される。そして、
冷却後、ダイアタッチ樹脂９の特性に応じた追加熱によ
り、ベアチップ２はダイアタッチ樹脂９によりダイパッ
ド６ｄに接続される。これにより、ベアチップ２に発生
した熱は、ダイパッド６ｄを介してサーマルビアホール
８と熱的電気的に接続され、ベアチップ３の動作時に発
生する熱をサーマルビアホール８を介してマザーボード
５の裏面側へ放熱し、放熱構造を取ることが可能とな
る。なお、ダイパッド６ｄを配線６を介して所定の電
位、例えば接地電位に接続しておき、かつダイアタッチ
樹脂９として熱伝導性と電気伝導性のある樹脂を用いれ
ば、前記した熱的な接続を行うと同時にベアチップを電
気的に接地することも可能である。
【００１６】
【発明の効果】以上説明したように、本発明のマルチチ
ップモジュールの実装構造によれば、ＢＧＡ半田ボール
を外部端子とするマルチチップモジュールをマザーボー
ドに実装した状態において、マルチチップモジュール上
のチップ部品はマザーボード上の実装パッドに当接され
ているため、実装構造の高さ寸法を低減することが可能
になるとともに、ＢＧＡ半田ボールを必要以上に大径化
する必要がなくなり、また金属コアを内在するＢＧＡ半
田ボールを使用する必要がなくなり、実装構造の小型
化、構成の簡易化が実現できる。また、チップ部品が当
接されるパッドを接続パッド、サーマルビアホールのダ
イパッドとして構成することで、チップ部品に対する電
気接続や放熱対策が可能となり、電気的な配線構造の簡
易化が実現でき、あるいは放熱特性に優れた実装構造が
実現できる効果も得られる。
ップモジュールの実装構造によれば、ＢＧＡ半田ボール
を外部端子とするマルチチップモジュールをマザーボー
ドに実装した状態において、マルチチップモジュール上
のチップ部品はマザーボード上の実装パッドに当接され
ているため、実装構造の高さ寸法を低減することが可能
になるとともに、ＢＧＡ半田ボールを必要以上に大径化
する必要がなくなり、また金属コアを内在するＢＧＡ半
田ボールを使用する必要がなくなり、実装構造の小型
化、構成の簡易化が実現できる。また、チップ部品が当
接されるパッドを接続パッド、サーマルビアホールのダ
イパッドとして構成することで、チップ部品に対する電
気接続や放熱対策が可能となり、電気的な配線構造の簡
易化が実現でき、あるいは放熱特性に優れた実装構造が
実現できる効果も得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のマルチチップモジュ
ールの実装構造を示す断面図である。
ールの実装構造を示す断面図である。
【図２】本発明の第２の実施形態のマルチチップモジュ
ールの実装構造を示す断面図である。
ールの実装構造を示す断面図である。
【図３】本発明の第３の実施形態のマルチチップモジュ
ールの実装構造を示す断面図である。
ールの実装構造を示す断面図である。
【図４】従来のマルチチップモジュールの実装構造の一
例を示す断面図である。
例を示す断面図である。
１ マルチチップモジュール基板 ２ ベアチップ ３ チップ部品 ４ ＢＧＡ半田ボール ５ マザーボード ６ 配線 ６ａ 実装パッド（ダミパッド） ６ｂ 実装パッド（接続用パッド） ６ｃ 実装パッド（ダイパッド） ７ 接続材料 ８ サーマルビアホール ９ ダイアタッチ樹脂
Claims (5)
- 【請求項１】 基板上に複数個のチップ部品を搭載した
マルチチップモジュールを、ＢＧＡ半田ボールによりマ
ザーボードに設けられた配線パターンに電気接続した状
態に実装する構造において、前記マザーボードの実装面
には、前記マルチチップモジュールに搭載されたチップ
部品に対応する位置に前記配線パターンの一部により構
成される実装パッドを備えることを特徴とするマルチチ
ップモジュールの実装構造。 - 【請求項２】 前記マルチチップモジュールのＢＧＡ半
田ボールが、マルチチップモジュールのマザーボードヘ
の実装時に加熱溶融され、マルチチップモジュールがそ
の自重により沈み込んだ状態において、前記チップ部品
が前記マザーボード上の実装パッドに当接した状態とさ
れる請求項１のマルチチップモジュールの実装構造。 - 【請求項３】 実装パッドは、前記配線パターンとは電
気的に接続されていないダミーパッドである請求項２の
マルチチップモジュールの実装構造。 - 【請求項４】 実装パッドは、前記配線パターンと電気
的に接続された接続パッドとして構成され、当接された
チップ部品と電気伝導性のある材料により接続される請
求項２のマルチチップモジュールの実装構造。 - 【請求項５】 実装パッドは、マザーボードに貫通形成
されたサーマルビアと一体に形成されたダイパッドとし
て構成され、当接されたチップ部品が少なくとも熱伝導
性のある材料により接続される請求項２または４のマル
チチップモジュールの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31946796A JP2845227B2 (ja) | 1996-11-29 | 1996-11-29 | マルチチップモジュールの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31946796A JP2845227B2 (ja) | 1996-11-29 | 1996-11-29 | マルチチップモジュールの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163263A JPH10163263A (ja) | 1998-06-19 |
| JP2845227B2 true JP2845227B2 (ja) | 1999-01-13 |
Family
ID=18110536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31946796A Expired - Fee Related JP2845227B2 (ja) | 1996-11-29 | 1996-11-29 | マルチチップモジュールの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845227B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG75873A1 (en) * | 1998-09-01 | 2000-10-24 | Texas Instr Singapore Pte Ltd | Stacked flip-chip integrated circuit assemblage |
| JP2000114686A (ja) * | 1998-10-07 | 2000-04-21 | Tdk Corp | 表面実装部品 |
| FR2789541B1 (fr) | 1999-02-05 | 2001-03-16 | Novatec Sa Soc | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre |
| US6242815B1 (en) * | 1999-12-07 | 2001-06-05 | Advanced Semiconductor Engineering, Inc. | Flexible substrate based ball grid array (BGA) package |
| WO2001048821A1 (en) * | 1999-12-27 | 2001-07-05 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit |
| JP4484176B2 (ja) * | 2000-01-21 | 2010-06-16 | イビデン株式会社 | ボールグリッドアレイ型パッケージの接続構造 |
| US6404649B1 (en) * | 2000-03-03 | 2002-06-11 | Advanced Micro Devices, Inc. | Printed circuit board assembly with improved bypass decoupling for BGA packages |
| US6437990B1 (en) * | 2000-03-20 | 2002-08-20 | Agere Systems Guardian Corp. | Multi-chip ball grid array IC packages |
| US20040125580A1 (en) * | 2002-12-31 | 2004-07-01 | Intel Corporation | Mounting capacitors under ball grid array |
| JP4555119B2 (ja) | 2005-02-22 | 2010-09-29 | アルプス電気株式会社 | 面実装型電子回路ユニット |
| CN114145079A (zh) * | 2019-06-14 | 2022-03-04 | 佳能株式会社 | 半导体模块制造方法、电子装置制造方法、半导体模块和电子装置 |
-
1996
- 1996-11-29 JP JP31946796A patent/JP2845227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163263A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6156980A (en) | Flip chip on circuit board with enhanced heat dissipation and method therefor | |
| US6060777A (en) | Underside heat slug for ball grid array packages | |
| US7209366B2 (en) | Delivery regions for power, ground and I/O signal paths in an IC package | |
| US5990550A (en) | Integrated circuit device cooling structure | |
| US7217998B2 (en) | Semiconductor device having a heat-dissipation member | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| US20010013654A1 (en) | Ball grid package with multiple power/ ground planes | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| JPH0552079B2 (ja) | ||
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| JP4218434B2 (ja) | 電子装置 | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| JP2845227B2 (ja) | マルチチップモジュールの実装構造 | |
| JP3446818B2 (ja) | 半導体装置の実装構造、及びその製造方法 | |
| JPH0982857A (ja) | マルチチップパッケージ構造 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS6250981B2 (ja) | ||
| KR20020010489A (ko) | 집적 회로 패키지 | |
| CN111213234B (zh) | 半导体组装件 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP2001203298A (ja) | 半導体装置およびその製造方法 | |
| JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |