JP4213601B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4213601B2
JP4213601B2 JP2004041445A JP2004041445A JP4213601B2 JP 4213601 B2 JP4213601 B2 JP 4213601B2 JP 2004041445 A JP2004041445 A JP 2004041445A JP 2004041445 A JP2004041445 A JP 2004041445A JP 4213601 B2 JP4213601 B2 JP 4213601B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
resin
mold resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004041445A
Other languages
English (en)
Other versions
JP2005235925A (ja
Inventor
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004041445A priority Critical patent/JP4213601B2/ja
Publication of JP2005235925A publication Critical patent/JP2005235925A/ja
Application granted granted Critical
Publication of JP4213601B2 publication Critical patent/JP4213601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、ヒートシンク、半導体チップおよびリードを樹脂で包み込むように封止してなる半導体装置、すなわち樹脂モールドパッケージタイプの半導体装置に関し、たとえば、エンジンECU,ABSECUなどに用いるパワーSMDパッケージに適用することができる。
図6は、従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
このものは、たとえばCuもしくはCu合金からなるヒートシンク10の一面側にダイボンド材30を介して半導体チップ20を搭載し、半導体チップ20とリード40とをワイヤ50などによって電気的に接続し、ヒートシンク10の他面側を露出させつつヒートシンク10、半導体チップ20およびリード40を包み込むようにモールド樹脂60にて封止してなる。
ここで、ヒートシンク10は、その一面と他面との間の側面に突起部(コイニング)12を有する。これは、突起部12をモールド樹脂60に食い込ませることにより、モールド樹脂60とヒートシンク10との密着性を高めるためである。
また、従来では、図6に示されるように、ヒートシンク10の一面における半導体チップ20の搭載領域には、Agめっき膜10aが形成されており、このAgめっき膜10a上において、半導体チップ20はダイボンド材30を介して接着されている。
このような樹脂モールドパッケージタイプの半導体装置においては、Cuなどからなるヒートシンク10を内蔵しているため、放熱性に優れている。
そして、図6に示されるように、この半導体装置は、基板100上に搭載され、モールド樹脂60から露出するリード40の部分において、はんだ120を介して基板100のランド110に接続されるようになっている。
ところで、近年、はんだ材料のPb(鉛)フリー化が望まれており、それに伴い、はんだの溶融温度も高温化している。そのため、上記した半導体装置を基板100上にはんだ120を介して接合する際、はんだリフローの温度は、従来のPb含有はんだにおける225℃から240〜260℃へと高温化している。
そのため、従来の半導体装置では、当該装置のはんだ実装におけるリフローの際に、モールド樹脂60の半導体チップ20やリード40からの剥離が発生しやすくなり問題である。
また、ヒートシンク10とモールド樹脂60との間の剥離も増大するため、熱衝撃により比較的早く樹脂クラックが発生してまうという問題もある。ここで、モールド樹脂60に発生したクラックが進行してモールド樹脂60の外部に到達すると、そこから水分などが侵入しやすくなる。
なお、上記図6において、各太線H1、H2、H3は、これらモールド樹脂60と半導体チップ20との間の剥離(チップ剥離)H1、モールド樹脂60とリード40との間の剥離(リード剥離)H2、ヒートシンク10とモールド樹脂60との間の剥離(ヒートシンク剥離)H3を示すものである。
本発明は、上記問題に鑑みてなされたものであり、ヒートシンクの上にダイボンド材を介して搭載された半導体チップおよび半導体チップと電気的に接続されたリードとを備え、これらをモールド樹脂で包み込むように封止してなる半導体装置において、熱によるモールド樹脂のチップ剥離およびリード剥離を抑制することを第1の目的とし、この第1の目的を実現しつつヒートシンクとモールド樹脂との剥離が生じても樹脂クラックの発生を極力抑制することを第2の目的とする。
上記目的を達成するため、請求項1に記載の発明では、ヒートシンク(10)と、ヒートシンク(10)の一面側にダイボンド材(30)を介して搭載された半導体チップ(20)と、半導体チップ(20)の周囲に配置され半導体チップ(20)と電気的に接続されたリード(40)と、ヒートシンク(10)の他面が露出するように、半導体チップ(20)、ヒートシンク(10)、リード(40)を包み込むように封止するモールド樹脂(60)とを備える樹脂モールドパッケージタイプの半導体装置において、モールド樹脂(60)の260℃におけるヤング率が0.7GPa以下であることを特徴としている。
本発明は、実験的に見出されたものであり、モールド樹脂(60)の260℃におけるヤング率を0.7GPa以下とすることにより、熱によるモールド樹脂(60)のチップ剥離およびリード剥離を抑制することができる(図2、図3参照)。
なお、260℃とは、Pbフリーはんだにおける最も高いリフロー温度を想定したものである。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、ヒートシンク(10)は、一面と他面との間の側面に突起部(12)を有するものであり、ヒートシンク(10)の他面から突起部(12)までの距離(t)は0.25mm以上であることを特徴としている。
本発明は、さらなる実験検討の結果、見出されたものであり、ヒートシンク(10)の他面から突起部(12)までの距離(t)を0.25mm以上とすることにより、上記請求項1に記載の半導体装置において、さらにモールド樹脂(60)とヒートシンク(10)との剥離が生じても樹脂クラックの発生を極力抑制することができる(図5参照)。つまり、本発明によれば、上記した本発明の第2の目的を達成することができる。
また、請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、ヒートシンク(10)の一面のうち半導体チップ(20)が搭載される領域の最表面には、めっきが施されていないことを特徴としている。
それによれば、ヒートシンク(10)の一面とダイボンド材(30)との間の密着性を向上させることができる。ヒートシンク(10)とダイボンド材(30)との剥離が生じると、その剥離によって発生する応力により、モールド樹脂(60)にクラックが生じやすい。
しかし、本発明によれば、そのような不具合を防止することができ、樹脂クラックの発生をより抑制しやすいものにできる。
ここで、請求項4に記載の発明では、請求項1〜請求項3に記載の半導体装置において、モールド樹脂(60)からリード(40)の一部が露出しており、このリード(40)の露出部が、外部基板(100)にはんだ(120)を介して接合される部位となっていることを特徴としている。
さらに、請求項5に記載の発明では、請求項4に記載の半導体装置において、はんだ(120)は、Pbフリーはんだであることを特徴としている。
それによれば、半導体装置を外部基板へはんだ付け実装する時にPbフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記した各剥離や樹脂クラックの抑制が適切になされる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1(a)は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置S1の概略断面構成を示す図であり、図1(b)は、図1(a)中の丸で囲んだA部の拡大図である。この半導体装置S1は、たとえばQFP(クワッドフラットパッケージ)、SOP(スモールアウトラインパッケージ)などにも適用できる。
ヒートシンク10は、CuもしくはCu合金などを用いた矩形板状をなすものであり、本例では、熱膨張係数が17ppm/℃程度のCu板からなる。このヒートシンク10の一面側には、半導体チップとしてのICチップ20が搭載されている。このICチップは、シリコン基板などからなるもので、たとえば、その熱膨張係数は3ppm/℃程度である。
そして、ヒートシンク10とICチップ20とはダイボンド材30を介して接着固定されている。このダイボンド材30は、銀ペーストや導電性接着剤などからなるものであり、本例では、ダイボンド材30は銀ペーストからなる。
ここで、上記図6に示したように、従来では、ヒートシンク10の一面におけるICチップ20の搭載領域にはAgめっき膜が形成されており、このAgめっき膜上において、ICチップ20はダイボンド材30を介して接着されていた。
本実施形態においても、同様にAgめっき膜が形成されていてもよいが、好ましくは、ヒートシンク10の一面のうちICチップ20が搭載される領域の最表面には、めっきが施されていないものがよい。そのようにすれば、ヒートシンク基材(本例では、Cu)の表面に対して直にダイボンド材30が設けられ、その上にICチップ20が接着された形となる。
また、ヒートシンク10およびICチップ20の周囲には、Cuや42アロイ合金などの金属からなるリードとしてのリードフレーム40が配置されている。そして、ICチップ20とリードフレーム40とは、金やアルミニウムなどからなるワイヤ50によって結線され電気的に接続されている。
そして、モールド樹脂60は、ヒートシンク10の他面側を露出させつつヒートシンク10、ICチップ20、リードフレーム40およびワイヤ50を包み込むように封止している。
このモールド樹脂60は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂60は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。モールド樹脂60の熱膨張係数としては、たとえば10ppm/℃程度のものにできる。
ここで、本実施形態では、モールド樹脂60の260℃におけるヤング率を、0.7GPa以下としている。これは、Pbフリーはんだにおける最も高いリフロー温度として想定される260℃のヤング率であり、本実施形態では、従来のモールド樹脂よりもやわらかいものとしている。
具体的に、従来のモールド樹脂が、エポキシ樹脂としてビフェニル系のエポキシ樹脂を採用していたのに対し、本実施形態のモールド樹脂60は、ビフェニルノボラック系のエポキシ樹脂を採用している。それにより、上記した低いヤング率を実現している。
また、図1に示されるように、ヒートシンク10は、その一面と他面との間の側面に、モールド樹脂60とヒートシンク10との密着性を高めるための突起部(コイニング)12を有する。このような突起部12を有するヒートシンク10は、プレス加工などにより形成することができる。
そして、図1(b)に示されるように、ヒートシンク10の他面から突起部12までの距離をtとする。以下、この距離tをコイニング深さtということとする。ここでは、突起部12は先端が尖った形状のものであり、コイニング深さtは、ヒートシンク10の他面から突起部12の先端部までの距離である。
ここにおいて、本実施形態では、モールド樹脂60のクラックの発生すなわち樹脂クラックの発生を抑制する目的から、コイニング深さtを0.25mm以上とすることが好ましい。
このような半導体装置S1は、ヒートシンク10とリードフレーム40とをかしめなどにより一体に固定した後、ICチップ20をヒートシンク10に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレームの成形・カットを行うことにより、製造することができる。
そして、半導体装置S1は、図1に示されるように、外部基板100上に搭載され実装される。ここで、外部基板100は、たとえばセラミック基板、プリント基板などであり、半導体装置S1が搭載される面には、ランド110が設けられている。
そして、半導体装置S1においては、モールド樹脂60からリードフレーム40の一部が露出しており、このリードフレーム40の露出部すなわちアウターリードが、外部基板100のランド110にはんだ120を介して接合されている。
また、ヒートシンク10の他面も、外部基板100のランド110にはんだ120を介して接合されている。これにより、本実施形態では、ヒートシンク10の他面から外部基板100への放熱が適切になされる。
ここで、このはんだ120は、Pbを実質的に含まないPbフリーはんだである。これは、はんだリフローの温度が従来のPb含有はんだにおける225℃から240〜260℃へと高温化したものである。
具体的なPbフリーはんだとしては、たとえば、Sn−Ag(Ag3.5)系はんだ、Sn−Ag−Cu系はんだなどが挙げられる。さらに、前記Sn−Ag−Cu系はんだとしては、Ag1〜4、Cu0〜1で3Ag−0.5Cu、3.5Ag−0.7Cuなどが挙げられる。
次に、本実施形態において、上述したように、モールド樹脂60の260℃におけるヤング率を0.7GPa以下としていることの根拠について述べる。
これは、熱によるモールド樹脂60のチップ剥離およびリード剥離を抑制するためのものであり、本発明者が行った実験検討の結果に基づくものである。その検討結果の一例を述べる。
次の表1は、本検討に用いた各モールド樹脂A、B、Cの物性を示す表である。物性としては、260℃におけるヤング率(単位:GPa)、260℃における密着強度(単位MPa)を示している。
Figure 0004213601
上記表1中、樹脂Aは、ビフェニル系のエポキシ樹脂を採用した従来のモールド樹脂であり、樹脂Bおよび樹脂Cは、ビフェニルノボラック系のエポキシ樹脂を採用した本実施形態のモールド樹脂60である。
そして、上記図1に示される半導体装置S1の構成において、モールド樹脂60を各樹脂A、B、Cに変えたものを作製し、作製された各半導体装置について、耐リフロー性試験を行った。試験条件は、吸湿条件:30℃、70%、264時間、リフロー条件:最大温度263℃とした。
この試験において、上記図6に示したようなモールド樹脂60と半導体チップ20との間の剥離すなわちチップ剥離、モールド樹脂60とリード40との間の剥離すなわちリード剥離の発生率を調査した。その結果が図2および図3に示される。
図2は、チップ剥離に関するものであり、モールド樹脂の260℃におけるヤング率(単位:GPa)と、剥離発生率(単位:%)および熱応力(単位:MPa)との関係を示す図である。ここで、熱応力は、上記図6中のチップ剥離H1が発生する部位の熱応力を算出したものである。
また、図3は、リード剥離に関するものであり、モールド樹脂の260℃におけるヤング率(単位:GPa)と、剥離発生率(単位:%)および熱応力(単位:MPa)との関係を示す図である。ここで、熱応力は、上記図6中のリード剥離H2が発生する部位の熱応力を算出したものである。なお、図2および図3中、剥離発生率は白丸プロット、熱応力は黒丸プロットにて示してある。
図2および図3に示される結果からわかるように、モールド樹脂の260℃におけるヤング率が低くなるにつれて、チップ剥離、リード剥離が発生する部位における熱応力が小さくなっていくのがわかる。
このことから、モールド樹脂の260℃におけるヤング率が低くなるにつれて、剥離発生率も小さくなっていくことが予想されるが、実際に、図2、図3に示されるように、当該ヤング率が0、7GPa以下であるときには、チップ剥離、リード剥離ともに剥離発生率がほぼ0であった。
以上のことが、本実施形態において、モールド樹脂60の260℃におけるヤング率を0.7GPa以下としていることの根拠である。
また、本実施形態の好ましい形態では、ヒートシンク10の一面のうちICチップ20が搭載される領域の最表面には、めっきが施されていない。以下、ヒートシンク10の一面のうちICチップ20が搭載される領域の最表面を、ダイボンド面という。
これは、ダイボンド面に、めっきを施さないことにより、ダイボンド面とダイボンド材30との密着性を向上させ、リフロー時におけるダイボンド面からのICチップ20の剥離を防止するためである。
従来では、このヒートシンクのダイボンド面にAgめっき膜が形成されており(上記図6参照)、このAgめっき膜上において、ICチップ20はダイボンド材30を介して接着されていた。
本発明者の検討によれば、Agめっき膜とダイボンド材30との密着強度は、ダイボンド面にAgめっきが有る従来のヒートシンクでは、6MPa程度、ダイボンド面にめっきがない本実施形態のヒートシンクでは、10MPa程度であった、
このように、従来では、Agめっき膜とダイボンド材30との密着力が小さいため、リフロー時にAgめっき膜とダイボンド材30との間で剥離が発生してしまい、その結果、上記図6中の太線H3に示されるように、ヒートシンク10とモールド樹脂60とは突起部12の下側部分を除いてほぼ全面で剥離してしまう。
そのため、モールド樹脂60のうち突起部12の下に位置する部分に大きな応力が加わり、低サイクルで樹脂クラックが発生してしまう。それに対し、本実施形態では、ダイボンド面のめっきをなくすことにより、ダイボンド材30とヒートシンク10との剥離を防止できるため、樹脂クラック寿命を向上させることができる。
次に、本実施形態の好ましい形態において、上述したように、コイニング深さtを0.25mm以上としていることの根拠について述べる。
これは、モールド樹脂60とヒートシンク10との剥離すなわちヒートシンク剥離が生じても樹脂クラックの発生を極力抑制するためのものであり、本発明者が行った実験検討の結果に基づくものである。その検討結果の一例を述べる。
図4は、コイニング深さtをパラメータとして、クラック長さ(単位:mm)と応力(最大主応力、単位:MPa)の関係をFEM(有限要素法)で解析した結果を示す図である。
ここで、解析モデルとしては、温度変化ΔTは215℃(−65〜150℃)、モールド樹脂60の熱膨張係数αは10ppm/℃、ヒートシンク10の熱膨張係数は17ppm/℃、ICチップ(シリコン)20の熱膨張係数は3ppm/℃とした。
また、図4(a)に示すように、モールド樹脂60に発生するクラックKは、突起部12の先端からヒートシンク10の他面へ向かって成長しやすい。そこで、図4(a)に示すように、コイニング深さtの方向すなわちヒートシンク10の厚み方向に沿ったクラックの長さをクラック長さLとする。また、図4(a)中の応力集中点Mの応力を解析して求める。
そして、コイニング深さtを0.2mm、0.3mm、0.4mm、0.5mmと変えた場合において、クラック長さL(単位:mm)と応力(単位:MPa)との関係を応力解析により求めた結果が、図4(b)である。
図4(b)より、各コイニング深さtにおいて同じクラック長さLのクラックが発生した場合、コイニング深さtが深いほど応力の増加が抑制されている。つまり、コイニング深さtを大きくするほど、つまりヒートシンク10の他面から突起部12を離すほど、応力が低減することがわかる。
実際に、上記図1に示される半導体装置において、コイニング深さtを変えたサンプルを作製し、コイニング深さtと樹脂クラック寿命との関係を調査した。その結果が図5に示される。
図5において、樹脂クラック寿命は液相サイクルのサイクル数を示している。ここで、液相サイクルは、フロリナートを用いた熱衝撃であり、具体的には−65℃、5分と150℃、5分とのサイクルを行った。
図5中、白丸プロットは、モールド樹脂60にクラックが発生しなかった場合のサイクル数、黒丸プロットは、クラックが発生したときのサイクル数である。このような液相サイクルにおいて、実用上は、250サイクルまでクラックが発生しなければ、十分な寿命が確保できていると言える。
よって、図5に示される結果から、コイニング深さtがおおよそ0.25mm以上であれば、十分な樹脂クラック寿命が満足されることがわかる。以上のことが、本実施形態において、コイニング深さtを0.25mm以上としていることの根拠である。
ところで、本実施形態によれば、ヒートシンク10と、ヒートシンク10の一面側にダイボンド材30を介して搭載された半導体チップとしてのICチップ20と、ICチップ20の周囲に配置されICチップ20と電気的に接続されたリードフレーム40と、ヒートシンク10の他面が露出するように、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備える半導体装置S1において、モールド樹脂60の260℃におけるヤング率が0.7GPa以下であることを特徴とする半導体装置S1が提供される。
本実施形態の半導体装置S1によれば、モールド樹脂60の260℃におけるヤング率を0.7GPa以下とすることにより、熱によるモールド樹脂60のチップ剥離およびリード剥離を抑制することができる(図2、図3参照)。
また、本実施形態の半導体装置S1においては、ヒートシンク10は、一面と他面との間の側面に突起部12を有するものであり、ヒートシンク10の他面から突起部12までの距離(コイニング深さ)tは0.25mm以上であることが好ましいとしている。
このコイニング深さtを0.25mm以上とすることにより、さらにモールド樹脂60とヒートシンク10との剥離が生じても樹脂クラックの発生を極力抑制することができる(図5参照)。
また、本実施形態の半導体装置S1では、ヒートシンク10の一面のうちICチップ20が搭載される領域の最表面(ダイボンド面)には、めっきが施されていないことが好ましいとしている。
それによれば、ヒートシンク10の一面とダイボンド材30との間の密着性を向上させることができ、樹脂クラックの発生をより抑制しやすいものにできる。
また、本実施形態の半導体装置S1では、モールド樹脂60からリードフレーム40の一部が露出しており、このリードフレーム40の露出部が、外部基板100にはんだ120を介して接合される部位となっている。そして、この接合部のはんだ120としては、Pbフリーはんだを採用している。
それによれば、半導体装置S1を外部基板100へはんだ付け実装する時にPbフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記したチップ剥離、リード剥離や樹脂クラックの抑制が適切になされる。
(他の実施形態)
なお、上記実施形態では、ICチップ20とリードフレーム40との電気的な接続はワイヤ50にて行っていたが、これに限定されるものではない。それ以外にも、バンプなどによりICチップ20とリードフレーム40との電気的な接続が行われていてもよい。
以上のように、本発明は、ヒートシンク10と、ヒートシンク10の一面側にダイボンド材30を介して搭載された半導体チップ20と、半導体チップ20の周囲に配置され半導体チップ20と電気的に接続されたリード40と、ヒートシンク10の他面が露出するように、半導体チップ20、ヒートシンク10、リード40を包み込むように封止するモールド樹脂60とを備える半導体装置S1において、モールド樹脂60のヤング率を規定したことを要部とするものであり、その他の部分については適宜設計変更することが可能である。
(a)は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図であり、(b)は(a)中のA部拡大図である。 チップ剥離に関してモールド樹脂のヤング率と、剥離発生率および熱応力との関係を示す図である。 リード剥離に関してモールド樹脂のヤング率と、剥離発生率および熱応力との関係を示す図である。 コイニング深さtをパラメータとして、クラック長さと応力の関係をFEMで解析した結果を示す図である。 コイニング深さtと樹脂クラック寿命との関係を調査した結果を示す図である。 従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
符号の説明
10…ヒートシンク、12…突起部、20…半導体チップとしてのICチップ、
30…ダイボンド材、40…リードとしてのリードフレーム、60…モールド樹脂、
100…外部基板、120…はんだ、
t…ヒートシンクの他面から突起部までの距離としてのコイニング深さ。

Claims (5)

  1. ヒートシンク(10)と、
    前記ヒートシンク(10)の一面側にダイボンド材(30)を介して搭載された半導体チップ(20)と、
    前記半導体チップ(20)の周囲に配置され前記半導体チップ(20)と電気的に接続されたリード(40)と、
    前記ヒートシンク(10)の他面が露出するように、前記半導体チップ(20)、前記ヒートシンク(10)、前記リード(40)を包み込むように封止するモールド樹脂(60)とを備える樹脂モールドパッケージタイプの半導体装置において、
    前記モールド樹脂(60)の260℃におけるヤング率が0.7GPa以下であることを特徴とする半導体装置。
  2. 前記ヒートシンク(10)は、前記一面と前記他面との間の側面に突起部(12)を有するものであり、前記ヒートシンク(10)の前記他面から前記突起部(12)までの距離(t)は0.25mm以上であることを特徴とする請求項1に記載の半導体装置。
  3. 前記ヒートシンク(10)の前記一面のうち前記半導体チップ(20)が搭載される領域の最表面には、めっきが施されていないことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記モールド樹脂(60)から前記リード(40)の一部が露出しており、このリード(40)の露出部が、外部基板(100)にはんだ(120)を介して接合される部位となっていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記はんだ(120)は、Pbフリーはんだであることを特徴とする請求項4に記載の半導体装置。
JP2004041445A 2004-02-18 2004-02-18 半導体装置 Expired - Fee Related JP4213601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004041445A JP4213601B2 (ja) 2004-02-18 2004-02-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004041445A JP4213601B2 (ja) 2004-02-18 2004-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2005235925A JP2005235925A (ja) 2005-09-02
JP4213601B2 true JP4213601B2 (ja) 2009-01-21

Family

ID=35018577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004041445A Expired - Fee Related JP4213601B2 (ja) 2004-02-18 2004-02-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4213601B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541393B2 (ja) * 2013-06-05 2014-07-09 三菱電機株式会社 電力用半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005235925A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
JP2008187009A (ja) 樹脂封止型半導体装置およびその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP2006245478A (ja) 半導体装置
JP2008016469A (ja) 半導体装置
JP4213601B2 (ja) 半導体装置
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP4931835B2 (ja) 半導体装置
JP4679987B2 (ja) 樹脂封止型半導体装置
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP2006147918A (ja) 半導体装置
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4728606B2 (ja) 電子装置
JP3894077B2 (ja) 半導体装置
US11749588B2 (en) Semiconductor device and corresponding method
JPH0451582A (ja) 混成集積回路装置
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JP2003318348A (ja) 樹脂封止型電子装置
JP2005235927A (ja) 半導体装置およびその製造方法
JP3826776B2 (ja) 半導体装置
JP2003318345A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4213601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees