JP2005235927A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005235927A JP2005235927A JP2004041447A JP2004041447A JP2005235927A JP 2005235927 A JP2005235927 A JP 2005235927A JP 2004041447 A JP2004041447 A JP 2004041447A JP 2004041447 A JP2004041447 A JP 2004041447A JP 2005235927 A JP2005235927 A JP 2005235927A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- die bond
- bond material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Abstract
【解決手段】 ヒートシンク10と、ヒートシンク10の上にダイボンド材30を介して搭載されたICチップ20と、ICチップ20の周囲に配置されICチップ20と電気的に接続されたリードフレーム40と、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備える半導体装置S1において、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に、好ましくは0.1mm以上の距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっている。
【選択図】 図1
Description
まず、従来のダイボンド材の形成方法について図3を参照して述べておく。
図4は、本実施形態の第1のダイボンド材の形成方法を示す工程図である。本形成方法では、図4(a)、(b)、(c)に示されるように、ヒートシンク10の一面のうちチップ搭載領域にダイボンド材30を塗布して配設する際に、当該チップ搭載領域の外周から0.2mm以上離れた内側の領域に、ダイボンド材30を配設する。
図5は、本実施形態の第2のダイボンド材の形成方法を示す工程図である。本形成方法では、図5(a)、(b)、(c)に示されるように、チップ搭載領域にダイボンド材30を塗布して配設する際に、当該チップ搭載領域の中央部から外周へ行くほど、ダイボンド材30の塗布量が少なくなるようにする。
図6は、他の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。この半導体装置は、ヒートシンクのない標準的なパッケージに本発明が適用された例である。
20…半導体チップとしてのICチップ、30…ダイボンド材、
40…リードとしてのリードフレーム、60…モールド樹脂、100…外部基板、
120…はんだ、d…半導体チップの厚さ、
t1…ICチップの端面におけるICチップの上面とダイボンド材の上端面との間の距離。
Claims (8)
- 金属製のチップ搭載部(10)と、
前記チップ搭載部(10)の上にダイボンド材(30)を介して搭載された半導体チップ(20)と、
前記半導体チップ(20)の周囲に配置され前記半導体チップ(20)と電気的に接続されたリード(40)と、
前記半導体チップ(20)、前記チップ搭載部(10)、前記リード(40)を包み込むように封止するモールド樹脂(60)とを備える半導体装置において、
前記半導体チップ(20)の端面における前記半導体チップ(20)の上面と前記ダイボンド材(30)の上端面との間に距離(t1)を有した状態で、前記半導体チップ(20)の上面よりも前記ダイボンド材(30)の上端面の方が低くなっていることを特徴とする半導体装置。 - 前記半導体チップ(20)の端面における前記半導体チップ(20)の上面と前記ダイボンド材(30)の上端面との間の距離(t1)は、0.1mm以上であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップ(20)の厚さ(d)は400μmであることを特徴とする請求項2に記載の半導体装置。
- 前記ダイボンド材(30)は、銀ペーストであることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記モールド樹脂(60)から前記リード(40)の一部が露出しており、このリード(40)の露出部が、外部基板(100)にはんだ(120)を介して接合される部位となっていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記はんだ(120)は、Pbフリーはんだであることを特徴とする請求項5に記載の半導体装置。
- 金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、前記半導体チップ(20)および前記チップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、
前記チップ搭載部(10)の一面のうち前記半導体チップ(20)が搭載されるチップ搭載領域に、前記ダイボンド材(30)を塗布して配設する際に、前記チップ搭載領域の外周から0.2mm以上離れた内側の領域に、前記ダイボンド材(30)を配設することを特徴とする半導体装置の製造方法。 - 金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、前記半導体チップ(20)および前記チップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、
前記チップ搭載部(10)の一面のうち前記半導体チップ(20)が搭載されるチップ搭載領域に、前記ダイボンド材(30)を塗布して配設する際に、前記チップ搭載領域の中央部から外周へ行くほど、前記ダイボンド材(30)の塗布量が少なくなるようにすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004041447A JP2005235927A (ja) | 2004-02-18 | 2004-02-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004041447A JP2005235927A (ja) | 2004-02-18 | 2004-02-18 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005235927A true JP2005235927A (ja) | 2005-09-02 |
Family
ID=35018579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004041447A Pending JP2005235927A (ja) | 2004-02-18 | 2004-02-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005235927A (ja) |
-
2004
- 2004-02-18 JP JP2004041447A patent/JP2005235927A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5689462B2 (ja) | 半導体装置およびその製造方法 | |
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
JP5089184B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
JPH0621276A (ja) | 熱強化型半導体素子およびその製造方法 | |
KR20070046804A (ko) | 반도체장치 | |
JP2002299540A (ja) | 半導体装置およびその製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
JP2008172115A (ja) | 半導体装置 | |
US11495524B2 (en) | QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same | |
JP2006245478A (ja) | 半導体装置 | |
TWI501371B (zh) | A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device | |
JPWO2004030075A1 (ja) | 半導体装置の製造方法 | |
JP4207791B2 (ja) | 半導体装置 | |
JP4931835B2 (ja) | 半導体装置 | |
JP4679987B2 (ja) | 樹脂封止型半導体装置 | |
TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
JP2005235927A (ja) | 半導体装置およびその製造方法 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |