JP2005235927A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005235927A
JP2005235927A JP2004041447A JP2004041447A JP2005235927A JP 2005235927 A JP2005235927 A JP 2005235927A JP 2004041447 A JP2004041447 A JP 2004041447A JP 2004041447 A JP2004041447 A JP 2004041447A JP 2005235927 A JP2005235927 A JP 2005235927A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
die bond
bond material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004041447A
Other languages
English (en)
Inventor
Naohito Mizuno
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004041447A priority Critical patent/JP2005235927A/ja
Publication of JP2005235927A publication Critical patent/JP2005235927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】 樹脂モールドパッケージタイプの半導体装置において、ヒートシンク上にダイボンド材で搭載されたICチップに加わる熱応力を極力低減する。
【解決手段】 ヒートシンク10と、ヒートシンク10の上にダイボンド材30を介して搭載されたICチップ20と、ICチップ20の周囲に配置されICチップ20と電気的に接続されたリードフレーム40と、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備える半導体装置S1において、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に、好ましくは0.1mm以上の距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっている。
【選択図】 図1

Description

本発明は、リードフレームのアイランドやヒートシンクなどの金属製のチップ搭載部の上にダイボンド材を介して搭載された半導体チップおよび半導体チップと電気的に接続されたリードとを備え、これらをモールド樹脂で包み込むように封止してなる半導体装置、いわゆる樹脂モールドパッケージタイプの半導体装置に関する。
この種の樹脂モールドパッケージタイプの半導体装置としては、SOP(スモールアウトラインパッケージ)、QFP(クワッドフラットパッケージ)、QFN(クワッドフラットノンリードパッケージ)、BGA(ボールグリッドアレイ)などが知られている。
図7(a)は、ヒートシンクを用いた従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図であり、図7(b)は、図7(a)中の丸で囲んだB部の拡大図である。
このものは、チップ搭載部としてのヒートシンク10の上に、銀ペーストなどのダイボンド材30を介して半導体チップ20を搭載し、半導体チップ20とリード40とをワイヤ50などによって電気的に接続し、ヒートシンク10、半導体チップ20およびリード40を包み込むようにモールド樹脂60にて封止してなる。
ここでは、ヒートシンク10の他面側はモールド樹脂60から露出させることで、放熱性を確保している。また、ヒートシンク10は、その一面と他面との間の側面に突起部(コイニング)12を有する。これは、突起部12をモールド樹脂60に食い込ませることにより、モールド樹脂60とヒートシンク10との密着性を高めるためである。
そして、図7に示されるように、この半導体装置は、基板100上に搭載され、モールド樹脂60から露出するリード40の部分において、はんだ120を介して基板100のランド110に接続されるようになっている。
ところで、近年、はんだ材料のPb(鉛)フリー化が望まれており、それに伴い、はんだの溶融温度も高温化している。そのため、上記した半導体装置を基板100上にはんだ120を介して接合する際、はんだリフローの温度は、従来のPb含有はんだにおける225℃から240〜260℃へと高温化している。
そのため、従来の半導体装置では、装置の実装におけるリフローの際に、モールド樹脂60の半導体チップ20からの剥離が顕著に発生しやすくなり問題である。なお、上記図7において、太線H1は、このモールド樹脂60と半導体チップ20との間の剥離(チップ剥離)H1を示すものである。
本発明は、上記問題に鑑みてなされたものであり、金属製のチップ搭載部の上にダイボンド材を介して半導体チップを搭載し、半導体チップおよびチップ搭載部を樹脂で包み込むように封止してなる半導体装置において、ダイボンド材で搭載された半導体チップに加わる熱応力を極力低減することを目的とする。
上記目的を達成するため、鋭意検討を行ったところ、従来の半導体装置では、上記図7(b)に示されるように、半導体チップ20の端面において半導体チップ20の上面までダイボンド材30が這い上がっていることが問題であるとわかった。
本発明者のFEM(有限要素法)などによる応力解析によれば、ダイボンド材がこのような状態となっていると、半導体チップの上端角部に応力が集中し、その結果、上記図7に示されるようなチップ剥離H1が発生することがわかった。
そこで、本発明者は、半導体チップの上端角部近傍のダイボンド材を無くすことにより、当該角部における応力集中を緩和すればよいと考えた。
実際に、半導体チップの上端角部近傍にてダイボンド材を無くした構成について、応力解析を行ったところ、当該角部における応力集中の緩和が確認された(図2参照)。本発明はこのような検討結果に基づいて創出されたものである。
すなわち、請求項1に記載の発明では、金属製のチップ搭載部(10)と、チップ搭載部(10)の上にダイボンド材(30)を介して搭載された半導体チップ(20)と、半導体チップ(20)の周囲に配置され半導体チップ(20)と電気的に接続されたリード(40)と、半導体チップ(20)、チップ搭載部(10)、リード(40)を包み込むように封止するモールド樹脂(60)とを備える半導体装置において、半導体チップ(20)の端面における半導体チップ(20)の上面とダイボンド材(30)の上端面との間に距離(t1)を有した状態で、半導体チップ(20)の上面よりもダイボンド材(30)の上端面の方が低くなっていることを特徴としている。
それによれば、半導体チップ(20)の端面における半導体チップ(20)の上面とダイボンド材(30)の上端面との間に距離(t1)を有した状態で、半導体チップ(20)の上面よりもダイボンド材(30)の上端面の方が低くなっているため、半導体チップ(20)の上端角部近傍にてダイボンド材(30)を無くした構成を実現することができる。
したがって、本発明によれば、金属製のチップ搭載部(10)の上にダイボンド材(30)を介して半導体チップ(20)を搭載し、半導体チップ(20)およびチップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置において、ダイボンド材(30)で搭載された半導体チップ(20)に加わる熱応力を極力低減することができる。
それにより、結果的に、半導体装置の実装時において、熱によるモールド樹脂(60)の半導体チップ(20)からの剥離を防止することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体装置において、半導体チップ(20)の端面における半導体チップ(20)の上面とダイボンド材(30)の上端面との間の距離(t1)を、0.1mm以上にすれば、半導体チップ(20)に加わる熱応力を大幅に安定して低減することができ、好ましい(図2参照)。
また、請求項3に記載の発明のように、請求項2に記載の半導体装置においては、半導体チップ(20)の厚さ(d)は400μmであるものにできる。
また、請求項4に記載の発明のように、請求項1〜請求項3に記載の半導体装置においては、ダイボンド材(30)は、銀ペーストであるものにできる。
ここで、請求項5に記載の発明では、請求項1〜請求項4に記載の半導体装置において、モールド樹脂(60)からリード(40)の一部が露出しており、このリード(40)の露出部が、外部基板(100)にはんだ(120)を介して接合される部位となっていることを特徴としている。
さらに、請求項6に記載の発明では、請求項5に記載の半導体装置において、はんだ(120)は、Pbフリーはんだであることを特徴としている。
それによれば、半導体装置を外部基板へはんだ付け実装する時にPbフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記した各剥離や樹脂クラックの抑制が適切になされる。
また、請求項7に記載の発明では、金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、半導体チップ(20)およびチップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、チップ搭載部(10)の一面のうち半導体チップ(20)が搭載されるチップ搭載領域に、ダイボンド材(30)を塗布して配設する際に、当該チップ搭載領域の外周から0.2mm以上離れた内側の領域に、ダイボンド材(30)を配設することを特徴としている。
本製造方法によれば、上記請求項1に記載されている半導体装置を適切に製造することができる。
また、請求項8に記載の発明では、金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、半導体チップ(20)およびチップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、チップ搭載部(10)の一面のうち半導体チップ(20)が搭載されるチップ搭載領域に、ダイボンド材(30)を塗布して配設する際に、当該チップ搭載領域の中央部から外周へ行くほど、ダイボンド材(30)の塗布量が少なくなるようにすることを特徴としている。
本製造方法によれば、上記請求項1に記載されている半導体装置を適切に製造することができる。
なお、上記各手段における上下方向は、天地方向を意味するものではなく、後述する実施形態に示される各断面図における上下方向に相当するものである。
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1(a)は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置S1の概略断面構成を示す図であり、図1(b)は、図1(a)中の丸で囲んだA部の拡大図である。この半導体装置S1は、たとえばQFP(クワッドフラットパッケージ)、SOP(スモールアウトラインパッケージ)などに適用できる。
金属製のチップ搭載部としてのヒートシンク10は、CuもしくはCu合金などの金属を用いた矩形板状をなすものであり、本例では、熱膨張係数が17ppm/℃程度のCu板からなる。
このヒートシンク10の一面側には、半導体チップとしてのICチップ20が搭載されている。このICチップは、シリコン基板などからなるもので、たとえば、その熱膨張係数は3ppm/℃程度である。
そして、ヒートシンク10とICチップ20とはダイボンド材30を介して接着固定されている。このダイボンド材30は、銀ペーストや、樹脂に導電性のフィラーが含有された導電性接着剤などからなるものであり、本例では、ダイボンド材30は銀ペーストからなる。
また、ヒートシンク10およびICチップ20の周囲には、Cuや42アロイ合金などの金属からなるリードとしてのリードフレーム40が配置されている。そして、ICチップ20とリードフレーム40とは、金やアルミニウムなどからなるワイヤ50によって結線され電気的に接続されている。
そして、モールド樹脂60は、ヒートシンク10、ICチップ20、リードフレーム40およびワイヤ50を包み込むように封止している。ここでは、モールド樹脂60は、ヒートシンク10の他面およびリードフレーム40のアウターリードを露出させつつ、各部の封止を行っている。
このモールド樹脂60は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂60は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。モールド樹脂60の熱膨張係数としては、たとえば10ppm/℃程度のものにできる。
また、図1に示されるように、ヒートシンク10は、その一面と他面との間の側面に、モールド樹脂60とヒートシンク10との密着性を高めるための突起部(コイニング)12を有する。このような突起部12を有するヒートシンク10は、プレス加工などにより形成することができる。
また、本実施形態の半導体装置S1においては、図1(b)に示されるように、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっている。つまり、ICチップ20の上端角部近傍にてダイボンド材30を無くした構成となっている。
ここでは、ICチップ20の厚さd(図1(b)参照)は400μmであり、ダイボンド材30の厚さは30μm程度である。このような場合には、上記距離t1は0.1mm以上であることが好ましい。逆に言えば、ICチップ20の端面におけるICチップ20の下面を起点としたダイボンド材30の這い上がり高さt2は、0.3mm以下であることが好ましい。
このような半導体装置S1は、ヒートシンク10とリードフレーム40とをかしめなどにより一体に固定した後、ICチップ20をヒートシンク10に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレームの成形・カットを行うことにより、製造することができる。
そして、半導体装置S1は、図1に示されるように、外部基板100上に搭載され実装される。ここで、外部基板100は、たとえばセラミック基板、プリント基板などであり、半導体装置S1が搭載される面には、ランド110が設けられている。
そして、半導体装置S1においては、モールド樹脂60からリードフレーム40の一部が露出しており、このリードフレーム40の露出部すなわちアウターリードが、外部基板100のランド110にはんだ120を介して接合されている。
また、ヒートシンク10の他面も、外部基板100のランド110にはんだ120を介して接合されている。これにより、本実施形態では、ヒートシンク10の他面から外部基板100への放熱が適切になされる。
ここで、このはんだ120は、Pbを実質的に含まないPbフリーはんだである。これは、はんだリフローの温度が従来のPb含有はんだにおける225℃から240〜260℃へと高温化したものである。
具体的なPbフリーはんだとしては、たとえば、Sn−Ag(Ag3.5)系はんだ、Sn−Ag−Cu系はんだなどが挙げられる。さらに、前記Sn−Ag−Cu系はんだとしては、Ag1〜4、Cu0〜1で3Ag−0.5Cu、3.5Ag−0.7Cuなどが挙げられる。
次に、本実施形態においては、上述したように、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を設けることで、ICチップ20の上端角部近傍にてダイボンド材30を無くした構成としていることの根拠について述べる。
これは、ICチップ20に加わる熱応力を極力低減するためのものであり、本発明者が行った実験検討の結果に基づくものである。その検討結果の一例を述べる。
まず、上記したダイボンド材30の這い上がり高さt2と、ICチップ20の上端角部に発生する応力との関係についてFEM(有限要素法)で解析を行った。その結果、ICチップ20の端面においてICチップ20の上面までダイボンド材30が這い上がっている従来構成では、ICチップ20の上端角部近傍に最も応力が集中していることが確認された。
一方、ICチップ20の上端角部近傍にてダイボンド材30を無くした構成とすれば、当該角部における応力集中の緩和が確認された。そして、さらに解析を進め、ダイボンド材の這い上がり高さt2を変えていき、ICチップ20の上端角部に発生する応力の変化を調査した。その結果が図2に示される。
なお、図2では、横軸のダイボンド材の這い上がり高さt2は単位:μmであり、縦軸の応力は任意単位である。また、ここでは、ICチップ20の厚さdは400μmとしている。
つまり、図2中、ダイボンド材の這い上がり高さt2が400μmのところは、上記図7に示される従来のものと同様、ICチップ20の端面においてICチップ20の上面までダイボンド材30が這い上がっている構成である。そして、この応力を100としている。
図2に示される結果から、ダイボンド材の這い上がり高さt2が400μmよりも小さくなる、すなわちICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を設ければ、ICチップ20の上端角部に発生する応力が大幅に低減することがわかる。
そして、ダイボンド材の這い上がり高さt2が300μm以下になる、すなわち上記距離t1が100μm以上になると、応力の低下度合もほぼ飽和し、ほぼ安定して低い応力が実現されることがわかる。
実際に、上記図1に示される半導体装置において、当該這い上がり高さt2を変えたサンプルを作製し、装置実装時のリフロー条件と同様の高温試験を行ったところ、這い上がり高さt2が300μm以下のものは、ほとんどチップ剥離は発生しなかった。なお、チップ剥離の確認はSEM(電子顕微鏡)観察などにより容易に可能である。
このような検討結果に基づいて、本実施形態では、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を設けることで、ICチップ20の上端角部近傍にてダイボンド材30を無くした構成としている。また、好ましくは当該距離t1を0.1mm以上としている。
ところで、本実施形態によれば、金属製のチップ搭載部としてのヒートシンク10と、ヒートシンク10の上にダイボンド材30を介して搭載された半導体チップとしてのICチップ20と、ICチップ20の周囲に配置されICチップ20と電気的に接続されたリードフレーム40と、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備える半導体装置において、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっていることを特徴とする半導体装置S1が提供される。
それによれば、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっているため、ICチップ20の上端角部近傍にてダイボンド材30を無くした構成を実現することができる。
したがって、本実施形態によれば、金属製のヒートシンク10の上にダイボンド材30を介してICチップ20を搭載し、ICチップ20およびヒートシンク10をモールド樹脂60で包み込むように封止してなる半導体装置において、ダイボンド材30で搭載されたICチップ20に加わる熱応力を極力低減することができる。
それにより、結果的に、半導体装置の実装時において、熱によるモールド樹脂60のICチップ20からの剥離を防止することができる。
また、上述したように、本実施形態の半導体装置S1においては、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間の距離t1を、0.1mm以上にすれば、ICチップ20に加わる熱応力を大幅に安定して低減することができ、好ましい(図2参照)。
また、本実施形態の半導体装置S1では、モールド樹脂60からリード40の一部が露出しており、このリード40の露出部が、外部基板100にはんだ120を介して接合される部位となっている。そして、この接合部のはんだ120としては、Pbフリーはんだを採用している。
それによれば、半導体装置S1を外部基板100へはんだ付け実装する時にPbフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記したチップ剥離、リード剥離や樹脂クラックの抑制が適切になされる。
次に、ICチップ20の端面におけるICチップ20の上面とダイボンド材30の上端面との間に、好ましくは0.1mm以上の距離t1を有した状態で、ICチップ20の上面よりもダイボンド材30の上端面の方が低くなっている構成を実現するための、ダイボンド材30の形成方法について述べる。
ダイボンド材30の形成は、半導体装置S1の製造工程において、ヒートシンク10とリードフレーム40とをかしめなどにより一体に固定した後、ICチップ20をヒートシンク10に搭載する前に行う。
このとき、ダイボンド材30は、ヒートシンク10の一面のうちICチップ20が搭載されるチップ搭載領域に配設する。
その後、ダイボンド材30の上にICチップ20を搭載し、ダイボンド材30を硬化してICチップ20を接着し、次に、ワイヤボンディングを行い、金型を用いて樹脂モールドを行い、リードフレームの成形・カットを行うことにより、半導体装置S1ができあがる。
[従来のダイボンド材の形成方法]
まず、従来のダイボンド材の形成方法について図3を参照して述べておく。
図3(a)、(b)、(c)に示されるように、ヒートシンク10の上にディスペンスノズルK1を用いてダイボンド材30を塗布し、その上にICチップ20を搭載する。このとき、従来では、ダイボンド材30は、チップ搭載領域よりも外側まで配設されているため、ダイボンド材30の這い上がりが大きくなってしまう。
[第1のダイボンド材の形成方法]
図4は、本実施形態の第1のダイボンド材の形成方法を示す工程図である。本形成方法では、図4(a)、(b)、(c)に示されるように、ヒートシンク10の一面のうちチップ搭載領域にダイボンド材30を塗布して配設する際に、当該チップ搭載領域の外周から0.2mm以上離れた内側の領域に、ダイボンド材30を配設する。
それにより、ダイボンド材30の這い上がりを抑制することができ、上述したICチップ20の端面におけるダイボンド材30構成を実現することができる。なお、この0.2mmは、ダイボンド材30の形成位置精度、ICチップ20のマウント精度を考慮して決めている。
[第2のダイボンド材の形成方法]
図5は、本実施形態の第2のダイボンド材の形成方法を示す工程図である。本形成方法では、図5(a)、(b)、(c)に示されるように、チップ搭載領域にダイボンド材30を塗布して配設する際に、当該チップ搭載領域の中央部から外周へ行くほど、ダイボンド材30の塗布量が少なくなるようにする。
この例では、ダイボンド材30を塗布するディスペンスノズルK1の径を、最外周のみ小さくすることにより、塗布量の多少を実現している。そして、本形成方法によれば、ダイボンド材30の這い上がりを抑制することができる。
(他の実施形態)
図6は、他の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。この半導体装置は、ヒートシンクのない標準的なパッケージに本発明が適用された例である。
つまり、この半導体装置においては、チップ搭載部がリードフレームのアイランド10’となっているものである。なお、チップ搭載部はヒートシンクやアイランドに限定されるものではなく、半導体チップをダイボンド材を介して搭載できるならば、これらに限定されるものではない。
また、上記実施形態では、ICチップ20とリードフレーム40との電気的な接続はワイヤ50にて行っていたが、これに限定されるものではない。それ以外にも、バンプなどにより、ICチップ20とリードフレーム40との電気的な接続が行われていてもよい。
以上のように、本発明は、金属製のチップ搭載部10と、チップ搭載部10の上にダイボンド材30を介して搭載された半導体チップ20と、半導体チップ20の周囲に配置され半導体チップ20と電気的に接続されたリード40と、半導体チップ20、ヒートシンク10、リード40を包み込むように封止するモールド樹脂60とを備える半導体装置S1において、上述したように、半導体チップ20の端面におけるダイボンド材30の構成を規定したことを要部とするものであり、その他の部分については適宜設計変更することが可能である。
(a)は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図であり、(b)は、(a)中のA部拡大図である。 ダイボンド材の這い上がり高さt2とICチップ20の上端角部に発生する応力との関係について解析した結果を示す図である。 従来のダイボンド材の形成方法を示す工程図である。 上記実施形態の第1のダイボンド材の形成方法を示す工程図である。 上記実施形態の第2のダイボンド材の形成方法を示す工程図である。 本発明の他の実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。 従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
符号の説明
10…チップ搭載部としてのヒートシンク、
20…半導体チップとしてのICチップ、30…ダイボンド材、
40…リードとしてのリードフレーム、60…モールド樹脂、100…外部基板、
120…はんだ、d…半導体チップの厚さ、
t1…ICチップの端面におけるICチップの上面とダイボンド材の上端面との間の距離。

Claims (8)

  1. 金属製のチップ搭載部(10)と、
    前記チップ搭載部(10)の上にダイボンド材(30)を介して搭載された半導体チップ(20)と、
    前記半導体チップ(20)の周囲に配置され前記半導体チップ(20)と電気的に接続されたリード(40)と、
    前記半導体チップ(20)、前記チップ搭載部(10)、前記リード(40)を包み込むように封止するモールド樹脂(60)とを備える半導体装置において、
    前記半導体チップ(20)の端面における前記半導体チップ(20)の上面と前記ダイボンド材(30)の上端面との間に距離(t1)を有した状態で、前記半導体チップ(20)の上面よりも前記ダイボンド材(30)の上端面の方が低くなっていることを特徴とする半導体装置。
  2. 前記半導体チップ(20)の端面における前記半導体チップ(20)の上面と前記ダイボンド材(30)の上端面との間の距離(t1)は、0.1mm以上であることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体チップ(20)の厚さ(d)は400μmであることを特徴とする請求項2に記載の半導体装置。
  4. 前記ダイボンド材(30)は、銀ペーストであることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記モールド樹脂(60)から前記リード(40)の一部が露出しており、このリード(40)の露出部が、外部基板(100)にはんだ(120)を介して接合される部位となっていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記はんだ(120)は、Pbフリーはんだであることを特徴とする請求項5に記載の半導体装置。
  7. 金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、前記半導体チップ(20)および前記チップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、
    前記チップ搭載部(10)の一面のうち前記半導体チップ(20)が搭載されるチップ搭載領域に、前記ダイボンド材(30)を塗布して配設する際に、前記チップ搭載領域の外周から0.2mm以上離れた内側の領域に、前記ダイボンド材(30)を配設することを特徴とする半導体装置の製造方法。
  8. 金属製のチップ搭載部(10)の上に、ダイボンド材(30)を介して半導体チップ(20)を搭載し、前記半導体チップ(20)および前記チップ搭載部(10)をモールド樹脂(60)で包み込むように封止してなる半導体装置の製造方法において、
    前記チップ搭載部(10)の一面のうち前記半導体チップ(20)が搭載されるチップ搭載領域に、前記ダイボンド材(30)を塗布して配設する際に、前記チップ搭載領域の中央部から外周へ行くほど、前記ダイボンド材(30)の塗布量が少なくなるようにすることを特徴とする半導体装置の製造方法。
JP2004041447A 2004-02-18 2004-02-18 半導体装置およびその製造方法 Pending JP2005235927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004041447A JP2005235927A (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004041447A JP2005235927A (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005235927A true JP2005235927A (ja) 2005-09-02

Family

ID=35018579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004041447A Pending JP2005235927A (ja) 2004-02-18 2004-02-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005235927A (ja)

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP5089184B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
US20090189261A1 (en) Ultra-Thin Semiconductor Package
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
KR20070046804A (ko) 반도체장치
JP2002299540A (ja) 半導体装置およびその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JP2008172115A (ja) 半導体装置
US11495524B2 (en) QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
JP2006245478A (ja) 半導体装置
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP4207791B2 (ja) 半導体装置
JP4931835B2 (ja) 半導体装置
JP4679987B2 (ja) 樹脂封止型半導体装置
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2005235927A (ja) 半導体装置およびその製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216