JP4931835B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4931835B2
JP4931835B2 JP2008007053A JP2008007053A JP4931835B2 JP 4931835 B2 JP4931835 B2 JP 4931835B2 JP 2008007053 A JP2008007053 A JP 2008007053A JP 2008007053 A JP2008007053 A JP 2008007053A JP 4931835 B2 JP4931835 B2 JP 4931835B2
Authority
JP
Japan
Prior art keywords
heat sink
resin
mold resin
semiconductor device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008007053A
Other languages
English (en)
Other versions
JP2008141220A (ja
Inventor
直仁 水野
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008007053A priority Critical patent/JP4931835B2/ja
Publication of JP2008141220A publication Critical patent/JP2008141220A/ja
Application granted granted Critical
Publication of JP4931835B2 publication Critical patent/JP4931835B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ヒートシンク、半導体チップおよびリードを樹脂で包み込むように封止してなる半導体装置、すなわち樹脂モールドパッケージタイプの半導体装置に関する。
図12は、従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
このものは、ヒートシンク10の一面11側に導電性接着剤などの樹脂製の接着剤30を介して半導体チップ20を搭載し、半導体チップ20とリード40とをワイヤ50などによって電気的に接続し、ヒートシンク10、半導体チップ20およびリード40を包み込むようにモールド樹脂60にて封止してなる。
ここでは、ヒートシンク10は、その一面11と他面12との間の側面13に突起部(コイニング)14を有するものとなっている。これは、この突起部14をモールド樹脂60に食い込ませることにより、モールド樹脂60とヒートシンク10との密着性を高めるためである。
このような樹脂モールドパッケージタイプの半導体装置においては、Cuなどからなるヒートシンク10を内蔵しており、このヒートシンク10の他面12をモールド樹脂60から露出させているため、放熱性に優れている。そして、この半導体装置は、リード40のうちモールド樹脂60から露出する部位にて、はんだを介して、実装基板上にはんだ付けされる。
ところで、このような樹脂モールドパッケージタイプの半導体装置は、冷熱サイクルやはんだ実装時のリフローなどにより生じる熱応力によって、ヒートシンク10とモールド樹脂60との間に剥離が生じやすい。これは、金属などからなるヒートシンク10と樹脂との熱膨張係数の差が大きいためである。
そして、このヒートシンク10とモールド樹脂60との剥離が生じると、モールド樹脂60において熱衝撃により比較的早く樹脂クラックが発生するため、機能低下の問題が生じる。
また、近年、はんだ材料のPb(鉛)フリー化が望まれており、それに伴い、はんだの溶融温度も高温化している。上記した半導体装置を外部基板上にはんだを介して接合する際、はんだリフローの温度は、従来のPb含有はんだにおける225℃から240〜260℃へと高温化している。そのため、上記樹脂クラックの問題が顕著になっている。
また、この種の半導体装置では、ヒートシンク10の一部、上記図12ではヒートシンク10の他面12をモールド樹脂60から露出させることで放熱性を確保した構造となっているが、このヒートシンク10の露出面である他面12には、モールド樹脂60の成型時に樹脂バリが発生し、放熱特性が阻害されるという問題もある。
特に、ヒートシンク10とモールド樹脂60との剥離防止のために、ヒートシンク10の表面を粗くすると、反対に、ヒートシンク10の露出面における樹脂バリの発生量も多く、また、その密着力も大きくなるため除去が難しくなる。
本発明は、上記問題に鑑みてなされたものであり、ヒートシンク、半導体チップおよびリードを樹脂で包み込むように封止してなる半導体装置において、モールド樹脂のクラック防止とヒートシンクの露出面における樹脂バリの防止とを適切に両立することを目的とする。
上記目的を達成するため、請求項1に記載の発明によれば、ヒートシンク(10)と、ヒートシンク(10)の表面に搭載されて固定された半導体チップ(20)と、半導体チップ(20)の周囲に配置され半導体チップ(20)と電気的に接続されたリード(40)と、半導体チップ(20)、ヒートシンク(10)、リード(40)を包み込むように封止するモールド樹脂(60)とを備え、ヒートシンク(10)の表面の一部がモールド樹脂(60)から露出している半導体装置において、ヒートシンク(10)の表面のうちモールド樹脂(60)に封止されている部位(H1)およびモールド樹脂(60)から露出する部位(H2)は、平坦な母材(10a)の上に比表面積が1.14以上1.32以下に粗化されたメッキ膜(10b、10c、10d)が形成された同じ表面形状であることを特徴としている。
本発明は、ヒートシンク(10)の比表面積と樹脂クラックおよび樹脂バリとの関係について検討した結果、実験的に見出されたものである(図7参照)。
つまり、本発明者の検討によれば、ヒートシンク(10)の表面における比表面積を1.14以上とすれば、ヒートシンク(10)とモールド樹脂(60)との密着強度が向上して樹脂クラックの発生を防止することができ、当該比表面積を1.32以下とすれば、当該密着強度を過度に大きなものとすることなく、問題となるような樹脂バリの発生を防止できることが確認された。
そして、本発明では、ヒートシンク(10)の表面のうちモールド樹脂(60)に封止されている部位(H1)およびモールド樹脂(60)から露出する部位(H2)を、比表面積が1.14以上1.32以下のものとしているため、樹脂クラックおよび樹脂バリを防止できる。
よって、本発明によれば、ヒートシンク(10)、半導体チップ(20)およびリード(40)をモールド樹脂(60)で包み込むように封止してなる半導体装置において、モールド樹脂(60)のクラック防止とヒートシンク(10)の露出面における樹脂バリの防止とを適切に両立することができる。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、モールド樹脂(60)の260℃におけるヤング率は、0.7GPa以下であることを特徴としている。
本発明者の検討によれば、装置をPbフリーはんだを用いて実装するときには、高温でリフローさせるため、このリフロー時にはヒートシンク(10)とモールド樹脂(60)との間に大きな熱応力が発生する。
この熱応力を低減するには、高温でのモールド樹脂(60)のヤング率を小さくすることが有効であり、本発明者は、モールド樹脂(60)のヤング率と剥離との関係について検討した。
その結果、モールド樹脂(60)の260℃におけるヤング率を0.7GPa以下とすれば、上記リフロー時などにモールド樹脂(60)とヒートシンク(10)と間に発生する熱応力を、剥離防止可能な程度に低く抑制できることが確認された(図8参照)。つまり、本発明によれば、ヒートシンク(10)とモールド樹脂(60)との剥離を、より高レベルで防止することができる。
また、請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、半導体チップ(20)は、樹脂製の接着剤(30)を介してヒートシンク(10)の表面に固定されており、接着剤(30)の260℃におけるヤング率は、0.04GPa以下であることを特徴としている。
このように、半導体チップ(20)が樹脂製の接着剤(30)を介してヒートシンク(10)の表面に固定されている場合、モールド樹脂(60)と同様、熱膨張係数差により、ヒートシンク(10)と樹脂製の接着剤(30)との間で熱応力による剥離が生じやすい。
このヒートシンク(10)と接着剤(30)との間で剥離が生じると、半導体チップ(20)とヒートシンク(10)との熱的・電気的抵抗が大きくなるなど、やはり機能低下の問題が生じる。
本発明者の検討によれば、接着剤(30)の260℃におけるヤング率を0.04GPa以下とすることにより、上記リフロー時などに接着剤(30)とヒートシンク(10)との間に発生する熱応力を、剥離防止可能な程度に低く抑制できることが確認された(図9参照)。
このように、本発明によれば、ヒートシンク(10)と接着剤(30)との剥離をより高レベルに防止することができ、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る樹脂モールドパッケージタイプの半導体装置100の概略断面構成を示す図であり、図1(b)は、図1(a)中の丸で囲んだA部の拡大図である。この半導体装置100は、たとえばQFP(クワッドフラットパッケージ)、SOP(スモールアウトラインパッケージ)などにも適用できる。
ヒートシンク10は、Cu、Fe、Mo、42アロイ、コバールなどの金属など、放熱性に優れた材料からなるものであり、たとえば矩形板状をなす。本例では、ヒートシンク10はCu板からなる。
また、図1(a)に示されるように、ヒートシンク10は、その一面11と他面12との間の側面13に、モールド樹脂60とヒートシンク10との密着性を高めるための突起部(コイニング)14を有する。このような突起部14を有するヒートシンク10は、プレス加工などにより形成することができる。
このヒートシンク10の一面11側には、半導体チップとしてのICチップ20が搭載されている。このICチップは、シリコン基板などからなるもので、半導体プロセス技術を用いてトランジスタなどの素子が形成されたものである。
そして、本実施形態では、ヒートシンク10とICチップ20とは樹脂製の接着剤30を介して接着され固定されている。
この接着剤30は、エポキシ系樹脂、ポリイミド樹脂、シリコーン系樹脂などの熱伝導性に優れた樹脂からなり、具体的には、導電性接着剤などからなる。本例では、接着剤30は、エポキシ系樹脂にAgフィラーを混合させた銀ペーストからなる。
また、ヒートシンク10およびICチップ20の周囲には、Cuや42アロイ合金などの金属からなるリードとしてのリードフレーム40が配置されている。そして、ICチップ20とリードフレーム40とは、金やアルミニウムなどからなるワイヤ50によって結線され電気的に接続されている。
そして、モールド樹脂60は、ヒートシンク10、ICチップ20、リードフレーム40およびワイヤ50を包み込むように封止している。ここでは、ヒートシンク10の他面12側をモールド樹脂60から露出させており、それによって、放熱性の向上が図られている。
このモールド樹脂60は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂60は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。
このような半導体装置100において、本実施形態では、ヒートシンク10とモールド樹脂60との密着性、ヒートシンク10と樹脂製の接着剤30との密着性を確保しつつ、ヒートシンク10の他面12へのモールド樹脂60による樹脂バリの発生を防止するために、ヒートシンク10の表面全体を、比表面積が1.14以上1.32以下であるものとしている。
具体的には、図1において、ヒートシンク10における比表面積が1.14以上1.32以下である部位は、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1、および、モールド樹脂60から露出する部位H2として示されている。
さらに言うならば、図1に示される半導体装置100においては、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1は、ヒートシンク10の表面のうち一面11および一面11と他面12との間の側面13に相当する部位であり、一方、ヒートシンク10の表面のうちモールド樹脂60から露出する部位H2は、ヒートシンク10の他面12に相当する部位である。
具体的に、ヒートシンク10において比表面積を1.14以上1.32以下とするには、ヒートシンク10の表面を粗化処理すればよい。
本例では、図1(b)に示されるように、ヒートシンク10の表面はメッキ処理が施されたものであり、ヒートシンク10の母材(ここではCu)10aの上に、粗化されたNiメッキ10b、薄いPdメッキ10c、薄いAuメッキ10dが順次形成されたものとなっている。
ここでは、粗化されたNiメッキ10bの表面形状を、その上部の薄いメッキ10c、10dの各膜が承継することにより、メッキ膜の最表面すなわちヒートシンク10の表面が粗化された形状となっている。
このようなヒートシンク10は、母材10aをヒートシンク10形状となるようにプレス加工した後、個片または多連の状態で母材10aの表面にメッキを行うことにより形成することができる。
また、このメッキ膜10b、10c、10dの粗化方法は公知である。たとえば、電解メッキや無電解メッキにてNiメッキ10bを成膜する時に、電流密度や薬液の組成を調整するなどにより粗化を行うことができる。
また、メッキを粗化する方法としては、このように電解メッキや無電解メッキ等のメッキ条件を工夫(メッキ液、電流密度など)して粗化する方法以外にも、メッキ後にエッチングやサンドブラストなどによって、メッキ表面を粗化する方法を採用してもよい。
なお、本実施形態におけるヒートシンク10の粗化方法は、上記したメッキを粗化する方法以外の方法であってもよい。ヒートシンクの他の粗化方法について、図2を参照して述べておく。
図2は、ヒートシンク素材を直接粗化したヒートシンク10を示す概略断面図である。この図2に示される粗化方法は、ヒートシンク素材を直接粗化する方法であり、図2(a)は、母材10aの表面を粗化し、メッキは施さないヒートシンク10の例、図2(b)は、母材10aの表面を粗化し、上記メッキ10b、10c、10dを施したヒートシンク10の例を示す。
ヒートシンク素材を直接粗化する具体的方法としては、機械加工による粗化(荒研磨、サンドブラストなど)、薬品によるエッチング、レーザー光等による加熱など、が挙げられる。
さらに、ヒートシンク10の母材10aの表面に形成する膜としては、メッキ以外にも蒸着膜、CVD膜、印刷法による膜なども使用できる。
また、図1(b)に示される例では、ヒートシンク10の表面を構成するメッキは、粗化されたNiメッキ30b、薄いPdメッキ10c、薄いAuメッキ10dの3層であったが、図3に示されるように、粗化されたNiメッキ30bの1層のみでPdメッキ10cおよびAuメッキ10dは無くてもよい。
Pdメッキ10cおよびAuメッキ10dは、後述する図4に示されるように、半導体装置100の実装においてヒートシンク10をはんだ付けする場合に、はんだ付け性を確保するために設けられるものである。
つまり、ヒートシンク10の表面の構成としては、パッケージの用途に応じて選択することができ、たとえば、はんだ付けが必要な場合には、ヒートシンク10の表層にはんだ付けできるAu、Ag、Pdなどを形成すればよい。
一方、後述する図5に示されるように、ヒートシンク10の表層に機能的な膜を形成する必要がない場合には、上記図3に示されるように、ヒートシンク10の表層は、粗化されたNiメッキ30bの1層のみでPdメッキ10cおよびAuメッキ10dは無くてもよい。さらに、この場合、上記図2(a)に示されるように、ヒートシンク10は、その母材10aのみを粗化したものを使用してもよい。
このような半導体装置100は、上記のように表面が粗化されたヒートシンク10とリードフレーム40とをかしめ、溶接、接着などにより一体に固定した後、ICチップ20を接着剤30を介してヒートシンク10に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレーム40の成形やカットなどを行うことにより、製造することができる。
そして、この半導体装置100は、図4の実装構造例に示されるように、外部基板200上に搭載され実装される。ここで、外部基板200は、たとえばセラミック基板、プリント基板などであり、半導体装置100が搭載される面には、ランド210が設けられている。
そして、半導体装置100においては、モールド樹脂60からリードフレーム40の一部が露出しており、このリードフレーム40の露出部すなわちアウターリードが、外部基板200のランド210にはんだ220を介して接合されている。
また、ヒートシンク10の他面12も、外部基板200のランド210にはんだ220を介して接合されている。これにより、図4に示される実装構造では、ヒートシンク10の他面12から外部基板200への放熱が適切になされる。
ここで、このはんだ220は、Pbを実質的に含まないPbフリーはんだである。これは、はんだリフローの温度が従来のPb含有はんだにおける225℃から240〜260℃へと高温化したものである。
具体的なPbフリーはんだとしては、たとえば、Sn−Ag(Ag3.5)系はんだ、Sn−Ag−Cu系はんだなどが挙げられる。さらに、前記Sn−Ag−Cu系はんだとしては、Ag1〜4、Cu0〜1で3Ag−0.5Cu、3.5Ag−0.7Cuなどが挙げられる。
また、この半導体装置100は、図5の実装構造例に示されるように、外部基板200上に搭載され実装されてもよい。ここで、半導体装置100においては、アウターリードが上記図1および図4に示されるものとは反対側に折り曲げられ、外部基板200のランド210にはんだ220を介して接合されている。
一方、ヒートシンク10の他面12は、外部基板200とは反対側に設けられたケース300に接着剤310はんだ220を介して接合されている。これにより、図5に示される実装構造では、ヒートシンク10の他面12からケース300への放熱が適切になされる。
ところで、上述したように、本実施形態では、半導体装置100において上記図1(a)に示されるように、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1、および、モールド樹脂60から露出する部位H2を、比表面積が1.14以上1.32以下である部位としている。このようにした根拠について述べる。
本発明者は、ヒートシンク10の表面の粗化度合として、ヒートシンク10の比表面積に着目した。
この比表面積は、原子間力顕微鏡(AFM)により測定することができる。図6は、上記した各種の方法で粗化されたヒートシンク10の表面形状を模式的に示す図であり、この図は走査型電子顕微鏡で観察した像を模式化したものである。
図6に示されるように、粗化されたヒートシンク10の表面は、鋭い三角錐の突起が上方に向かっている凹凸形状となっている。そして、比表面積は、この凹凸面の表面積を表面が平坦である場合のヒートシンク10の表面積で割った値である。
具体的には、比表面積は、図6中の長さaの辺と長さbの辺からなる四角形の面積(a×b)を用い、この四角形内の凹凸面の表面積を(a×b)で除した比率として表すことができる。このような比表面積は、原子間力顕微鏡の画像処理を行うことで求めることができる。
ヒートシンク10の比表面積が大きいほど、モールド樹脂60との密着が大きくなり、ヒートシンク10とモールド樹脂60との剥離を抑え、樹脂クラックの防止に好ましいが、一方では、ヒートシンク10の他面12に樹脂が付着しやすく、樹脂バリが発生しやすくなる。
そこで、本発明者は、ヒートシンク10の比表面積と樹脂クラックおよび樹脂バリとの関係について調査検討を行った。ここでは、母材としてCuを用い、上記図1に示されるように全表面がメッキで粗化されたヒートシンク10を使用し、接着剤30であるAgペーストおよびモールド樹脂60はともにエポキシ系樹脂とした。
図7は、ヒートシンク10の比表面積Saに対する、モールド樹脂60の樹脂クラック発生率(単位:%)および樹脂バリ残り率(単位:%)の関係について調査した結果を示す図である。
ここで、樹脂バリ残り率は、モールド樹脂60によるモールドを行った後に観察調査したものであり、ヒートシンク10の他面12に残った樹脂バリの面積の、当該他面12の全面積に対する割合を百分率で示したものである。
また、樹脂クラック発生率については、比表面積Saを変えた半導体装置100をサンプルとして作成し、各サンプルを、30℃、70%の湿度で264時間、吸湿させた後、リフロー相当温度である263℃にさらし、さらに−65℃と150℃との冷熱サイクルを500サイクル行った後、外観観察やSAT(超音波探傷装置)などを用いてクラックの発生状態を調査した。
図7では、横軸にヒートシンク10の比表面積Saをとり、左縦軸に樹脂クラック発生率をとり、右縦軸に樹脂バリ残り率をとり、比表面積Saと樹脂クラック発生率との関係を白丸プロットにて、比表面積Saと樹脂バリ残り率との関係を黒丸プロットにて、それぞれ示してある。
この図7に示されるように、ヒートシンク10の比表面積Saを1.14以上とすれば、樹脂クラック発生率が実質的に0となっている。一方、ヒートシンク10の比表面積Saを1.32以下とすれば、樹脂バリ残り率が実質的に0となっている。
このように、ヒートシンク10の表面における比表面積を1.14以上とすれば、ヒートシンク10とモールド樹脂60との密着強度が向上して樹脂クラックの発生を防止することができ、当該比表面積を1.32以下とすれば、当該密着強度を過度に大きなものとすることなく、問題となるような樹脂バリの発生を防止できることが確認された。
そして、このような実験検討結果に基づいて、本実施形態では、ヒートシンク10と、ヒートシンク10の表面に搭載されて固定された半導体チップとしてのICチップ20と、ICチップ20の周囲に配置されICチップ20と電気的に接続されたリードとしてのリードフレーム40と、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備え、ヒートシンク10の表面の一部がモールド樹脂60から露出している半導体装置において、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1およびモールド樹脂60から露出する部位H2は、比表面積が1.14以上1.32以下であることを特徴とする半導体装置100を提供している。
上述したように、本実施形態の半導体装置100によれば、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1およびモールド樹脂60から露出する部位H2を、比表面積が1.14以上1.32以下のものとしているため、樹脂クラックおよび樹脂バリを防止できる。
よって、本実施形態によれば、ヒートシンク10、半導体チップ20およびリード40をモールド樹脂60で包み込むように封止してなる半導体装置100において、モールド樹脂60のクラック防止とヒートシンク10の露出面12における樹脂バリの防止とを適切に両立することができる。
また、本実施形態の半導体装置100においては、モールド樹脂60の260℃におけるヤング率は、0.7GPa以下であることが好ましい。
本発明者の検討によれば、半導体装置100をPbフリーはんだを用いて実装するときには、高温でリフローさせるため、このリフロー時にはヒートシンク10とモールド樹脂60との間に大きな熱応力が発生する。
この熱応力を低減するには、高温でのモールド樹脂60のヤング率を小さくすることが有効であり、本発明者は、モールド樹脂60のヤング率と剥離との関係について検討を行った。ここで、ヤング率は、Pbフリーはんだのリフロー温度にほぼ相当する260℃におけるヤング率とした。
図8は、モールド樹脂60の260℃におけるヤング率(単位:GPa)に対する、モールド樹脂60とヒートシンク10との間に発生する熱応力(単位:MPa)、および、ヒートシンク10とモールド樹脂60との間の剥離発生率(図8ではヒートシンク剥離発生率と図示、単位:%)の関係について調査した結果を示す図である。
ここで、モールド樹脂60とヒートシンク10との間に発生する熱応力については、モールド樹脂60の上記ヤング率を変えた半導体装置100をサンプルとし、各サンプルについてFEM(有限要素法)解析により求めた。
また、ヒートシンク剥離発生率については、これら各サンプルを実際に作成し、30℃、70%の湿度で264時間、吸湿させた後、リフロー相当温度である263℃にさらし、さらに−65℃と150℃との冷熱サイクルを500サイクル行った後、上記SATで剥離状態を調査した。
図8では、横軸にモールド樹脂60のヤング率(260℃)をとり、左縦軸に熱応力をとり、右縦軸にヒートシンク剥離発生率をとり、モールド樹脂60のヤング率と熱応力との関係を白丸プロットにて、モールド樹脂60のヤング率とヒートシンク剥離発生率との関係を黒丸プロットにて、それぞれ示してある。
この図8に示されるように、モールド樹脂60の260℃におけるヤング率が0.8GPaを超えると、熱応力が大きくなり、リフロー時などにおいてヒートシンク10とモールド樹脂60との剥離が発生するが、当該ヤング率が0.7GPa以下ではヒートシンク剥離発生率は実質的に0である。
このように、モールド樹脂60の260℃におけるヤング率を0.7GPa以下とすれば、上記リフロー時などにモールド樹脂60とヒートシンク10と間に発生する熱応力を、剥離防止可能な程度に低く抑制できる。
つまり、本実施形態の半導体装置100において、モールド樹脂60の260℃におけるヤング率を0.7GPa以下とすれば、ヒートシンク10とモールド樹脂60との剥離を、より高レベルで防止することができる。
また、本実施形態の半導体装置100においては、半導体チップとしてのICチップ20は、樹脂製の接着剤30を介してヒートシンク10の表面に固定されているが、ここにおいて、接着剤30の260℃におけるヤング率は、0.04GPa以下であることが好ましい。
このように、ICチップ20が樹脂製の接着剤30を介してヒートシンク10の表面に固定されている場合、モールド樹脂60と同様、熱膨張係数差により、ヒートシンク10と樹脂製の接着剤30との間で熱応力が発生し、それによって剥離が生じやすい。
このヒートシンク10と接着剤30との間で剥離が生じると、ICチップ20とヒートシンク10との熱的・電気的抵抗が大きくなるなど、やはり半導体装置100における機能低下の問題が生じる。
そこで、この接着剤30についても熱応力を低減するには、高温での接着剤30のヤング率を小さくすることが有効であり、本発明者は、接着剤30の260℃におけるヤング率と剥離との関係について検討を行った。
図9は、接着剤30の260℃におけるヤング率(単位:GPa)に対する、接着剤30とヒートシンク10との間に発生する熱応力(単位:MPa)、および、接着剤30とヒートシンク10との間の剥離発生率(図9では接着剤剥離発生率と図示、単位:%)の関係について調査した結果を示す図である。
ここで、接着剤30とヒートシンク10との間に発生する熱応力については、接着剤30の上記ヤング率を変えた半導体装置100をサンプルとし、各サンプルについてFEM(有限要素法)解析により求めた。
また、接着剤剥離発生率については、これら各サンプルを実際に作成し、30℃、70%の湿度で264時間、吸湿させた後、リフロー相当温度である263℃にさらし、さらに−65℃と150℃との冷熱サイクルを500サイクル行った後、上記SATで剥離状態を調査した。
図9では、横軸に接着剤30のヤング率(260℃)Saをとり、左縦軸に熱応力をとり、右縦軸に接着剤剥離発生率をとり、接着剤30のヤング率と熱応力との関係を白丸プロットにて、接着剤30のヤング率とヒートシンク剥離発生率との関係を黒丸プロットにて、それぞれ示してある。
この図9に示されるように、接着剤30の260℃におけるヤング率が0.05GPaを超えると、熱応力が大きくなり、リフロー時などにおいてヒートシンク10と接着剤30との剥離が発生するが、当該ヤング率が0.04GPa以下では接着剤剥離発生率は実質的に0である。
このように、接着剤30の260℃におけるヤング率を0.04GPa以下とすることにより、上記リフロー時などに接着剤30とヒートシンク10との間に発生する熱応力を、剥離防止可能な程度に低く抑制できる。
つまり、本実施形態の半導体装置100において、接着剤30の260℃におけるヤング率を0.04GPa以下とすれば、ヒートシンク10と接着剤30との剥離をより高レベルに防止することができる。
[変形例]
なお、上記図1に示される半導体装置100では、半導体チップとしてのICチップ20は、ヒートシンク10の一面11に樹脂製の接着剤30を介して接着され固定されていた。そのため、上記のように比表面積が規定されたヒートシンク10と樹脂製の接着剤30との剥離も極力防止することができた。
ここにおいて、ICチップ20は、ヒートシンク10の一面11に樹脂製の接着剤30ではなく、はんだなどを介して接着され固定されていてもよい。
この場合、ヒートシンク10と樹脂製の接着剤との剥離という問題は回避されるが、やはり、半導体装置100において、ヒートシンク10とモールド樹脂60との剥離を極力抑制できるという効果は発揮される。
また、上記図1に示される半導体装置100は、たとえばQFPやSOPなどに適用可能な形態のものであったが、本実施形態のヒートシンク10を適用可能な半導体装置としては、パッケージ形態やパッケージサイズなどが限定されるものではない。
図10は、本第1実施形態のヒートシンク10を適用可能な半導体装置としてのリードフレームを用いたQFNパッケージ(Quad Flat Non−Leaded Package)構造を有する半導体装置を示す概略断面図である。
この場合、リードフレーム40は、アウターリード部を無くし、リードフレーム40のインナーリード部の下面をモールド樹脂60から露出させるハーフモールド構造となっている。
図11は、本第1実施形態のヒートシンク10を適用可能な半導体装置としてのパワーモジュールの概略断面図である。
この場合、ヒートシンク10の一面11には、接着剤30を介してICチップ20が搭載されている以外に、さらに、ICチップ71やチップ部品72を搭載した基板70が、接着剤30を介して搭載されている。この基板70としてはセラミック基板やプリント基板を採用できる。
もちろん、これら図10、図11に示される半導体装置においても、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1、および、モールド樹脂60から露出する部位H2は、比表面積が1.14以上1.32以下であり、それによって、モールド樹脂60のクラック防止とヒートシンク10の露出面12における樹脂バリの防止とを適切に両立している。
(第2実施形態)
ところで、上記第1実施形態では、ヒートシンク10の表面全体を、比表面積が1.14以上1.32以下であるものとしていた。
これは、実験的に求められた上記図7に示されるヒートシンク10の比表面積Saに対する、モールド樹脂60の樹脂クラック発生率および樹脂バリ残り率の関係に基づいて得られたものである。
これらのことから、ヒートシンク10の表面において樹脂クラックに関する部位と、樹脂バリに関する部位とを区別して、比表面積を規定してもよいと考えられる。
ここで、本実施形態の半導体装置も、上記第1実施形態と同様に、図1に示されるように、ヒートシンク10と、ヒートシンク10の表面に搭載されて固定されたICチップ20と、ICチップ20の周囲に配置されたリードフレーム40と、ICチップ20、ヒートシンク10、リードフレーム40を包み込むように封止するモールド樹脂60とを備え、ヒートシンク10の表面の一部がモールド樹脂60から露出している基本構成を有している。
そして、本実施形態においては、このような基本構成を有する半導体装置において、上記第1実施形態と相違する点は、上記図1中のヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1が、比表面積が1.14以上であり、一方、上記図1中のヒートシンク10の表面のうちモールド樹脂60から露出する部位H2が、比表面積が1.32以下であるという点である。
このように、ヒートシンク10において、それぞれの部位H1、H2で比表面積Saを変えることは、部分的な選択メッキを行うなどにより、実現可能である。
本実施形態では、ヒートシンク10の表面において樹脂クラックに係る部位、すなわちモールド樹脂60に封止されている部位H1の比表面積が1.14以上であるため、ヒートシンク10とモールド樹脂60との剥離を極力防止して、樹脂クラックを防止することができる。
一方、ヒートシンク10の表面において樹脂バリに係る部位、すなわちモールド樹脂60から露出する部位H2の比表面積が1.32以下であるため、ヒートシンク10とモールド樹脂60との密着強度を過度に大きなものとすることなく、問題となるような樹脂バリの発生を防止することができる。
よって、本実施形態によっても、ヒートシンク10、半導体チップ20およびリード40をモールド樹脂60で包み込むように封止してなる半導体装置において、モールド樹脂60のクラック防止とヒートシンク10の露出面12における樹脂バリの防止とを適切に両立することができる。
また、本実施形態の半導体装置においても、モールド樹脂60の260℃におけるヤング率を0.7GPa以下とすることが好ましく、ICチップ20が樹脂製の接着剤30を介してヒートシンク10の表面に固定されている場合、接着剤30の260℃におけるヤング率を0.04GPa以下とすることが好ましい。
(他の実施形態)
なお、上記図1に示される半導体装置100においては、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1は、ヒートシンク10の一面11および側面13であり、一方、モールド樹脂60から露出する部位H2は、ヒートシンク10の他面12であったが、ヒートシンク10のモールド樹脂60からの露出形態が図1と相違する場合には、これら部位H1、H2も図1とは相違することはもちろんである。
また、上記実施形態では、ICチップ20とリードフレーム40との電気的な接続は、ボンディングワイヤ50により行っていたが、それ以外の方法で行ってもよい。
また、ヒートシンク10の側面13には突起部(コイニング)14が無いものであってもよい。また、突起部14の形状は、上記図示例に限定されるものではなく、モールド樹脂60との密着性を向上させるような形状であればかまわない。
また、ヒートシンク10の表面をメッキで構成する場合には、上記したメッキに限定されるものではなく、種々の材質のメッキや積層構成を採用できる。
要するに、本発明は、ヒートシンクと、ヒートシンクの表面に搭載されて固定された半導体チップと、半導体チップの周囲に配置され半導体チップと電気的に接続されたリードと、これらを包み込むように封止するモールド樹脂とを備え、ヒートシンクの表面の一部がモールド樹脂から露出している半導体装置において、ヒートシンク表面のうちモールド樹脂に封止されている部位の比表面積を1.14以上とし、ヒートシンク表面のうちモールド樹脂から露出する部位の比表面積を1.32以下としたことを要部とするものであり、その他の部分については適宜、設計変更が可能である。
(a)は、本発明の第1実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面図であり、(b)は、(a)中のA部拡大図である。 ヒートシンク素材を直接粗化したヒートシンクを示す概略断面図である。 上記第1実施形態のヒートシンクの他の例を示す概略断面図である。 図1に示される半導体装置の実装構造の一例を示す概略断面図である。 図1に示される半導体装置の実装構造のもう一つの例を示す概略断面図である。 粗化されたヒートシンクの表面形状を模式的に示す図である。 ヒートシンクの比表面積Saに対する、樹脂クラック発生率および樹脂バリ残り率の関係を示す図である。 モールド樹脂の260℃におけるヤング率に対する、熱応力およびヒートシンク剥離発生率の関係を示す図である。 接着剤の260℃におけるヤング率に対する、熱応力および接着剤剥離発生率の関係を示す図である。 上記第1実施形態の変形例としてのリードフレームを用いたQFN構造を有する半導体装置を示す概略断面図である。 上記第1実施形態の変形例としてのパワーモジュールとしての半導体装置を示す概略断面図である。 従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
符号の説明
10…ヒートシンク、20…半導体チップとしてのICチップ、
40…リードとしてのリードフレーム、60…モールド樹脂、
H1…ヒートシンクの表面のうちモールド樹脂に封止されている部位、
H2…ヒートシンクの表面のうちモールド樹脂から露出する部位。

Claims (3)

  1. ヒートシンク(10)と、
    前記ヒートシンク(10)の表面に搭載されて固定された半導体チップ(20)と、
    前記半導体チップ(20)の周囲に配置され前記半導体チップ(20)と電気的に接続されたリード(40)と、
    前記半導体チップ(20)、前記ヒートシンク(10)、前記リード(40)を包み込むように封止するモールド樹脂(60)とを備え、
    前記ヒートシンク(10)の表面の一部が前記モールド樹脂(60)から露出している半導体装置において、
    前記ヒートシンク(10)の表面のうち前記モールド樹脂(60)に封止されている部位(H1)および前記モールド樹脂(60)から露出する部位(H2)は、平坦な母材(10a)の上に比表面積が1.14以上1.32以下に粗化されたメッキ膜(10b、10c、10d)が形成された同じ表面形状であることを特徴とする半導体装置。
  2. 前記モールド樹脂(60)の260℃におけるヤング率は、0.7GPa以下であることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体チップ(20)は、樹脂製の接着剤(30)を介して前記ヒートシンク(10)の表面に固定されており、
    前記接着剤(30)の260℃におけるヤング率は、0.04GPa以下であることを特徴とする請求項1または2に記載の半導体装置。
JP2008007053A 2008-01-16 2008-01-16 半導体装置 Expired - Fee Related JP4931835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007053A JP4931835B2 (ja) 2008-01-16 2008-01-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007053A JP4931835B2 (ja) 2008-01-16 2008-01-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005062358A Division JP2006245478A (ja) 2005-03-07 2005-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2008141220A JP2008141220A (ja) 2008-06-19
JP4931835B2 true JP4931835B2 (ja) 2012-05-16

Family

ID=39602307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007053A Expired - Fee Related JP4931835B2 (ja) 2008-01-16 2008-01-16 半導体装置

Country Status (1)

Country Link
JP (1) JP4931835B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347551B2 (en) 2016-09-12 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375809B2 (ja) * 2014-09-15 2018-08-22 株式会社デンソー 半導体装置、および、その製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2000043441A (ja) * 1998-05-28 2000-02-15 Fuji Photo Film Co Ltd 平版印刷板用アルミニウム支持体の製造方法及びアルミニウム板のポリッシング方法
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP3930732B2 (ja) * 2000-12-27 2007-06-13 荏原ユージライト株式会社 銅および銅合金用のマイクロエッチング剤並びにこれを用いる銅または銅合金の微細粗化方法
JP2002284856A (ja) * 2001-03-26 2002-10-03 Toray Ind Inc エポキシ系樹脂組成物およびそれを用いた半導体装置
JP2004179275A (ja) * 2002-11-26 2004-06-24 Sumitomo Bakelite Co Ltd 半導体装置
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP4301068B2 (ja) * 2004-01-09 2009-07-22 株式会社デンソー 樹脂封止型半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347551B2 (en) 2016-09-12 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor package

Also Published As

Publication number Publication date
JP2008141220A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP5893826B2 (ja) リードフレーム及びその製造方法
JP2002307188A (ja) Zn−Al系はんだを用いた製品
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JP2001284792A (ja) 半田材料及びそれを用いた半導体装置の製造方法
JP2006269903A (ja) 半導体装置用リードフレーム
JP3169781B2 (ja) 半導体装置用のリードフレーム
JP2006245478A (ja) 半導体装置
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2005340268A (ja) トランジスタパッケージ
JP4931835B2 (ja) 半導体装置
JP2009285732A (ja) 接続材料、接続材料の製造方法、および半導体装置
JP2005129886A (ja) 半導体装置およびその製造方法
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP5473388B2 (ja) 半導体装置および半導体装置の製造方法
JP2008192859A (ja) 半導体装置およびその製造方法
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
JP4679987B2 (ja) 樹脂封止型半導体装置
JP2006147918A (ja) 半導体装置
JP4728606B2 (ja) 電子装置
JP4213601B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110426

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120214

R151 Written notification of patent or utility model registration

Ref document number: 4931835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees