JP4213250B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4213250B2 JP4213250B2 JP08687298A JP8687298A JP4213250B2 JP 4213250 B2 JP4213250 B2 JP 4213250B2 JP 08687298 A JP08687298 A JP 08687298A JP 8687298 A JP8687298 A JP 8687298A JP 4213250 B2 JP4213250 B2 JP 4213250B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- deuterium
- light hydrogen
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に係わり、特に重水素を用いてゲート絶縁膜の改質処理を行う半導体素子の製造方法に関する。
【０００２】
【従来の技術】
重水素雰囲気中の熱処理を行うと、軽水素を用いたときよりもホットキャリアストレスによる膜質の劣化を抑制できることが知られている。この性質を利用して、ゲート絶縁膜を具備する半導体素子に対して重水素雰囲気中で熱処理を行い、ホットキャリアストレスによる膜質の劣化を抑制する半導体素子の製造方法が広く用いられている。この方法によれば、ゲート絶縁膜の界面準位の形成を低減し、ゲート電圧のしきい値Ｖthを安定化させることができる。
【０００３】
このような重水素を用いた熱処理を行った後の半導体素子にホットキャリアストレスが加わった場合の膜質が劣化する様子を図１２に示す。横軸はＳｉバンドギャップ、縦軸は界面準位密度を示し、破線は軽水素のアニールサンプルを、実線は重水素のアニールサンプルを、一点鎖線はホットキャリアストレスが加わる前のサンプルを示す。図１２に示すように、ホットキャリアストレスが加わることによりゲート絶縁膜の界面準位密度が高くなるが、軽水素のサンプルに比較して重水素のサンプルは界面準位密度が低減されるため、膜質の劣化が抑制されることが分かる。
【０００４】
しかし、図１２の測定における重水素雰囲気中の熱処理は、素子構造を形成し、パッシベーション膜を堆積した後の半導体素子の製造工程の最終部でなされたものである。
【０００５】
これに対して、パッシベーション膜堆積前でも、ゲート絶縁膜の劣化を招くことがある。その一例を図１３に示す。シリコン基板１上にゲート絶縁膜２及び素子分離膜３が堆積し、このゲート絶縁膜２上にゲート電極４が形成され、さらに層間絶縁膜５、コンタクトホール６を介して配線材料が堆積している。ここで、この配線材料を例えば反応性イオンエッチングによりパターニングして配線層７’とする際、配線層７’に負電荷８が侵入することにより、コンタクトホール６を介して配線層７’と接続されたゲート電極４が帯電してゲート絶縁膜２中に電流９が流れ、膜質の劣化を抑制することができなかった。
【０００６】
【発明が解決しようとする課題】
上述したように、従来は半導体素子の製造工程の最終工程で重水素雰囲気中の熱処理を行うことによりゲート絶縁膜の膜質の改善がなされていたが、この最終工程前にゲート絶縁膜に電流が流れるような工程を経る場合、ゲート絶縁膜の損傷を防止できなかった。
【０００７】
本発明は上記課題を解決するためになされたもので、その目的とするところは、ゲート絶縁膜の損傷を防止する半導体素子の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一態様による半導体素子の製造方法は、半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の上方に前記ゲート電極と接続する配線材料を形成する工程と、熱処理によって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面に重水素を導入すると同時に、前記配線材料の表面を負電荷で帯電させることによって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面の軽水素を脱離させる工程と、前記配線材料を反応性イオンエッチングで加工して配線層を形成する工程とを含む。
【００１４】
本発明の望ましい形態は、重水素導入手段、軽水素脱離手段、ゲート絶縁膜に損傷が加わる手段を同一チャンバ内に設置する。
（作用）
本発明では、ゲート絶縁膜に損傷が加わる工程の前に、ゲート絶縁膜又は該ゲート絶縁膜と半導体層との界面に重水素を導入する。これによってゲート絶縁膜に電流が注入されるような工程を経た場合に生ずるゲート絶縁膜の損傷を低減できる。
【００１５】
また、重水素を導入する工程の前にさらに軽水素を脱離させる工程を行うことで、ゲート絶縁膜又はその界面への重水素の導入を容易にすることができ、これによってゲート絶縁膜の損傷をさらに低減することができる。また、これら軽水素脱離工程と同時に重水素導入工程を行うことで、重水素の導入効率をさらに高めることができる。
【００１６】
また、重水素の導入を、ゲート絶縁膜の上層又は下層に形成された重水素を含む膜からの拡散により行うことで、重水素が拡散しにくいような例えばシリコン窒化膜等がゲート絶縁膜の上層に形成された後にも、ゲート絶縁膜中又はその界面に重水素を供給することが可能である。
【００１７】
また、軽水素を脱離させる工程と、重水素を導入する工程と、ゲート絶縁膜に損傷が加わるような工程を大気に晒すことなく連続して行う半導体素子の製造装置を用いることで、各工程の待機時間に、大気中の水分に起因する水酸基や水滴等が基板表面に付着するのを防ぐことができる。従って、ゲート絶縁膜への軽水素の混入を防止することができ、重水素の導入効率を高めることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る半導体素子の製造方法の工程断面図である。まず、シリコン基板１上に熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成する。次いで、このゲート絶縁膜２及び素子分離膜３上に例えばＣＶＤ法等により多結晶シリコン被膜を形成し、反応性イオンエッチング法等によりパターニングを行いゲート電極４を形成する。次いで、ＣＶＤ法等によりＳｉＯ2 等からなる層間絶縁膜５を形成する。次いで、この層間絶縁膜５を反応性イオンエッチング等によりゲート電極４が露出するまで掘り込み、コンタクトホール６を形成する。次いで、層間絶縁膜５上にコンタクトホール６内部を含めてＡｌからなる配線材料７を堆積する（図１（ａ））。
【００１９】
これら複数の層が形成された半導体素子を、常圧、４５０℃の重水素雰囲気１０中で３０分熱処理する。この熱処理により、ゲート絶縁膜２中のシリコンの未結合手に重水素が結合する。また、シリコンに結合した軽水素の一部も結合が切れ、これにより生じた未結合手にも重水素が結合し、ゲート絶縁膜２中に重水素が導入される。
【００２０】
この重水素導入工程の後に、フォトレジスト１２を塗布してパターニングし、このフォトレジスト１２をマスクとして配線材料７を反応性イオンエッチング１１によりパターニングして配線層７’を形成する（図１（ｂ））。このパターニングの際には、ゲート絶縁膜２中に重水素が導入されているためにゲート絶縁膜２の損傷は低減される。
【００２１】
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして２％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものである。
【００２２】
また、このように形成された半導体素子のゲート電圧Ｖg の時間的変化の測定結果を図２に示す。重水素アニールサンプルを実線で示し、比較のために軽水素アニールサンプルを破線で示す。ストレス電流密度Ｊstress＝−１０ｍＡ／ｃｍ2 として測定を行ったもので、横軸は時間を、縦軸はゲート電圧Ｖg を示す。図２に示すように、軽水素アニールサンプルは時間の経過と共にゲート電圧Ｖg が徐々に劣化していくが、重水素アニールサンプルの場合、劣化する割合が軽水素アニールサンプルに比較して小さい。従って、ゲート絶縁膜２中に電流を注入した際に生ずるゲート絶縁膜２の損傷が重水素導入により低減されていることが分かる。
【００２３】
このように、ゲート絶縁膜２に予め重水素を導入しているため、反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流の増大を抑制することができる。
【００２４】
（第２実施形態）
図３は本発明の第２実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において第１実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１上に熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極４を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜５にコンタクトホール６を開口して配線材料７を形成する。ここまでは第１実施形態と同様である。
【００２５】
これら複数の層が形成された半導体素子を２３０℃の酸素プラズマ雰囲気３１中で１０分間熱処理する（図３（ａ））。このプラズマ雰囲気３１により、配線材料７表面に負電荷８が誘起される。この負電荷８により、ゲート絶縁膜２中でシリコンと軽水素の結合が切れ、軽水素が脱離して配線材料７まで引き出される。従って、酸素プラズマ雰囲気３１中に晒す前に比較して、未結合手を持つシリコンの比率が高くなる。
【００２６】
さらに、軽水素の脱離した半導体素子に対して、常圧で４５０℃の重水素雰囲気１０中で１５分間の熱処理を行う（図３（ｂ））。この熱処理により、シリコンの未結合手に重水素が結合し、ゲート絶縁膜２中に重水素が導入される。
【００２７】
これら軽水素脱離工程及び重水素導入工程を経た後、反応性イオンエッチング１１によって配線層７’を形成する（図３（ｃ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして１０％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものであり、第１実施形態の場合よりも重水素の導入量が増加しているのが分かる。これは、軽水素脱離により軽水素導入量を低減し、さらに重水素を結合させる未結合手を持つシリコンの比率を増加させているからである。従って、第１実施形態と比較して反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００２８】
（第３実施形態）
図４は本発明の第３実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１の上に、熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極４を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜にコンタクトホール６を開口する。ここまでは第１実施形態と同様である。
【００２９】
次いで、このコンタクトホール６を含めて層間絶縁膜５上にＣｕからなる配線材料４１を形成する。これら複数の層が形成された半導体素子を重水素雰囲気１０中で熱処理してゲート絶縁膜２又はその界面に重水素を導入するとともに、配線材料４１表面に電子線４２を照射して配線材料４１表面を負電荷８で帯電させてゲート絶縁膜２中の軽水素を脱離させる（図４（ａ））。その際、温度は４５０℃とし、３０分間の処理を行う。
【００３０】
しかる後に、反応性イオンエッチング１１によって配線層４１’を形成する（図４（ｂ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして１７％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものであり、第１，２実施形態の場合よりも重水素の導入量を増加させることができることが分かる。これは、ゲート絶縁膜２中又はその界面の軽水素を脱離させるのと同時に重水素を導入しているため、ゲート絶縁膜２中への重水素の導入が容易になるからであり、そのため反応性イオンエッチング１１に起因するゲート電流の増大を第２実施形態の場合よりもさらに低減できる。
【００３１】
（第４実施形態）
図５は本発明の第４実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。ＳｉＯ2 からなるゲート絶縁膜２を熱酸化法によってシリコン基板１上に形成した後、軽水素が重水素によって置き換えられたシランガス（ＳｉＤ4 ）を用いて多結晶シリコン被膜を形成する。そして、この多結晶シリコン被膜を反応性イオンエッチング法によってパターニングしてゲート電極５１を形成する。このゲート電極５１には通常軽水素が混入しているが、重水素に置換されたシランガスを用いているため重水素が混入している。
【００３２】
次いで、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜５にコンタクトホール６を開口し、Ａｌからなる配線材料７を形成する（図５（ａ））。
【００３３】
次いで、真空中で３５０℃にて配線材料７に向けて電子線４２を照射して配線材料７表面を帯電させる。この電子線４２の照射によりゲート絶縁膜２中の軽水素が脱離する。また、３５０℃の高温で熱処理されるため、軽水素の脱離と同時にゲート電極５１に混入した重水素５２がゲート絶縁膜２中に拡散し、ゲート絶縁膜２中に重水素５２が導入される（図５（ｂ））。
【００３４】
しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図５（ｃ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量と同等以上になり、第１〜３実施形態の場合よりも重水素の量を増加させることができることが分かる。これは、第１〜３実施形態に比較して軽水素の量がゲート絶縁膜２中で既に少なくなっている状態で、軽水素脱離により軽水素導入量を低減し、重水素を結合させる未結合手を持つシリコンの比率をさらに増加させるからである。従って、第１〜３実施形態と比較しても反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００３５】
なお、配線層７’の形成後、シリコン窒化膜等からなるパッシベーション膜を配線層７’上に堆積する場合、従来ではシリコン窒化膜がバリア層となり重水素の拡散が妨げられたが、本実施形態によれば、パッシベーション膜堆積時には既にゲート電極５１中に重水素が導入されているため、バリア層であるパッシベーション膜を介することなくゲート絶縁膜２に容易に重水素の導入が行える。
【００３６】
（第５実施形態）
図６は本発明の第５実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、第１実施形態と同様の方法によりシリコン基板１，ゲート絶縁膜２，ゲート電極４からなるＭＯＳ構造を形成する。次いで、軽水素が重水素で置き換えられたテトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ2 Ｄ5 ）4 ）を用いて層間絶縁膜６１をＣＶＤ法により形成し、３５０℃の窒素雰囲気中で３０分の熱処理を行う。次いで、反応性イオンエッチングによってコンタクトホール６を開口し、Ａｌからなる配線材料７を形成する（図６（ａ））。
【００３７】
しかる後に、真空中で４５０℃にて、１５分間電子線４２を照射して配線材料７表面を帯電させ、ゲート絶縁膜２中又はその界面の軽水素を脱離させると同時に、層間絶縁膜６１中に混入した重水素６２を拡散させ、ゲート電極４を介してゲート絶縁膜２中又はその界面に重水素６２を導入する（図６（ｂ））。しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図６（ｃ））。
【００３８】
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量と同程度になり、第１〜３実施形態の場合よりも重水素の導入量を増加させることができることが分かる。これは、層間絶縁膜６１を通常のテトラエトキシシラン（ＴＥＯＳ）を用いて形成した場合よりも、ゲート絶縁膜２中の軽水素の量が少なくなっている状態で、さらに軽水素を脱離させながら同時に重水素６２を導入しているからである。従って、第３実施形態と比較しても反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００３９】
なお、バリア層であるパッシベーション膜を介することなくゲート絶縁膜２に容易に重水素の導入が行える点は第４実施形態と同様である。
（第６実施形態）
図７は本発明の第６実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１上に四塩化シリコンＳｉＣｌ4 と亜酸化窒素Ｎ2 Ｏガスを用いたＣＶＤ法によってゲート絶縁膜７１を形成する。このゲート絶縁膜７１上に、軽水素が重水素で置き換えられたシランガスＳｉＤ4 を用いて多結晶シリコン被膜を形成し、反応性イオンエッチングによってゲート電極５１を形成する。次いで、軽水素を重水素で置換したテトラエトキシシラン（ＴＥＯＳ）を用いて層間絶縁膜６１を形成し、２５０℃の酸素プラズマ雰囲気３１中で１０分の熱処理を行う。これにより、ゲート絶縁膜７１中又はその界面での水素が脱離し、かつ重水素が導入される。次いで、コンタクトホール６を反応性イオンエッチングによって開口し、Ａｌ等からなる配線材料７を形成する（図７（ａ））。
【００４０】
次いで、真空中で４５０℃にて、１５分間電子線４２を照射して、配線材料７表面を帯電させる。この配線材料７の帯電によりゲート絶縁膜７１中の軽水素が脱離する。また、高温熱処理により、軽水素の脱離と同時にゲート電極５１及び層間絶縁膜６１中に混入した重水素５２，６２がゲート絶縁膜７１中に拡散し、ゲート絶縁膜７１中に重水素５２，６２が導入される（図７（ｂ））。
【００４１】
しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図７（ｃ））。
その結果、ゲート電極５１や層間絶縁膜６１を軽水素を含む材料で形成した場合よりもゲート絶縁膜７１中の軽水素量が遙かに少ない状態で、残存している軽水素を脱離させながら重水素を導入しているので、ゲート絶縁膜７１中又はその界面の重水素の総量は軽水素よりも遙かに多く、重水素と軽水素を合わせた水素の総量の大部分を占める。また、軽水素脱離工程及び重水素導入工程を配線材料７形成後のみならず層間絶縁膜６１形成後にも行うことにより、さらに重水素の比率を高めることができる。
【００４２】
そのため、反応性イオンエッチング１１によるゲート絶縁膜７１のリーク電流の増大は、反応性イオンエッチング１１を用いない場合と比較してもほぼ同等にまで抑制することができる。
【００４３】
（第７実施形態）
図８は本発明の第７実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１の表面を軽水素が重水によって置き換えられたフッ化水素ガスにさらした後、軽水素が重水素で置き換えられた塩酸及びオゾンを用いて処理することによって、シリコン基板１上に極めて薄いＳｉＯ2 からなるバリア層８１を形成する。このバリア層８１は、シリコン基板１からその上層に形成されるべきゲート絶縁膜８２への拡散を防止するために形成される。そして、このバリア層８１の形成されたシリコン基板１を窒素雰囲気中で９００度３分の熱処理を行う。この熱処理により、バリア層８１中の原子間の結合を高めて軽水素の拡散を困難とし、シリコン基板１とゲート絶縁膜８２とのバリア効果を高めることができる。
【００４４】
次いで、軽水素が重水素で置き換えられたＴａ（ＯＣ2 Ｄ5 ）5 と酸素ガスを用いたＣＶＤ法によってゲート絶縁膜８２を形成した後、３５０℃の酸素プラズマ中で３０分の熱処理を行う。これにより、ゲート絶縁膜８２中又はその界面の軽水素が脱離し、さらに重水素がゲート絶縁膜８２中又はその界面に導入される。
【００４５】
しかる後に、四塩化チタンＴｉＣｌ4 と軽水素が重水素で置換されたアンモニアＮＤ3 を用いて、ＣＶＤ法によって窒化チタン等からなる被膜を形成し、反応性イオンエッチングによってゲート電極８３を形成した後、軽水素が重水素によって置き換えられたテトラエトキシシラン（ＴＥＯＳ）を用いて層間絶縁膜６１を形成する。しかる後に、再び酸素プラズマ中で４００℃で１０分の熱処理してゲート絶縁膜８２中又はその界面の軽水素を脱離し、層間絶縁膜６１から重水素をゲート電極８３を介してゲート絶縁膜８２中又はその界面に導入した後、コンタクトホール６を反応性イオンエッチングによって開口し、Ａｌ等からなる配線材料７を形成する（図８（ａ））。
【００４６】
しかる後に、真空中で４５０℃にて、１５分間電子線４２を照射して、配線材料７表面を帯電させ、ゲート絶縁膜８２中又はその界面の軽水素を脱離し、各層に残存する重水素を拡散させ、ゲート絶縁膜８２中又はその界面に導入する（図８（ｂ））。しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図８（ｃ））。
【００４７】
その結果、ゲート絶縁膜８２、ゲート電極８３、層間絶縁膜６１のそれぞれを、軽水素を含まない材料で形成し、ゲート電極８３中に軽水素が極めて少ない状態で更に残存している軽水素を脱離させながら同時に重水素を導入しているので、ゲート絶縁膜８２中又はその界面の重水素の量は軽水素よりも遥かに多く、重水素と軽水素を合わせた総量の大部分を重水素が占める。また、軽水素脱離工程及び重水素導入工程を配線材料７形成後のみならずゲート絶縁膜８２形成後及び層間絶縁膜６１形成後にも行うことにより、さらに重水素の比率を高めることができる。
【００４８】
従って、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、反応性イオンエッチング１１を用いない場合と比較してもほぼ同等にまで抑制することが出来る。
【００４９】
（第８実施形態）
図９は本発明の第８実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。シリコン基板１上に熱酸化法によってバリア層８１を介してゲート絶縁膜８２を形成する。ここまでは第７実施形態と同様である。
【００５０】
次いで、ゲート絶縁膜８２上に、軽水素が重水素によって置き換えられたシランガス（ＳｉＤ4 ）を用いて多結晶シリコン被膜を形成し、この多結晶シリコン被膜を反応性イオンエッチング法によってパターニングしてゲート電極５１を形成する。次いで、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜６１を形成する。しかる後に、層間絶縁膜６１にコンタクトホール６を開口し、Ｃｕからなる配線材料４１を形成する（図９（ａ））。
【００５１】
しかる後に、四塩化チタンＴｉＣｌ4 と軽水素が重水素で置換されたアンモニアＮＤ3 を用いて、ＣＶＤ法により窒化チタン被膜９１を形成し、反応性イオンエッチングによって窒化チタン被膜９１をパターニングする。そして、フォトレジストを除去した後、本発明に係る半導体素子の製造装置にこの半導体素子を導入する。
【００５２】
本発明に係る半導体素子の製造装置の全体構成を図１０に示す。図１０に示すように、チャンバ１０１の上部には反応ガスや重水素ガス等を導入する導入口１０２が設けられ、その下部には反応ガス等を排気する排気口１０３が設けられている。また、チャンバ１０１内にはステージ１０４が配置されており、このステージ１０４上に上記製造工程により作製された半導体素子１０５が載置される。また、ステージ１０４内部にはヒータ１０６が組み込まれ、ヒータ１０６の加熱により半導体素子１０５を加熱する。さらに、ステージ１０４と対峙して電極１０７が設けられている。
【００５３】
この半導体素子の製造装置のチャンバ１０１中に半導体素子１０５を搬入し、４００℃、０．１気圧の重水素雰囲気１０を導入口１０２から導入し、ヒータ１０６で１時間熱処理を施す（図９（ｂ））。この熱処理により、ゲート絶縁膜８２中又はその界面に重水素が導入される。しかる後に、同一チャンバ１０１中で大気に晒すことなく、反応ガスを導入口１０２から導入し、反応性イオンエッチング１１によって配線材料４１をパターニングし、配線層４１’を形成する（図９（ｃ））。
【００５４】
このように、同一チャンバ１０１内で大気に晒すことなく重水素導入と配線材料４１のパターニングを行うため、重水素導入後の半導体素子表面に水分等が付着するのを防ぐことができ、ゲート絶縁膜８２中の軽水素比率が上がるのを防止できる。そのため、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、重水素導入工程とゲート電極５１のパターニング工程を連続的に行なわない場合に比べて、更に低減することができる。また、窒化チタン被膜９１を重水素を含む材料により形成することで、配線層からも重水素を導入することができるため、重水素の導入効率をさらに高めることができる。
【００５５】
（第９実施形態）
図１１は本発明の第９実施形態に係る半導体素子の製造方法の工程断面図である。シリコン基板１上に、熱酸化法によってバリア層８１を介してゲート絶縁膜８２を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極５１を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜６１を形成する。しかる後に、層間絶縁膜６１にコンタクトホール６を開口する。ここまでは第８実施形態と同様である。
【００５６】
次いで、層間絶縁膜６１上に、コンタクトホール６内部を含めてＡｌ等からなる配線材料７を形成する（図１１（ａ））。しかる後に、配線材料７上にＣＶＤ法で窒化チタン被膜９１を形成し、反応性イオンエッチングによってパターニングする。そして、パターニングに用いたフォトレジストを除去した後、図１０に示すチャンバ１０１中にこの半導体素子１０５を導入し、図示しない電子線照射部から電子線４２を照射しながら４００℃、０．１気圧の重水素雰囲気１０中で１時間熱処理し、ゲート絶縁膜８２中又はその界面での軽水素脱離及び重水素導入を行う（図１１（ｂ））。しかる後に、同一チャンバ１０１中で、大気に晒すことなく反応ガスを導入口１０２から導入し、反応性イオンエッチング１１によって配線材料７をパターニングし、配線層７’を形成する（図１１（ｃ））。
【００５７】
その結果、ゲート絶縁膜８２中又はその界面に重水素を導入する工程と、ゲート電極５１のパターニング工程を連続して行うことで、大気中の水分に起因する水酸基や水滴が半導体素子表面に付着することを防ぐことが出来るので、ゲート絶縁膜８２中又はその界面の総重水素量を、軽水素の量との比率にして２５％まで増加させることが出来る。そのため、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、重水素導入工程とゲート電極５１のパターニング工程を連続的に行なわない場合に比べて、更に低減することができる。また、重水素を含む材料により形成された窒化チタン被膜９１からも重水素を導入することができるため、重水素の導入効率をさらに高めることができる。
【００５８】
なお、本発明は上記実施形態に限定されるものではない。重水素は不活性ガスで希釈されていてもよいし、圧力も問わない。加圧して行うことも可能である。ゲート絶縁膜２，７１，８２はシリコン酸化膜やＴａ2 Ｏ5 膜に限らない。シリコン窒化膜やシリコン酸窒化膜、チタン酸バリウム、ストロンチウム等、高誘電体の被膜であってもよい。
【００５９】
重水素を含むゲート電極５１，８３としてはポリシリコンに限らない。単結晶シリコンでも良いし、ポリシリコンや単結晶シリコンと金属の積層構造でも良いし、重水素を含ませることが出来れば、例えばＴｉ等の金属被膜でも良い。
【００６０】
重水素を含んだ層間絶縁膜６１としては、シリコン酸化膜だけでなく、リンを含有したシリコン酸化膜でも、リンとボロンを同時に含有したシリコン酸化膜でも、シリコン窒化膜でも、重水素を含んだ絶縁性の被膜であれば使用可能である。
【００６１】
配線層７’，４１’の材質は、アルミニウムや銅に限らず、半導体素子の配線層として使用可能であればどんな材質でも良く、例えば超伝導物質等も使用可能である。
【００６２】
重水素を含んだ層としては、ゲート電極５１，８３や層間絶縁膜６１のみならず、素子間分離膜３でも良いし、シリコン基板１そのものに重水素を含有させておくことも出来る。その他、半導体素子を構成するあらゆる部分が重水素を含有させておく部位として使用可能である。
【００６３】
軽水素を脱離させる工程としては、ゲート絶縁膜２，７１，８２に電流ストレスが加わるような条件であれば、電子線照射や、プラズマ中の熱処理に限らない。例えば、半導体素子の表面側に、電位を持たせた溶液を接触させる方法を用いることも出来るし、熱処理、光照射等によっても軽水素を脱離させることが可能である。
【００６４】
重水素をゲート絶縁膜２，７１，８２中又はその界面に導入する場合の温度、処理時間は、ゲート絶縁膜２，７１，８２中又はその界面にまで重水素が到達できるような温度、時間であれば、どのようにとることも可能である。
【００６５】
ゲート絶縁膜２，７１，８２に損傷が加わるような工程とは、ゲート絶縁膜中の半導体と他の物質との結合が切られるような工程をいい、より具体的には例えばゲート絶縁膜がＳｉＯ2 からなる場合、Ｓｉ−Ｆ，Ｓｉ−Ｏ，Ｓｉ−Ｈ，Ｓｉ−ＯＨ，Ｓｉ−Ｎ等の結合が切られる工程をいう。その一例として反応性イオンエッチングが考えられるが、ゲート絶縁膜２，７１，８２中に電流が流れることによりゲート絶縁膜２，７１，８２に損傷が加わるような工程であれば、いかなる工程であっても本発明の対象となる。
【００６６】
尚、ゲート絶縁膜２，７１，８２中又はその界面には、様々な工程によって重水素が導入されるが、ゲート絶縁膜２，７１，８２形成、ゲート電極４，５１，８３形成、層間絶縁膜５，６１形成以外の工程であっても、それらの工程中で用いられる材料として、軽水素が重水素で置き換えられた材料を用いることで、形成されるゲート絶縁膜２，７１，８２中の重水素量と軽水素量の比率を大きくしておくことができ、反応性イオンエッチング等によってゲート絶縁膜２，７１，８２へ加わる損傷を抑制することが出来る。
【００６７】
また、更にゲート電極４，５１，８３中に重水素を導入する工程を複数設けておけば更にゲート絶縁膜２，７１，８２に加わる損傷を低減する事が出来る。更に、ゲート絶縁膜２，７１，８２中の軽水素を脱離させる工程を複数含んでいれば、重水素を導入する効率は更に高くなり、ゲート絶縁膜２，７１，８２に加わる損傷を低減する事が出来るのは勿論である。
【００６８】
また、本発明による半導体素子の製造方法は、トランジスタのゲート絶縁膜２，７１，８２に適用される場合に限定されるものではない。例えば、トンネル絶縁膜の改質に用いれば、フローティングゲートの蓄積電荷の書き換えに伴うトンネル絶縁膜の、いわゆるストレスリーク電流の増大を抑制することが出来る。
【００６９】
また、本発明の半導体素子の製造装置として図１０に示したが、大気に晒すことなく重水素導入からゲート絶縁膜に損傷が加わる工程までを行えるものであれば、図１０のように同一チャンバ内に各手段を設けるものでなくてもよい。
【００７０】
【発明の効果】
以上説明したように本発明によれば、ゲート絶縁膜中又はその界面に重水素を導入しておくと、ゲート絶縁膜に電流を注入したときに生ずるゲート絶縁膜の損傷を低減出来る。
【００７１】
また、重水素をゲート絶縁膜中又はその界面に導入する工程と、ゲート絶縁膜に損傷が加わるような工程を大気に晒すことなく行なうことで、重水素をゲート絶縁膜中又はその界面に導入した後に半導体素子表面に水酸基や、水分が被着することを防ぎ、水酸基等により軽水素がゲート絶縁膜中又はその界面に導入されてしまうのを防ぐことが出来る。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体素子の製造方法の工程断面図。
【図２】同実施形態におけるゲート電圧Ｖg の時間変化を示す図。
【図３】本発明の第２実施形態に係る半導体素子の製造方法の工程断面図。
【図４】本発明の第３実施形態に係る半導体素子の製造方法の工程断面図。
【図５】本発明の第４実施形態に係る半導体素子の製造方法の工程断面図。
【図６】本発明の第５実施形態に係る半導体素子の製造方法の工程断面図。
【図７】本発明の第６実施形態に係る半導体素子の製造方法の工程断面図。
【図８】本発明の第７実施形態に係る半導体素子の製造方法の工程断面図。
【図９】本発明の第８実施形態に係る半導体素子の製造方法の工程断面図。
【図１０】同実施形態における半導体素子の製造装置の全体構成を示す断面図。
【図１１】本発明の第９実施形態に係る半導体素子の製造方法の工程断面図。
【図１２】従来のホットキャリアストレスによる界面準位密度の変化を示す図。
【図１３】従来のゲート絶縁膜の損傷を示す図。
【符号の説明】
１…シリコン基板
２，７１…ゲート絶縁膜
３…素子分離膜
４，５１，８３…ゲート電極
５，６１…層間絶縁膜
６…コンタクトホール
７，４１…配線材料
７’，４１’…配線層
８…負電荷
１０…重水素雰囲気
１１…反応性イオンエッチング
１２…フォトレジスト
３１…酸素プラズマ雰囲気
４２…電子線
５２，６２…重水素
８１…バリア層
【発明の属する技術分野】
本発明は、半導体製造技術に係わり、特に重水素を用いてゲート絶縁膜の改質処理を行う半導体素子の製造方法に関する。
【０００２】
【従来の技術】
重水素雰囲気中の熱処理を行うと、軽水素を用いたときよりもホットキャリアストレスによる膜質の劣化を抑制できることが知られている。この性質を利用して、ゲート絶縁膜を具備する半導体素子に対して重水素雰囲気中で熱処理を行い、ホットキャリアストレスによる膜質の劣化を抑制する半導体素子の製造方法が広く用いられている。この方法によれば、ゲート絶縁膜の界面準位の形成を低減し、ゲート電圧のしきい値Ｖthを安定化させることができる。
【０００３】
このような重水素を用いた熱処理を行った後の半導体素子にホットキャリアストレスが加わった場合の膜質が劣化する様子を図１２に示す。横軸はＳｉバンドギャップ、縦軸は界面準位密度を示し、破線は軽水素のアニールサンプルを、実線は重水素のアニールサンプルを、一点鎖線はホットキャリアストレスが加わる前のサンプルを示す。図１２に示すように、ホットキャリアストレスが加わることによりゲート絶縁膜の界面準位密度が高くなるが、軽水素のサンプルに比較して重水素のサンプルは界面準位密度が低減されるため、膜質の劣化が抑制されることが分かる。
【０００４】
しかし、図１２の測定における重水素雰囲気中の熱処理は、素子構造を形成し、パッシベーション膜を堆積した後の半導体素子の製造工程の最終部でなされたものである。
【０００５】
これに対して、パッシベーション膜堆積前でも、ゲート絶縁膜の劣化を招くことがある。その一例を図１３に示す。シリコン基板１上にゲート絶縁膜２及び素子分離膜３が堆積し、このゲート絶縁膜２上にゲート電極４が形成され、さらに層間絶縁膜５、コンタクトホール６を介して配線材料が堆積している。ここで、この配線材料を例えば反応性イオンエッチングによりパターニングして配線層７’とする際、配線層７’に負電荷８が侵入することにより、コンタクトホール６を介して配線層７’と接続されたゲート電極４が帯電してゲート絶縁膜２中に電流９が流れ、膜質の劣化を抑制することができなかった。
【０００６】
【発明が解決しようとする課題】
上述したように、従来は半導体素子の製造工程の最終工程で重水素雰囲気中の熱処理を行うことによりゲート絶縁膜の膜質の改善がなされていたが、この最終工程前にゲート絶縁膜に電流が流れるような工程を経る場合、ゲート絶縁膜の損傷を防止できなかった。
【０００７】
本発明は上記課題を解決するためになされたもので、その目的とするところは、ゲート絶縁膜の損傷を防止する半導体素子の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一態様による半導体素子の製造方法は、半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の上方に前記ゲート電極と接続する配線材料を形成する工程と、熱処理によって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面に重水素を導入すると同時に、前記配線材料の表面を負電荷で帯電させることによって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面の軽水素を脱離させる工程と、前記配線材料を反応性イオンエッチングで加工して配線層を形成する工程とを含む。
【００１４】
本発明の望ましい形態は、重水素導入手段、軽水素脱離手段、ゲート絶縁膜に損傷が加わる手段を同一チャンバ内に設置する。
（作用）
本発明では、ゲート絶縁膜に損傷が加わる工程の前に、ゲート絶縁膜又は該ゲート絶縁膜と半導体層との界面に重水素を導入する。これによってゲート絶縁膜に電流が注入されるような工程を経た場合に生ずるゲート絶縁膜の損傷を低減できる。
【００１５】
また、重水素を導入する工程の前にさらに軽水素を脱離させる工程を行うことで、ゲート絶縁膜又はその界面への重水素の導入を容易にすることができ、これによってゲート絶縁膜の損傷をさらに低減することができる。また、これら軽水素脱離工程と同時に重水素導入工程を行うことで、重水素の導入効率をさらに高めることができる。
【００１６】
また、重水素の導入を、ゲート絶縁膜の上層又は下層に形成された重水素を含む膜からの拡散により行うことで、重水素が拡散しにくいような例えばシリコン窒化膜等がゲート絶縁膜の上層に形成された後にも、ゲート絶縁膜中又はその界面に重水素を供給することが可能である。
【００１７】
また、軽水素を脱離させる工程と、重水素を導入する工程と、ゲート絶縁膜に損傷が加わるような工程を大気に晒すことなく連続して行う半導体素子の製造装置を用いることで、各工程の待機時間に、大気中の水分に起因する水酸基や水滴等が基板表面に付着するのを防ぐことができる。従って、ゲート絶縁膜への軽水素の混入を防止することができ、重水素の導入効率を高めることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る半導体素子の製造方法の工程断面図である。まず、シリコン基板１上に熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成する。次いで、このゲート絶縁膜２及び素子分離膜３上に例えばＣＶＤ法等により多結晶シリコン被膜を形成し、反応性イオンエッチング法等によりパターニングを行いゲート電極４を形成する。次いで、ＣＶＤ法等によりＳｉＯ2 等からなる層間絶縁膜５を形成する。次いで、この層間絶縁膜５を反応性イオンエッチング等によりゲート電極４が露出するまで掘り込み、コンタクトホール６を形成する。次いで、層間絶縁膜５上にコンタクトホール６内部を含めてＡｌからなる配線材料７を堆積する（図１（ａ））。
【００１９】
これら複数の層が形成された半導体素子を、常圧、４５０℃の重水素雰囲気１０中で３０分熱処理する。この熱処理により、ゲート絶縁膜２中のシリコンの未結合手に重水素が結合する。また、シリコンに結合した軽水素の一部も結合が切れ、これにより生じた未結合手にも重水素が結合し、ゲート絶縁膜２中に重水素が導入される。
【００２０】
この重水素導入工程の後に、フォトレジスト１２を塗布してパターニングし、このフォトレジスト１２をマスクとして配線材料７を反応性イオンエッチング１１によりパターニングして配線層７’を形成する（図１（ｂ））。このパターニングの際には、ゲート絶縁膜２中に重水素が導入されているためにゲート絶縁膜２の損傷は低減される。
【００２１】
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして２％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものである。
【００２２】
また、このように形成された半導体素子のゲート電圧Ｖg の時間的変化の測定結果を図２に示す。重水素アニールサンプルを実線で示し、比較のために軽水素アニールサンプルを破線で示す。ストレス電流密度Ｊstress＝−１０ｍＡ／ｃｍ2 として測定を行ったもので、横軸は時間を、縦軸はゲート電圧Ｖg を示す。図２に示すように、軽水素アニールサンプルは時間の経過と共にゲート電圧Ｖg が徐々に劣化していくが、重水素アニールサンプルの場合、劣化する割合が軽水素アニールサンプルに比較して小さい。従って、ゲート絶縁膜２中に電流を注入した際に生ずるゲート絶縁膜２の損傷が重水素導入により低減されていることが分かる。
【００２３】
このように、ゲート絶縁膜２に予め重水素を導入しているため、反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流の増大を抑制することができる。
【００２４】
（第２実施形態）
図３は本発明の第２実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において第１実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１上に熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極４を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜５にコンタクトホール６を開口して配線材料７を形成する。ここまでは第１実施形態と同様である。
【００２５】
これら複数の層が形成された半導体素子を２３０℃の酸素プラズマ雰囲気３１中で１０分間熱処理する（図３（ａ））。このプラズマ雰囲気３１により、配線材料７表面に負電荷８が誘起される。この負電荷８により、ゲート絶縁膜２中でシリコンと軽水素の結合が切れ、軽水素が脱離して配線材料７まで引き出される。従って、酸素プラズマ雰囲気３１中に晒す前に比較して、未結合手を持つシリコンの比率が高くなる。
【００２６】
さらに、軽水素の脱離した半導体素子に対して、常圧で４５０℃の重水素雰囲気１０中で１５分間の熱処理を行う（図３（ｂ））。この熱処理により、シリコンの未結合手に重水素が結合し、ゲート絶縁膜２中に重水素が導入される。
【００２７】
これら軽水素脱離工程及び重水素導入工程を経た後、反応性イオンエッチング１１によって配線層７’を形成する（図３（ｃ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして１０％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものであり、第１実施形態の場合よりも重水素の導入量が増加しているのが分かる。これは、軽水素脱離により軽水素導入量を低減し、さらに重水素を結合させる未結合手を持つシリコンの比率を増加させているからである。従って、第１実施形態と比較して反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００２８】
（第３実施形態）
図４は本発明の第３実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１の上に、熱酸化法によってＳｉＯ2 からなるゲート絶縁膜２及び素子分離膜３を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極４を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜にコンタクトホール６を開口する。ここまでは第１実施形態と同様である。
【００２９】
次いで、このコンタクトホール６を含めて層間絶縁膜５上にＣｕからなる配線材料４１を形成する。これら複数の層が形成された半導体素子を重水素雰囲気１０中で熱処理してゲート絶縁膜２又はその界面に重水素を導入するとともに、配線材料４１表面に電子線４２を照射して配線材料４１表面を負電荷８で帯電させてゲート絶縁膜２中の軽水素を脱離させる（図４（ａ））。その際、温度は４５０℃とし、３０分間の処理を行う。
【００３０】
しかる後に、反応性イオンエッチング１１によって配線層４１’を形成する（図４（ｂ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量との比率にして１７％となった。この値はゲート絶縁膜２中又はその界面に存在する重水素の総量計測されたものであり、第１，２実施形態の場合よりも重水素の導入量を増加させることができることが分かる。これは、ゲート絶縁膜２中又はその界面の軽水素を脱離させるのと同時に重水素を導入しているため、ゲート絶縁膜２中への重水素の導入が容易になるからであり、そのため反応性イオンエッチング１１に起因するゲート電流の増大を第２実施形態の場合よりもさらに低減できる。
【００３１】
（第４実施形態）
図５は本発明の第４実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。ＳｉＯ2 からなるゲート絶縁膜２を熱酸化法によってシリコン基板１上に形成した後、軽水素が重水素によって置き換えられたシランガス（ＳｉＤ4 ）を用いて多結晶シリコン被膜を形成する。そして、この多結晶シリコン被膜を反応性イオンエッチング法によってパターニングしてゲート電極５１を形成する。このゲート電極５１には通常軽水素が混入しているが、重水素に置換されたシランガスを用いているため重水素が混入している。
【００３２】
次いで、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜５を形成する。しかる後に、層間絶縁膜５にコンタクトホール６を開口し、Ａｌからなる配線材料７を形成する（図５（ａ））。
【００３３】
次いで、真空中で３５０℃にて配線材料７に向けて電子線４２を照射して配線材料７表面を帯電させる。この電子線４２の照射によりゲート絶縁膜２中の軽水素が脱離する。また、３５０℃の高温で熱処理されるため、軽水素の脱離と同時にゲート電極５１に混入した重水素５２がゲート絶縁膜２中に拡散し、ゲート絶縁膜２中に重水素５２が導入される（図５（ｂ））。
【００３４】
しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図５（ｃ））。
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量と同等以上になり、第１〜３実施形態の場合よりも重水素の量を増加させることができることが分かる。これは、第１〜３実施形態に比較して軽水素の量がゲート絶縁膜２中で既に少なくなっている状態で、軽水素脱離により軽水素導入量を低減し、重水素を結合させる未結合手を持つシリコンの比率をさらに増加させるからである。従って、第１〜３実施形態と比較しても反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００３５】
なお、配線層７’の形成後、シリコン窒化膜等からなるパッシベーション膜を配線層７’上に堆積する場合、従来ではシリコン窒化膜がバリア層となり重水素の拡散が妨げられたが、本実施形態によれば、パッシベーション膜堆積時には既にゲート電極５１中に重水素が導入されているため、バリア層であるパッシベーション膜を介することなくゲート絶縁膜２に容易に重水素の導入が行える。
【００３６】
（第５実施形態）
図６は本発明の第５実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、第１実施形態と同様の方法によりシリコン基板１，ゲート絶縁膜２，ゲート電極４からなるＭＯＳ構造を形成する。次いで、軽水素が重水素で置き換えられたテトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ2 Ｄ5 ）4 ）を用いて層間絶縁膜６１をＣＶＤ法により形成し、３５０℃の窒素雰囲気中で３０分の熱処理を行う。次いで、反応性イオンエッチングによってコンタクトホール６を開口し、Ａｌからなる配線材料７を形成する（図６（ａ））。
【００３７】
しかる後に、真空中で４５０℃にて、１５分間電子線４２を照射して配線材料７表面を帯電させ、ゲート絶縁膜２中又はその界面の軽水素を脱離させると同時に、層間絶縁膜６１中に混入した重水素６２を拡散させ、ゲート電極４を介してゲート絶縁膜２中又はその界面に重水素６２を導入する（図６（ｂ））。しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図６（ｃ））。
【００３８】
このように形成された半導体素子におけるゲート絶縁膜２中の重水素量を２次イオン質量分析装置によって求めた結果、重水素の量が軽水素の量と同程度になり、第１〜３実施形態の場合よりも重水素の導入量を増加させることができることが分かる。これは、層間絶縁膜６１を通常のテトラエトキシシラン（ＴＥＯＳ）を用いて形成した場合よりも、ゲート絶縁膜２中の軽水素の量が少なくなっている状態で、さらに軽水素を脱離させながら同時に重水素６２を導入しているからである。従って、第３実施形態と比較しても反応性イオンエッチング１１に伴うゲート絶縁膜２のリーク電流増大を大幅に低減することができる。
【００３９】
なお、バリア層であるパッシベーション膜を介することなくゲート絶縁膜２に容易に重水素の導入が行える点は第４実施形態と同様である。
（第６実施形態）
図７は本発明の第６実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１上に四塩化シリコンＳｉＣｌ4 と亜酸化窒素Ｎ2 Ｏガスを用いたＣＶＤ法によってゲート絶縁膜７１を形成する。このゲート絶縁膜７１上に、軽水素が重水素で置き換えられたシランガスＳｉＤ4 を用いて多結晶シリコン被膜を形成し、反応性イオンエッチングによってゲート電極５１を形成する。次いで、軽水素を重水素で置換したテトラエトキシシラン（ＴＥＯＳ）を用いて層間絶縁膜６１を形成し、２５０℃の酸素プラズマ雰囲気３１中で１０分の熱処理を行う。これにより、ゲート絶縁膜７１中又はその界面での水素が脱離し、かつ重水素が導入される。次いで、コンタクトホール６を反応性イオンエッチングによって開口し、Ａｌ等からなる配線材料７を形成する（図７（ａ））。
【００４０】
次いで、真空中で４５０℃にて、１５分間電子線４２を照射して、配線材料７表面を帯電させる。この配線材料７の帯電によりゲート絶縁膜７１中の軽水素が脱離する。また、高温熱処理により、軽水素の脱離と同時にゲート電極５１及び層間絶縁膜６１中に混入した重水素５２，６２がゲート絶縁膜７１中に拡散し、ゲート絶縁膜７１中に重水素５２，６２が導入される（図７（ｂ））。
【００４１】
しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図７（ｃ））。
その結果、ゲート電極５１や層間絶縁膜６１を軽水素を含む材料で形成した場合よりもゲート絶縁膜７１中の軽水素量が遙かに少ない状態で、残存している軽水素を脱離させながら重水素を導入しているので、ゲート絶縁膜７１中又はその界面の重水素の総量は軽水素よりも遙かに多く、重水素と軽水素を合わせた水素の総量の大部分を占める。また、軽水素脱離工程及び重水素導入工程を配線材料７形成後のみならず層間絶縁膜６１形成後にも行うことにより、さらに重水素の比率を高めることができる。
【００４２】
そのため、反応性イオンエッチング１１によるゲート絶縁膜７１のリーク電流の増大は、反応性イオンエッチング１１を用いない場合と比較してもほぼ同等にまで抑制することができる。
【００４３】
（第７実施形態）
図８は本発明の第７実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。まず、シリコン基板１の表面を軽水素が重水によって置き換えられたフッ化水素ガスにさらした後、軽水素が重水素で置き換えられた塩酸及びオゾンを用いて処理することによって、シリコン基板１上に極めて薄いＳｉＯ2 からなるバリア層８１を形成する。このバリア層８１は、シリコン基板１からその上層に形成されるべきゲート絶縁膜８２への拡散を防止するために形成される。そして、このバリア層８１の形成されたシリコン基板１を窒素雰囲気中で９００度３分の熱処理を行う。この熱処理により、バリア層８１中の原子間の結合を高めて軽水素の拡散を困難とし、シリコン基板１とゲート絶縁膜８２とのバリア効果を高めることができる。
【００４４】
次いで、軽水素が重水素で置き換えられたＴａ（ＯＣ2 Ｄ5 ）5 と酸素ガスを用いたＣＶＤ法によってゲート絶縁膜８２を形成した後、３５０℃の酸素プラズマ中で３０分の熱処理を行う。これにより、ゲート絶縁膜８２中又はその界面の軽水素が脱離し、さらに重水素がゲート絶縁膜８２中又はその界面に導入される。
【００４５】
しかる後に、四塩化チタンＴｉＣｌ4 と軽水素が重水素で置換されたアンモニアＮＤ3 を用いて、ＣＶＤ法によって窒化チタン等からなる被膜を形成し、反応性イオンエッチングによってゲート電極８３を形成した後、軽水素が重水素によって置き換えられたテトラエトキシシラン（ＴＥＯＳ）を用いて層間絶縁膜６１を形成する。しかる後に、再び酸素プラズマ中で４００℃で１０分の熱処理してゲート絶縁膜８２中又はその界面の軽水素を脱離し、層間絶縁膜６１から重水素をゲート電極８３を介してゲート絶縁膜８２中又はその界面に導入した後、コンタクトホール６を反応性イオンエッチングによって開口し、Ａｌ等からなる配線材料７を形成する（図８（ａ））。
【００４６】
しかる後に、真空中で４５０℃にて、１５分間電子線４２を照射して、配線材料７表面を帯電させ、ゲート絶縁膜８２中又はその界面の軽水素を脱離し、各層に残存する重水素を拡散させ、ゲート絶縁膜８２中又はその界面に導入する（図８（ｂ））。しかる後に、反応性イオンエッチング１１によって配線層７’を形成する（図８（ｃ））。
【００４７】
その結果、ゲート絶縁膜８２、ゲート電極８３、層間絶縁膜６１のそれぞれを、軽水素を含まない材料で形成し、ゲート電極８３中に軽水素が極めて少ない状態で更に残存している軽水素を脱離させながら同時に重水素を導入しているので、ゲート絶縁膜８２中又はその界面の重水素の量は軽水素よりも遥かに多く、重水素と軽水素を合わせた総量の大部分を重水素が占める。また、軽水素脱離工程及び重水素導入工程を配線材料７形成後のみならずゲート絶縁膜８２形成後及び層間絶縁膜６１形成後にも行うことにより、さらに重水素の比率を高めることができる。
【００４８】
従って、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、反応性イオンエッチング１１を用いない場合と比較してもほぼ同等にまで抑制することが出来る。
【００４９】
（第８実施形態）
図９は本発明の第８実施形態に係る半導体素子の製造方法の工程断面図である。本実施形態において上記実施形態と共通する部分には同一符号を付し、詳細な説明は省略する。シリコン基板１上に熱酸化法によってバリア層８１を介してゲート絶縁膜８２を形成する。ここまでは第７実施形態と同様である。
【００５０】
次いで、ゲート絶縁膜８２上に、軽水素が重水素によって置き換えられたシランガス（ＳｉＤ4 ）を用いて多結晶シリコン被膜を形成し、この多結晶シリコン被膜を反応性イオンエッチング法によってパターニングしてゲート電極５１を形成する。次いで、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜６１を形成する。しかる後に、層間絶縁膜６１にコンタクトホール６を開口し、Ｃｕからなる配線材料４１を形成する（図９（ａ））。
【００５１】
しかる後に、四塩化チタンＴｉＣｌ4 と軽水素が重水素で置換されたアンモニアＮＤ3 を用いて、ＣＶＤ法により窒化チタン被膜９１を形成し、反応性イオンエッチングによって窒化チタン被膜９１をパターニングする。そして、フォトレジストを除去した後、本発明に係る半導体素子の製造装置にこの半導体素子を導入する。
【００５２】
本発明に係る半導体素子の製造装置の全体構成を図１０に示す。図１０に示すように、チャンバ１０１の上部には反応ガスや重水素ガス等を導入する導入口１０２が設けられ、その下部には反応ガス等を排気する排気口１０３が設けられている。また、チャンバ１０１内にはステージ１０４が配置されており、このステージ１０４上に上記製造工程により作製された半導体素子１０５が載置される。また、ステージ１０４内部にはヒータ１０６が組み込まれ、ヒータ１０６の加熱により半導体素子１０５を加熱する。さらに、ステージ１０４と対峙して電極１０７が設けられている。
【００５３】
この半導体素子の製造装置のチャンバ１０１中に半導体素子１０５を搬入し、４００℃、０．１気圧の重水素雰囲気１０を導入口１０２から導入し、ヒータ１０６で１時間熱処理を施す（図９（ｂ））。この熱処理により、ゲート絶縁膜８２中又はその界面に重水素が導入される。しかる後に、同一チャンバ１０１中で大気に晒すことなく、反応ガスを導入口１０２から導入し、反応性イオンエッチング１１によって配線材料４１をパターニングし、配線層４１’を形成する（図９（ｃ））。
【００５４】
このように、同一チャンバ１０１内で大気に晒すことなく重水素導入と配線材料４１のパターニングを行うため、重水素導入後の半導体素子表面に水分等が付着するのを防ぐことができ、ゲート絶縁膜８２中の軽水素比率が上がるのを防止できる。そのため、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、重水素導入工程とゲート電極５１のパターニング工程を連続的に行なわない場合に比べて、更に低減することができる。また、窒化チタン被膜９１を重水素を含む材料により形成することで、配線層からも重水素を導入することができるため、重水素の導入効率をさらに高めることができる。
【００５５】
（第９実施形態）
図１１は本発明の第９実施形態に係る半導体素子の製造方法の工程断面図である。シリコン基板１上に、熱酸化法によってバリア層８１を介してゲート絶縁膜８２を形成した後、多結晶シリコン被膜を形成し、反応性イオンエッチング法によってゲート電極５１を形成し、ＣＶＤ法によってＳｉＯ2 等からなる層間絶縁膜６１を形成する。しかる後に、層間絶縁膜６１にコンタクトホール６を開口する。ここまでは第８実施形態と同様である。
【００５６】
次いで、層間絶縁膜６１上に、コンタクトホール６内部を含めてＡｌ等からなる配線材料７を形成する（図１１（ａ））。しかる後に、配線材料７上にＣＶＤ法で窒化チタン被膜９１を形成し、反応性イオンエッチングによってパターニングする。そして、パターニングに用いたフォトレジストを除去した後、図１０に示すチャンバ１０１中にこの半導体素子１０５を導入し、図示しない電子線照射部から電子線４２を照射しながら４００℃、０．１気圧の重水素雰囲気１０中で１時間熱処理し、ゲート絶縁膜８２中又はその界面での軽水素脱離及び重水素導入を行う（図１１（ｂ））。しかる後に、同一チャンバ１０１中で、大気に晒すことなく反応ガスを導入口１０２から導入し、反応性イオンエッチング１１によって配線材料７をパターニングし、配線層７’を形成する（図１１（ｃ））。
【００５７】
その結果、ゲート絶縁膜８２中又はその界面に重水素を導入する工程と、ゲート電極５１のパターニング工程を連続して行うことで、大気中の水分に起因する水酸基や水滴が半導体素子表面に付着することを防ぐことが出来るので、ゲート絶縁膜８２中又はその界面の総重水素量を、軽水素の量との比率にして２５％まで増加させることが出来る。そのため、反応性イオンエッチング１１によるゲート絶縁膜８２のリーク電流の増大は、重水素導入工程とゲート電極５１のパターニング工程を連続的に行なわない場合に比べて、更に低減することができる。また、重水素を含む材料により形成された窒化チタン被膜９１からも重水素を導入することができるため、重水素の導入効率をさらに高めることができる。
【００５８】
なお、本発明は上記実施形態に限定されるものではない。重水素は不活性ガスで希釈されていてもよいし、圧力も問わない。加圧して行うことも可能である。ゲート絶縁膜２，７１，８２はシリコン酸化膜やＴａ2 Ｏ5 膜に限らない。シリコン窒化膜やシリコン酸窒化膜、チタン酸バリウム、ストロンチウム等、高誘電体の被膜であってもよい。
【００５９】
重水素を含むゲート電極５１，８３としてはポリシリコンに限らない。単結晶シリコンでも良いし、ポリシリコンや単結晶シリコンと金属の積層構造でも良いし、重水素を含ませることが出来れば、例えばＴｉ等の金属被膜でも良い。
【００６０】
重水素を含んだ層間絶縁膜６１としては、シリコン酸化膜だけでなく、リンを含有したシリコン酸化膜でも、リンとボロンを同時に含有したシリコン酸化膜でも、シリコン窒化膜でも、重水素を含んだ絶縁性の被膜であれば使用可能である。
【００６１】
配線層７’，４１’の材質は、アルミニウムや銅に限らず、半導体素子の配線層として使用可能であればどんな材質でも良く、例えば超伝導物質等も使用可能である。
【００６２】
重水素を含んだ層としては、ゲート電極５１，８３や層間絶縁膜６１のみならず、素子間分離膜３でも良いし、シリコン基板１そのものに重水素を含有させておくことも出来る。その他、半導体素子を構成するあらゆる部分が重水素を含有させておく部位として使用可能である。
【００６３】
軽水素を脱離させる工程としては、ゲート絶縁膜２，７１，８２に電流ストレスが加わるような条件であれば、電子線照射や、プラズマ中の熱処理に限らない。例えば、半導体素子の表面側に、電位を持たせた溶液を接触させる方法を用いることも出来るし、熱処理、光照射等によっても軽水素を脱離させることが可能である。
【００６４】
重水素をゲート絶縁膜２，７１，８２中又はその界面に導入する場合の温度、処理時間は、ゲート絶縁膜２，７１，８２中又はその界面にまで重水素が到達できるような温度、時間であれば、どのようにとることも可能である。
【００６５】
ゲート絶縁膜２，７１，８２に損傷が加わるような工程とは、ゲート絶縁膜中の半導体と他の物質との結合が切られるような工程をいい、より具体的には例えばゲート絶縁膜がＳｉＯ2 からなる場合、Ｓｉ−Ｆ，Ｓｉ−Ｏ，Ｓｉ−Ｈ，Ｓｉ−ＯＨ，Ｓｉ−Ｎ等の結合が切られる工程をいう。その一例として反応性イオンエッチングが考えられるが、ゲート絶縁膜２，７１，８２中に電流が流れることによりゲート絶縁膜２，７１，８２に損傷が加わるような工程であれば、いかなる工程であっても本発明の対象となる。
【００６６】
尚、ゲート絶縁膜２，７１，８２中又はその界面には、様々な工程によって重水素が導入されるが、ゲート絶縁膜２，７１，８２形成、ゲート電極４，５１，８３形成、層間絶縁膜５，６１形成以外の工程であっても、それらの工程中で用いられる材料として、軽水素が重水素で置き換えられた材料を用いることで、形成されるゲート絶縁膜２，７１，８２中の重水素量と軽水素量の比率を大きくしておくことができ、反応性イオンエッチング等によってゲート絶縁膜２，７１，８２へ加わる損傷を抑制することが出来る。
【００６７】
また、更にゲート電極４，５１，８３中に重水素を導入する工程を複数設けておけば更にゲート絶縁膜２，７１，８２に加わる損傷を低減する事が出来る。更に、ゲート絶縁膜２，７１，８２中の軽水素を脱離させる工程を複数含んでいれば、重水素を導入する効率は更に高くなり、ゲート絶縁膜２，７１，８２に加わる損傷を低減する事が出来るのは勿論である。
【００６８】
また、本発明による半導体素子の製造方法は、トランジスタのゲート絶縁膜２，７１，８２に適用される場合に限定されるものではない。例えば、トンネル絶縁膜の改質に用いれば、フローティングゲートの蓄積電荷の書き換えに伴うトンネル絶縁膜の、いわゆるストレスリーク電流の増大を抑制することが出来る。
【００６９】
また、本発明の半導体素子の製造装置として図１０に示したが、大気に晒すことなく重水素導入からゲート絶縁膜に損傷が加わる工程までを行えるものであれば、図１０のように同一チャンバ内に各手段を設けるものでなくてもよい。
【００７０】
【発明の効果】
以上説明したように本発明によれば、ゲート絶縁膜中又はその界面に重水素を導入しておくと、ゲート絶縁膜に電流を注入したときに生ずるゲート絶縁膜の損傷を低減出来る。
【００７１】
また、重水素をゲート絶縁膜中又はその界面に導入する工程と、ゲート絶縁膜に損傷が加わるような工程を大気に晒すことなく行なうことで、重水素をゲート絶縁膜中又はその界面に導入した後に半導体素子表面に水酸基や、水分が被着することを防ぎ、水酸基等により軽水素がゲート絶縁膜中又はその界面に導入されてしまうのを防ぐことが出来る。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体素子の製造方法の工程断面図。
【図２】同実施形態におけるゲート電圧Ｖg の時間変化を示す図。
【図３】本発明の第２実施形態に係る半導体素子の製造方法の工程断面図。
【図４】本発明の第３実施形態に係る半導体素子の製造方法の工程断面図。
【図５】本発明の第４実施形態に係る半導体素子の製造方法の工程断面図。
【図６】本発明の第５実施形態に係る半導体素子の製造方法の工程断面図。
【図７】本発明の第６実施形態に係る半導体素子の製造方法の工程断面図。
【図８】本発明の第７実施形態に係る半導体素子の製造方法の工程断面図。
【図９】本発明の第８実施形態に係る半導体素子の製造方法の工程断面図。
【図１０】同実施形態における半導体素子の製造装置の全体構成を示す断面図。
【図１１】本発明の第９実施形態に係る半導体素子の製造方法の工程断面図。
【図１２】従来のホットキャリアストレスによる界面準位密度の変化を示す図。
【図１３】従来のゲート絶縁膜の損傷を示す図。
【符号の説明】
１…シリコン基板
２，７１…ゲート絶縁膜
３…素子分離膜
４，５１，８３…ゲート電極
５，６１…層間絶縁膜
６…コンタクトホール
７，４１…配線材料
７’，４１’…配線層
８…負電荷
１０…重水素雰囲気
１１…反応性イオンエッチング
１２…フォトレジスト
３１…酸素プラズマ雰囲気
４２…電子線
５２，６２…重水素
８１…バリア層
Claims (4)
- 半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の上方に前記ゲート電極と接続する配線材料を形成する工程と、熱処理によって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面に重水素を導入すると同時に、前記配線材料の表面を負電荷で帯電させることによって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面の軽水素を脱離させる工程と、前記配線材料を反応性イオンエッチングで加工して配線層を形成する工程とを含むことを特徴とする半導体素子の製造方法。
- 前記重水素の導入は、前記ゲート絶縁膜又は該ゲート絶縁膜の上層若しくは下層の少なくとも一部を重水素を含む材料を用いて形成し、該形成された層に含まれる重水素を前記ゲート絶縁膜又は該ゲート絶縁膜と前記半導体層との界面へ拡散することにより行うことを特徴とする請求項１に記載のゲート半導体素子の製造方法。
- 前記重水素の拡散は、前記ゲート絶縁膜又は該ゲート絶縁膜と前記半導体層との界面の軽水素を脱離させるとともに重水素雰囲気中で行うことを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記請求項１に記載の熱処理によって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面に重水素を導入すると同時に、前記配線材料の表面を負電荷で帯電させることによって前記ゲート絶縁膜中又は該ゲート絶縁膜と前記半導体層との界面の軽水素を脱離させる工程と、前記配線材料を反応性イオンエッチングで加工して前記配線層を形成する工程とを大気に晒すことなく連続して行うことを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08687298A JP4213250B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08687298A JP4213250B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284183A JPH11284183A (ja) | 1999-10-15 |
| JP4213250B2 true JP4213250B2 (ja) | 2009-01-21 |
Family
ID=13898926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08687298A Expired - Fee Related JP4213250B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4213250B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076336A (ja) | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP3723173B2 (ja) | 2002-11-06 | 2005-12-07 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
-
1998
- 1998-03-31 JP JP08687298A patent/JP4213250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284183A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH1174485A (ja) | 半導体装置およびその製造方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| JPS59213137A (ja) | 半導体装置の製造方法 | |
| JPH08167599A (ja) | 半導体装置及びその製造方法 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JPH10209147A (ja) | 半導体装置の製造方法 | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| US6964930B2 (en) | Method of fabricating dielectric layer | |
| JP4213250B2 (ja) | 半導体素子の製造方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3533377B2 (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| KR100274351B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| JP3167797B2 (ja) | 半導体装置の製造方法 | |
| JPH11261065A (ja) | シリコンゲートｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |