JP3619795B2

JP3619795B2 - 半導体装置の製造方法

Info

Publication number: JP3619795B2
Application number: JP2001264518A
Authority: JP
Inventors: 直樹安田; 秀喜佐竹; 真長嶺; 浩一村岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-08-31
Filing date: 2001-08-31
Publication date: 2005-02-16
Anticipated expiration: 2021-08-31
Also published as: JP2003078132A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、特にＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体素子のゲート絶縁膜として用いるシリコン酸窒化膜の形成方法に関する。
【０００２】
【従来の技術】
シリコン半導体集積回路の微細化にともなって、ＭＯＳ型半導体素子の寸法が微細化している。ＩＴＲＳ（ＩｎｔｅｒｎａｔｉｏｎａｌＴｅｃｈｎｏｌｏｇｙＲｏａｄｍａｐｆｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒｓ）の２０００年ｕｐｄａｔｅ版によると、９０ｎｍのテクノロジー・ノードで、シリコン酸化膜換算膜厚（ＥｑｕｉｖａｌｅｎｔＰｈｙｓｉｃａｌＯｘｉｄｅＴｈｉｃｋｎｅｓｓ；以下、ＥＯＴと呼ぶ）が１．２−１．５ｎｍのゲート絶縁膜が必要とされている。この膜厚でリーク電流の抑制されたゲート絶縁膜を実現するためには、ＳｉＯ_２膜もしくは窒素濃度の低い（＜２０ａｔ．％）シリコン酸窒化膜（以下、ＳｉＯＮ膜と呼ぶ）では不十分であり、誘電率の高いＳｉＯＮ膜、すなわち膜中窒素濃度の高いＳｉＯＮ膜が必要とされている。さらに、ロジック集積回路のＭＯＳトランジスタは、リーク電流の抑制とともに、高い電流駆動力が要求されるため、ＭＯＳトランジスタの移動度を大きくすることが必須であり、ゲート絶縁膜として使われるＳｉＯＮ膜には、界面準位密度と固定電荷密度を低減することが要求されている。
【０００３】
ゲート絶縁膜として使われるＳｉＯＮ膜の形成方法としては、従来、ＳｉＯ_２のＮ_２Ｏ酸窒化、およびＮＯ酸窒化が用いられてきた。極薄ゲート絶縁膜では、膜厚増加が少なく水素フリーで窒素を導入できるという理由で、ＮＯ酸窒化が主に使われてきた。しかし、ＮＯ酸窒化ではＳｉ基板側の界面近傍に窒素が入るため、界面準位・固定電荷が発生して移動度が低下し、ＭＯＳトランジスタの電流駆動力が低減するという問題があった。
【０００４】
そこで、近年、ＳｉＯ_２膜を形成した後に活性窒素による窒化（プラズマ窒化、もしくはラジカル窒化）を行ってＳｉＯ_２膜の表面側に窒素を導入する方法が提案されている（Ｍ．Ｔｏｇｏ，Ｋ．Ｗａｔａｎａｂｅ，Ｔ．Ｙａｍａｍｏｔｏ，Ｎ．Ｉｋａｒａｓｈｉ，Ｋ．Ｓｈｉｂａ，Ｔ．Ｔａｔｓｕｍｉ，Ｈ．Ｏｎｏ，ａｎｄＴ．Ｍｏｇａｍｉ，２０００Ｓｙｍｐ．ｏｎＶＬＳＩＴｅｃｈ．ｐ．１１６；Ｓ．Ｖ．Ｈａｔｔａｎｇａｄｙ，Ｒ．Ｋｒａｆｔ，Ｄ．Ｔ．Ｇｒｉｄｅｒ，Ｍ．Ａ．Ｄｏｕｇｌａｓ，Ｇ．Ａ．Ｂｒｏｗｎ，Ｐ．Ａ．Ｔｉｎｅｒ，Ｊ．Ｗ．Ｋｕｅｈｎｅ，Ｐ．Ｅ．Ｎｉｃｏｌｌｉａｎ，ａｎｄＭ．Ｆ．Ｐａｓ，ＩＥＤＭＴｅｃｈ．Ｄｉｇ．９６−４９５）。この方法は、シリコン基板界面付近の窒素濃度を低く抑えることができるので、ＭＯＳトランジスタの移動度の劣化を防ぎ、高い駆動力を得ることができる。
【０００５】
しかし、ＳｉＯ_２膜の活性窒素による窒化では、膜中に導入できる窒素濃度が飽和するという問題点がある。我々の検討では、ラジカル窒化に比べてプラズマ窒化の方が膜中に多くの窒素を導入できるが、プラズマ窒化で様々にプロセス条件を変えても、膜中に導入できる窒素の面密度は３×１０^１５ｃｍ^−２程度が上限であることが実験的に明らかになっている。この導入窒素面密度は、十分な性能を発揮できる次世代のロジック回路のゲート絶縁膜としては不十分である。我々は、ＥＯＴ＝１．２−１．３ｎｍで窒素の面密度４．５−４．８×１０^１５ｃｍ^−２（比誘電率６）を実現することがリーク電流抑制の観点から必須であると見積もっている。そのため、ベース絶縁膜をＳｉＯ_２膜としてプラズマ窒化を行う方法ではＥＯＴ＝１．２−１．３ｎｍのゲート絶縁膜の実現は困難である。
【０００６】
ベースＳｉＯ_２膜のプラズマ窒化のもう一つの問題点は、電荷をもった窒素の活性種がイオン注入という形でＳｉＯ_２膜中に打ち込まれるので、ベースＳｉＯ_２膜厚が薄くなると、導入された窒素がＳｉ基板へ突き抜けて基板の窒化が進むことである。このことは、Ｓｉ基板界面を劣化させる原因となる。我々は、プラズマ窒化でＳｉＯ_２膜中に導入される窒素のＳＩＭＳプロファイルと、イオン注入のシミュレーション結果とが定量的に合うことを確認した。すなわち、膜中に導入される窒素の膜厚方向のプロファイルは、ベースＳｉＯ_２膜の膜厚に拘わらず、膜表面からの深さの関数として表せる。典型的なプラズマ窒化のプロセス条件では、窒素濃度の最大値は膜表面から０．７ｎｍ程度の深さに位置し、半値幅は０．７ｎｍ程度である。そのため、ベースＳｉＯ_２膜の膜厚が１．４ｎｍ以下ではプラズマ窒化で導入された窒素がＳｉ基板まで突き抜けてしまい、Ｓｉ基板との界面付近での窒化が進むため、界面準位と界面固定電荷が発生する。Ｓｉ基板界面の劣化を抑制するためには、ベース絶縁膜の膜厚が１．５ｎｍ以上であることが必要であるが、ベース絶縁膜にＳｉＯ_２を使う限り、その膜厚を厚くすることは、ＥＯＴを小さくする要求と相容れない。
【０００７】
【発明が解決しようとする課題】
上記のように、従来の方法で最も優れていると考えられるＳｉＯ_２膜のプラズマ窒化でも、ＥＯＴの小さい世代のゲート絶縁膜の実現を目指そうとしたとき、（ａ）導入できる窒素面密度の上限が制限され、また（ｂ）導入された窒素のＳｉ基板への突き抜けにより界面が劣化する、という２つの問題点があった。
【０００８】
この発明はこれらの問題点を解決するためになされたものであり、その目的は、ＥＯＴが小さく且つ良好な界面特性を持つＳｉＯＮベース絶縁膜を用いたゲート絶縁膜を有する半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、シリコン基板上にゲート絶縁膜を含む半導体素子を形成する半導体装置の製造方法において、前記ゲート絶縁膜の形成工程は、シリコン基板上に、シリコン、酸素及び窒素を含有するベース絶縁膜を形成する工程と、前記ベース絶縁膜を酸素を含む雰囲気にさらす酸化工程と、この酸化工程の後、前記ベース絶縁膜を活性窒素を用いて窒化する窒化工程と、を有することを特徴とする。
【００１０】
この発明において、ベース絶縁膜（ＳｉＯＮ膜）は、シリコン基板の熱的な酸窒化で形成するか、もしくは物理的・化学的堆積法で形成する。シリコン基板の熱的な酸窒化の場合、界面準位密度の比較的低い膜を形成できるという利点がある。一方、物理的・化学的堆積では、窒素濃度の高い膜を形成できるという利点がある。これらの膜は単独で用いてもよいが、良好な界面特性と高い誘電率を両立するという観点から、両者を組み合わせた積層膜を使ってもよい。
【００１１】
この様に形成されたＳｉＯＮベース絶縁膜に対して、この発明では、酸素（Ｏ_２または活性酸素）を含む雰囲気での酸化工程を行った後、引き続き活性窒素を用いた窒化を行う。この場合、酸化工程と窒化工程が同時ではなく、酸化工程を先にすることが重要である。酸化工程では、シリコン基板界面へ酸素を導入することによって界面準位密度を低減するとともに、ＳｉＯＮバルク部分への酸素導入によって膜を緻密化し、膜密度を増加させることができる。そして膜を緻密化しておくと、その後の活性窒素による窒化工程で導入される窒素がシリコン基板界面へ拡散するのを抑制できる。これにより、窒素密度が高くしかも、界面特性の良好なＳｉＯＮ膜からなるゲート絶縁膜を得ることが可能になる。
【００１２】
即ちこの発明によると、ベース絶縁膜をＳｉＯ_２からＳｉＯＮに代えることによって、ＥＯＴが１．５ｎｍ以下と小さく且つ、実膜厚（物理膜厚）が１．５ｎｍ以上の優れたゲート絶縁膜を得ることができる。活性窒素による窒化後の最終的に形成されるＳｉＯＮ膜中の窒素面密度は、ベースＳｉＯＮ膜中の窒素と、活性窒素による窒化で導入される窒素面密度の合算となり、最終膜の膜中窒素濃度を、ＥＯＴ＝１．２−１．３ｎｍで必要となる所望の値（４．５×１０^１５ｃｍ^−２）もしくはそれ以上に大きくすることができる。膜中窒素濃度が高くなると、膜の誘電率が高くなり、ＥＯＴを大きくすることなく、リーク電流を抑制できる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
［第１の実施例］
図１は、ＳｉＯＮ膜の製造装置の断面図である。この装置は、真空排気できるチャンバ１１を有する。チャンバ１１は、Ｏ_２，ＳｉＨ_４、ＮＯ／Ｎ_２Ｏ、Ｎ_２のガス供給口１２，１３，１４，１５、およびガス排気口１６を有する。Ｏ_２、Ｎ_２ガスの配管外部にはそれぞれマイクロ波キャビティ１７，１８が設置され、マイクロ波放電によってそれぞれ活性酸素Ｏ^＊と活性窒素Ｎ^＊をチャンバ１１内に供給することができる。マイクロ波キャビティ１７，１８の設置されている箇所のガス配管は、Ｏ_２配管は石英製、Ｎ_２配管はボロン・ナイトライド製である。
【００１４】
チャンバ１１中にはシリコン・ウェハ１９をその上に設置することのできるヒータ２０が取り付けられている。この製造装置のチャンバ１１のバックグランド圧力は１×１０^−８Ｔｏｒｒ以下であり、また、ＳｉＯＮ膜の製造プロセス時の全圧力は０．１−１０Ｔｏｒｒ程度となる。
【００１５】
図１の装置を用いたＳｉＯＮ膜の形成過程を含むこの発明の概要を、ＭＯＳトランジスタ形成を例にして説明する。図２に示すように、単結晶のｐ型シリコン基板２１の表面に、素子分離用の溝を形成し、ＣＶＤ法によりシリコン酸化膜で埋め込み、素子分離領域２２を形成する。次に、図３に示すように、ＳｉＯＮ膜からなるゲート絶縁膜２３を形成する。ゲート絶縁膜２３の詳しい形成方法は、後でまとめて述べる。
【００１６】
次に、図４に示すように、ゲート絶縁膜２３上にポリシリコン膜２４をＣＶＤ法によって形成する。次に、リソグラフィ工程を経てポリシリコン膜２４上にフォトレジストパターン（図示せず）を形成し、ポリシリコン膜２４を反応性イオンエッチングして、図５に示すようにゲート電極２５を形成する。次に、砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、ドーズ量２×１０^１５ｃｍ^−２の条件で行って、高不純物濃度のｎ^＋型ゲート電極２５、ｎ^＋型ソース領域２６、ｎ^＋型ドレイン領域２７を同時に形成する。
【００１７】
次に、図６に示すように、全面に３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、層間絶縁膜２８を形成する。この後、層間絶縁膜２８上にコンタクトホール形成用のフォトレジストパターン（図示せず）を形成し、これをマスクとして反応性イオンエッチング法により層間絶縁膜２８をエッチングして、コンタクトホールを開口する。最後に、全面にＡｌ膜をスパッタ法により形成した後、これをパターニングして、電極配線２９を形成してｎ型ＭＯＳトランジスタが完成する。なお、本実施例では、ｎ型ＭＯＳトランジスタの製造工程を示したが、ｐ型ＭＯＳトランジスタでは導電型がｎ型とｐ型で入れ替わる点が異なるだけであり、基本的な製造工程はまったく同じである。
【００１８】
ゲート絶縁膜２３の形成工程の詳細を次に説明する。図７が、この第１の実施例でのゲート絶縁膜形成工程である。まず前処理としてシリコン・ウェハに対して希釈フッ酸処理を行う。ウェハの汚染を効果的に除去するために、例えば塩酸とオゾン水のような他の前処理を用いてもよいが、最終処理は希釈フッ酸にするのが望ましい。次に、前処理が終了したウェハを、図１に示す製造装置のチャンバ１１中へ搬送する。ヒータ２０を加熱してウェハ１９の温度を７５０℃とし、ＮＯ／Ｎ_２Ｏのガス導入口１４から４００ＴｏｒｒのＮＯガスを供給して３分間の加熱を行った。これにより、ＳｉＯＮベース絶縁膜が形成される。
【００１９】
次に、ＮＯガスの供給を止め、ヒータの出力を調整してウェハ１９の温度を５００℃とした。ガス導入口１２からＯ_２ガスを供給するとともに、マイクロ波キャビティ１７の出力を２．４５ＧＨｚ，２００Ｗとしてプラズマ酸素を発生させた。チャンバ１１内へ導入する酸素の量を制御して全圧を０．５Ｔｏｒｒとし、５００℃、１分間のプラズマ酸化を行った。なお、この酸化工程は、プラズマ酸化の代わりに１０００℃、０．５Ｔｏｒｒ、１分のＯ_２酸化としても同様の効果が得られる。
【００２０】
次に、マイクロ波キャビティ１７の出力とＯ_２ガスの供給を停止した後、ガス導入口１５から窒素ガスを供給するとともにマイクロ波キャビティ１８の出力を２．４５ＧＨｚ，１００Ｗにしてプラズマ窒素を発生させた。チャンバ１１内の全圧を１０Ｔｏｒｒとして５００℃、１０分間のプラズマ窒化を行った。以上のようにして、ＥＯＴが１．５ｎｍ以下であり、実膜厚（物理膜厚）が１．５ｎｍ以上（例えば１．８ｎｍ）のシリコン酸窒化膜（ＳｉＯＮ膜）からなるゲート絶縁膜が得られる。
【００２１】
次に、ウェハの温度を１０００℃まで上昇させ、ガス供給口１４から０．１ＴｏｒｒのＮ_２Ｏガスを供給して２０秒間のポストアニールを行った。なお、この後アニールは、上記のＮ_２Ｏアニールの代わりに１０００℃、０．５Ｔｏｒｒ、２０秒のＯ_２酸化としても同様の効果が得られる。
【００２２】
上記の製膜プロセスにおける個々の工程の作用について説明する。まず前処理（の最後）に希釈フッ酸を用いると、前処理の最後にＳｉＯ_２膜を残す場合（例えば前処理の最後を塩酸・オゾン水処理とする場合）と比べて、ＮＯ酸窒化による膜中窒素濃度を高くすることができる。ＥＯＴの小さいゲート絶縁膜では窒素濃度を高くする必要があるが、希釈フッ酸の前処理直後にＮＯ酸窒化工程を行うのは、この要求に適うものである。もちろん、希釈フッ酸処理後にＮＨ_３窒化のような強い窒化を行うと窒素濃度はさらに大きくなるが、この場合には界面準位と固定電荷が大量に発生するので、ＣＭＯＳゲート絶縁膜として用いる膜としては好ましくない。
【００２３】
一方、ＮＯ酸窒化では窒化と酸化が同時に起こり、界面特性を極端に劣化させることがないので、ＮＨ_３窒化よりもＮＯ酸窒化を用いるのが好ましい。なお、ＮＨ_３窒化を用いる場合にも微量の酸素もしくは活性酸素を同時に流しながら酸窒化を進めることは可能と考えられる。
【００２４】
次に、形成されたＳｉＯＮベース絶縁膜に対して、プラズマ酸化（もしくは高温のＯ_２酸化）を行うことは、膜中に酸素を導入することによって、ａｓ−ｇｒｏｗｎのＳｉＯＮ膜の界面準位密度を低減させる働きがある。この酸化工程はハイ・パフォーマンスのロジック回路のＭＯＳトランジスタでは必須とまでは言えないが、良好な界面特性を厳しく要求するデジタル・アナログ混載回路のＭＯＳトランジスタではこの工程を入れるべきである。第１の実施例ではこの酸化工程にプラズマ酸化を使っているが、我々は、界面準位密度の低減は膜中への酸素導入量と相関することを実験的に見出している。従って、同等の酸素導入量を確保できるならば、プラズマ酸化以外にＯ_２酸化、Ｎ_２Ｏ酸窒化などでも構わない。例えば、１０００℃、０．５Ｔｏｒｒ、１分のＯ_２酸化でも同等の界面準位密度の低減効果が得られる。
【００２５】
また、界面準位密度を低減するためには、Ｓｉ基板界面への酸素拡散をできるだけ促進する方法を採るのが望ましく、そのひとつの手段として、ＮＯ酸窒化とプラズマ酸化を複数回に分けて行う方法がある。例えば、上記の製膜プロセスではＮＯ酸窒化を７５０℃、４００Ｔｏｒｒ、３分間行い、その後にプラズマ酸化を５００℃、０．５Ｔｏｒｒ、１分間行っている。これに対して例えば、７５０℃、４００Ｔｏｒｒ、１分３０秒のＮＯ酸窒化と、それに引き続く５００℃、０．５Ｔｏｒｒ、３０秒のプラズマ酸化の工程を２回繰り返してもよい。あるいは、それぞれもっと短時間のプロセスをもっと多い回数繰り返してもよい。このようにすると工程は複雑になるが、極めて良好な界面特性が得られる。
【００２６】
プラズマ酸化を行ったＳｉＯＮベース絶縁膜に対するプラズマ窒化では、ベースＳｉＯＮ膜の表面側に窒素が導入される。ＮＯ酸窒化とそれに引き続くプラズマ酸化で形成されたベースＳｉＯＮ膜は界面側の窒素濃度が比較的高く膜表面側の窒素濃度は低い。プラズマ窒化ではこの窒素濃度の低い領域に新たに窒素が導入されるので、すでに導入されているベースＳｉＯＮ膜中の窒素がプラズマ窒化時の新たな窒素導入を阻害することがなく、したがって、膜中に導入される窒素量はそれぞれの過程で導入される窒素量の合算となり、膜中に導入可能な最大窒素面密度を大きくすることができる。ベースＳｉＯ_２膜のプラズマ窒化における飽和窒素面密度よりも大きくなる。
【００２７】
また、上記のことからわかるように、プラズマ窒化後の最終膜の窒素は膜厚方向に比較的均一なプロファイルを持つ。このことは、リーク電流の低減に対して極めて有効である。我々の検討では、膜中の窒素プロファイルが均一であればあるほどリーク電流の低減率（対ＳｉＯ_２）が大きくなるからである（安田、村岡、小池、佐竹「極薄シリコン酸窒化膜における膜組成と誘電率との非線形性」２００１年（平成１３年）春季第４８回応用物理学関係連合講演会、２９ａＹＦ４参照）。また、ベースＳｉＯＮ膜をプラズマ窒化した場合、等しいＥＯＴを実現するためにはＳｉＯ_２膜のプラズマ窒化と比べて実膜厚の大きなベース絶縁膜を使うことができるので、プラズマ窒化時にイオン注入メカニズムで導入される窒素のＳｉ基板への突き抜けを抑制することができ、Ｓｉ基板界面の劣化が抑制される。
【００２８】
さらに、プラズマ窒化時にはベースＳｉＯＮ膜中にすでに窒素が存在するために、膜中窒素の界面への拡散およびＳｉ基板界面から膜中へのＳｉの拡散が、ベース絶縁膜膜がＳｉＯ_２の場合と比べて抑制される。そのため、プラズマ窒化時のＮとＯの置換反応の割合が相対的に増え、ＮとＳｉの反応は抑制されるので、プラズマ窒化時の実膜厚の増加（ＥＯＴの増加につながる）が抑制されるというメリットが得られる。さらに、ＮとＯの置換反応の比率が増すことによって、この置換反応時に放出される酸素の一部が界面まで拡散して界面特性を向上させる効果も期待される。
【００２９】
次に、Ｎ_２Ｏ雰囲気中のポストアニールは膜中の固定電荷を低減させる。我々の検討では、固定電荷の低減のためには、固定電荷を持っている膜中のサイトと電荷のやりとりをすることが可能な雰囲気でアニールをする必要がある。言い換えれば、ＳｉＯＮ膜と酸化もしくは還元反応（電子・正孔のやり取りをする反応）を起こす雰囲気中でアニールをすることによって固定電荷が低減される。その際、固定電荷の低減効果はプロセス温度で決まり、高温のアニールほど固定電荷の低減率が大きくなる。Ｎ_２、Ａｒなどの不活性ガス中では固定電荷の低減率は低い。以上のことから、本実施例ではＳｉＯＮ膜の膜厚をほとんど増加させない程度の低圧のＮ_２Ｏ雰囲気下でポストアニールを実施した。もちろん、低圧のＯ_２アニール（１０００℃、０．５Ｔｏｒｒ、２０秒など）、低圧の活性酸素中のアニール、低圧の活性窒素中のアニール、その他これらを組み合わせたガス雰囲気中のアニールでも同様の固定電荷の低減効果が得られる。なお、プラズマ窒化の条件によっては固定電荷の発生量が少ない場合がある。その場合、初期ＳｉＯＮ膜の形成後の酸化が高温・低圧のＯ_２酸化（１０００℃、０．５Ｔｏｒｒ、１分）であれば、ポストアニールを省略することもできる。
【００３０】
本実施例では活性窒素・酸素の発生にマイクロ波放電を使ったが、マイクロ波の代わりに高周波励起（ＲＦ：１３．５６ＭＨｚ）、もしくは紫外線などの光励起源を使っても同様の効果が得られる。また、活性窒素・酸素としては荷電した活性窒素・酸素を含んだプラズマ窒化・酸化を使っているが、中性種が大部分であるラジカル窒化・酸化でもＳｉＯＮ膜の膜質改善効果が同様に得られる。また、活性窒素・酸素を形成するための原料ガスとしてＮ_２とＯ_２を使ったが、それぞれ、窒素原子と酸素原子を含むガスであれば、他のガスで代替することもできる。さらにまた、活性窒素・酸素の励起効率を上げるために、原料ガスにＨｅ、Ｎｅ、Ａｒ、Ｋｒなどの希ガスを添加してもよい。また、本実施例ではシリコン・ウェハの加熱にヒータを用いているが、ランプによるウェハの直接加熱でも同様の効果が得られる。
【００３１】
［第２の実施例］
第２の実施例に係わるＭＯＳトランジスタの素子構造は、第１の実施例と同様なので詳細な説明は省略する。図８は、この実施例でのゲート絶縁膜の製造工程を示している。
【００３２】
図８に示したように、シリコン・ウェハに対して希釈フッ酸で前処理を行う。その後、酸窒化膜の製造装置のチャンバ１１中へウェハを搬送した。ウェハの温度を５００℃にし、ガス導入口１２，１３，１５からそれぞれＯ_２、ＳｉＨ_４、Ｎ_２を供給した。このときのガス供給の条件はＯ_２／ＳｉＨ_４／Ｎ_２＝０．１Ｔｏｒｒ／２０ｓｃｃｍ／１２０ｓｃｃｍであり、チャンバ１１内の全圧は１．２Ｔｏｒｒであった。マイクロ波キャビティ１８に２．４５ＧＨｚ，１００Ｗの出力を与えて窒素プラズマを生成し、ベース絶縁膜となるＳｉＯＮ膜を堆積した。１分３０秒のプロセスで実膜厚１．４ｎｍのＳｉＯＮ膜が形成された。このＳｉＯＮ膜の組成はＸＰＳ（Ｘ−ｒａｙｐｈｏｔｏ−ｅｌｅｃｔｒｏｎｓｐｅｃｔｒｏｓｃｏｐｙ）評価によると、酸素濃度が４０ａｔｏｍｉｃ％（酸素の面密度４．２×１０^１５ｃｍ^−２、窒素の面密度２．４×１０^１５ｃｍ^−２）であった。
【００３３】
また、酸素・窒素・シリコンの濃度の間に２［Ｏ］＋３［Ｎ］＝４［Ｓｉ］という関係が成り立っており、Ｓｉ−Ｈ、Ｎ−Ｈ結合などを含まないストイキオメトリックなシリコン酸窒化膜（（ＳｉＯ_２）_ｘ（Ｓｉ_３Ｎ_４）_１−ｘ）であることが確認された。なお、この実施例では窒素励起のプラズマＣＶＤ法でＳｉＯＮ膜を堆積しているが、ＳｉＯＮ膜の堆積法としてプラズマＣＶＤ以外に熱ＣＶＤを用いても構わない。例えば、ＳｉＨ_４とＮＨ_３（および必要に応じて低圧Ｏ_２を添加）を原料ガスとして用いた６００℃から７５０℃の温度範囲の熱ＣＶＤでＳｉＯＮ膜を堆積することができる。
【００３４】
次に、ウェハの温度を５００℃に保ったまま、Ｏ_２の圧力を０．５Ｔｏｒｒとし、さらに、マイクロ波キャビティ１７に２．４５ＧＨｚ、２００Ｗの出力を与えて１分間のプラズマ酸化を行った。この実施例のように堆積膜を初期のＳｉＯＮ膜とする場合には、この酸化工程を入れることが特に重要である。なぜなら、堆積酸窒化膜は膜中欠陥が多いのが一般的であり、プラズマ酸化を行うことで界面欠陥と膜中欠陥を大幅に低減できるからである。また、堆積酸窒化膜は密度が低いのが一般的であるが、プラズマ酸化工程を経ることで膜密度が高くなる。プラズマ酸化で膜密度を高くしておくと、引き続くプラズマ窒化で導入される窒素が膜中を拡散するのを抑制でき、Ｓｉ基板界面への窒素の導入による界面劣化が低減するというメリットがある。なお、上記のプラズマ酸化の代わりに、高温・低圧のＯ_２酸化（１０００℃、０．５Ｔｏｒｒ、１分）を使っても同様の効果が得られる。
【００３５】
次に、ウェハの温度を５００℃に保ち、ガス導入口１５から窒素ガスを供給し、同時にマイクロ波キャビティ１８に２．４５ＧＨｚ、１００Ｗの出力を与えて１０Ｔｏｒｒ、１０分間のプラズマ窒化を行った。ＸＰＳ評価によると、このプラズマ窒化で膜中に２．５×１０^１５ｃｍ^−２の面密度の窒素が導入され、プラズマ窒化後の窒素面密度は４．５×１０^１５ｃｍ^−２になった。
次に、ウェハの温度を１０００℃まで上昇させ、ガス供給口１４から０．１ＴｏｒｒのＮ_２Ｏガスを供給して２０秒間のポストアニールを行った。このポストアニールは、低圧のＯ_２アニール（１０００℃、０．５Ｔｏｒｒ、２０秒など）で代替することもでき、いずれでも固定電荷の低減効果が得られる。
【００３６】
以上の一連の工程における作用は第１の実施例の場合と基本的に同じであり、ＥＯＴが１．５ｎｍ以下であり、物理膜厚が１．５ｎｍ以上であるゲート絶縁膜が得られる。それぞれの工程は第１の実施例で述べたのと同じ考え方に従い、他のプロセスで適宜代替することができる。なお、堆積酸窒化膜は原料ガスの流量比を制御することで膜中窒素濃度を高くできるという特長を持つ一方、Ｓｉ基板の熱的な酸窒化で形成されたＳｉＯＮ膜と比べて欠陥密度が高いという短所がある。しかしながら、堆積ＳｉＯＮ膜中の欠陥は、膜堆積以降のプラズマ酸化・プラズマ窒化の工程で十分に低減することができることを我々は実験的に確認しており、初期のＳｉＯＮ膜に堆積酸窒化膜を使用することで不利益が生じることは無い。
【００３７】
この実施例による作用をまとめると、次のようになる。
▲１▼堆積法で形成されたＳｉＯＮ膜は、熱による酸窒化膜に比べて密度が低い。このため、堆積後のプラズマ酸化により、シリコン基板界面まで酸素を拡散させることができ、良好な界面が得られる。
▲２▼プラズマ酸化により膜密度が向上するので、その後のプラズマ窒化では、シリコン基板界面への窒素の拡散を防止することができ、窒素はＳｉＯＮ膜の表面部に入る。従って、堆積膜であっても窒素拡散による界面劣化がなく、窒素密度が十分に高く、誘電率の高いＳｉＯＮゲート絶縁膜を得ることができる。
▲３▼初期の堆積膜が欠陥を含んでいても、プラズマ酸化とプラズマ窒化により欠陥を消滅、或いは低減させることができる。
【００３８】
ところで、堆積ＳｉＯＮ膜について、プラズマ酸化により膜密度が増大することを電気測定から直接に確認するとは難しい。何故なら、プラズマ酸化によって、膜厚が増加するからである。しかし、次のような実験から、プラズマ酸化による膜密度の増大は確認することができる。実験では、ラジカル酸化で膜密度が増大するならば、ラジカル窒化でも同様に膜密度が増大するはずであるという前提、及びラジカル窒化ではラジカル酸化に比べて膜厚（電気膜厚）の増大は微小であるという事実を利用する。
【００３９】
図１２は、二つの実験試料のＳｉＯＮ膜製造のプロセスである。一つは、堆積ＳｉＯＮ膜を、直接ラジカル酸化する（試料Ａ）。他の一つは、堆積ＳｉＯＮ膜をプラズマ窒化した後に、ラジカル酸化する（試料Ｂ）。これらの試料Ａ，Ｂのラジカル酸化後のＳｉＯＮ膜の電気膜厚を測定した結果が、図１３である。ＳｉＯＮ膜の膜密度が小さいほど、酸素が膜中を通って基板酸化が進む度合いが大きくなるので、最終膜厚が大きくなるはずである。図１３の結果は、試料Ｂがラジカル窒化により膜密度が増大している結果、試料Ａに比べてラジカル酸化による膜厚増大が抑えられていることを示している。
【００４０】
また図１４は、試料Ａ，Ｂについて、ラジカル酸化後の界面準位密度を測定しした結果である。前述のようにラジカル酸化前の膜密度が小さいほど、酸素が膜中を通って基板酸化が進む度合いが大きくなるので、界面が良好になり界面準密度は低くなるはずである。図１４の結果は、試料Ｂがラジカル窒化により膜密度が増大している結果、ラジカル酸化での酸素透過が抑えられて、試料Ａに比べて界面準位密度が低減されていないことを示している。
【００４１】
更に補足すれば、ＳｉＯ_２膜について、シリコン基板に形成した熱酸化膜とラジカル酸化膜とでは、後者の方が密度が大きいことは、既に報告されている（Ｍ．Ｎａｇａｍｉｎｅ，Ｈ．Ｉｔｏｈ，Ｈ．Ｓａｔａｋｅ，ａｎｄＡ．Ｔｏｒｉｕｍｉ， ”ＲａｄｉｃａｌＯｘｙｇｅｎ（Ｏ＊）ＰｒｏｃｅｓｓｆｏｒＨｉｇｈｌｙ−ＲｅｌｉａｂｌｅＳｉＯ２ｗｉｔｈＨｉｇｈｅｒＦｉｌｍ−ＤｅｎｓｉｔｙａｎｄＳｍｏｏｔｈｅｒＳｉＯ２／Ｓｉｉｎｔｅｒｆａｃｅ，” ｉｎＩＥＤＭＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ，９８−５９３（１９９８））。このことからも、ＳｉＯＮ膜についてラジカル酸化を行うことにより膜密度が増大することは、容易に推測できる。
更に、ラジカル酸化で膜密度が増大するとすれば、高温のＯ_２アニールでも膜密度は増大すると考えられる。
【００４２】
［第３の実施例］
第３の実施例に係わるＭＯＳトランジスタの素子構造は、第１の実施例と同様なので詳細な説明は省略する。図９は、この実施例でのゲート絶縁膜の製造工程を示している。
【００４３】
図９に示したように、希釈フッ酸処理を行ったシリコン・ウェハを、図１の製造装置のチャンバ１１中に搬送した。ウェハ温度を７５０℃として４００ＴｏｒｒのＮＯガスを１分間流し、酸窒化を行った。その後、ウェハの温度を５００℃にしてＳｉＯＮ膜を堆積した。このときの堆積条件は、全圧１．２Ｔｏｒｒ、また、ＳｉＨ_４／Ｎ_２／Ｏ_２＝２０ｓｃｃｍ／１２０ｓｃｃｍ／０．１Ｔｏｒｒであり、１分間のプロセスを行った。配管１５から供給されるＮ_２に関しては、マイクロ波キャビティ１８に２．４５ＧＨｚ、１００Ｗの出力を与えて活性窒素を発生させた。このようにして実膜厚（物理膜厚）が１．３ｎｍの積層ＳｉＯＮ膜からなるベース絶縁膜が形成された。
【００４４】
次に、ウェハの温度を５００℃に保ち、酸素を配管１２から０．５Ｔｏｒｒの圧力で供給した。同時に、マイクロ波キャビティ１７に出力２．４５ＧＨｚ、２００Ｗを与えて活性酸素を発生させ、１分間のプラズマ酸化を行った。なお、この酸化工程は、１０００℃、０．５Ｔｏｒｒ、１分間のＯ_２酸化で代替することもできる。この工程を経た後のＳｉＯＮ膜の実膜厚（物理膜厚）は１．８ｎｍであった。
【００４５】
次に、ウェハの温度を５００℃に保ったまま、ガス導入口１５から窒素ガスを供給し、同時にマイクロ波キャビティ１８に２．４５ＧＨｚ、１００Ｗの出力を与えて１０Ｔｏｒｒ、１０分間のプラズマ窒化を行った。以上により、ＥＯＴが１．５ｎｍ以下で、物理膜厚が１．５ｎｍ以上のゲート絶縁膜が得られる。
この実施例ではポストアニールを行わなかったが、高温・低圧のＮ_２Ｏ、Ｏ_２アニール（１０００℃、０．５Ｔｏｒｒ、２０秒）などを、プラズマ窒化に引き続いて適宜行うことができる。
【００４６】
図１０と図１１は、このようにして形成されたＳｉＯＮゲート絶縁膜の電気特性をリーク電流と界面準位密度に関して示す。図１０は、電源電圧（酸化膜換算電界５ＭＶ／ｃｍ）におけるリーク電流Ｊｇ（Ａ／ｃｍ２）の測定結果を示す。この実施例のデータは、”Ｏ^＊５００℃＋Ｎ^＊５００℃”という記号で表示した。比較例として、ＳｉＯＮベース絶縁膜（ＮＯ酸窒化と酸窒化膜の堆積を終了した膜）に対して５００℃と９００℃でそれぞれ１０Ｔｏｒｒ、１０分のプラズマ窒化を行ったもの（”Ｎ^＊５００℃”、”Ｎ^＊９００℃”と表記）、１０５０℃で１０秒のＮＨ_３窒化をしたもの（”ＮＨ_３１０５０℃”と表記）、５００℃、０．５Ｔｏｒｒで１分間のプラズマ酸化をしたもの（”Ｏ^＊５００℃”と表記）も参考のために示した。
【００４７】
図１０からわかるように、ベースＳｉＯＮ膜に対するプラズマ酸化の工程を省き、５００℃のプラズマ窒化だけを行った場合にはリーク電流が十分に低減しない。プラズマ窒化だけでベースＳｉＯＮ膜を改質してリーク電流を低減しようとすれば９００℃程度の温度が必要となる。しかし、９００℃のプラズマ窒化ではリーク電流は低減するものの、図１２に示すように界面準位密度が低減しない。
【００４８】
一方、プラズマ窒化の前に短時間のプラズマ酸化（５００℃、０．５Ｔｏｒｒ、１分）を入れると、リーク電流は、トンネル電流計算で期待されるレベルにまで低減することがわかる。すなわち、プラズマ窒化の前に短時間の酸化工程を入れることが、堆積膜を含んだ積層ＳｉＯＮ膜のリーク電流の低減にとって極めて有効である。このことは、初期ＳｉＯＮ膜が堆積膜単層の場合（第２の実施例）にも当てはまる。酸化工程（プラズマ酸化）でＥＯＴが増えてしまうが、引き続いて５００℃のプラズマ窒化（１０Ｔｏｒｒ、１０分）を行うことによってＥＯＴを低減することができ、実施例では、最終的にＥＯＴ＝１．２６ｎｍとなった。図１０では、比較のため、ＳｉＯ_２膜の特性を併せて示している。この実施例によると、等しいＥＯＴのＳｉＯ_２膜に比べて３桁のリーク電流の低減効果が得られた。
【００４９】
図１１に示すように、ベースＳｉＯＮ膜の窒化のみでは界面準位はあまり低減しないが、短時間の酸化工程をその前に入れることによって界面準位密度が大幅に低減し、その後のプラズマ窒化で界面準位密度の増加が見られないことがわかる。
以上のことから、リーク電流と界面準位の低減を両立させるためには、ベースＳｉＯＮ膜（ＮＯ酸窒化膜と堆積酸窒化膜の積層膜）に対して、短時間の酸化と、それに引き続くプラズマ窒化を実施するのが良いことがわかる。このようなプロセス工程の構成は、初期のベースＳｉＯＮ膜が堆積（酸）窒化膜を含む場合に、とくに有効性が高いといえる。
【００５０】
【発明の効果】
この発明によれば、ベース絶縁膜にＳｉＯＮ膜を用い、これに酸化工程と引き続く窒化工程を組み合わせることによって、従来のＳｉＯ_２ベース膜のプラズマ窒化よりも多量の窒素を導入してリーク電流を低減するとともに、Ｓｉ基板界面の劣化を抑制したゲート絶縁膜を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施例に用いられる膜形成装置の構成を示す図である。
【図２】この発明の実施例による素子分離工程を示す断面図である。
【図３】同実施例によるゲート絶縁膜形成工程を示す断面図である。
【図４】同実施例による多結晶シリコン膜堆積工程を示す断面図である。
【図５】同実施例によるゲート電極形成工程、及び拡散層形成工程を示す断面図である。
【図６】同実施例の層間絶縁膜形成工程及び配線形成工程を示す断面図である。
【図７】第１の実施例でのゲート絶縁膜形成工程を示す図である。
【図８】第２の実施例でのゲート絶縁膜形成工程を示す図である。
【図９】第３の実施の形態でのゲート絶縁膜形成工程を示す図である。
【図１０】第３の実施例により得られたゲート絶縁膜のリーク特性を比較例と共に示す図である。
【図１１】第３の実施例により得られたゲート絶縁膜の界面特性を比較例と共に示す図である。
【図１２】プラズマ酸化による膜密度増大を傍証するため実験試料製造プロセスを示す図である。
【図１３】同実験試料の電気膜厚を示す図である。
【図１４】同実験試料の界面準密度を示す図である。
【符号の説明】
１１…チャンバ、１２，１３，１４，１５…ガス供給口、１６…ガス排気口、１７，１８…マイクロ波キャビティ、１９…シリコンウェハ、２０…ヒータ、２１…シリコンウェハ、２２…素子分離領域、２３…ゲート絶縁膜、２４…ポリシリコン膜、２５…ゲート電極、２６，２７…ｎ^＋型拡散層、２８…層間絶縁膜、２９…配線。

Claims

シリコン基板上にゲート絶縁膜を含む半導体素子を形成する半導体装置の製造方法において、前記ゲート絶縁膜の形成工程は、
シリコン基板上に、シリコン、酸素及び窒素を含有するベース絶縁膜を形成する工程と、
前記ベース絶縁膜を酸素を含む雰囲気にさらす酸化工程と、
この酸化工程の後に前記ベース絶縁膜を活性窒素を用いて窒化する窒化工程と、
を有することを特徴とする半導体装置の製造方法。
前記ゲート絶縁膜は、シリコン酸化膜換算膜厚が１．５ｎｍ以下、物理膜厚が１．５ｎｍ以上である
ことを特徴とする請求項１記載の半導体装置の製造方法。
前記ベース絶縁膜は、前記シリコン基板の熱的な酸窒化で形成する
ことを特徴とする請求項１の半導体装置の製造方法。
前記ベース絶縁膜は、前記シリコン基板上への物理的もしくは化学的堆積法で形成する
ことを特徴とする請求項１の半導体装置の製造方法。
前記ベース絶縁膜は、前記シリコン基板の熱的な酸化もしくは酸窒化により形成した酸化膜又は酸窒化膜と、この上に物理的もしくは化学的膜堆積法により形成した酸窒化膜又は窒化膜との積層膜である
ことを特徴とする請求項１の半導体装置の製造方法。
形成されたゲート絶縁膜に対して、電荷の授受を行うことが可能な反応性ガス下でポストアニールを行う工程を有する
ことを特徴とする請求項１記載の半導体装置の製造方法。