JP4340830B2 - 半導体装置のゲート絶縁膜形成方法 - Google Patents
半導体装置のゲート絶縁膜形成方法 Download PDFInfo
- Publication number
- JP4340830B2 JP4340830B2 JP2000391982A JP2000391982A JP4340830B2 JP 4340830 B2 JP4340830 B2 JP 4340830B2 JP 2000391982 A JP2000391982 A JP 2000391982A JP 2000391982 A JP2000391982 A JP 2000391982A JP 4340830 B2 JP4340830 B2 JP 4340830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- gate insulating
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000010408 film Substances 0.000 claims description 107
- 229910003071 TaON Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000005121 nitriding Methods 0.000 claims description 12
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000011066 ex-situ storage Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000006698 induction Effects 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000006557 surface reaction Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000001722 carbon compounds Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 Ta (OC 2 H 5 ) 5 Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のゲート絶縁膜形成方法に関し、より具体的には高集積半導体装置に適する優れた電気的特性を有する半導体装置のゲート絶縁膜形成方法に関するものである。
【０００２】
【従来の技術】
一般に、モストランジスタ（MOSFET；matal oxide semiconductor field effect transistor）は、ゲート電極がゲート絶縁膜である薄い酸化シリコン膜により基板から離隔しているため、接合型トランジスタのようにインピダンスが低下する場合が少なく、またゲート電極が１回の拡散工程を介して形成可能であり製造方法が簡単なため、高集積化に適するといえる。
【０００３】
さらに、半導体メモリ装置の集積度を高めるために、単位素子の大きさが微細化するほどセルトランジスタのゲート絶縁膜の厚さ及び幅も縮小されているのが実状である。例えば、次世代256Ｍ DRAM以上のメモリ装置においては、通常のゲート絶縁膜製造方法と同じく800〜900℃の高温で湿式酸化工程を行い、シリコン酸化膜を成長させることによりゲート絶縁膜を形成する。このとき、ゲート絶縁膜の厚さは５０Å以下に形成し、素子の降伏強度特性（耐絶縁破壊特性）とゲート電極に印加される電圧に対する耐性時間（耐久性）を望ましいものとする。
【０００４】
さらに、最近は高集積メモリ装置のゲート絶縁膜としてSiO2の代りに高誘電率（ε＝２５）のTa2O5が用られるようになってきているが、この場合、Ta2O5自体が不安定な化学量論比（stoichiometry）を有するため、TaとＯの組成比の差に基づく置換型Ta原子が薄膜内に発生する場合がある。このため、Ta2O5ゲート絶縁膜の蒸着時に、Ta2O5の前駆体であるTa(OC2Ｈ5)5等の有機物とＯ2（又はＮ2Ｏ）ガスの反応により、不純物の炭素原子、炭素化合物（C、CH4、Ｃ2Ｈ4等）及び水（Ｈ2Ｏ）が生成する欠点がある。
【０００５】
このようなTa2O5のゲート絶縁膜内に不純物として存在する炭素原子、イオン及びラジカルにより、ゲート電極と基板の間にリーク電流が増加することになり、絶縁特性が不良となる。これを補償するためには、通常Ta2O5を蒸着したあと１回以上の低温熱処理（例えば、プラズマＮ2Ｏ又はUV−Ｏ3）工程と高温熱処理工程を行わなければならない。
【０００６】
【発明が解決しようとする課題】
しかし、このような熱処理工程は煩雑であり、Ta2O5ゲート絶縁膜は酸化抵抗性が低いため、高温熱処理工程時に基板表面に酸化反応が発生し、不均一な寄生酸化膜が形成され、基板とTa2O5ゲート絶縁膜の間の界面特性が低下するとともに、ゲート絶縁膜全体の厚さが増加することになる。
【０００７】
そこで本発明は、優れた電気的特性を有する半導体装置のゲート絶縁膜形成方法を提供することを課題とする。
【０００８】
さらに本発明は、他の素子の電気的特性の劣化を防止することができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【０００９】
さらに本発明は、半導体装置の製造工程を単純化させることができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【００１０】
さらに本発明は、製品の寿命を増大させることができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、半導体基板上に、活性領域及び素子分離領域を画定するフィールド酸化膜を形成するフィールド酸化膜形成工程と、該フィールド酸化膜が形成された基板上にナイトライドを含む絶縁膜を形成するナイトライド含有絶縁膜形成工程と、該ナイトライド含有絶縁膜上に非晶質TaON絶縁膜を形成する非晶質TaON絶縁膜形成工程と、該非晶質TaON絶縁膜を結晶化させる結晶化工程とを含むことを特徴とする半導体装置のゲート絶縁膜形成方法を提供する。
【００１２】
【発明の実施の形態】
以下、本発明に係る半導体装置のゲート絶縁膜の形成方法の実施形態を図面を参照して説明する。図１〜図５は本発明方法の各工程を説明するための、半導体素子の断面図である。
【００１３】
本発明方法を実施するにあたっては、先ず、図１に示すように、半導体基板（１０）上に通常の素子分離工程（例えば、ロコス（LOCOS）又はトレンチ工程）を行い、素子の活性領域と分離領域を定義するフィールド酸化膜（１２）を形成する。次いで、前記フィールド酸化膜（１２）が形成された基板（１０）表面をHF、SC−１、Ｈ2SO4等のケミカルを用いて洗浄し、基板表面の自然酸化膜及びパーティクルを除去する。
【００１４】
次いで、半導体基板（１０）に後続工程で施される非晶質TaON膜蒸着時に、基板（１０）界面に形成されることがある不均一な低誘電率の酸化膜が形成されることを防止するため、図２に示すように、ナイトライド含有絶縁膜、例えば窒化薄膜として窒化珪素（SiN）薄膜又は窒酸化薄膜として窒酸化珪素（SiON）薄膜（１４）を形成する。
【００１５】
このとき、前記窒化薄膜（１４）を形成する場合は200〜600℃程度、より好ましくは350〜450℃程度の温度範囲の低圧化学気相蒸着チャンバーでプラズマを利用し、NH3又はＮ2／Ｈ2ガス等を供給して形成することができる。
【００１６】
また、窒酸化薄膜（１４）を形成する場合は、低圧化学気相蒸着チャンバで200〜600℃程度、より好ましくは350〜450℃程度の温度範囲で、プラズマを利用し、NH3及びＯ2又はＮ2Ｏ等を該チャンバー内に、流量調節器（mass flow controller）を介して１０〜１０００sccm程度で定量供給して形成することができる。また、前記窒酸化薄膜（１４）形成時に、基板（１０）表面に寄生酸化膜が形成されないように、プラズマ雰囲気でNH3を先ず注入し、Ｏ2又はＮ2Ｏガスを以後注入するのが好ましい。
【００１７】
このように、後述する非晶質TaONの蒸着前に行う基板（１０）の窒化処理又は窒酸化処理を、200〜600℃、より好ましくは350〜450℃程度という、比較的低温で行うことにより、すでに形成されたフィールド酸化膜（１２）やウェル等の他の素子の電気的特性の劣化を防止することができる。
【００１８】
次いで、図３に示すように、前記基板（１０）の窒化薄膜又は窒酸化薄膜（１４）上に非晶質TaON膜を蒸着してゲート絶縁膜（１６）を形成する。このとき、Ta化学蒸気（Ta系化合物の蒸気）は、例えばTa(OC2H5)5、TaH2F7等のTa系化合物を流量調節器を介して定量供給し、150〜200℃程度の温度範囲で蒸発させて得ることができる。そして、前記Ta化学蒸気と反応ガスであるＯ2及びNH3を300〜600℃程度の低圧化学気相蒸着チャンバー内に流量調節器を介して供給した後、表面化学反応を誘導して非晶質TaON膜（１６）を蒸着することができる。
【００１９】
次いで、前記ゲート絶縁膜（１６）を高密度化するため、非晶質TaON膜が形成された基板にアニリング工程を行い、非晶質TaON膜蒸着過程で生成した炭素化合物の不純物と、膜内に存在する酸素空孔を除去しながら結晶化を誘導する。
【００２０】
このとき、前記アニリング工程は急速熱処理（rapid thermal processing）工程を利用することができ、この場合650〜950℃程度の温度条件下で0.5〜３０分間程度進めて、非晶質TaON膜蒸着過程で生成した炭素化合物の不純物を除去しながら結晶化を誘導する。
【００２１】
さらに、前記アニリング工程は、電気炉を利用して650℃〜950℃程度の温度範囲と、Ｎ2Ｏ、Ｏ2又はＮ2雰囲気下で、１〜３０分間程度進めて非晶質TaON膜の結晶化を誘導するのが好ましい。このとき、アニリング工程により、非晶質TaONゲート絶縁膜（１６）を結晶化させながら、蒸着過程で発生した膜内の揮発性炭素化合物（CO、CO2、CH4、Ｃ2Ｈ4）を除去し、界面のマイクロクラック（micro crack）及びピンホール（pin hole）のような構造欠陥を補強して均質度（homogeneity）を向上させることができる。
【００２２】
一方、非晶質TaON膜（１６）形成後、インシチュー（in- situ）又はエクスシチュー（ex- situ）でプラズマを利用し、200〜600℃程度、NH3（又はＮ2／Ｈ2）雰囲気でTaONゲート絶縁膜（１６）の表面を窒化させるかＮ2Ｏ（又はＮ2／Ｏ2）雰囲気で窒酸化させる工程を進めることができる。この場合、約700℃の温度以上で進められるアニリング工程を省略することができる。その理由は、TaON蒸着後にこのような窒化又は窒酸化による表面処理が行われると、ゲート電極を形成した後に進められる後続熱工程により、TaONゲート絶縁膜（１６）が結晶化され得るためである。
【００２３】
次いで、図４に示すように前記ゲート絶縁膜（１６）上にゲート電極用ドープドポリシリコン膜（１８）を形成する。このとき、前記ドープドポリシリコン膜（１８）上には高い電気抵抗特性を得るため、金属シリサイド物質としてタングステンシリサイド膜を追加積層することもできる。
【００２４】
次いで、図５に示すようにゲートマスクを利用したフォトリソグラフィー工程を介して前記ドープドポリシリコン膜（１８）、TaONゲート絶縁膜（１６）及び窒化薄膜（又は窒酸化薄膜）（１４）をパターニングし、ドープドポリシリコン膜パターン（１８ａ）、TaONゲート絶縁膜パターン（１６ａ）及び窒化薄膜（又は窒酸化薄膜）パターン（１４ａ）を形成してゲート電極の製造工程を完了する。
【００２５】
【発明の効果】
前記説明したように、本発明に係る半導体装置のゲート絶縁膜形成方法においては次のような効果がある。
【００２６】
本発明に係る半導体装置のゲート絶縁膜形成方法においては、ゲート絶縁膜の材料として利用されるTaONの誘電率（ε＝２０〜２５）が従来のゲート絶縁膜材料であるシリコン酸化物（SiO2）より高いため、従来のゲート酸化膜より物理的厚さを厚くしても、電気的厚さを低下させることができる。したがって、高集積半導体装置に適したゲート絶縁膜特性を得ることができ、絶縁降伏強度（耐絶縁破壊特性）及び製品の寿命を向上させることができる。
【００２７】
さらに、本発明におけるTaONゲート絶縁膜は従来のTa2O5ゲート絶縁膜より構造的に安定したTaON結合構造を有しており、シリコン基板との酸化反応性も小さいため外部に印加される電気的衝撃にも強く、絶縁破壊電圧が高くリーク電流が小さい電気的特性を得ることができる。
【００２８】
そして、本発明において、TaONゲート絶縁膜を蒸着する前にシリコン基板の表面を窒化又は窒酸化処理し、後続工程での酸化抵抗性を増加させることにより不均一な酸化膜の生成が抑制されて界面特性を向上させることができる。
【００２９】
さらに、本発明において、窒化又は窒酸化処理を既存の急速熱処理（Rapid Thermal Process）による窒化又は窒酸化処理に比べて、200〜600℃程度の比較的低温で進めるときは、他の素子の電気的特性の劣化を防止することができる。
【００３０】
また、本発明におけるこのような窒化又は窒酸化処理を、TaON膜の蒸着装備でインシチューで行うときは、別途の装備を用いる必要がなく製造工程を単純化することができる。
【図面の簡単な説明】
【図１】本発明方法による半導体装置のゲート絶縁膜形成の１工程断面図である。
【図２】本発明方法による半導体装置のゲート絶縁膜形成の他の工程断面図である。
【図３】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【図４】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【図５】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【符号の説明】
１０ 半導体基板
１２ フィールド酸化膜
１４ 窒化薄膜（又は窒酸化薄膜）
１６ TaONゲート絶縁膜
１８ ドープドポリシリコン膜
【発明の属する技術分野】
本発明は、半導体装置のゲート絶縁膜形成方法に関し、より具体的には高集積半導体装置に適する優れた電気的特性を有する半導体装置のゲート絶縁膜形成方法に関するものである。
【０００２】
【従来の技術】
一般に、モストランジスタ（MOSFET；matal oxide semiconductor field effect transistor）は、ゲート電極がゲート絶縁膜である薄い酸化シリコン膜により基板から離隔しているため、接合型トランジスタのようにインピダンスが低下する場合が少なく、またゲート電極が１回の拡散工程を介して形成可能であり製造方法が簡単なため、高集積化に適するといえる。
【０００３】
さらに、半導体メモリ装置の集積度を高めるために、単位素子の大きさが微細化するほどセルトランジスタのゲート絶縁膜の厚さ及び幅も縮小されているのが実状である。例えば、次世代256Ｍ DRAM以上のメモリ装置においては、通常のゲート絶縁膜製造方法と同じく800〜900℃の高温で湿式酸化工程を行い、シリコン酸化膜を成長させることによりゲート絶縁膜を形成する。このとき、ゲート絶縁膜の厚さは５０Å以下に形成し、素子の降伏強度特性（耐絶縁破壊特性）とゲート電極に印加される電圧に対する耐性時間（耐久性）を望ましいものとする。
【０００４】
さらに、最近は高集積メモリ装置のゲート絶縁膜としてSiO2の代りに高誘電率（ε＝２５）のTa2O5が用られるようになってきているが、この場合、Ta2O5自体が不安定な化学量論比（stoichiometry）を有するため、TaとＯの組成比の差に基づく置換型Ta原子が薄膜内に発生する場合がある。このため、Ta2O5ゲート絶縁膜の蒸着時に、Ta2O5の前駆体であるTa(OC2Ｈ5)5等の有機物とＯ2（又はＮ2Ｏ）ガスの反応により、不純物の炭素原子、炭素化合物（C、CH4、Ｃ2Ｈ4等）及び水（Ｈ2Ｏ）が生成する欠点がある。
【０００５】
このようなTa2O5のゲート絶縁膜内に不純物として存在する炭素原子、イオン及びラジカルにより、ゲート電極と基板の間にリーク電流が増加することになり、絶縁特性が不良となる。これを補償するためには、通常Ta2O5を蒸着したあと１回以上の低温熱処理（例えば、プラズマＮ2Ｏ又はUV−Ｏ3）工程と高温熱処理工程を行わなければならない。
【０００６】
【発明が解決しようとする課題】
しかし、このような熱処理工程は煩雑であり、Ta2O5ゲート絶縁膜は酸化抵抗性が低いため、高温熱処理工程時に基板表面に酸化反応が発生し、不均一な寄生酸化膜が形成され、基板とTa2O5ゲート絶縁膜の間の界面特性が低下するとともに、ゲート絶縁膜全体の厚さが増加することになる。
【０００７】
そこで本発明は、優れた電気的特性を有する半導体装置のゲート絶縁膜形成方法を提供することを課題とする。
【０００８】
さらに本発明は、他の素子の電気的特性の劣化を防止することができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【０００９】
さらに本発明は、半導体装置の製造工程を単純化させることができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【００１０】
さらに本発明は、製品の寿命を増大させることができる半導体装置のゲート絶縁膜形成方法を提供することも課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するために、本発明は、半導体基板上に、活性領域及び素子分離領域を画定するフィールド酸化膜を形成するフィールド酸化膜形成工程と、該フィールド酸化膜が形成された基板上にナイトライドを含む絶縁膜を形成するナイトライド含有絶縁膜形成工程と、該ナイトライド含有絶縁膜上に非晶質TaON絶縁膜を形成する非晶質TaON絶縁膜形成工程と、該非晶質TaON絶縁膜を結晶化させる結晶化工程とを含むことを特徴とする半導体装置のゲート絶縁膜形成方法を提供する。
【００１２】
【発明の実施の形態】
以下、本発明に係る半導体装置のゲート絶縁膜の形成方法の実施形態を図面を参照して説明する。図１〜図５は本発明方法の各工程を説明するための、半導体素子の断面図である。
【００１３】
本発明方法を実施するにあたっては、先ず、図１に示すように、半導体基板（１０）上に通常の素子分離工程（例えば、ロコス（LOCOS）又はトレンチ工程）を行い、素子の活性領域と分離領域を定義するフィールド酸化膜（１２）を形成する。次いで、前記フィールド酸化膜（１２）が形成された基板（１０）表面をHF、SC−１、Ｈ2SO4等のケミカルを用いて洗浄し、基板表面の自然酸化膜及びパーティクルを除去する。
【００１４】
次いで、半導体基板（１０）に後続工程で施される非晶質TaON膜蒸着時に、基板（１０）界面に形成されることがある不均一な低誘電率の酸化膜が形成されることを防止するため、図２に示すように、ナイトライド含有絶縁膜、例えば窒化薄膜として窒化珪素（SiN）薄膜又は窒酸化薄膜として窒酸化珪素（SiON）薄膜（１４）を形成する。
【００１５】
このとき、前記窒化薄膜（１４）を形成する場合は200〜600℃程度、より好ましくは350〜450℃程度の温度範囲の低圧化学気相蒸着チャンバーでプラズマを利用し、NH3又はＮ2／Ｈ2ガス等を供給して形成することができる。
【００１６】
また、窒酸化薄膜（１４）を形成する場合は、低圧化学気相蒸着チャンバで200〜600℃程度、より好ましくは350〜450℃程度の温度範囲で、プラズマを利用し、NH3及びＯ2又はＮ2Ｏ等を該チャンバー内に、流量調節器（mass flow controller）を介して１０〜１０００sccm程度で定量供給して形成することができる。また、前記窒酸化薄膜（１４）形成時に、基板（１０）表面に寄生酸化膜が形成されないように、プラズマ雰囲気でNH3を先ず注入し、Ｏ2又はＮ2Ｏガスを以後注入するのが好ましい。
【００１７】
このように、後述する非晶質TaONの蒸着前に行う基板（１０）の窒化処理又は窒酸化処理を、200〜600℃、より好ましくは350〜450℃程度という、比較的低温で行うことにより、すでに形成されたフィールド酸化膜（１２）やウェル等の他の素子の電気的特性の劣化を防止することができる。
【００１８】
次いで、図３に示すように、前記基板（１０）の窒化薄膜又は窒酸化薄膜（１４）上に非晶質TaON膜を蒸着してゲート絶縁膜（１６）を形成する。このとき、Ta化学蒸気（Ta系化合物の蒸気）は、例えばTa(OC2H5)5、TaH2F7等のTa系化合物を流量調節器を介して定量供給し、150〜200℃程度の温度範囲で蒸発させて得ることができる。そして、前記Ta化学蒸気と反応ガスであるＯ2及びNH3を300〜600℃程度の低圧化学気相蒸着チャンバー内に流量調節器を介して供給した後、表面化学反応を誘導して非晶質TaON膜（１６）を蒸着することができる。
【００１９】
次いで、前記ゲート絶縁膜（１６）を高密度化するため、非晶質TaON膜が形成された基板にアニリング工程を行い、非晶質TaON膜蒸着過程で生成した炭素化合物の不純物と、膜内に存在する酸素空孔を除去しながら結晶化を誘導する。
【００２０】
このとき、前記アニリング工程は急速熱処理（rapid thermal processing）工程を利用することができ、この場合650〜950℃程度の温度条件下で0.5〜３０分間程度進めて、非晶質TaON膜蒸着過程で生成した炭素化合物の不純物を除去しながら結晶化を誘導する。
【００２１】
さらに、前記アニリング工程は、電気炉を利用して650℃〜950℃程度の温度範囲と、Ｎ2Ｏ、Ｏ2又はＮ2雰囲気下で、１〜３０分間程度進めて非晶質TaON膜の結晶化を誘導するのが好ましい。このとき、アニリング工程により、非晶質TaONゲート絶縁膜（１６）を結晶化させながら、蒸着過程で発生した膜内の揮発性炭素化合物（CO、CO2、CH4、Ｃ2Ｈ4）を除去し、界面のマイクロクラック（micro crack）及びピンホール（pin hole）のような構造欠陥を補強して均質度（homogeneity）を向上させることができる。
【００２２】
一方、非晶質TaON膜（１６）形成後、インシチュー（in- situ）又はエクスシチュー（ex- situ）でプラズマを利用し、200〜600℃程度、NH3（又はＮ2／Ｈ2）雰囲気でTaONゲート絶縁膜（１６）の表面を窒化させるかＮ2Ｏ（又はＮ2／Ｏ2）雰囲気で窒酸化させる工程を進めることができる。この場合、約700℃の温度以上で進められるアニリング工程を省略することができる。その理由は、TaON蒸着後にこのような窒化又は窒酸化による表面処理が行われると、ゲート電極を形成した後に進められる後続熱工程により、TaONゲート絶縁膜（１６）が結晶化され得るためである。
【００２３】
次いで、図４に示すように前記ゲート絶縁膜（１６）上にゲート電極用ドープドポリシリコン膜（１８）を形成する。このとき、前記ドープドポリシリコン膜（１８）上には高い電気抵抗特性を得るため、金属シリサイド物質としてタングステンシリサイド膜を追加積層することもできる。
【００２４】
次いで、図５に示すようにゲートマスクを利用したフォトリソグラフィー工程を介して前記ドープドポリシリコン膜（１８）、TaONゲート絶縁膜（１６）及び窒化薄膜（又は窒酸化薄膜）（１４）をパターニングし、ドープドポリシリコン膜パターン（１８ａ）、TaONゲート絶縁膜パターン（１６ａ）及び窒化薄膜（又は窒酸化薄膜）パターン（１４ａ）を形成してゲート電極の製造工程を完了する。
【００２５】
【発明の効果】
前記説明したように、本発明に係る半導体装置のゲート絶縁膜形成方法においては次のような効果がある。
【００２６】
本発明に係る半導体装置のゲート絶縁膜形成方法においては、ゲート絶縁膜の材料として利用されるTaONの誘電率（ε＝２０〜２５）が従来のゲート絶縁膜材料であるシリコン酸化物（SiO2）より高いため、従来のゲート酸化膜より物理的厚さを厚くしても、電気的厚さを低下させることができる。したがって、高集積半導体装置に適したゲート絶縁膜特性を得ることができ、絶縁降伏強度（耐絶縁破壊特性）及び製品の寿命を向上させることができる。
【００２７】
さらに、本発明におけるTaONゲート絶縁膜は従来のTa2O5ゲート絶縁膜より構造的に安定したTaON結合構造を有しており、シリコン基板との酸化反応性も小さいため外部に印加される電気的衝撃にも強く、絶縁破壊電圧が高くリーク電流が小さい電気的特性を得ることができる。
【００２８】
そして、本発明において、TaONゲート絶縁膜を蒸着する前にシリコン基板の表面を窒化又は窒酸化処理し、後続工程での酸化抵抗性を増加させることにより不均一な酸化膜の生成が抑制されて界面特性を向上させることができる。
【００２９】
さらに、本発明において、窒化又は窒酸化処理を既存の急速熱処理（Rapid Thermal Process）による窒化又は窒酸化処理に比べて、200〜600℃程度の比較的低温で進めるときは、他の素子の電気的特性の劣化を防止することができる。
【００３０】
また、本発明におけるこのような窒化又は窒酸化処理を、TaON膜の蒸着装備でインシチューで行うときは、別途の装備を用いる必要がなく製造工程を単純化することができる。
【図面の簡単な説明】
【図１】本発明方法による半導体装置のゲート絶縁膜形成の１工程断面図である。
【図２】本発明方法による半導体装置のゲート絶縁膜形成の他の工程断面図である。
【図３】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【図４】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【図５】本発明方法による半導体装置のゲート絶縁膜形成のさらに他の工程断面図である。
【符号の説明】
１０ 半導体基板
１２ フィールド酸化膜
１４ 窒化薄膜（又は窒酸化薄膜）
１６ TaONゲート絶縁膜
１８ ドープドポリシリコン膜
Claims (11)
- 半導体基板上に、活性領域及び素子分離領域を画定するフィールド酸化膜を形成するフィールド酸化膜形成工程と、該フィールド酸化膜が形成された基板上にナイトライドを含む絶縁膜を形成するナイトライド含有絶縁膜形成工程と、該ナイトライド含有絶縁膜上に非晶質TaON絶縁膜を形成する非晶質TaON絶縁膜形成工程と、該非晶質TaON絶縁膜を結晶化させる結晶化工程とを含むことを特徴とする半導体装置のゲート絶縁膜形成方法。
- 前記ナイトライド含有絶縁膜が窒化薄膜又は窒酸化薄膜である請求項１記載の半導体装置のゲート絶縁膜形成方法。
- 前記ナイトライド含有絶縁膜形成工程が、200〜600℃の温度範囲の低圧化学気相蒸着チャンバーでプラズマを利用し、NH3又はＮ2／Ｈ2ガスを該チャンバー内に供給して前記窒化薄膜を形成するものである請求項２記載の半導体装置のゲート絶縁膜形成方法。
- 前記ナイトライド含有絶縁膜形成工程が、200〜600℃の温度範囲の化学気相蒸着チャンバーでプラズマを利用し、NH3及びＯ2ガス、又はNH3及びＮ2Ｏガスを、１０〜１０００sccmの流量で流量調節器を介して該チャンバー内に定量供給して前記窒酸化薄膜を形成するものである請求項２記載の半導体装置のゲート絶縁膜形成方法。
- 前記ナイトライド含有絶縁膜形成工程において、プラズマ雰囲気下で、先ず前記チャンバー内にNH3ガスを注入し、Ｏ2又はＮ2Ｏガスを以後注入する請求項４記載の半導体装置のゲート絶縁膜形成方法。
- 前記非晶質TaON膜形成工程において、Ta系化合物を流量調節器を介してチャンバー内に定量供給し、150〜200℃の温度範囲で蒸発させてTa化学蒸気を得る請求項１から５のいずれかに記載の半導体装置のゲート絶縁膜形成方法。
- 前記非晶質TaON膜形成工程において、300〜600℃の低圧化学気相蒸着チャンバーに、Ta化学蒸気と反応ガスのＯ2及びNH3ガスを流量調節器を介して供給した後、表面反応を誘導して前記非晶質TaON膜を蒸着する請求項１から６のいずれかに記載の半導体装置のゲート絶縁膜形成方法。
- 前記結晶化工程において、アニリング工程を介して非晶質TaON絶縁膜を結晶化する請求項１から７のいずれかに記載の半導体素子のゲート絶縁膜形成方法。
- 前記アニリング工程が、急速熱処理工程を利用して650〜950℃の温度範囲で、0.5〜３０分間進めるものである請求項８記載の半導体装置のゲート絶縁膜形成方法。
- 前記アニリング工程が、電気炉を利用して、650〜950℃の温度範囲と、Ｎ2Ｏ、Ｏ2又はＮ2雰囲気で、１〜３０分間進めるものである請求項８又は９記載の半導体装置のゲート絶縁膜形成方法。
- 前記非晶質TaON絶縁膜形成工程の後、インシチュー又はエクスシチューでプラズマを利用し、２００〜６００℃の温度範囲と、ＮＨ3若しくはＮ2／Ｈ2雰囲気で、又は、Ｎ2Ｏ若しくはＮ2／Ｏ2雰囲気で、前記非晶質TaON絶縁膜の表面を窒化又は窒酸化処理する窒化又は窒酸化処理を行う請求項１から７のいずれかに記載の半導体素子のゲート絶縁膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064610A KR100313091B1 (ko) | 1999-12-29 | 1999-12-29 | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 |
| KR1999-64610 | 1999-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257208A JP2001257208A (ja) | 2001-09-21 |
| JP4340830B2 true JP4340830B2 (ja) | 2009-10-07 |
Family
ID=19631881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391982A Expired - Fee Related JP4340830B2 (ja) | 1999-12-29 | 2000-12-25 | 半導体装置のゲート絶縁膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6303481B2 (ja) |
| JP (1) | JP4340830B2 (ja) |
| KR (1) | KR100313091B1 (ja) |
| TW (1) | TW525262B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| KR100504435B1 (ko) * | 1999-12-23 | 2005-07-29 | 주식회사 하이닉스반도체 | 반도체장치의 커패시터 제조방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
| KR100333375B1 (ko) * | 2000-06-30 | 2002-04-18 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| KR100471405B1 (ko) * | 2000-06-30 | 2005-03-08 | 주식회사 하이닉스반도체 | 반도체소자의 게이트절연막 형성 방법 |
| KR100333376B1 (ko) * | 2000-06-30 | 2002-04-18 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| US6548368B1 (en) * | 2000-08-23 | 2003-04-15 | Applied Materials, Inc. | Method of forming a MIS capacitor |
| JP4184686B2 (ja) * | 2001-03-28 | 2008-11-19 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002313966A (ja) * | 2001-04-16 | 2002-10-25 | Yasuo Tarui | トランジスタ型強誘電体不揮発性記憶素子とその製造方法 |
| US6498383B2 (en) * | 2001-05-23 | 2002-12-24 | International Business Machines Corporation | Oxynitride shallow trench isolation and method of formation |
| US20020187651A1 (en) * | 2001-06-11 | 2002-12-12 | Reid Kimberly G. | Method for making a semiconductor device |
| JP3746968B2 (ja) * | 2001-08-29 | 2006-02-22 | 東京エレクトロン株式会社 | 絶縁膜の形成方法および形成システム |
| US6844203B2 (en) | 2001-08-30 | 2005-01-18 | Micron Technology, Inc. | Gate oxides, and methods of forming |
| US8026161B2 (en) | 2001-08-30 | 2011-09-27 | Micron Technology, Inc. | Highly reliable amorphous high-K gate oxide ZrO2 |
| US6953730B2 (en) | 2001-12-20 | 2005-10-11 | Micron Technology, Inc. | Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics |
| US6900122B2 (en) | 2001-12-20 | 2005-05-31 | Micron Technology, Inc. | Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics |
| US6767795B2 (en) * | 2002-01-17 | 2004-07-27 | Micron Technology, Inc. | Highly reliable amorphous high-k gate dielectric ZrOXNY |
| TW533534B (en) * | 2002-02-01 | 2003-05-21 | Macronix Int Co Ltd | Manufacturing method of interpoly dielectric layer |
| CN100433271C (zh) * | 2002-02-21 | 2008-11-12 | 旺宏电子股份有限公司 | 多晶硅间介电层的制造方法 |
| US6812100B2 (en) * | 2002-03-13 | 2004-11-02 | Micron Technology, Inc. | Evaporation of Y-Si-O films for medium-k dielectrics |
| US7045430B2 (en) | 2002-05-02 | 2006-05-16 | Micron Technology Inc. | Atomic layer-deposited LaAlO3 films for gate dielectrics |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| US7205218B2 (en) | 2002-06-05 | 2007-04-17 | Micron Technology, Inc. | Method including forming gate dielectrics having multiple lanthanide oxide layers |
| US7135421B2 (en) | 2002-06-05 | 2006-11-14 | Micron Technology, Inc. | Atomic layer-deposited hafnium aluminum oxide |
| US7067439B2 (en) | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
| US6804136B2 (en) | 2002-06-21 | 2004-10-12 | Micron Technology, Inc. | Write once read only memory employing charge trapping in insulators |
| US6970370B2 (en) * | 2002-06-21 | 2005-11-29 | Micron Technology, Inc. | Ferroelectric write once read only memory for archival storage |
| US7847344B2 (en) | 2002-07-08 | 2010-12-07 | Micron Technology, Inc. | Memory utilizing oxide-nitride nanolaminates |
| US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
| US7221017B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
| US6921702B2 (en) | 2002-07-30 | 2005-07-26 | Micron Technology Inc. | Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics |
| US6790791B2 (en) | 2002-08-15 | 2004-09-14 | Micron Technology, Inc. | Lanthanide doped TiOx dielectric films |
| US6884739B2 (en) * | 2002-08-15 | 2005-04-26 | Micron Technology Inc. | Lanthanide doped TiOx dielectric films by plasma oxidation |
| US20040036129A1 (en) * | 2002-08-22 | 2004-02-26 | Micron Technology, Inc. | Atomic layer deposition of CMOS gates with variable work functions |
| US6967154B2 (en) * | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
| US7199023B2 (en) | 2002-08-28 | 2007-04-03 | Micron Technology, Inc. | Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed |
| US6713358B1 (en) * | 2002-11-05 | 2004-03-30 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US6958302B2 (en) | 2002-12-04 | 2005-10-25 | Micron Technology, Inc. | Atomic layer deposited Zr-Sn-Ti-O films using TiI4 |
| US7101813B2 (en) | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| KR20040096377A (ko) * | 2003-05-09 | 2004-11-16 | 삼성전자주식회사 | 산화막 및 산질화막 형성 방법 |
| US20050124121A1 (en) * | 2003-12-09 | 2005-06-09 | Rotondaro Antonio L. | Anneal of high-k dielectric using NH3 and an oxidizer |
| US20050233477A1 (en) * | 2004-03-05 | 2005-10-20 | Tokyo Electron Limited | Substrate processing apparatus, substrate processing method, and program for implementing the method |
| US8119210B2 (en) | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7498247B2 (en) | 2005-02-23 | 2009-03-03 | Micron Technology, Inc. | Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics |
| US7687409B2 (en) | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
| US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| DE102006009822B4 (de) * | 2006-03-01 | 2013-04-18 | Schott Ag | Verfahren zur Plasmabehandlung von Glasoberflächen, dessen Verwendung sowie Glassubstrat und dessen Verwendung |
| US7645710B2 (en) | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7678710B2 (en) | 2006-03-09 | 2010-03-16 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7837838B2 (en) | 2006-03-09 | 2010-11-23 | Applied Materials, Inc. | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus |
| US7911004B2 (en) | 2006-06-19 | 2011-03-22 | Nec Corporation | Semiconductor device and manufacturing method of the same |
| US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
| WO2008039845A2 (en) | 2006-09-26 | 2008-04-03 | Applied Materials, Inc. | Fluorine plasma treatment of high-k gate stack for defect passivation |
| JP4852400B2 (ja) * | 2006-11-27 | 2012-01-11 | シャープ株式会社 | 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機 |
| US20080242012A1 (en) * | 2007-03-28 | 2008-10-02 | Sangwoo Pae | High quality silicon oxynitride transition layer for high-k/metal gate transistors |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2072418B (en) * | 1980-03-19 | 1984-03-14 | Olympus Optical Co | Ion sensor and method of manufacturing the same |
| JPH05342635A (ja) * | 1992-06-15 | 1993-12-24 | Matsushita Electric Ind Co Ltd | 光学式情報媒体 |
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3334323B2 (ja) * | 1994-03-17 | 2002-10-15 | ソニー株式会社 | 高誘電体膜の形成方法 |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| TW345742B (en) * | 1997-11-27 | 1998-11-21 | United Microelectronics Corp | Method for producing integrated circuit capacitor |
| US20020009861A1 (en) * | 1998-06-12 | 2002-01-24 | Pravin K. Narwankar | Method and apparatus for the formation of dielectric layers |
| KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| KR100286011B1 (ko) * | 1998-08-04 | 2001-04-16 | 황철주 | 반도체소자의캐퍼시터및그제조방법 |
| KR100297628B1 (ko) * | 1998-10-09 | 2001-08-07 | 황 철 주 | 반도체소자제조방법 |
| JP3326718B2 (ja) * | 1999-03-19 | 2002-09-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US6171900B1 (en) * | 1999-04-15 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET |
| KR100519514B1 (ko) * | 1999-07-02 | 2005-10-07 | 주식회사 하이닉스반도체 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100338110B1 (ko) * | 1999-11-09 | 2002-05-24 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
-
1999
- 1999-12-29 KR KR1019990064610A patent/KR100313091B1/ko not_active IP Right Cessation
-
2000
- 2000-12-25 JP JP2000391982A patent/JP4340830B2/ja not_active Expired - Fee Related
- 2000-12-27 TW TW089127924A patent/TW525262B/zh not_active IP Right Cessation
- 2000-12-29 US US09/750,226 patent/US6303481B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6303481B2 (en) | 2001-10-16 |
| US20010006843A1 (en) | 2001-07-05 |
| KR100313091B1 (ko) | 2001-11-07 |
| JP2001257208A (ja) | 2001-09-21 |
| TW525262B (en) | 2003-03-21 |
| KR20010064414A (ko) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US6610615B1 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
| JP4047075B2 (ja) | 半導体装置 | |
| US7737511B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
| US7622402B2 (en) | Method for forming underlying insulation film | |
| KR20010066386A (ko) | 플래시 메모리의 게이트전극 제조방법 | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JPH05243524A (ja) | 半導体装置の製造方法 | |
| JP2004153256A (ja) | シリコン基板の複合面に酸化膜を形成する方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| JP2005064032A (ja) | 半導体装置及びその製造方法 | |
| US6225169B1 (en) | High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100621542B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| JPH11261065A (ja) | シリコンゲートｆｅｔの製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JP4051063B2 (ja) | 半導体装置の製造方法 | |
| JP2006190801A (ja) | 成膜方法及び半導体装置の製造方法 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| JP4416354B2 (ja) | 半導体装置の製造方法とその製造装置 | |
| KR100521416B1 (ko) | 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081022 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |