JP4209743B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP4209743B2 JP4209743B2 JP2003290006A JP2003290006A JP4209743B2 JP 4209743 B2 JP4209743 B2 JP 4209743B2 JP 2003290006 A JP2003290006 A JP 2003290006A JP 2003290006 A JP2003290006 A JP 2003290006A JP 4209743 B2 JP4209743 B2 JP 4209743B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuit unit
- data
- abnormality
- reply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 210
- 238000004891 communication Methods 0.000 claims description 195
- 230000005540 biological transmission Effects 0.000 claims description 193
- 230000000737 periodic effect Effects 0.000 claims description 149
- 230000015654 memory Effects 0.000 claims description 125
- 238000012544 monitoring process Methods 0.000 claims description 79
- 238000001514 detection method Methods 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 58
- 238000012790 confirmation Methods 0.000 claims description 56
- 230000001788 irregular Effects 0.000 claims description 52
- 230000002159 abnormal effect Effects 0.000 claims description 47
- 238000012545 processing Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 27
- 238000012937 correction Methods 0.000 claims description 5
- 230000001186 cumulative effect Effects 0.000 claims description 5
- 238000011144 upstream manufacturing Methods 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000007420 reactivation Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 16
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 14
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 14
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 11
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 7
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001684 chronic effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 206010012218 Delirium Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
- G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Information Transfer Systems (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
たとえば、特開2002-108835「車載電子制御装置」(特許文献1)によれば、メインCPUとサブCPUによって構成され、運転開始時の制御定数の転送や、運転中における多様なデータを自由に相互交信することができるシリアル通信手段を備えた車載電子制御装置が提示され、シリアル通信データに対するサムチェックエラーと再送処理、タイムアウトチェックエラーとマイクロプロセッサのリセット処理、或いは制御出力の禁止処理などの手段が提示されている。
また、特開2002-333901「車載電子制御装置」(特許文献2)によれば、マイクロプロセッサと通信制御回路を有する集積回路部によって構成され、運転開始時の制御定数の転送や、運転中における多様なデータを相互に交信することができるシリアル通信手段を備えた車載電子制御装置が提示され、通信パケット構成の一例が詳述されている。
同様に上り通信として、A・制御定数送信を除くB〜Eの全ての通信パケットが対等に摘要されるようになっている。
しかも、上り・下りの各通信に対して受信確認返信や再送要求を行うことができるようになっているので、自由度は極めて高いものの何等かの通信異常が発生したときに通信渋滞が発生して、必要とされる肝心なデータの送受信が行えなくなる欠点がある。
上記特許文献2のものは、通信パケットの種類が大幅に削減されていて、親局から子局への下り通信としては、A・制御定数送信、B・全入力読出要求、C・全出力送信、D・アドレス指定の特定入力読出要求、E・アドレス指定の特定出力送信の5種類の通信パケットが摘要されるのに対し、子局側から親局側への自発的な上り通信用パケットが準備されていない。
従って、親局側からの要求がなければ子局側からの報告が行えないので、定期的な報告データがある場合には定期的な要求が必要となって無用な下り通信が発生する欠点がある。
しかも、各種の多様な通信エラーへの対応とタイムアウト異常や再送処理の扱いが総合的に論及されていない。
上記特許文献4のものは、僅か1回のタイムアウトでコンピュータがリセットされる問題点があると共に、サムチェックエラーや再送処理の扱いが総合的に論及されていない。
上記特許文献5のものは、通信のタイムアウトをマイクロプロセッサの暴走監視で検出することはできるが、サムチェックエラー等のビットの欠落・混入に関連する通信異常を監視するようにはなっていない。
この発明の第二の目的は、通信異常状態が自然回復する散発的・慢性的エラーに対しては過敏な異常判定を回避すると共に、各種通信パケットに対するサムチェックエラーやタイムアウトエラー等の各種通信エラーに対して総合的に再送処理回数と異常確定タイミングを決定することができる電子制御装置を提供することである。
少なくとも監視・制御信号の交信を行うための通信制御回路部、データメモリ、第二の直並列変換器を含む第二の制御回路部とを備え、
上記第一・第二の直並列変換器を介して上記第一・第二の制御回路部相互間で監視・制御信号のシリアル交信を行うように構成された電子制御装置において、
上記第一の制御回路部は定期送信手段と不定期送信手段とを備えると共に、上記第二の制御回路部は定期報告手段と未処理データテーブルとを備え、
上記定期送信手段は上記第一の制御回路部から第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、第二の制御回路部が当該定期送信データを受信したかどうかの確認返信を行って、通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再送処理が行われる書込設定手段であり、
上記定期報告手段は上記第二の制御回路部から第一の制御回路部に対して監視入力データとステータス情報を定期報告すると共に、第一の制御回路部が当該定期報告データを受信したかどうかの確認返信を行わない一方向の入力読出手段であり、
上記不定期送信手段は上記定期報告手段による報告通信にエラーがあったときに上記第一の制御回路部が第二の制御回路部に対して指定アドレスの監視入力データを読出要求するか、又は、上記定期送信手段によって書込設定された書込保存データを読出チェックするための読出要求をする送信手段であって、
しかも、上記第二の制御回路部が当該不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再度読出要求が行われる読出要求手段であり、
上記未処理データテーブルは上記第二の制御回路部が第一の制御回路部から送信データを受信したときに、確認返信を行うためのコマンドデータを順次保存すると共に、第一の制御回路部への確認返信データを送信したときに当該保存データを順次消去するよう構成された受信側コマンドメモリとし、上記未処理データテーブルによって上記第二の制御回路部から第一の制御回路部に対する上り通信の渋滞を回避しながら定期報告データの送信が行えるよう構成されている。
上記第一・第二の直並列変換器を介して上記第一・第二の制御回路部相互間で監視・制御信号のシリアル交信を行うように構成された電子制御装置において、
上記第一の制御回路部は定期送信手段と不定期送信手段とを備えると共に、上記第二の制御回路部は定期報告手段を備え、更に、上記第一・第二の制御回路部はそれぞれ第一・第二の通信エラー判定手段と第一・第二の加減算手段と第一・第二の異常発生確定手段とを備えると共に、上記第一の制御回路部は再送手段を備え、
上記定期送信手段は上記第一の制御回路部から第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、第二の制御回路部が当該定期送信データを受信したかどうかの確認返信を行って、通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再送処理が行われる書込設定手段であり、
上記定期報告手段は上記第二の制御回路部から第一の制御回路部に対して監視入力データとステータス情報を定期報告すると共に、第一の制御回路部が当該定期報告データを受信したかどうかの確認返信を行わない一方向の入力読出手段であり、
上記不定期送信手段は、上記定期報告手段による報告通信にエラーがあったときに上記第一の制御回路部が第二の制御回路部に対して指定アドレスの監視入力データを読出要求するか、又は、上記定期送信手段によって書込設定された書込保存データを読出要求をする送信手段であって、
しかも、上記第二の制御回路部が当該不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再度読出要求が行われる読出要求手段であり、
上記第一・第二の通信エラー判定手段は該判定手段が設けられた側の制御回路部が他方の制御回路部から受信した定期・不定期の各種通信パケットに関する異常の有無、或いは受信するべき通信パケットが受信できない状態を判定する複数種類の受信異常判定手段とし、
上記第一・第二の加減算手段は上記複数種類の受信異常判定手段のいずれかが異常ありと判定したときには第二の変分値を加算又は減算すると共に、全ての受信異常判定手段が異常なしと判定したときには第一の変分値を減算又は加算して相互に相殺するように現在値メモリに対する加減算補正を行い、異常なし判定が継続したときには所定の正常側限界値において上記第一の変分値による加減算補正を停止する演算手段とし、
上記第一・第二の異常発生確定手段は上記第一・第二の変分値の累積によって上記加減算手段の現在値が所定の異常側限界値の域外となったときに第一、第二の異常検出信号を発生する比較手段とし、
上記再送手段は上記第一の制御回路部から第二の制御回路部に対する送信データに異常があったとき又は該送信データに対する確認返信データに異常があったときに作用して、第一の制御回路部が旧送信コマンドに対応した通信パケットを再度送信すると共に、上記第一の加減算手段に対して第二の変分値を加算又は減算する手段とし、
上記第二の変分値は上記異常側限界値と正常側限界値との差である許容累積値よりも小さな値として設定されていると共に、上記異常検出信号の発生に応動して上記第一又は第二の制御回路部の作動停止又は初期化再起動が行われるものである。
また、未処理データテーブルによって第二の制御回路部から第一の制御回路部に対する上り通信の渋滞を回避しながら適時に定期送信や定期報告が行える効果がある。
なお、各図間において、同一符号は、同一あるいは相当のものを表す。
実施の形態1.
(1)構成の詳細な説明
図1は、車載電子制御装置に適用した実施の形態1による全体構成を示すブロック図である。
図において、100aは第一の制御回路部200aと第二の制御回路部200bによって構成された電子制御装置である。
まず、上記電子制御装置100aの外部に接続されるものとして、101は外部ツールであり、
該外部ツール101は製品出荷時又は保守点検時に上記電子制御装置100aに対して図示しな
い脱着コネクタを介して接続され、後述の不揮発プログラムメモリ115aに制御プログラムや制御定数を転送書込みするためのものである。
102aはON/OFF動作する第一の入力センサ群(例えば、エンジン回転センサ、クランク角センサ、車速センサなど)であり、前記第一の入力センサ群102aは比較的高速・高頻度の動作を行い、後述のメインCPU110aに対して直接取込みする必要のあるセンサ群となっている。
102bはON/OFF動作する第二の入力センサ群(例えば、変速機用シフトレバーの選択位置センサ、エアコンスイッチ、アクセルペダルのアイドル位置検出用スイッチ、パワーステアリング動作スイッチ、ブレーキスイッチなど)であり、該第二の入力センサ群102bは比較的低頻度の動作を行い、信号取込みの遅れがあまり問題とならないようなセンサ群となっている。
上記外部電源105aと電子制御装置100aは、上記電源スイッチ105bが開路している時にもスリープ給電されるよう直接接続回路も備えている。
なお、マイクロプロセッサの動作が停止し、電子制御装置が作動していないような状態であっても、後述のRAMメモリ116aの一部(又は全部)の記憶状態を維持するために微少電力の給電を継続しており、このような給電状態のことをスリープ給電と称する。
また、上記第一・第二の電気負荷群104a・104bの一部は上記負荷電源リレー107aの出力接点107b・107cを介して電源回路が閉成されるようになっている。
108は警報・表示器(報知手段)であり、上記電子制御装置100aから駆動され、監視者が視認しやすい位置に取付けられている。
110aは例えば32ビットのマイクロプロセッサであるメインCPU、111は上記外部ツール101とシリアル接続されるツール用のシリアルインタフェース、112aは上記第一の入力センサ群102aと並列接続された直接入力信号用インタフェース回路、113aは上記第一のアナログセンサ群103aと接続された多チャンネルAD変換器、114aは上記第一の電気負荷群104aに対して並列接続された直接出力信号用インタフェース回路、115aはフラッシュメモリ等の不揮発プログラムメモリ、116aは演算処理用のRAMメモリ、117は第一の制御回路部200aに設けられた第一の直並列変換器、118はデータバスである。上記シリアルインタフェース111、第一の直並列変換器117、第一の多チャンネルAD変換器113a、直接入力信号用インタフェース回路112a、直接出力信号用インタフェース回路114a、プログラムメモリ115a、RAMメモリ116aおよびメインCPU110aは、上記データバス118によって互いに接続され、図示しないアドレスバス又はチップセレクト回路によって指定されたものが上記メインCPU110aと交信するようになっている。
なお、上記プログラムメモリ115aには入出力制御手段となるプログラムや通信制御手段となるプログラムのほか、後述する第一・第二の設定データメモリ237a・237b(図2参照)に転送書込みされる設定データが書き込まれている。
また、上記RAMメモリ116aには後述の第一の加減算手段230a(図2参照)の現在値データや、上記プログラムメモリ115aから転送された第一の設定データ、或いは後述の返信待ちコマンドデータが書き込まれるようになっている。
120aは後述する通信制御回路部を主体とした併用制御回路部(通信制御回路部とも称す)、122bは上記第二の入力センサ群102bと並列接続された間接入力信号用インタフェース回路、123bは上記第二のアナログセンサ群103bと接続された第二の多チャンネルAD変換器、124bは上記第二の電気負荷群104bに対して並列接続された間接出力信号用インタフェース回路、126aは図示しないチップセレクト信号によって後述のデータバス128に接続されるデータメモリ、127は第一の制御回路部200aに設けられた上記第一の直並列変換器117に対してシリアル接続された第二の直並列変換器、128はデータバスである。上記第二の直並列変換器127や間接入出力信号用インタフェース回路122b、間接出力信号用インタフェース回路124b、第二の多チャンネルAD変換器123b、データメモリ126aと併用制御回路部120aは上記データバス128によって互いに接続されている。
ここで、間接入力信号あるいは間接出力信号とは、第一の直並列変換器117・第二の直並列変換器127を介してシリアル通信によってメインCPUであるマイクロプロセッサ110a、あるいは実施の形態2において後述するマイクロプロセッサ110bと交信する入出力信号のことであり、直接入力信号あるいは直接出力信号とは、第一の直並列変換器117・第二の直並列変換器127を介さないでメインCPUであるマイクロプロセッサ110a、あるいはマイクロプロセッサ110bに直接接続されている入出力信号のことである。
なお、本実施の形態による車載電子制御装置の構成は、シリアル通信部(第一及び第二の直並列変換器)を介して第一の制御回路部200aと第二の制御回路部200bに2分割されており、第一の制御回路部200aは第二の制御回路部200bを併用しており、併用されている第二の制御回路部200bの中心をなすものとして併用制御回路部120aがある。
併用制御回路部120aの主体は通信制御回路であるので、以降は、120aは通信制御回路部と称することとする。
また、上記データメモリ126aには後述する第二の加減算手段230b(図2参照)の現在値データや、上記プログラムメモリ115aから転送された第二の設定データ、或いは後述の未処理コマンドデータのほか、定期報告許可指令データ、選択データ、ステータス情報などが書き込まれるようになっている。
130はウォッチドッグタイマであり、該ウォッチドッグタイマ130は第一の制御回路部200aの上記メインCPU110aが発生するパルス列であるウォッチドッグクリア信号WD1を監視して、該ウォッチドッグクリア信号WD1のパルス幅が所定値を超過した時にリセットパルス信号RST1を発生して上記メインCPU110aを再起動させるようになっている。なお、上記メインCPU110aは、後述する第一の異常検出信号ER1を発生するようになっている。
131aはセット入力Sとリセット入力Rを備えたフリップフロップ回路によって構成された異常記憶回路(異常発生記憶手段)であり、該異常記憶回路(異常発生記憶手段)131aは上記リセットパルス信号RST1や第一・第二の異常検出信号ER1・ER2の動作を記憶して、上記警報・表示器(報知手段)108を駆動するようになっている。
132aはゲート回路(駆動停止手段)、134は電源ユニット、135は電源検出回路、136は駆動素子、137は反転駆動素子であり、上記電源ユニット134は上記外部電源105aから直接給電されたり、上記電源リレー106aの出力接点106dを介して給電され、上記電子制御装置100a内で使用される安定化制御電源出力を発生するようになっている。
また、上記電源検出回路135は上記電源スイッチ105bが閉路したことを検出して、上記異常記憶回路(異常発生記憶手段)131aをリセットして初期化するようになっている。
上記反転駆動素子137は上記駆動出力DR2から上記駆動停止手段132aを介して上記負荷電源リレー107aを駆動するようになっていて、該負荷電源リレーは駆動出力DR2が発生していると共に、異常記憶回路131aが異常記憶していない時に作動するようになっている。なお、上記電源リレー106aが消勢されると上記負荷電源リレー107aも消勢されるのに対し、電源リレー106aが付勢されていても負荷電源リレー107aのみを消勢して、一部の電気負荷に対する給電を停止することができるよう構成されている。138aは上記リセットパルス信号RST1と第二の異常検出信号ER2を入力とする論理和素子であり、該論理和素子の出力は上記メインCPU110aのリセット入力端子RST1と上記異常記憶回路131aのセット入力端子に接続されている。
139aは上記リセットパルス信号RST1と第一の異常検出信号ER1を入力とする論理和素子であり、該論理和素子の出力は上記併用制御回路部120aのリセット入力端子RST2と上記異常記憶回路131aのセット入力端子に接続されている。
図2は、図1に示した実施の形態1よる車載電子制御装置の通信制御動作を説明するためのブロック図である。
図2において、第一の直並列変換器117を有する第一の制御回路部200a(以下親局ともいう)と第二の直並列変換器127を有する第二の制御回路部200b(以下子局ともいう)との間で交信される信号は以下のとおりに大別されている。
201は親局で準備され親局から子局に送信される定期送信パケット、202は該定期送信パケット201を受信した子局(第二の制御回路部200b)側で実行され、第二の通信エラー判定手段の一部となる判定ブロック、203は該判定ブロックを介して正常受信された定期送信データを格納する出力情報格納ブロック、204は親局から子局への送信に対応した返信用コマンドデータとして正常受信ACK又は受信失敗NACKを順次格納する未処理データテーブル、205は子局から親局に返信される確認返信パケットである。上記確認返信パケット205は上記未処理データテーブル204に残された最も早い時期に格納された先頭返信用コマンドデータに対応したものであって、確認返信パケット205の送信に伴って上記未処理データテーブル204内の先頭返信用コマンドデータは削除されるようになっている。
なお、上記定期送信パケット201によって送信されるデータには、図1の第二の電気負荷群104bに出力される間接出力情報や後述の第二の設定データメモリ237bに送信される各種設定定数などがある。
また、上記判定ブロック207が子局側の受信失敗データNACKを正常受信したときや、判定ブロック207が返信データに対する受信異常の判定を行ったときには、上記定期送信パケット201によって再送処理が行われ、該再送処理によって上記返信待ちデータテーブル206内の旧保存データは削除されて、再送された送信コマンドデータが新たに格納されるよう構成されている。
なお、上記未処理データテーブル204には上記定期送信パケット201に対応した返信用コマンドデータと、上記不定期送信パケット211に対応した返信用コマンドデータとが合成されて発生順に格納され、先入れ・先出しの原則で古いものから順次返信が実行されるようになっている。
データ)を受信した親局側で実行され、第一の通信エラー判定手段の一部となる判定ブロック、224は上記判定ブロック223が正常受信の判定であったときに上記定期報告データを格納する入力情報格納ブロックである。
なお、上記判定ブロック223が定期報告データに対する受信異常の判定を行ったときには
、上記不定期送信パケット211によって読出要求を行うことができるよう構成されている
。また、上記定期報告パケット221や報告返信パケット215によって送信されるデータとしては図1における第二の入力センサ群102bや第二のアナログセンサ群103bによる間接入力信号となっているが、報告返信パケット215では定期送信パケット201によって既に書込設定された出力・設定情報も返信の対象となっている。
更に、上記判定ブロック223における第一の通信エラー判定手段では、子局が発信する定期報告データに対する親局の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段が含まれている。
同様に、上記判定ブロック202・212における第二の通信エラー判定手段では、親局から子局に送信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段が含まれている。また、上記判定ブロック202における第二の通信エラー判定手段では、親局が送信する定期送信データに対する子局の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段が含まれている。
判定がなされたときに作用して上記第二の加減算手段230bに対して変分値6を加算する第三の変分値の格納メモリ、234bは上記判定ブロック202・212が共に正常判定であったときに作用して上記第二の加減算手段230bに対して変分値1を減算する第一の変分値の格納メモリである。また、235bは上記第二の加減算手段230bの現在値メモリに初期設定される初期値の格納メモリ、236bは例えば11の値が使用される判定閾値の格納メモリ、237bは上記格納メモリ231b〜236bを包含する第二の設定データメモリである。
238bは第二の異常発生確定手段であり、該第二の異常発生確定手段は上記第二の加減算手段230bの現在値が上記格納メモリ236bに格納された判定閾値「11」の値を超過したときに第二の異常検出信号ER2を発生するようになっている。
239は上記第一・第二の異常検出信号ER1・ER2の動作を記憶する異常発生記憶手段(図1の異常記憶回路131aに相当)であり、該異常発生記憶手段による異常記憶信号によって前記警報・表示器(報知手段)108が動作するようになっている。
図3において、図3(a)は通信エラー判定手段が正常通信の判定を行ったときに発生する
正常受信信号、図3(b)は通信エラー判定手段がビット異常判定を行ったときに発生する
異常受信信号、図3(c)は通信エラー判定手段が返信応答異常判定又は受信間隔異常判定
を行ったときに発生する異常受信信号、図3(d)は第一・第二の異常発生確定手段238a・238bが発生する第一・第二の異常検出信号ER1・ER2、図3(e)は異常発生記憶手段239が発生する異常記憶信号、図3(f)は第一・第二の加減算手段230a・230bの現在値の変化を示す特性線図であり、図3(f)において300は現在値の正常側限界値(下限=0)、301は現在値の異常側限界値(上限=11)、302は上記異常側限界値301と正常側限界値300との偏差に相当する許容累積値(11-0=11)を示している。
図3(b)で示すビット異常に伴う異常受信信号が発生すると第二の変分値Δ2=「3」の加算が行われ、図3(c)で示す返信応答異常又は受信間隔異常に伴う異常受信信号が発生すると第三の変分値Δ3=「6」の加算が行われる。
その結果、上記第一の変分値と第二・第三の変分値による相殺加算値が異常側限界値11を超過すると図3(d)の異常検出信号ER1・ER2が発生するようになっている。なお、異常検出信号ER1又はER2が発生すると、第一・第二の加減算手段230a・230bの現在値は初期値「9」に再セットされるようになっている。
図4〜図6において、第一の直並列変換器117と第二の直並列変換器127で交信されるシリアルデータは、1フレーム当たり8ビットの正味データに加えて、送信側における直並列変換器で付加されたスタートビット・ストップビット・パリティビットの合計11ビットのデータで構成されていて、受信側ではパリティチェックを行って異常があれば受信データを破棄するが、異常が無ければ8ビットの正味データのみを抽出するようになっている。
また、以下で示す8ビットのデータは16進数で表現されており、これを符号Hで示している。図4は第一の制御回路部200a(親局)から第二の制御回路部200b(子局)に対して、間接出力信号を送信したり、第二の設定データメモリ237bに設定定数を送信する場合の定期送信パケットと確認返信パケットの構成を示したものである。図4において、401aは親局→子局への定期送信手段となる定期送信パケット(図2における定期送信パケット201に対応)であり、該定期送信パケットは開始データ55H・コマンド10H・書込データ・格納先アドレス・終了データAAH・チェックサムデータであるフレーム1からフレーム6によって構成されている。
402aは子局が上記定期送信パケット401aによる一連のデータを受信したときに作用して、パリティチェックやサムチェックによるビットの欠落・混入の有無を検出するビット異常判定を行ったり、上記定期送信パケット401aの正常受信間隔が所定時間を超過していないかどうかの受信間隔異常の判定を行う第二の通信エラー判定ブロック(図2における判定ブロック202に対応)である。
404aは上記第二の通信エラー判定ブロック402aの判定が異常受信であった時に親局に返信される受信失敗(NACK)の確認返信パケット(図2における確認返信パケット205に対応)であり、該確認返信パケットは開始データ55H・非認知データ62H・格納先アドレス・終了データAAH・チェックサムデータによる5個のフレームによって構成されている。
415aは上記確認返信パケット403aを返信した後に、定期送信された間接出力信号又は設定定数を格納する書込設定ブロック(図2のブロック203に対応)、405aは前記第二の加減算手段230bが第一の変分値「1」を減算する正常受信処理ブロックである。
406aは確認返信パケット404aを返信した後に、上記第二の通信エラー判定ブロック402aの判定結果に応動して第二の加減算手段230bが第二又は第三の変分値を加算すると共に、前記第二の加減算手段230bの現在値が「11」を超過すると第二の異常検出信号ER2を発生する失敗受信処理ブロックである。
図5において、401bは親局から子局に対して、各種データの読出要求(子局→親局への読出)をする場合の不定期送信パケット(図2における不定期送信パケット211に対応)であり、読出要求に当たっては先ず親局→子局への不定期送信パケット401bが送信されて読出したいデータのアドレスが指定されるようになっている。
なお、上記不定期送信パケット401bは開始データ55H・コマンド30H・読出先アドレス・終了データAAH・チェックサムデータの5個のフレームによって構成されている。402bは子局が上記不定期送信パケット401bによる一連のデータを受信したときに作用して、パリティチェックやサムチェックによるビットの欠落・混入の有無を検出するビット異常判定を行う第二の通信エラー判定ブロック(図2における判定ブロック212に対応)である。
なお、上記読出先アドレスは読出データ1の格納先アドレスであり、読出データが8ビットデータの場合には、読出データ2は読出データ1のアドレスの次のアドレス(例えば、読出データ1のアドレスが100番地であれば、読出データ2のアドレスは101番地)のデータとなっている。
また、読出先アドレスの読出データが16ビットデータである場合には、読出データ1は上位8ビット、読出データ2は下位8ビットのデータとなっている。
404bは上記第二の通信エラー判定ブロック402bの判定が異常受信であった時に親局に返信される確認返信パケット(図2における報告返信パケット215に対応)であり、該確認返信パケットは開始データ55H・非認知データ72H・読出先アドレス・終了データAAH・チェックサムデータの5個のフレームによって構成されている。
405bは上記報告返信パケット403bを返信した後に、前記第二の加減算手段230bが第一の変分値「1」を減算する正常受信処理ブロックである。
406bは上記確認返信パケット404bを返信した後に、上記第二の通信エラー判定ブロック402bの判定結果に応動して前記第二の加減算手段230bが第二の変分値を加算すると共に、第二の加減算手段230bの現在値が「11」を超過すると第二の異常検出信号ER2を発生する失敗受信処理ブロックである。
409bは上記第一の通信エラー判定手段407bの判定が報告返信パケット403bの正常受信であったときに作用して、報告返信された被読出データを格納する読出情報格納ブロック(図2のブロック224に対応)である。
図6において、401cは定期報告の許可情報を包含した定期報告許可手段となる定期送信パケット(図2における定期送信パケット201に対応)であり、該定期送信パケット401cは開始データ55H・コマンド10H・指令データ01H・特定アドレス#00・終了データAAH・チェックサムデータの6個のフレームによって構成されていて、上記指令データは定期報告を許可すると共に報告周期を指定するデータとなっている。 402cは子局が上記定期送信パケット401cによる一連のデータを受信したときに作用して、パリティチェックやサムチェックによるビットの欠落・混入の有無を検出するビット異常判定を行う第二の通信エラー判定ブロック(図2における判定ブロック202に対応)である。
404cは上記第二の通信エラー判定ブロック402cの判定が異常受信であった時に親局に返信される確認返信パケット(図2のブロック205に対応)であり、該確認返信パケット404cは開始データ55H・非認知データ62H・特定アドレス#00・終了データAAH・チェックサムデータの5個のフレームによって構成されている。
415cは上記定期報告パケット403cを返信した後に、受信した上記指令データを図示しない特定アドレス・#00のデバイスメモリに格納する書込設定ブロックである。405cは上記定期報告パケット403cを送信した後に、前記第二の加減算手段230bが第一の変分値「1」を減算する正常受信処理ブロックである。
406cは上記確認返信パケット404cを返信した後に、上記第二の通信エラー判定ブロック402cの判定結果に応動して前記第二の加減算手段230bが第二の変分値を加算すると共に、第二の加減算手段230bの現在値が「11」を超過すると第二の異常検出信号ER2を発生する失敗受信処理ブロックである。
なお、上記着信処理ブロック408cでは上記第一の通信エラー判定ブロック407cの判定結果が異常であったり、上記受信失敗の確認返信パケット404cを正常受信した場合には再度定期送信パケット401cを送信すると共に、前記第一の加減算手段230aの現在値が「11」を超過すると第一の異常検出信号ER1を発生するようになっている。409cは上記第一の通信エラー判定手段407cの判定が定期報告パケット403cの正常受信であったときに作用して、定期報告された初回の被報告データを格納する入力情報格納ブロック(図2のブロック224に対応)である。
407dは子局が送信した上記定期報告パケット403dを親局が受信した時に作用するビット異常判定手段や受信間隔異常判定手段などによる第一の通信エラー判定ブロック(図2における判定ブロック223に対応)、408dは該判定ブロックの判定結果に応じて前記第一の加減算手段230aによる加減算を行う着信処理ブロックである。
なお、上記着信処理ブロック408dでは上記第一の通信エラー判定ブロック407dの判定結果が異常であったときには、不定期送信パケット401bによって読出要求を行うと共に、前記第一の加減算手段230aの現在値が「11」を超過すると第一の異常検出信号ER1を発生するようになっている。
409dは上記第一の通信エラー判定手段407dの判定が定期報告パケット403dの正常受信であったときに作用して、定期報告された被報告データを格納する入力情報格納ブロック(図2のブロック224に対応)である。
なお、上記選択データメモリには例えば第二の制御回路部200bが緊急報告したい異常発生のデバイス番号や異常コード番号が格納されていて、常時は報告する必要のない情報となっている。
また、上記定期送信パケット401cの指令データは定期報告の繰返し周期T1の間隔を指定するものであって、この指令データが例えば00Hにされると定期報告は停止されるようになっている。
次に、図7および図8を用いて、本実施の形態による車載電子制御装置の第一の制御回路部における動作について説明する。
なお、図7は、主として第一の制御回路部200aにおける送信動作のフローを示し、図8は主として第一の制御回路部200aにおける受信動作のフローを示している。図7において、500は定期的に活性化されるマイクロプロセッサ110aの動作開始工程であり、該開始工程は図1の電源スイッチ105bが投入されたときと、メインCPU110aにリセットパルス信号RST1が供給されたときに活性化されると共に、後述の動作終了工程518に続いて循環動作するようになっている。
515は上記工程514に続いて作用し、第一の加減算手段である演算手段CN1の現在値が11を超過していないかどうかを判定する工程、516は該工程515の判定がYES(11超過)であったとき、又は後述の工程522の判定がYES(11超過)であったときに作用して、第一の異常検出信号ER1のパルス出力を発生する工程、517は該工程516に続いて作用し、上記工程505でセットされた初回フラグをリセットする工程、518は上記工程515の判定がNO(11以下)であったとき、又は上記工程517に続いて作用する動作終了工程であり、該工程518に続いて上記動作開始工程500が循環作動するようになっている。なお,519aは上記工程516・517によって構成された第一の初期化手段の一つとなる工程ブロックである。
なお、上記返信待ちデータテーブル206は一定時間ごとに格納データが移動する複数段のシフトレジスタで構成されていて、該シフトレジスタに格納された返信待ちコマンドがオーバフローレジスタに移動したことによって上記工程520によるタイムアウト判定が行われるようになっている。
532bは上記工程531の判定がNO(再送要求なし)であったときに作用し、上記工程530で読出要求された今回の読出要求を不定期送信パケット401bによって送信する工程、533bは該工程532bに続いて作用し、読出要求フラグをリセットする工程、534は上記工程533a
・533b又は後述の工程538・537bに続いて作用し、上記工程532a・532bや後述の工程537a
・537bで送信されたコマンドを順次返信待ちデータテーブル206に格納すると共にシフト
レジスタであるデータテーブルのシフト動作を行ってから前記動作終了518へ移行する工
程である。
537bは上記工程536の判定がNO(再送要求なし)であったときに作用し、今回の定期送信パケット401aを送信する工程であり、上記工程535の判定がNO(定期送信時期ではない)であったときには前記の動作終了工程518へ移行するようになっている。
なお、各送受信パケットには開始データSTXから終了データETXまでの各フレームデータを全てバイナリ加算した値の補数値であるチェックサムのフレームが付加されていて、開始データSTXからチェックサムデータまでの全てのフレームデータのバイナリ加算を行ってこれが正常値00Hとなるかどうかを判定するのがサムチェックである。541は上記工程540に続いて作用し、サムチェックの結果としてエラーがあったかどうかを判定する工程、542は該工程541の判定がYES(エラー有り)であったときに作用し、再送要求フラグ又は読出要求フラグをセットする工程、543は該工程542に続いて作用しエラーのあった受信データを削除する工程、544は該工程543に続いて作用し、第一の加減算手段である演算手段CN1に3カウントを加算する工程である。
なお、上記工程542において受信したデータが定期送信に対する確認返信パケットであ
ったか、不定期送信パケットに対する報告返信パケットであったか、或いは定期報告パケットであったかの区分ができないときは再送要求フラグや読出要求フラグはセットしないようになっている。
550は上記工程541の判定がNO(サムチェックエラー無し)であったときに作用し、子局から正常受信したデータが子局での受信失敗(NACK)に関するデータではないかどうかを判定する工程、551は該工程550の判定がYES(受信失敗)であったときに作用し、再送要求フラグをセットする工程、552は該工程551に続いて作用し、第一の加減算手段である演算手段CN1に3カウントを加算する工程であり、該工程552に続いて上記工程545へ移行するようになっている。
なお、上記工程563における読出依頼フラグは図9の工程608によって子局側でセットされるものである。
また、図8において540はビット情報監視手段である第一の通信エラー判定手段、544は第二の変分値「3」を加算する第一の加減算手段、546は第一の異常検出信号ER1を発生する第一の異常発生確定手段、552は第二の変分値「3」を加算する第一の加減算手段、562と573は第一の変分値「1」を減算する第一の加減算手段となっている。
次に、図9および図10を用いて、本実施の形態による車載電子制御装置の第二の制御回路部における通信制御の動作について説明する。
なお、図9は主として第二の制御回路部200bにおける併用制御回路部120aの受信動作に関する等価制御フローを示し、図10は主として第二の制御回路部200bにおける併用制御回路部120aの送信動作に関する等価制御フローを示している。図9において、600は定期的に活性化される併用制御回路部120aの動作開始工程であり、該開始工程は図1の電源スイッチ105bが投入されたときと、リセットパルス信号RST2が供給されたときに活性化されると共に、後述の動作終了工程635に続いて循環動作するようになっている。
なお、上記工程609の判定がYES(送信許可信号変化あり)のときには図10の工程640へ移行するようになっている。
611は上記工程610の判定がYES(受信フラグ作動)であったときに作用し、親局から受信した一連の受信データをレジスタDに仮格納する工程、612は上記工程603で起動された受信間隔監視用タイマT2がタイムアップしたかどうか判定する工程であり、該工程612の判定がNOであって受信間隔異常ではないときには上記工程609へ移行し,工程612の判定がYESであって受信間隔異常であるときには後述の工程630へ移行するようになっている。
613は上記工程611に続いて作用し、上記工程611によって受信した一連の受信データのサムチェックを行う工程、614は該工程613に続いて作用し、受信データに異常があったかどうかを判定する工程、615は該工程614の判定NO(正常)であった時に作用し、第二の加減算手段である演算手段CN2に1カウントの減算を行う工程、616は該工程に続いて作用し、上記工程611による受信データが定期送信パケット401aによる出力設定であったか不定期送信パケット401bによる読出要求であったかを判定する工程である。
630は上記工程612の判定がYES(定期送信データの受信間隔過大)であったときに作用し、第二の加減算手段である演算手段CN2に6カウントの加算を行う工程、631は該工程630に続いて作用し、受信間隔タイマT2を再起動する工程、632は該工程631に続いて作用し、第二の加減算手段である演算手段CN2の現在値が11を超過していないかどうかを判定する工程、633は該工程632の判定がYES(11超過)であったとき、又は上記工程624の判定がYES(11超過)であったときに作用し、第二の異常検出信号ER2のパルス出力を発生する工程、634は該工程633に続いて作用し、上記工程605でセットされた初回フラグをリセットする工程であり、上記工程632の判定がNO(11以下)であったとき、又は上記工程634に続いて前記動作終了工程635へ移行するようになっている。なお,636aは上記工程633・634によって構成された第二の初期化手段の一つとなる工程ブロックである。
前記工程603で起動されたタイマT3を停止する工程、642は該工程641に続いて作用し、定期報告の時期になっているかどうかを判定する工程、643aは該工程642の判定がYES(定期報告時期)であった時に作用し、図6定期報告パケット403cや403dを送信する工程、643bは該工程543aに続いて作用し、次回に定期報告するデータのアドレスを歩進する工程であり、該工程643bに続いて前記動作終了工程635へ移行するようになっている。
644は上記工程640の判定がNO(定期報告未許可)であったときに作用し、前記工程603で起動されたタイマT3がタイムアップしているかどうかを判定する工程、645は該工程644の判定がYESであって運転開始後時間T3を待っても定期報告許可が得られないときに作用し、第二の加減算手段である演算手段CN2に6カウントを加算する工程、646は該工程645に続いて作用し、タイマT3を再起動する工程、647は該工程646に続いて作用し、第二の加減算手段である演算手段CN2の現在値が11を超過していないかどうかを判定する工程、648は該工程647の判定がYES(11超過)であったときに作用し、第二の異常検出信号ER2のパルス出力を発生する工程、649は該工程648に続いて作用し、前記工程605でセットされていた初回フラグをリセットする工程であり、上記工程647の判定がNO(11以下)であったとき、又は上記工程649に続いて前記動作終了工程635へ移行するようになっている。なお,636bは上記工程648・649によって構成された第二の初期化手段の一つとなる工程ブロックである。
654は上記工程653に続いて作用し、工程653で報告返信されたデータのアドレスが前記工程607(図9)でデータが書込みされた選択データメモリのアドレスであったかどうかを判定する工程、655は該工程654の判定がYES(選択データメモリ)であったときに作用し、前記工程608(図9)でセットされた読出依頼フラグをリセットする工程であり、上記工程654の判定がNO(選択データメモリでは無い)であったとき、又は上記工程655に続いて前記動作終了工程635へ移行するようになっている。
で読み出された返信データが前記工程621(図9)で格納されたACK-W(定期送信に対する正常受信)であったか、又は前記工程625(図9)で格納されたNACKであったかを判定する工程、661は該工程660の判定がYES(ACK-W)であった時に作用し、認知データACKと該当アドレスを返信する工程、662は上記工程660の判定がNO(NACK)であった時に作用し、非認知データNACKと該当アドレスを返信する工程であり、上記工程650の判定がNO(返信データなし)であった時や上記工程661・662に続いて前期動作終了工程635へ移行するようになっている。なお、663は上記工程661・662によって構成された工程ブロックであり、該工程ブロックは図4・図5における確認返信パケット403a・404a・404bの送信に相当し、上記工程653は図5の報告返信パケット403bの送信に相当している。
また、図10において、643aは定期報告パケットを送信する定期報告手段、644は許可時間判定手段、645は第三の変分値「6」を加算する第二の加減算手段、648は第二の異常検出信号ER2を発生する第二の異常発生確定手段、653は読出要求に対する報告返信パケットを送信する報告返信手段、663は正常受信又は受信失敗の確認返信パケットを送信する確認返信手段となっている。 なお、図2における判定ブロック202は定期送信パケットの受信間隔監視手段である第二の通信エラー判定手段612と親局から送信されたデータに関するビット情報監視手段である第二の通信エラー判定手段613を包含しており、図2における判定ブロック212は親局から送信されたデータに関するビット情報監視手段である第二の通信エラー判定手段613そのものである。
なお、図1で示した実施の形態ではアナログ出力が取扱われていないが、必要に応じてメータ表示用のDA変換器を間接出力として搭載することもできる。
一方、第一の異常検出信号ER1によって第二の制御回路部200bのリセット入力端子RST2にリセットパルス信号が入力されることによって、相手方である第二の制御回路部200bも初期化・再起動されることになる。
同様に、第二の制御回路部200bにおいて第二の異常検出信号ER2が発生すると、図9の工程634や図10の工程649で初回フラグがリセットされてから動作終了工程635へ移行するので、再度動作開始工程600へ移行したときには工程602〜604によって第二の制御回路部200b自体の初期化が行われるようになっている。
一方、第二の異常検出信号ER2によって第一の制御回路部200a内のメインCPU110aのリセット入力端子RST1にリセットパルス信号が入力されることによって、相手方である第一の制御回路部200aも初期化・再起動されることになる。
従って、ノイズ誤動作によってメインCPU110aが一時的に誤動作したような場合であれば、リセットパルスRST1によって自動的に再起動されることになるが、負荷電源リレー107aによる一部電気負荷の駆動停止状態は継続されるようになっている。但し、電源スイッチ105bを再投入すると異常記憶回路131aの異常記憶が解除されるので正常運転状態に回復することができるようになっている。
但し、誤った出力設定が行われないように親局→子局への送信に対しては、子局→親局への受信確認返信を行うようになっている。
また、親局は読出要求によって不定期に子局側のデータを読出しすることができると共に、子局側でも定期報告の中で読出依頼フラグを設定することによって特定アドレスの情報を読出要求によって読出してもらうことができるようになっている。
しかし、子局側が親局の指示なしで親局に対して定期報告の送信を行おうとすれば、上り通信に渋滞が発生することになる。
未処理データテーブル204はこのような渋滞が発生した時に、未返信情報の待ち行列を作って、順次返信を行うことによって、適時に定期送信や定期報告が行えるようにするためのものである。
また、下り通信のデータ量が多い運転開始時には子局からの定期報告は禁止して、メインCPU110aは初期設定データを集中的に送信し、適時に不定期送信パケットによって読出要求を行って間接入力情報の読出を行うことができるように構成されている。
図11は、実施の形態2による車載電子制御装置の全体構成を示すブロック図である。
以下、実施の形態2による車載電子制御装置の構成と動作について、図1に示した実施の形態1による車載電子制御装置との相違点を中心に説明する。
図11において、100bは第一の制御回路部210aと第二の制御回路部210bによって構成された電子制御装置、110bはメインCPU(マイクロプロセッサ)、115bは該メインCPUと協働するフラッシュメモリ等の不揮発プログラムメモリであり、上記プログラムメモリ115bには入出力制御手段となるプログラムや通信制御手段となるプログラムのほか、図2の第一・第二の設定データメモリ237a・237bに転送書込みされる設定データや後述の補助CPU120bに対する暴走監視手段となるプログラムが書き込まれている。
116bは演算処理用のRAMメモリであり、該RAMメモリ116bには第一の加減算手段230a(図2参照)の現在値データや、上記プログラムメモリ115bから転送された第一の設定データ、或いは返信待ちコマンドデータが書き込まれるようになっている。
120bは補助CPU(マイクロプロセッサ)、125は該補助CPU120bと協働する補助プログラムメモリであり、該補助プログラムメモリ125には第二の制御回路部210bにおける入出力制御手段となるプログラムや自己診断プログラム、或いは通信制御プログラムなどが格納されている。
なお、上記メインCPU110bは補助CPU120bが発生するウオッチドグクリヤ信号WD2のパルス幅を監視して、該パルス幅が所定値を超過しているときにリセットパルス信号RST2を発生するようになっている。
131bは計数入力とリセット入力とカウントアップ出力とを有する計数記憶回路(異常発生記憶手段)、138bは前記ウオッチドグタイマ130が発生するリセットパルス信号RST1と上記補助CPU120bが発生する第二の異常検出信号ER2に対する論理和素子であり、該論理和素子138bの出力によってメインCPU110bがリセットされて再起動されるようになっている。
139bは上記メインCPU110bが発生する第一の異常検出信号ER1とリセットパルス信号RST2に対する論理和素子、140bは前記ウオッチドグタイマ130が発生するリセットパルス信号RST1と上記論理和素子139bの出力に対する論理和素子であり、該論理和素子140bの出力によって上記補助CPU120bがリセットされて再起動されるようになっている。
なお、上記計数記憶回路131bは上記リセットパルス信号RST1・RST2や第一・第二の異常検出信号ER1・ER2の動作回数を計数記憶して、該計数値が所定値以上となったときに前記警報・表示器108を駆動すると共に、前記電源スイッチ105bが閉路したときには電源検出回路135によって計数記憶値がリセットされるようになっている。
132bはゲート回路(駆動停止手段)、137は補助マイクロプロセッサ120bが発生する駆動出力DR2によって上記駆動停止手段132bを介して負荷電源リレー107aを駆動する反転駆動素子であり、該負荷電源リレー107aは駆動出力DR2が発生していると共に、計数記憶回路131bがカウントアップしていない時に作動するようになっている。なお、上記補助CPU120bは駆動出力DR1を発生して電源リレー106aの動作保持を行うと共に、第二の異常検出信号ER2やウオッチドグクリア信号WD2を発生するようになっている。
図12は、制御出力・定数設定データテーブルを示したものであり、定期送信パケット401aとその返信パケットや不定期送信パケット401bとその返信パケットにおいて指定されるアドレス区分を示している。図13は監視入力データテーブルを示したものであり、不定期送信パケット401bとその返信パケットで指定されるアドレス区分を示している。また、図14は定期報告順序の関係を示したものであり、定期報告パケット403c・403dにおけるステータス情報の中で指定される入力の簡略アドレスと定期報告順序の関係を示したものである。
図12において、アドレス01〜08は図2における第二の設定データメモリ237bと返信応答許容時間や受信間隔許容時間格納用メモリのアドレスを示し、アドレス0Aは間接制御出力Y07〜Y00(Y00はDR1に対応しY01はDR2に対応している)、アドレス0Bは間接制御出力Y17
〜Y10に対するアドレスとなっていて、各アドレスのデータは8ビットデータとなってい
る。
なお、アドレス01〜08に関する設定データは運転開始時に順次定期送信され、その後アドレス00に対して定期報告の許可指令を送信してからはアドレス0Aとアドレス0Bを交互に定期送信するようになっている。
また、アドレス11は16点の間接入力X07〜X00、X17〜X10に対するアドレスであり、アドレス12〜16は間接アナログ入力1〜5に関するデジタル変換値のアドレスとなっている。
図14において、初回の定期報告における報告データ1・報告データ2は図13のアドレス11で示された間接入力1・間接入力2であり、次回の定期報告における報告データ1・報告データ2は図13で示されたアナログ1のデジタル変換値であり、続く定期報告における報告データ1・報告データ2は再び図13のアドレス11で示された間接入力1・間接入力2であり、更に続く定期報告における報告データ1・報告データ2は図13で示されたアナログ2のデジタル変換値である。以下同様にして間接入力1・2とアナログ1〜5が順次定期報告されるようになっている。
図15において、900は第二の制御回路部210bが定期的に送信する定期報告パケットであり、該定期報告パケットには上記第二の入力センサ群102bや第二のアナログセンサ群103bのデジタル変換値が報告データ1・報告データ2として2バイト単位で順次格納されていると共に、ステータス情報901が毎回格納されている。上記ステータス情報901の下位4ビットは第二の加減算手段230bの現在値であり、上位3ビットは上記報告データ1の簡略アドレス(図13における監視入力アドレスの下位1桁の値)であり、最上位ビットは第二の制御回路部210bで異常が発生しているときに論理レベル「1」となる読出依頼フラグとなっている。902は第一の制御回路部210aが上記定期報告パケット900を受信したことによる着信処理ブロック、903は該着信処理ブロックの中で読出依頼フラグが検出されたことによって第一の制御回路部210aが読出要求を行う不定期送信パケットであり、該不定期送信パケットで指定される読出し先のアドレスは選択データメモリのアドレス#17Hとなっている。
なお、ここで言うビット区分とは、アドレス0A・0Bや、アドレス11におけるON/OFF入出力に対して、どの入出力であるかを特定するための番号情報となっている。
906は第一の制御回路部210aが上記報告返信パケット904を受信したことによる返着処理ブロックであり、この返着処理によって第一の制御回路部210aは第二の制御回路部210bにおける異常発生部位を知ることができるようになっている。
以上で、実施の形態1および実施の形態2による電子制御装置の基本的な構成と動作について説明したが、以下にその変型例について述べる。
前述した実施の形態1あるいは実施の形態2による電子制御装置では、第二の制御回路部から第一の制御回路部に対する確認返信や報告返信は未処理データテーブルの中から順次返信されるのに対し、第二の制御回路部から第一の制御回路部に対する定期報告は未処理データテーブルには含まれないようになっているが、この定期報告コマンドも定期的に未処理データテーブル内に格納し、先入れ先出しの原則で実際に報告送信する時点で最新の報告データを添付するようにして、上り通信の一元化を図ることが現実的である。
また、不定期送信コマンドに対する返信報告データについても、実際に返信される時点での最新の報告データが添付されて返信されるものである。
その他、第一の制御回路部から第二の制御回路部に対する定期送信では、図12で説明したアドレス0Aと0Bを交信送信する方法に替わって、アドレス0A→アドレス00→アドレス0B→アドレス01→アドレス0A→アドレス02→アドレス0B→アドレス03→アドレス0A→・・のように、運転開始時に送信済みであるアドレス00〜08についても逐次リフレッシュ書込みを行うようにしても良い。
しかし、加減算手段の構成の仕方としては、例えば下限値「-9」、初期値「0」、上限値「3」として、正常通信が継続すれば加減算手段の現在値は「-9」まで減少し、通信異常があれば現在値に対する加算が行われて、これが上限値「3」を超過すると異常発生を確定するようにしても良い。
また、加減算の方向を反転して、例えば正常側上限値「11」、初期値「3」、異常判定下限値「0」として、正常通信が継続すれば加減算手段の現在値は「11」まで増加し、通信異常があれば現在値に対する減算が行われて、これが下限値「0」未満になると異常発生を確定するようにしても良い。
しかし、サムチェックエラーと返信遅延や受信間隔異常によるタイムアウトエラー等の各種通信エラーによって加減算手段の現在値を補正する変分値の重み付けは、実用対象用途によって経験的・統計的に決定され、求められる安全度合いに応じて決定されるものである。
従って、上記第一・第二の加減算手段で扱われる第一の変分値・第二の変分値・第三の変分値・正常側限界値・異常側限界値・初期値等の各種制御定数の一部又は全部、或いは上記第一の通信エラー判定手段において使用される返信応答時間や受信間隔時間の許容値等の各種制御定数の一部又は全部のデータはメインCPUと協働する不揮発プログラムメモリから転送書込みし、必要に応じてこれらの定数の設定変更が行えるようにすることが望ましい。
この場合、第一の制御回路部からは監視対象情報が第二の制御回路部に送信され、第二の制御回路部からは分析整理情報が第一の制御回路部に返信されると共に、監視結果に異常があればこれも補正用変分値として上記通信エラー判定用の加減算手段に代数加算するようにしても良い。
その他、第一・第二の制御回路部は遠隔設置され、多数の遠隔入出力信号をシリアル通信によって相互交信して省配線を行うような例えばプログラマブルコントローラなどの用途に摘要することもできる。
また、異常発生時の報知手段として、無人運転設備等にあっては単に異常発生時刻を保存しておいて、適時に外部ツールを接続して履歴情報を読出し表示するようにしたり、異常発生時刻にプリンタによる印字出力を行うようにしても良い。
この発明の請求項2に係る電子制御装置によれば、請求項1において、第一の制御回路部は返信待ちデータテーブルと再送手段とを備えているので、確認返信があったかどうかの判定が容易であると共に、通信エラーが発生したときに再送処理するべきコマンドが容易に確定できる効果がある。
この発明の請求項4に係る電子制御装置によれば、請求項1において、定期送信手段又は定期報告手段の少なくとも一方は分割循環手段を備えている。従って、必要とされる緊急度合いに応じた周期で順次分割送信又は分割報告することによって、1回の通信で送信又は報告されるデータ量を抑制して、通信の渋滞を回避することができる。
従って、運転開始時において第一の制御回路部から第二の制御回路部に対して多数の初期設定データ等を送信するときには、第二の制御回路部からの定期報告を禁止しておくことによって通信の渋滞が回避される効果がある。
この発明の請求項6に係る電子制御装置によれば、第一・第二の直並列変換器を介して相互に監視・制御信号のシリアル交信を行う第一・第二の制御回路部によって構成された電子制御装置において、第一・第二の制御回路部はそれぞれ第一・第二の通信エラー判定手段と第一・第二の加減算手段と第一・第二の異常発生確定手段とを備えると共に、第一の制御回路部は再送手段を備え、各種通信エラーは第一又は第二の加減算手段に集約されて計上されて、加減算手段の異常側限界値に達するまでは再送処理が行えるようになっている。従って、散発的・慢性的エラーに対して過敏な異常判定が行われない効果があると共に、再送処理を続けても依然として通信エラーが発生するような場合には、第一の加減算手段の現在値が異常側限界値の域外となることによって異常判定がなされ、初期化・再起動が行われるので、許容される再送処理回数は正常通信が持続していたかどうかの過去の履歴によって合理的に規制できる効果がある。
従って、異常発生している通信回線に依存することなく相手側の制御回路部を初期化することができると共に、再起動時には加減算手段の現在値を異常側限界値に接近させているので、起動直後の安全性を向上することができる効果がある。
この発明の請求項8に係る電子制御装置によれば、請求項6又は請求項7において、上記第一・第二の通信エラー判定手段はビット情報監視手段と返信遅延監視手段又は受信間隔監視手段の少なくとも一方の手段とを備え、ビット情報監視手段と返信遅延監視手段と受信間隔監視手段との判定がいずれも異常判定ではないときに、加減算手段は第一の変分値による加減算補正を行うようになっている。従って、多様な通信エラーの判定によって通信エラーの検出精度の向上と早期検出が可能になると共に、一対の加減算手段に集約して異常発生の確定が行われるので確度の高い異常判定が行える効果がある。
従って、多様な通信エラーの判定に重み付けを行って異常判定を行うことができると共に、返信遅延とか受信間隔過大等のタイムアウトエラーの判定閾値には、過剰な余裕時間を設定する必要がなく、実力に見合った判定時間を設定しておくことができるので、高精度のタイムアウト判定を行うことができる効果がある。
この発明の請求項11に係る電子制御装置によれば、請求項6から10のいずれか1項において、第一の制御回路部は第一の設定データメモリを備え、各種制御定数の一部又は全部はマイクロプロセッサと協働する不揮発プログラムメモリから転送書込みされるようになっている。
従って、運転環境に応じて各種制御定数を変更して、異常発生確定条件を手軽に最適化することができる効果がある。
従って、運転環境に応じて各種制御定数を変更して、異常発生確定条件を手軽に最適化することができると共に、第一・第二の制御回路部における異常発生確定条件を異なる条件に設定して、多様な異常判定を行うことができる効果がある。
この発明の請求項13に係る電子制御装置によれば、請求項6から12のいずれか1項において、第二の制御回路部は定期報告手段と現在値報告手段とを備えている。従って、第一の制御回路部は第一・第二の加減算手段の現在値を総合的に監視することができると共に、定期送信に対する第二の制御装置の受信間隔異常が発生した場合にはステータス情報によって第一の制御回路部は速やかに異常を探知することができる効果がある。
従って、異常発生した通信回線に依存することなくメインCPUを再起動することができると共に、通信に関する異常検出信号は複数回の通信エラーによって発生するものであるのに対し、ウオッチドグタイマエラーが発生すると直ちに異常記憶や再起動が行われることになり、異常処置に対する重み付けを変えて報知することができる効果がある。
また、メインCPUの一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても異常発生した事実が明確となり、保守点検を促すことができる効果がある。
従って、異常発生した通信回線に依存することなく補助CPUを再起動することができると共に、通信エラーの発生と暴走監視手段による暴走エラーの発生に対する異常処置の重み付けを変えて報知することができる効果がある。
また、補助CPUの一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても異常発生した事実が明確となり、保守点検を促すことができる効果がある。
従って、ウオッチドグタイマの判定閾値はウオッチドグタイマクリア信号の実力周期に見合った厳密な値にして、正確な暴走判定が行えると共に、妄りに異常警報を行わないようにすることができる効果がある。
また、論理和手段を備えているので、暴走異常に起因する通信エラーが重複計上されない効果がある。
この発明の請求項18に係る電子制御装置によれば、請求項16において、第一・第二の制御回路部の少なくとも一方は駆動停止手段と解除手段とを備えている。
従って、一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても、安全に関わる特定電気負荷の駆動を停止して安全性を向上すると共に、人為的操作によって正常運転状態に復帰させることができる効果がある。
110a、110b メインCPU(マイクロプロセッサ)
112a 直接入力信号用インタフェース回路
114a 直接出力信号用インタフェース回路
115a、115b プログラムメモリ
116a、116b RAMメモリ
117 第一の直並列変換器
127 第二の直並列変換器
120a 通信制御回路部(併用制御回路部)
120b 補助CPU(マイクロプロセッサ)
122b 間接入力信号用インタフェース回路
124b 間接出力信号用インタフェース回路
125 補助プログラムメモリ
126a データメモリ
126b 補助RAMメモリ(データメモリ)
130 ウォッチドッグタイマ
131a 異常記憶回路(異常発生記憶手段)
131b 計数記憶回路(異常発生記憶手段)
200a、210a 第一の制御回路部
200b、210b 第二の制御回路部
230a 第一の加減算手段
230b 第二の加減算手段
237a 第一の設定データメモリ
237b 第二の設定データメモリ
Claims (18)
- プログラムメモリ、演算処理用RAMメモリ、マイクロプロセッサ、第一の直並列変換器を含む第一の制御回路部と、
少なくとも監視・制御信号の交信を行うための通信制御回路部、データメモリ、第二の直並列変換器を含む第二の制御回路部とを備え、
上記第一・第二の直並列変換器を介して上記第一・第二の制御回路部相互間で監視・制御信号のシリアル交信を行うように構成された電子制御装置において、
上記第一の制御回路部は定期送信手段と不定期送信手段とを備えると共に、上記第二の制御回路部は定期報告手段と未処理データテーブルとを備え、
上記定期送信手段は上記第一の制御回路部から第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、第二の制御回路部が当該定期送信データを受信したかどうかの確認返信を行って、通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再送処理が行われる書込設定手段であり、
上記定期報告手段は上記第二の制御回路部から第一の制御回路部に対して監視入力データとステータス情報を定期報告すると共に、第一の制御回路部が当該定期報告データを受信したかどうかの確認返信を行わない一方向の入力読出手段であり、
上記不定期送信手段は上記定期報告手段による報告通信にエラーがあったときに上記第一の制御回路部が第二の制御回路部に対して指定アドレスの監視入力データを読出要求するか、又は、上記定期送信手段によって書込設定された書込保存データを読出チェックするための読出要求をする送信手段であって、
しかも、上記第二の制御回路部が当該不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再度読出要求が行われる読出要求手段であり、
上記未処理データテーブルは上記第二の制御回路部が第一の制御回路部から送信データを受信したときに、確認返信を行うためのコマンドデータを順次保存すると共に、第一の制御回路部への確認返信データを送信したときに当該保存データを順次消去するよう構成された受信側コマンドメモリとし、上記未処理データテーブルによって上記第二の制御回路部から第一の制御回路部に対する上り通信の渋滞を回避しながら定期報告データの送信が行えるよう構成されていることを特徴とする電子制御装置。 - 上記第一の制御回路部は返信待ちデータテーブルと再送手段とを備え、
上記返信待ちデータテーブルは上記第一の制御回路部が第二の制御回路部に対して定期送信手段及び不定期送信手段で送信した送信コマンドを順次保存すると共に、第二の制御回路部からの確認返信データ又は報告返信データを受信したときに当該保存コマンドを順次消去するよう構成された送信側コマンドメモリとし、
上記再送手段は上記定期送信手段又は不定期送信手段に対する確認返信又は報告返信に通信エラーがあったとき、又は上記送信側コマンドメモリに格納された先頭送信コマンドが所定時間を超過しても消去されていないときに作用して、上記通信エラーのあった定期送信手段又は不定期送信手段で送信した送信コマンド、又は上記所定時間を超過しても消去されていない送信コマンドに基づく送信データを再度送信する手段とし、再度送信された送信コマンドは上記送信側コマンドメモリから削除・再格納され、先入れ先出し処理が行われるものであることを特徴とする請求項1に記載の電子制御装置。 - 上記第二の制御回路部は読出依頼設定手段を備え、
該読出依頼設定手段は上記定期報告手段に包含されたステータス情報に読出依頼フラグを付加することによって、上記第二の制御回路部に設けられた特定アドレスの選択データメモリの読出を依頼する手段であり、
上記第一の制御回路部は上記定期報告データに通信エラーがあったとき、又は上記読出依頼があったときに作用して、上記不定期送信手段によって定期報告内容や選択データメモリの読出要求を行うことができるよう構成されていることを特徴とする請求項1又は請求項2に記載の電子制御装置。 - 上記定期送信手段又は定期報告手段の少なくとも一方は分割循環手段を備え、
該分割循環手段は定期送信したい多数の制御出力データ又は定期報告したい多数の監視入力データを分割して、必要とされる緊急度合いに応じた周期で順次分割送信又は分割報告する手段とし、1回の通信で送信又は報告されるデータ量が抑制されていることを特徴とする請求項1に記載の電子制御装置。 - 上記第一の制御回路部は定期報告許可手段を備え、
該定期報告許可手段は上記第二の制御回路部に設けられた所定アドレスのメモリに対して上記定期送信手段によって送信され、第二の制御回路部が上記定期報告を送信することを許可するための指令データを格納する手段としたことを特徴とする請求項1に記載の電子制御装置。 - プログラムメモリ、演算処理用RAMメモリ、マイクロプロセッサ、第一の直並列変換器を含む第一の制御回路部と、少なくとも監視・制御信号の交信を行うための通信制御回路部、データメモリ、第二の直並列変換器を含む第二の制御回路部とを備え、
上記第一・第二の直並列変換器を介して上記第一・第二の制御回路部相互間で監視・制御信号のシリアル交信を行うように構成された電子制御装置において、
上記第一の制御回路部は定期送信手段と不定期送信手段とを備えると共に、上記第二の制御回路部は定期報告手段を備え、更に、上記第一・第二の制御回路部はそれぞれ第一・第二の通信エラー判定手段と第一・第二の加減算手段と第一・第二の異常発生確定手段とを備えると共に、上記第一の制御回路部は再送手段を備え、
上記定期送信手段は上記第一の制御回路部から第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、第二の制御回路部が当該定期送信データを受信したかどうかの確認返信を行って、通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再送処理が行われる書込設定手段であり、
上記定期報告手段は上記第二の制御回路部から第一の制御回路部に対して監視入力データとステータス情報を定期報告すると共に、第一の制御回路部が当該定期報告データを受信したかどうかの確認返信を行わない一方向の入力読出手段であり、
上記不定期送信手段は、上記定期報告手段による報告通信にエラーがあったときに上記第一の制御回路部が第二の制御回路部に対して指定アドレスの監視入力データを読出要求するか、又は、上記定期送信手段によって書込設定された書込保存データを読出要求をする送信手段であって、
しかも、上記第二の制御回路部が当該不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部から第二の制御回路部に対して再度読出要求が行われる読出要求手段であり、
上記第一・第二の通信エラー判定手段は該判定手段が設けられた側の制御回路部が他方の制御回路部から受信した定期・不定期の各種通信パケットに関する異常の有無、或いは受信するべき通信パケットが受信できない状態を判定する複数種類の受信異常判定手段とし、
上記第一・第二の加減算手段は上記複数種類の受信異常判定手段のいずれかが異常ありと判定したときには第二の変分値を加算又は減算すると共に、全ての受信異常判定手段が異常なしと判定したときには第一の変分値を減算又は加算して相互に相殺するように現在値メモリに対する加減算補正を行い、異常なし判定が継続したときには所定の正常側限界値において上記第一の変分値による加減算補正を停止する演算手段とし、
上記第一・第二の異常発生確定手段は上記第一・第二の変分値の累積によって上記加減算手段の現在値が所定の異常側限界値の域外となったときに第一、第二の異常検出信号を発生する比較手段とし、
上記再送手段は上記第一の制御回路部から第二の制御回路部に対する送信データに異常があったとき又は該送信データに対する確認返信データに異常があったときに作用して、第一の制御回路部が旧送信コマンドに対応した通信パケットを再度送信すると共に、上記第一の加減算手段に対して第二の変分値を加算又は減算する手段とし、
上記第二の変分値は上記異常側限界値と正常側限界値との差である許容累積値よりも小さな値として設定されていると共に、上記異常検出信号の発生に応動して上記第一又は第二の制御回路部の作動停止又は初期化再起動が行われることを特徴とする電子制御装置。 - 上記第一・第二の制御回路部は第一・第二の初期化手段を備え、
上記第一の初期化手段は上記第一の異常発生確定手段が異常検出信号を発生したときに作用して、上記第一の加減算手段の現在値を運転開始時の所定の初期値に再設定すると共に、上記第二の制御回路部に設けられた通信制御回路部を初期化して再起動させる手段とし、
上記第二の初期化手段は上記第二の異常発生確定手段が異常検出信号を発生したときに作用して、上記第二の加減算手段の現在値を運転開始時の所定の初期値に再設定すると共に、上記第一の制御回路部に設けられたマイクロプロセッサを初期化して再起動させるか運転停止する手段とし、
上記第一・第二の初期化手段によって再設定される第一・第二の加減算手段の初期値は
上記正常側限界値から異常側限界値側に接近した値となっていることを特徴とする請求項6に記載の電子制御装置。 - 上記第一・第二の通信エラー判定手段はビット情報監視手段と、返信遅延監視手段又は受信間隔監視手段の少なくとも一方の手段とを備え、
上記ビット情報監視手段は上記第一・第二の制御回路部間で交信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段とし、
上記返信遅延監視手段は上記第一の制御回路部が送信したデータに対する第二の制御回路部からの返信データが所定の返信応答時間を超過しても受信できないときに送信元である第一の制御回路部で異常判定を行う返信応答異常判定手段とし、
上記受信間隔監視手段は上記第一の制御回路部が発信する定期送信データ又は第二の制御回路部が発信する定期報告データに対する相手側制御回路部の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段とし、
上記ビット情報監視手段と返信遅延監視手段と受信間隔監視手段との判定がいずれも異常判定ではないときに、上記加減算手段は第一の変分値による加減算補正を行うものであることを特徴とする請求項6又は請求項7に記載の電子制御装置。 - 上記ビット情報監視手段の判定が通信異常であるときに上記加減算手段が加算又は減算する上記第二の変分値は上記第一の変分値よりも大きな値とすると共に、上記返信遅延監視手段又は受信間隔監視手段の判定が通信異常であるときに上記加減算手段が加算又は減算する変分値は上記第二の変分値とは異なる値である第三の変分値とし、しかも該第三の変分値は上記異常側限界値と正常側限界値との差である許容累積値よりも小さ
な値として構成されていることを特徴とする請求項8に記載の電子制御装置。 - 上記第一の制御回路部は返信待ちデータテーブルを備え、
該返信待ちデータテーブルは上記第一の制御回路部が第二の制御回路部に対して送信した送信コマンドを順次保存すると共に、第二の制御回路部からの確認返信データを受信したときに当該保存コマンドを消去するよう構成された送信側コマンドメモリとし、
上記返信遅延監視手段は上記送信側コマンドメモリに残された先頭データの保存時間が所定値を超過したときに異常判定を行う返信異常判定手段であると共に、返信異常判定されたコマンドと受信失敗の確認返信があったコマンドは上記送信側コマンドメモリから順次削除され、再度送信されたときに改めて送信側コマンドメモリに格納されるものであることを特徴とする請求項8又は請求項9に記載の電子制御装置。 - 上記第一の制御回路部は第一の設定データメモリを備え、
該第一の設定データメモリは上記第一の加減算手段で扱われる第一の変分値・第二の変分値・正常側限界値・異常側限界値・初期値等の各種制御定数の一部又は全部、或いは上記第一の通信エラー判定手段において使用される返信応答時間や受信間隔時間の許容値等の各種制御定数の一部又は全部が格納されるデータメモリであって、上記各種制御定数の一部又は全部は上記マイクロプロセッサと協働する不揮発プログラムメモリから転送書込みされるものであることを特徴とする請求項6から10のいずれか1項に記載の電子制御装置。 - 上記第二の制御回路部は第二の設定データメモリを備え、
該第二の設定データメモリは上記第二の加減算手段で扱われる第一の変分値・第二の変分値・正常側限界値・異常側限界値・初期値等の各種制御定数の一部又は全部、或いは上記第二の通信エラー判定手段において使用される受信間隔時間の許容値等の各種制御定数の一部又は全部が格納されるデータメモリであって、上記各種制御定数の一部又は全部は上記マイクロプロセッサと協働する不揮発プログラムメモリから上記第一・第二の直並列変換器を介して送信書込みされるものであることを特徴とする請求項6から11のいずれか1項に記載の電子制御装置。 - 上記第二の制御回路部は現在値報告手段を備え、
上記現在値報告手段は上記第二の加減算手段の現在値を上記ステータス情報に付加して第一の制御回路部に定期報告する手段であることを特徴とする請求項6から12のいずれか1項に記載の電子制御装置。 - 上記第一の制御回路部は直接入出力信号用インタフェース回路を備えると共に、上記第一又は第二の制御回路部のいずれか一方はウォッチドッグタイマと異常発生記憶手段とを備え、
上記直接入出力信号用インタフェース回路は上記マイクロプロセッサとバス接続され、該マイクロプロセッサは上記直接入力信号用インタフェース回路を介して入力された直接入力信号と、上記第二の制御回路部に設けられた第二の直並列変換器からシリアル通信によって受信した間接入力信号と、上記プログラムメモリの内容とに応動して出力信号を発生して、上記直接出力信号用インタフェース回路に接続された電気負荷群を駆動すると共に、上記第一・第二の直並列変換器を介して第二の制御回路部へ間接出力信号を送信するよう構成され、
上記ウォッチドッグタイマは上記マイクロプロセッサが発生するパルス列であるウオッチドグクリア信号を監視して、該ウオッチドグクリア信号のパルス幅が所定値を超過した時にリセットパルス信号を発生する暴走監視タイマ回路とし、
上記異常発生記憶手段は上記第一及び第二の異常検出信号が発生したときと、上記ウオッチドグタイマによるリセットパルス信号が発生したときに、当該異常検出信号又はリセットパルス信号を記憶して、警報・表示・印字・履歴保存等による報知手段を作動させる異常記憶回路とし、
上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第二の異常検出信号が発生したときには、上記マイクロプロセッサが初期化・再起動されると共に、上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第一の異常検出信号が発生したときには、上記第二の制御回路部の通信制御回路部が初期化・再起動されることを特徴とする請求項6から13のいずれか1項に記載の電子制御装置。 - 上記第二の制御回路部は補助CPUを備えると共に、上記第一の制御回路部は該補助CPUに対する暴走監視手段とを備え、
上記補助CPUは該補助CPUと協働する補助プログラムメモリと演算処理用補助RAMメモリと間接入出力信号用インタフェース回路と第二の直並列変換器と共に上記第二の制御回路部に内蔵されていて、上記間接入力信号用インタフェース回路を介して入力された信号に関連する間接入力信号を上記第二・第一の直並列変換器を介して第一の制御回路部に送信すると共に、上記第一の制御回路部から上記第一・第二の直並列変換器を介して受信した間接出力信号に関連した出力で上記間接出力信号用インタフェース回路に接続された電気負荷群を駆動するマイクロプロセッサとし、
上記暴走監視手段は上記補助CPUが発生するパルス列であるウォッチドッグクリア信号を上記第一の制御回路部に設けられたマイクロプロセッサで監視して、該ウオッチドグクリア信号のパルス幅が所定値を超過した時にリセットパルス信号を発生する手段とし、
上記暴走監視手段がリセットパルス信号を発生したときと、上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第一の異常検出信号が発生したときには、上記補助CPUが初期化・再起動されると共に、上記異常記憶回路が異常発生を記憶するように構成されていることを特徴とする請求項14に記載の電子制御装置。 - 上記異常発生記憶手段は計数記憶回路によって構成され、
該計数記憶回路は上記第一・第二の異常検出信号とウオッチドグタイマ又は暴走監視手
段によるリセットパルス信号に対する論理和出力を計数して、該計数値が所定値に到達
したときに上記報知手段を作動させるものであることを特徴とする請求項14又は請求項15に記載の電子制御装置。 - 上記第一・第二の制御回路部の少なくとも一方は駆動停止手段と解除手段とを備え、
上記駆動停止手段は上記異常発生記憶手段が異常発生を記憶しているときに作用して、上記電気負荷群の中の一部の特定電気負荷の駆動を禁止するゲート回路とし、
上記解除手段は電源スイッチの再投入等による人為的操作によって上記異常発生記憶手段による異常記憶信号を初期化する手段としたことを特徴とする請求項14又は請求項15に記載の電子制御装置。 - 上記第一・第二の制御回路部の少なくとも一方は駆動停止手段と解除手段とを備え、
上記駆動停止手段は上記計数記憶回路の計数値が所定値以上であるときに作用して、上記電気負荷群中の一部の特定電気負荷の駆動を禁止するゲート回路とし、
上記解除手段は電源スイッチの再投入等による人為的操作によって上記計数記憶回路の現在値を初期化する手段としたことを特徴とする請求項16に記載の電子制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290006A JP4209743B2 (ja) | 2003-08-08 | 2003-08-08 | 電子制御装置 |
US10/788,439 US7178069B2 (en) | 2003-08-08 | 2004-03-01 | Electronic control unit |
DE102004012808A DE102004012808B4 (de) | 2003-08-08 | 2004-03-16 | Elektronische Steuereinheit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290006A JP4209743B2 (ja) | 2003-08-08 | 2003-08-08 | 電子制御装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005061269A JP2005061269A (ja) | 2005-03-10 |
JP2005061269A5 JP2005061269A5 (ja) | 2006-06-22 |
JP4209743B2 true JP4209743B2 (ja) | 2009-01-14 |
Family
ID=34114111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003290006A Expired - Lifetime JP4209743B2 (ja) | 2003-08-08 | 2003-08-08 | 電子制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7178069B2 (ja) |
JP (1) | JP4209743B2 (ja) |
DE (1) | DE102004012808B4 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004024536A1 (de) * | 2004-05-18 | 2005-12-15 | Robert Bosch Gmbh | Verfahren zum Betrieb eines Systems |
JP4508732B2 (ja) * | 2004-06-11 | 2010-07-21 | 三菱電機株式会社 | 電子制御装置 |
JP4305312B2 (ja) * | 2004-07-20 | 2009-07-29 | 株式会社デンソー | 障害物検知装置 |
JP3982762B2 (ja) * | 2004-10-26 | 2007-09-26 | 三菱電機株式会社 | 車載電子制御装置 |
US20060140210A1 (en) * | 2004-12-29 | 2006-06-29 | Automotive Data Research Inc. | Apparatus and method for manipulating automotive data packets |
JP2006271703A (ja) * | 2005-03-29 | 2006-10-12 | Sun Corp | 遊技場管理システム |
WO2007094039A1 (ja) * | 2006-02-13 | 2007-08-23 | Fujitsu Limited | システムモジュールおよびデータ中継方法 |
JP5046669B2 (ja) * | 2007-01-31 | 2012-10-10 | キヤノン株式会社 | 画像形成装置及び画像形成装置の制御方法、プログラム、記憶媒体 |
JP4552982B2 (ja) * | 2007-08-03 | 2010-09-29 | 株式会社デンソー | 電子制御装置 |
JP5111191B2 (ja) * | 2008-03-27 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | データ処理装置、画像符号化復号装置、データ処理システム及び画像処理装置 |
TW201000349A (en) * | 2008-06-20 | 2010-01-01 | Sunyen Co Ltd | Digital input/output control device for electric vehicle |
TWI483117B (zh) * | 2010-09-29 | 2015-05-01 | Toshiba Kk | 用於執行命令之裝置、主機控制器及用於執行命令之系統 |
JP5844038B2 (ja) * | 2010-11-15 | 2016-01-13 | 新電元工業株式会社 | 電子制御装置、および、電子制御装置の制御方法 |
JP5587809B2 (ja) * | 2011-02-16 | 2014-09-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アウトオブバンドの無線チャネルを用いた高速ミリ波リンクの制御とモニタリング |
EP2565653B1 (en) * | 2011-09-05 | 2019-05-08 | Fluke Corporation | Watchdog for voltage detector with display triggering visual warning |
JP5743932B2 (ja) * | 2012-03-16 | 2015-07-01 | 株式会社デンソー | Ecuの異常監視回路 |
JP6039276B2 (ja) * | 2012-07-09 | 2016-12-07 | キヤノン株式会社 | 画像形成装置 |
US9374194B2 (en) * | 2013-12-31 | 2016-06-21 | General Electric Company | Transmission system error detection and correction system and method |
KR101575547B1 (ko) * | 2014-12-09 | 2015-12-22 | 현대오트론 주식회사 | 캔 통신 시스템의 에러 분산감지 방법 및 캔 통신 시스템 |
JP6384733B2 (ja) * | 2015-11-20 | 2018-09-05 | 本田技研工業株式会社 | 通信システム、及び制御装置 |
DE102016014417B4 (de) * | 2016-12-03 | 2020-03-26 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Schaltung zur überwachung eines datenverarbeitungssystems |
JP2018094720A (ja) * | 2016-12-08 | 2018-06-21 | キヤノン株式会社 | 電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346079B2 (ja) * | 1995-03-10 | 2002-11-18 | 株式会社デンソー | マルチcpuシステムのデータ入出力処理装置 |
JPH09162814A (ja) | 1995-12-05 | 1997-06-20 | Tec Corp | 通信監視装置 |
JP3991384B2 (ja) * | 1996-07-15 | 2007-10-17 | 株式会社デンソー | 電子制御装置 |
JP2000267948A (ja) | 1999-03-18 | 2000-09-29 | Clarion Co Ltd | 電子機器及び電子機器の制御方法並びに電子機器の制御用ソフトウェアを記録した記録媒体 |
JP3925062B2 (ja) * | 2000-09-19 | 2007-06-06 | 三菱電機株式会社 | 車載電子制御装置 |
JP2002108835A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 車載電子制御装置 |
JP3881177B2 (ja) | 2001-02-06 | 2007-02-14 | 三菱電機株式会社 | 車両用制御装置 |
JP3783845B2 (ja) | 2001-05-09 | 2006-06-07 | 三菱電機株式会社 | 車載電子制御装置 |
JP3637029B2 (ja) * | 2002-03-28 | 2005-04-06 | 三菱電機株式会社 | 車載電子制御装置 |
JP4050196B2 (ja) * | 2003-07-09 | 2008-02-20 | 三菱電機株式会社 | 監視制御回路を有する電子制御装置 |
-
2003
- 2003-08-08 JP JP2003290006A patent/JP4209743B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-01 US US10/788,439 patent/US7178069B2/en active Active
- 2004-03-16 DE DE102004012808A patent/DE102004012808B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102004012808B4 (de) | 2006-10-26 |
DE102004012808A1 (de) | 2005-03-10 |
US20050034015A1 (en) | 2005-02-10 |
JP2005061269A (ja) | 2005-03-10 |
US7178069B2 (en) | 2007-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4209743B2 (ja) | 電子制御装置 | |
JP4296050B2 (ja) | 電子制御装置 | |
JP4080980B2 (ja) | 電子制御装置 | |
JP4776610B2 (ja) | 監視制御回路を有する車載電子制御装置 | |
JP4223909B2 (ja) | 車載電子制御装置 | |
JP4476320B2 (ja) | 監視制御回路を有する車載電子制御装置 | |
US8712635B2 (en) | In-vehicle electronic control apparatus having monitoring control circuit | |
US8959405B2 (en) | Signal transmission device for elevator | |
JP6981357B2 (ja) | 車両制御装置 | |
US7293205B2 (en) | Electronic control unit | |
US20180105183A1 (en) | A vehicle safety electronic control system | |
US20080046802A1 (en) | Memory controller and method of controlling memory | |
US7305587B2 (en) | Electronic control unit for monitoring a microcomputer | |
EP3869338A1 (en) | A vehicle safety electronic control system | |
JP5041290B2 (ja) | プログラマブルコントローラおよびその異常時復旧方法 | |
KR101295770B1 (ko) | 안전 무결성 확보를 위한 열차제어 시스템 | |
JP2006195739A (ja) | 電子制御装置 | |
JP4980947B2 (ja) | 制御システム及び制御方法 | |
EP4057091A1 (en) | Computer-implemented method for generating a component fault and deficiency tree of a multi-component system comprising a plurality of components | |
WO2018116400A1 (ja) | 制御装置および制御装置の故障時処理方法 | |
JP2014178730A (ja) | 制御装置の異常監視装置および異常監視方法 | |
JP7299344B2 (ja) | 車載電子制御装置 | |
JP7333251B2 (ja) | 電子制御装置 | |
US10419164B2 (en) | Control device, monitoring system and method of checking success or failure of communication | |
JP2016043785A (ja) | 車両用制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081023 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4209743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |