JP4190250B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4190250B2 JP4190250B2 JP2002309506A JP2002309506A JP4190250B2 JP 4190250 B2 JP4190250 B2 JP 4190250B2 JP 2002309506 A JP2002309506 A JP 2002309506A JP 2002309506 A JP2002309506 A JP 2002309506A JP 4190250 B2 JP4190250 B2 JP 4190250B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- lead
- bump
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor 。金属酸化膜半導体電界効果トランジスタ）に適用して有効な技術に関する。
【０００２】
【従来の技術】
高出力で高発熱の半導体装置の一例として、ＭＯＳＦＥＴと呼ばれるトランジスタがあり、このＭＯＳＦＥＴは電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。従来のこの種のＭＯＳＦＥＴとしては、電界効果トランジスタ（ＭＯＳＦＥＴ要素）が作り込まれて小形の平板形状に形成された半導体ペレットと、この半導体ペレットの電極パッドと電気的に接続されてＭＯＳＦＥＴ要素を電気的に外部に引き出すための複数のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して形成された樹脂封止体とを備えており、半導体ペレットの回路形成面である第一主面には各インナリードが突起状端子を介して機械的かつ電気的に接続されているとともに、この半導体ペレットの第一主面と反対側の第二主面にはヘッダが接合されているものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−３０７０１７号公報
【０００４】
【発明が解決しようとする課題】
前記したＭＯＳＦＥＴにおいては、ソース用電極パッドが突起状端子を介して接続されるインナリードが広い面積を有する平板形状に形成されているために、半導体ペレットがインナリードにフリップチップボンディングされる際に、半導体ペレットが損傷される場合があるという問題点や、樹脂封止体の成形工程においてはレジンの未充填が発生する場合があるという問題点が本発明者によって明らかにされた。
【０００５】
本発明の目的は、半導体ペレットの損傷およびレジンの未充填を防止することができる半導体装置およびその製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００８】
（ａ）ＭＯＳＦＥＴを含み、第一主面および前記第一主面と反対側の第二主面を有し、前記第一主面に前記ＭＯＳＦＥＴのゲート用電極パッドおよびソース用電極パッドが形成され、前記第二主面に前記ＭＯＳＦＥＴのドレイン用電極パッドが形成された半導体ペレットと、
（ｂ）前記ゲート用電極パッドおよび前記ソース用電極パッド上にそれぞれ形成されたゲート用バンプおよびソース用バンプと、
（ｃ）前記ゲート用電極パッドおよび前記ソース用電極パッド上とそれぞれ電気的に接続されたゲート用リードおよびソース用リードと、
（ｄ）前記ドレイン用電極パッドと機械的かつ電気的に接続されたヘッダと、
（ｅ）前記ヘッダの一部、前記ゲート用リードの一部、前記ソース用リードの一部および前記半導体ペレットを覆う樹脂封止体と、を含み、
（ｆ）前記ゲート用リードのうち前記樹脂封止体の内部に位置するゲート用インナリードは、前記ゲート用バンプに接続され、
（ｇ）前記ソース用電極パッド上には互いに平行な複数の直線が設定されており、前記ソース用バンプは、前記複数の直線のそれぞれに沿って複数個ずつ配置されており、
（ｈ）前記ソース用リードのうち前記樹脂封止体の内部に位置するソース用インナリードは、前記複数個のソース用バンプに接続され、
（ｉ）前記半導体ペレット上の前記ソース用インナリードには、 厚さ方向に貫通するスリットが前記複数の直線間のそれぞれに設けられ、
（ｊ）前記スリットのそれぞれは長方形の平面形状を有し、その長辺は前記複数の直線のそれぞれに沿う前記複数個のソース用バンプのうち両端に位置する２個の最外部間の距離よりも長く、
（ｋ）前記スリットのそれぞれの平面形状は、その全周が前記ソース用インナリードに囲まれている、ことを特徴とする半導体装置。
【０００９】
前記した手段によれば、フリップチップボンディングに際して、インナリードに加わる熱応力をスリットによって吸収することができるので、半導体ペレットに損傷が発生するのを防止することができる。また、スリットがインナリードに開設されていることにより、樹脂封止体の成形に際して、レジンがスリットを流通してインナリードの半導体ペレット側に流れ込むので、レジンの未充填が発生するのを防止することができる。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１１】
本実施の形態において、本発明に係る半導体装置は、高出力で高発熱のパワーＭＯＳトランジスタとも呼ばれるＭＯＳＦＥＴとして、図１に示されているように構成されている。
【００１２】
図１に示されたＭＯＳＦＥＴ１は、ＭＯＳＦＥＴ要素が第一主面１０ａに作り込まれて平板形状に形成された半導体ペレット１０と、ゲート用接続部片３５ａを有するゲート用インナリード３５と、ソース用接続部片３６ａを有するソース用インナリード３６と、ゲート用接続部片３５ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたゲート用接続部（接続部）２５と、ソース用接続部片３６ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたソース用接続部（接続部）２６と、インナリード３５、３６にそれぞれ接続された各アウタリード３７、３８と、放熱性能を高めるためのヘッダ２８と、半導体ペレット１０、インナリード３５、３６およびヘッダ２８の一部を樹脂封止した樹脂封止体２９とを備えている。
【００１３】
半導体ペレット１０はゲート用接続部片３５ａおよびソース用接続部片３６ａにゲート用接続部２５およびソース用接続部２６によって確実に固着されている。ソース用接続部片３６ａは複数個のソース用接続部２６に跨がる広い面積を有する平板形状に形成されており、ソース用接続部片３６ａの中間部には複数本のスリット３６ｂがソース用接続部２６を仕切るように配列されて厚さ方向に開設されている。複数本のスリット３６ｂには樹脂封止体２９の樹脂が充填された状態になっており、この充填された樹脂によってソース用接続部片３６ａは樹脂封止体２９に確実に固着されている。半導体ペレット１０の第一主面１０ａと反対側の第二主面１０ｂには樹脂封止体２９から露出するヘッダ２８が機械的および電気的に接続されており、アウタリード３７、３８はそれぞれガル・ウイング形状に屈曲されている。
【００１４】
半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の半導体ペレット１０との接合面２８ａと反対側の主面２８ｂは樹脂封止体２９の下面において露出されている。
【００１５】
次に、前記構成に係るＭＯＳＦＥＴの製造方法を説明する。この説明によって前記ＭＯＳＦＥＴについての構成の詳細が明らかにされる。
【００１６】
このＭＯＳＦＥＴの製造方法においては、図２に示された半導体ペレット１０、図３に示された多連リードフレーム３０および図５に示されたヘッダ２８が、半導体ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。
【００１７】
図２に示された半導体ペレット１０は、ＭＯＳＦＥＴ１の製造工程の所謂前工程においてウエハ状態にてＭＯＳＦＥＴ要素を適宜作り込んだ後に、小さい正方形の薄板形状に分断（ダイシング）することにより製造したものである。この半導体ペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１の下部にはドレイン１５が形成されている。サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が一個、ゲート１２に貫通するように開設されている。絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ゲート用コンタクトホール１７の片脇においてソース１４にそれぞれ貫通するように開設されている。
【００１８】
ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成され、各ソース用コンタクトホール１８の内部にはソース用電極パッド２０がそれぞれ形成されている。これら電極パッド１９、２０はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング蒸着等の手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。すなわち、絶縁膜１６の上に被着されたアルミニウム系材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。他方、サブストレート１１の下面にはドレイン用電極パッド２１がアルミニウム系材料を被着されて形成されている。
【００１９】
ゲート用電極パッド１９および複数個のソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２４が被着されており、保護膜２４のゲート用電極パッド１９およびソース用電極パッド２０にそれぞれ対向する位置にはゲート用バンプ２２および各ソース用バンプ２３がそれぞれ突設されている。これらバンプ２２、２３は金（Ａｕ）線が使用されたスタッドバンプボンディング（ＳＢＢ）法によって形成されたものである。すなわち、ネイルヘッド（熱圧着）式ワイヤボンディング装置またはネイルヘッド超音波（熱圧着）式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールが圧着（第一ボンディング）された後に、ボールとワイヤとの接続部位においてワイヤが引き千切られることによって形成されたバンプである。
【００２０】
図３に示された多連リードフレーム３０は、鉄−ニッケル合金や燐青銅またはヘッダ２８と同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の手段により一体成形されている。この多連リードフレーム３０には複数の単位リードフレーム３１が一方向に一列に並設されている。但し、図３では、一つのＭＯＳＦＥＴ分（一単位分）のみが図示されている。
【００２１】
単位リードフレーム３１は位置決め孔３２ａが開設されている外枠３２を一対備えており、両外枠３２、３２は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣合う単位リードフレーム３１、３１間には一対のセクション枠３３、３３が両外枠３２、３２の間に互いに平行に配されて一体的に架設されている。これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に単位リードフレーム３１が構成されている。
【００２２】
単位リードフレーム３１において、両外枠３２、３２の間にはダム部材３４がセクション枠３３と平行に一体的に架設されている。ダム部材３４の内側端辺における一端部にはゲート用インナリード３５がダム部材３４と直角に一体的に突設されており、ゲート用インナリード３５には矩形の平板形状のゲート用接続部片３５ａが一体的に形成されている。ダム部材３４の内側端辺における残りの部分にはソース用インナリード３６が複数本（図示例では三本）、長さ方向に等ピッチをもってそれぞれ突設されており、ソース用インナリード３６群間には広い面積を有する長方形の平板形状のソース用接続部片３６ａが一体的に形成されている。ソース用接続部片３６ａには複数本の細長いスリット３６ｂが長手方向に間隔を置かれて配置されて、配列方向と直交する方向に延在するように開設されている。複数本のスリット３６ｂの配置は半導体ペレット１０の第一主面１０ａに形成されたソース用電極パッド２０の隣り合うもの同士を仕切るように設定されている。図示しないが、ゲート用接続部片３５ａとソース用接続部片３６ａの一主面の表面には錫（Ｓｎ）や金（Ａｕ）等を用いたメッキ処理が、半導体ペレット１０に突設されたバンプ２２、２３による機械的かつ電気的接続作用が適正に実施されるように被着されている。
【００２３】
ダム部材３４の外側端辺におけるゲート用インナリード３５と対向する位置には、ゲート用アウタリード３７がゲート用インナリード３５の延長になるように突設されている。ダム部材３４の外側端辺における各ソース用インナリード３６と対向する位置のそれぞれには、各ソース用アウタリード３８が各ソース用インナリード３６の延長になるようにそれぞれ突設されている。そして、隣合うアウタリード同士および両外枠３２、３２との間には、後述する樹脂封止体２９の成形に際して図６に示すレジン（モールド用樹脂）６０の流れを堰き止めるためのダム３４ａがそれぞれ形成されている。一対の外枠３２、３２とソース用接続部片３６ａの両短辺との間には、一対の吊りリード３９、３９が架設されている。
【００２４】
以上のように構成されたリードフレームには半導体ペレット１０が、インナリードボンディング工程において図４に示されているようにボンディングされる。この際、多連リードフレーム３０はボンディング装置（図示せず）によって一方向に歩進送りされ、歩進送りされる多連リードフレーム３０の途中に配設されたインナリードボンディングステージにおいて、半導体ペレット１０は単位リードフレーム３１に下方から対向されるとともに、各バンプ２２および２３が各インナリード３５および３６の接続部片３５ａ、３６ａにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム３０に組み付けられる。すなわち、各バンプ２２、２３が各接続部片３５ａ、３６ａに加熱下で押接されると、バンプ２２、２３が各接続部片３５ａ、３６ａに熱圧着によって接続する。そして、半導体ペレット１０のゲート用電極パッド１９および各ソース用電極パッド２０と、ゲート用インナリード３５のゲート用接続部片３５ａおよびソース用インナリード３６のソース用接続部片３６ａとの間には、ゲート用接続部２５およびソース用接続部２６がそれぞれ形成される。したがって、ゲート用接続部２５によってゲート用電極パッド１９とゲート用インナリード３５とが機械的かつ電気的に接続され、ソース用接続部２６によってソース用電極パッド２０とソース用インナリード３６とが機械的かつ電気的に接続された状態になる。これらの機械的接続によって半導体ペレット１０が単位リードフレーム３１に機械的に接続された状態すなわち固定的に組み付けられた状態になる。
【００２５】
ところで、ソース用接続部片３６ａが広い面積に形成されていると、ソース用接続部片３６ａと複数個のソース用電極パッド２０とが複数個のバンプ２３によって熱圧着される際に、ソース用接続部片３６ａの熱膨張が大きくなることにより、ソース用電極パッド２０には大きな応力がバンプ２３を介して作用するために、半導体ペレット１０が損傷する懸念がある。しかし、本実施の形態においては、ソース用接続部片３６ａには複数本のスリット３６ｂが隣り合うソース用電極パッド２０、２０を仕切るように配置されて開設されていることにより、ソース用接続部片３６ａの熱膨張は小さくなるために、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができ、その結果、半導体ペレット１０が損傷するのを防止することができる。
【００２６】
以上のようにして多連リードフレーム３０にインナリードボンディングされた半導体ペレット１０の第二主面１０ｂには、銅系材料（銅または銅合金）等の導電性および熱伝導性の良好な材料が用いられて図５に示されているように半導体ペレット１０よりも大きい略正方形の平板形状に形成されたヘッダ２８が機械的かつ電気的に接続される。すなわち、Ａｇペースト等の導電性および熱伝導性の良好な接着材がヘッダ２８の上面（半導体ペレット側の接合面）２８ａに塗布された後に、半導体ペレット１０の第二主面１０ｂが当接されて接着される。これにより、半導体ペレット１０のドレイン用電極パッド２１とヘッダ２８とを機械的かつ電気的に接続するドレイン用接続部２７が、この接着材層によって形成された状態になる。なお、ヘッダ２８の上面２８ａにおけるヘッダ突出部２８ｃとの境面の中央部には固定穴２８ｄが長方形に没設されている。
【００２７】
以上のように組み立てられたヘッダ付き半導体ペレット１０と多連リードフレーム３０との組立体４０には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体２９が、図６に示されたトランスファ成形装置５０を使用されて各単位リードフレーム３１について同時成形される。
【００２８】
図６に示されたトランスファ成形装置５０はシリンダ装置等（図示せず）によって互いに型締めされる一対の上型５１と下型５２とを備えており、上型５１と下型５２との合わせ面には上型キャビティー凹部５３ａと、下型キャビティー凹部５３ｂとが互いに協働してキャビティー５３を形成するように複数組（一組のみが図示されている。）没設されている。上型５１の合わせ面にはポット５４が開設されており、ポット５４にはシリンダ装置（図示せず）により進退されるプランジャ５５が成形材料としてのモールド樹脂すなわちレジン６０を送給し得るように挿入されている。下型５２の合わせ面にはカル５６がポット５４との対向位置に配されて没設されている。カル５６にはレジン６０をキャビティー５３に注入するためのゲート５７の一端部が接続されており、ゲート５７の他端部は下型キャビティー凹部５３ｂに接続されている。下型キャビティー凹部５３ｂのゲート５７と対向する対辺にはスルーゲート５８が接続されており、スルーゲート５８は隣接した下型キャビティー凹部５３ｂの対向辺に接続されている。スルーゲート５８は上流側のキャビティー５３に充填されたレジン６０を流通（スルー）させて下流側のキャビティー５３に充填して行くように構成されている。下型５２の合わせ面には逃げ凹所５９が単位リードフレーム３１の厚みを逃げ得るように、多連リードフレーム３０の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
【００２９】
以上のように構成されたトランスファ成形装置５０による樹脂封止体２９の成形作業に際して、組立体４０は下型５２に没設された逃げ凹所５９内に、半導体ペレット１０が下型キャビティー凹部５３ｂ内にそれぞれ収容されるように配されてセットされる。
【００３０】
上型５１と下型５２とが型締めされると、単位リードフレーム３１における両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が上型５１と下型５２との合わせ面によって強く押さえられた状態になるために、図６に示されているように、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面上に密着される。すなわち、両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が押さえられることによって全周が保持された状態になるため、ヘッダ２８の下面２８ｂはインナリード３５、３６群の弾性力によって下型キャビティー凹部５３ｂの底面に強く押接された状態になる。
【００３１】
その後、ポット５４からプランジャ５５によってレジン６０がゲート５７およびスルーゲート５８を通じて各キャビティー５３に順次送給されて充填されて行く。この際、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面に密着された状態になっていることにより、レジン６０がヘッダ２８の下面２８ｂに漏洩することが防止されるため、ヘッダ２８の下面の外周縁に薄いレジンばり（レジンフラッシュ）が発生するのを防止することができる。また、レジン６０は広い面積に形成されたソース用接続部片３６ａの下側に流れ込み難いが、本実施の形態に係るソース用接続部片３６ａの中間部には複数本のスリット３６ｂが開設されているので、スリット３６ｂを流通してソース用接続部片３６ａの下側に流れ込むことができる。
【００３２】
充填後、レジン６０が熱硬化されて樹脂封止体２９が成形されると、上型５１および下型５２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体２９が離型される。
【００３３】
図７は樹脂封止体成形後の多連リードフレーム３０と樹脂封止体２９との成形品４１を示している。この成形品４１の樹脂封止体２９の内部には半導体ペレット１０、インナリード３５、３６群と共に、半導体ペレット１０の第二主面１０ｂに結合されたヘッダ２８の一部（側面）も樹脂封止された状態になっている。この状態において、ヘッダ２８はその半導体ペレット側の接合面２８ａと反対側の主面である下面２８ｂが樹脂封止体２９の表面から露出した状態になっている。すなわち、ヘッダ２８の半導体ペレット側の接合面２８ａと反対側には樹脂封止体２９から露出した露出面（下面）２８ｂが形成されている。また、樹脂封止体２９の成形に際して、広い面積に形成されたソース用接続部片３６ａの中間部に開設された複数本のスリット３６ｂをレジン６０が流通して、ソース用接続部片３６ａの下側に流れ込んでいるので、樹脂封止体２９の樹脂は複数本のスリット３６ｂの内部やソース用接続部片３６ａと半導体ペレット１０の第一主面１０ａとの間の複数個のソース用接続部２６の周りを確実に埋めつくした状態になっている。ちなみに、アウタリード３７、３８群は樹脂封止体２９の長辺側の両側側面から直角に突出した状態になっている。
【００３４】
以上のように樹脂封止体２９を成形された成形品４１は半田メッキ処理が施された後に、リードフレーム切断成形工程において、外枠３２、セクション枠３３、ダム３４ａを切り落とされるとともに、アウタリード３７、３８がガル・ウイング形状に屈曲される。これにより、図１に示されたＭＯＳＦＥＴ１が製造されたことになる。
【００３５】
すなわち、図１に示されているＭＯＳＦＥＴ１のパッケージ２は、半導体ペレット１０と複数本のインナリード３５、３６とヘッダ２８の一部とを樹脂封止した樹脂封止体２９および複数本のアウタリード３７、３８を備えている。樹脂封止体２９は長方形の平盤形状に形成されており、アウタリード３７、３８は樹脂封止体２９の長辺側の一つの側面に等間隔に並べられてガル・ウイング形状に屈曲されている。樹脂封止体２９の内部において、半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の下面（２８ｂ）は樹脂封止体２９の下面において露出した状態で露出面２８ｂとなっており、ヘッダ２８のこの露出面２８ｂの外周縁にはレジンばりは発生していない。
【００３６】
以上のように製造され構成されたＭＯＳＦＥＴ１は、プリント配線基板３に図８に示されているように表面実装される。すなわち、ＭＯＳＦＥＴ１のゲート用アウタリード３７はプリント配線基板３の本体４に形成されたゲート用ランド５に、ソース用アウタリード３８はソース用ランド６に、ドレイン用電極パッド２１が接続されたヘッダ２８はドレイン用ランド７にそれぞれ整合されてリフロー半田付けされる。このようにＭＯＳＦＥＴ１はプリント配線基板３に表面実装されるため、外部抵抗分は大幅に低減されることになる。また、ヘッダ２８がプリント配線基板３のドレイン用ランド７に半田付けされるため、外部抵抗分が大幅に低減されるばかりでなく、半導体ペレット１０の発熱が熱伝導によってプリント配線基板３に放出されることにより、放熱性能が大幅に向上される。なお、このリフロー半田付け作業において、ソース用接続部片３６ａが温度上昇したとしても、ソース用接続部片３６ａに開設された複数本のスリット３６ｂが前述したように熱応力を吸収することによって、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができるので、かつまた、スリット３６ｂのそれぞれに充填した樹脂がソース用接続部片３６ａを確実に固定するので、半導体ペレット１０が損傷するのを防止することができる。
【００３７】
前記実施の形態によれば、次の効果が得られる。
【００３８】
1) 広い面積を有する平板形状に形成されたソース用接続部片に複数本のスリットを隣り合うソース用電極パッドを仕切るように開設することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、半導体ペレットが損傷するのを防止することができる。
【００３９】
2) 広い面積を有する平板形状に形成されたソース用接続部片の中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてソース用接続部片の下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やソース用接続部片と半導体ペレットの第一主面との間の複数個のソース用接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【００４０】
3) リフロー半田付け作業において、ソース用接続部片が温度上昇したとしても、ソース用接続部片に開設された複数本のスリットが熱応力を吸収することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、かつまた、スリットのそれぞれに充填した樹脂がソース用接続部片を確実に固定するので、半導体ペレットが損傷するのを防止することができる。
【００４１】
4) スリットを複数のソース用電極パッドが並んだ方向と直交する方向に長く開設することにより、ソース電流のアウタリードの方向への電気抵抗を抑制することができるので、ＭＯＳＦＥＴの性能を向上させることができる。
【００４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
例えば、アウタリードは樹脂封止体の一側面に配列するに限らず、樹脂封止体の複数の側面に配置してもよい。
【００４４】
バンプ（ゲート用バンプ２２やソース用バンプ２３）は半導体ペレット側に配設するに限らず、インナリード側に配設してもよい。また、バンプはＳＳＢ法によって形成するに限らず、メッキ法等によって形成してもよい。さらに、バンプは金によって形成するに限らず、半田等によって形成してもよい。
【００４５】
半導体ペレットとヘッダとは、銀ペースト等の導電性接着材によって接続するに限らず、半田付けによって接続してもよいし、金−錫共晶層等によって接続してもよい。但し、半導体ペレットのヘッダへの導電性および放熱性を配慮して、導電性および熱伝導性の良好な材料を選定することが望ましい。
【００４６】
広い面積を有するインナリードにはソース用電極パッドを接続するに限らず、ドレイン用電極パッドを接続してもよく、ヘッダにはドレイン用電極パッドを接続するに限らず、ソース用電極パッドを接続してもよい。
【００４７】
ヘッダは半導体ペレットにインナリードボンディング後に接続するに限らず、インナリードボンディング前またはインナリードボンディングと同時に半導体ペレットに接続してもよい。
【００４８】
ヘッダの形状、大きさ、構造等は、要求される放熱性能、半導体ペレットの性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましい。また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等の熱伝導性の良好な他の金属材料を使用することができる。さらに、ヘッダは省略してもよい。
【００４９】
また、本発明は、ＩＧＢＴ（Insulating Gate Bipolar Transistor）や、高出力のバイポーラトランジスタのような三端子のトランジスタ用パッケージにも適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５１】
広い面積を有するインナリードに複数本のスリットを隣り合う電極パッドを仕切るように開設することにより、インナリードの熱膨張を抑制することができるので、大きな応力が電極パッドに接続部を介して作用するのを防止することができ、半導体ペレットが損傷するのを防止することができる。
【００５２】
広い面積を有するインナリードの中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてインナリードの下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やインナリードと半導体ペレットの第一主面との間の複数個の接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【図２】本発明の一実施の形態であるＭＯＳＦＥＴの製造方法に使用される半導体ペレットを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図である。
【図３】同じく多連リードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図４】インナリードボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図５】ヘッダボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図６】樹脂封止体成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は一部省略正面断面図である。
【図７】樹脂封止体成形後を示しており、（ａ）は一部省略平面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図８】本発明の一実施の形態であるＭＯＳＦＥＴの実装後を示しており、（ａ）は一部省略平面図、（ｂ）は一部切断正面図である。
【符号の説明】
１…ＭＯＳＦＥＴ（半導体装置）、２…パッケージ、３…プリント配線基板、４…本体、５…ゲート用ランド、６…ソース用ランド、７…ドレイン用ランド、１０…半導体ペレット、１０ａ…第一主面、１０ｂ…第二主面、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０…ソース用電極パッド、２１…ドレイン用電極パッド、２２…ゲート用バンプ（突起状端子）、２３…ソース用バンプ（突起状端子）、２４…保護膜、２５…ゲート用接続部、２６…ソース用接続部、２７…ドレイン用接続部、２８…ヘッダ、２８ａ…第一主面（上面、接合面）、２８ｂ…第二主面（下面、露出面）、２８ｃ…ヘッダ突出部、２８ｄ…固定穴、２９…樹脂封止体、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…セクション枠、３４…ダム部材、３４ａ…ダム、３５…ゲート用インナリード、３５ａ…ゲート用接続部片、３６…ソース用インナリード、３６ａ…ソース用接続部片、３６ｂ…スリット、３７、３８…アウタリード、３９…吊りリード、４０…組立体、４１…成形品、５０…トランスファ成形装置、５１…上型、５２…下型、５３…キャビティー、５３ａ…上型キャビティー凹部、５３ｂ…下型キャビティー凹部、５４…ポット、５５…プランジャ、５６…カル、５７…ゲート、５８…スルーゲート、５９…逃げ凹所、６０…レジン。
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor 。金属酸化膜半導体電界効果トランジスタ）に適用して有効な技術に関する。
【０００２】
【従来の技術】
高出力で高発熱の半導体装置の一例として、ＭＯＳＦＥＴと呼ばれるトランジスタがあり、このＭＯＳＦＥＴは電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。従来のこの種のＭＯＳＦＥＴとしては、電界効果トランジスタ（ＭＯＳＦＥＴ要素）が作り込まれて小形の平板形状に形成された半導体ペレットと、この半導体ペレットの電極パッドと電気的に接続されてＭＯＳＦＥＴ要素を電気的に外部に引き出すための複数のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して形成された樹脂封止体とを備えており、半導体ペレットの回路形成面である第一主面には各インナリードが突起状端子を介して機械的かつ電気的に接続されているとともに、この半導体ペレットの第一主面と反対側の第二主面にはヘッダが接合されているものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−３０７０１７号公報
【０００４】
【発明が解決しようとする課題】
前記したＭＯＳＦＥＴにおいては、ソース用電極パッドが突起状端子を介して接続されるインナリードが広い面積を有する平板形状に形成されているために、半導体ペレットがインナリードにフリップチップボンディングされる際に、半導体ペレットが損傷される場合があるという問題点や、樹脂封止体の成形工程においてはレジンの未充填が発生する場合があるという問題点が本発明者によって明らかにされた。
【０００５】
本発明の目的は、半導体ペレットの損傷およびレジンの未充填を防止することができる半導体装置およびその製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００８】
（ａ）ＭＯＳＦＥＴを含み、第一主面および前記第一主面と反対側の第二主面を有し、前記第一主面に前記ＭＯＳＦＥＴのゲート用電極パッドおよびソース用電極パッドが形成され、前記第二主面に前記ＭＯＳＦＥＴのドレイン用電極パッドが形成された半導体ペレットと、
（ｂ）前記ゲート用電極パッドおよび前記ソース用電極パッド上にそれぞれ形成されたゲート用バンプおよびソース用バンプと、
（ｃ）前記ゲート用電極パッドおよび前記ソース用電極パッド上とそれぞれ電気的に接続されたゲート用リードおよびソース用リードと、
（ｄ）前記ドレイン用電極パッドと機械的かつ電気的に接続されたヘッダと、
（ｅ）前記ヘッダの一部、前記ゲート用リードの一部、前記ソース用リードの一部および前記半導体ペレットを覆う樹脂封止体と、を含み、
（ｆ）前記ゲート用リードのうち前記樹脂封止体の内部に位置するゲート用インナリードは、前記ゲート用バンプに接続され、
（ｇ）前記ソース用電極パッド上には互いに平行な複数の直線が設定されており、前記ソース用バンプは、前記複数の直線のそれぞれに沿って複数個ずつ配置されており、
（ｈ）前記ソース用リードのうち前記樹脂封止体の内部に位置するソース用インナリードは、前記複数個のソース用バンプに接続され、
（ｉ）前記半導体ペレット上の前記ソース用インナリードには、 厚さ方向に貫通するスリットが前記複数の直線間のそれぞれに設けられ、
（ｊ）前記スリットのそれぞれは長方形の平面形状を有し、その長辺は前記複数の直線のそれぞれに沿う前記複数個のソース用バンプのうち両端に位置する２個の最外部間の距離よりも長く、
（ｋ）前記スリットのそれぞれの平面形状は、その全周が前記ソース用インナリードに囲まれている、ことを特徴とする半導体装置。
【０００９】
前記した手段によれば、フリップチップボンディングに際して、インナリードに加わる熱応力をスリットによって吸収することができるので、半導体ペレットに損傷が発生するのを防止することができる。また、スリットがインナリードに開設されていることにより、樹脂封止体の成形に際して、レジンがスリットを流通してインナリードの半導体ペレット側に流れ込むので、レジンの未充填が発生するのを防止することができる。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１１】
本実施の形態において、本発明に係る半導体装置は、高出力で高発熱のパワーＭＯＳトランジスタとも呼ばれるＭＯＳＦＥＴとして、図１に示されているように構成されている。
【００１２】
図１に示されたＭＯＳＦＥＴ１は、ＭＯＳＦＥＴ要素が第一主面１０ａに作り込まれて平板形状に形成された半導体ペレット１０と、ゲート用接続部片３５ａを有するゲート用インナリード３５と、ソース用接続部片３６ａを有するソース用インナリード３６と、ゲート用接続部片３５ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたゲート用接続部（接続部）２５と、ソース用接続部片３６ａと半導体ペレット１０とを電気的に接続する突起状端子（バンプ）から形成されたソース用接続部（接続部）２６と、インナリード３５、３６にそれぞれ接続された各アウタリード３７、３８と、放熱性能を高めるためのヘッダ２８と、半導体ペレット１０、インナリード３５、３６およびヘッダ２８の一部を樹脂封止した樹脂封止体２９とを備えている。
【００１３】
半導体ペレット１０はゲート用接続部片３５ａおよびソース用接続部片３６ａにゲート用接続部２５およびソース用接続部２６によって確実に固着されている。ソース用接続部片３６ａは複数個のソース用接続部２６に跨がる広い面積を有する平板形状に形成されており、ソース用接続部片３６ａの中間部には複数本のスリット３６ｂがソース用接続部２６を仕切るように配列されて厚さ方向に開設されている。複数本のスリット３６ｂには樹脂封止体２９の樹脂が充填された状態になっており、この充填された樹脂によってソース用接続部片３６ａは樹脂封止体２９に確実に固着されている。半導体ペレット１０の第一主面１０ａと反対側の第二主面１０ｂには樹脂封止体２９から露出するヘッダ２８が機械的および電気的に接続されており、アウタリード３７、３８はそれぞれガル・ウイング形状に屈曲されている。
【００１４】
半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の半導体ペレット１０との接合面２８ａと反対側の主面２８ｂは樹脂封止体２９の下面において露出されている。
【００１５】
次に、前記構成に係るＭＯＳＦＥＴの製造方法を説明する。この説明によって前記ＭＯＳＦＥＴについての構成の詳細が明らかにされる。
【００１６】
このＭＯＳＦＥＴの製造方法においては、図２に示された半導体ペレット１０、図３に示された多連リードフレーム３０および図５に示されたヘッダ２８が、半導体ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備される。
【００１７】
図２に示された半導体ペレット１０は、ＭＯＳＦＥＴ１の製造工程の所謂前工程においてウエハ状態にてＭＯＳＦＥＴ要素を適宜作り込んだ後に、小さい正方形の薄板形状に分断（ダイシング）することにより製造したものである。この半導体ペレット１０はサブストレート１１を備えており、サブストレート１１の上にはポリシリコンによってゲート１２が下敷きシリコン酸化膜１３を介して形成されている。サブストレート１１におけるゲート１２の外側に対応するサブストレート１１の内部には半導体拡散層部としてのソース１４が形成されており、サブストレート１１の下部にはドレイン１５が形成されている。サブストレート１１の上にはＣＶＤ酸化膜等からなる絶縁膜１６がゲート１２およびソース１４を被覆するように形成されており、この絶縁膜１６におけるゲート１２に対向する位置にはゲート用コンタクトホール１７が一個、ゲート１２に貫通するように開設されている。絶縁膜１６におけるソース１４に対向する領域にはソース用コンタクトホール１８が複数個、ゲート用コンタクトホール１７の片脇においてソース１４にそれぞれ貫通するように開設されている。
【００１８】
ゲート用コンタクトホール１７の内部にはゲート用電極パッド１９が形成され、各ソース用コンタクトホール１８の内部にはソース用電極パッド２０がそれぞれ形成されている。これら電極パッド１９、２０はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング蒸着等の手段により絶縁膜１６の上に被着された後に、写真食刻法によってパターンニングされて形成されたものである。すなわち、絶縁膜１６の上に被着されたアルミニウム系材料は各コンタクトホール１７、１８の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１９、２０はゲート１２およびソース１４とにそれぞれ電気的に接続された状態になっている。他方、サブストレート１１の下面にはドレイン用電極パッド２１がアルミニウム系材料を被着されて形成されている。
【００１９】
ゲート用電極パッド１９および複数個のソース用電極パッド２０の上には、リンシリケートガラスやポリイミド系樹脂等の絶縁材料からなる保護膜２４が被着されており、保護膜２４のゲート用電極パッド１９およびソース用電極パッド２０にそれぞれ対向する位置にはゲート用バンプ２２および各ソース用バンプ２３がそれぞれ突設されている。これらバンプ２２、２３は金（Ａｕ）線が使用されたスタッドバンプボンディング（ＳＢＢ）法によって形成されたものである。すなわち、ネイルヘッド（熱圧着）式ワイヤボンディング装置またはネイルヘッド超音波（熱圧着）式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールが圧着（第一ボンディング）された後に、ボールとワイヤとの接続部位においてワイヤが引き千切られることによって形成されたバンプである。
【００２０】
図３に示された多連リードフレーム３０は、鉄−ニッケル合金や燐青銅またはヘッダ２８と同じ材質の銅合金等の導電性が良好な材料からなる薄板が用いられて、打抜きプレス加工またはエッチング加工等の手段により一体成形されている。この多連リードフレーム３０には複数の単位リードフレーム３１が一方向に一列に並設されている。但し、図３では、一つのＭＯＳＦＥＴ分（一単位分）のみが図示されている。
【００２１】
単位リードフレーム３１は位置決め孔３２ａが開設されている外枠３２を一対備えており、両外枠３２、３２は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣合う単位リードフレーム３１、３１間には一対のセクション枠３３、３３が両外枠３２、３２の間に互いに平行に配されて一体的に架設されている。これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に単位リードフレーム３１が構成されている。
【００２２】
単位リードフレーム３１において、両外枠３２、３２の間にはダム部材３４がセクション枠３３と平行に一体的に架設されている。ダム部材３４の内側端辺における一端部にはゲート用インナリード３５がダム部材３４と直角に一体的に突設されており、ゲート用インナリード３５には矩形の平板形状のゲート用接続部片３５ａが一体的に形成されている。ダム部材３４の内側端辺における残りの部分にはソース用インナリード３６が複数本（図示例では三本）、長さ方向に等ピッチをもってそれぞれ突設されており、ソース用インナリード３６群間には広い面積を有する長方形の平板形状のソース用接続部片３６ａが一体的に形成されている。ソース用接続部片３６ａには複数本の細長いスリット３６ｂが長手方向に間隔を置かれて配置されて、配列方向と直交する方向に延在するように開設されている。複数本のスリット３６ｂの配置は半導体ペレット１０の第一主面１０ａに形成されたソース用電極パッド２０の隣り合うもの同士を仕切るように設定されている。図示しないが、ゲート用接続部片３５ａとソース用接続部片３６ａの一主面の表面には錫（Ｓｎ）や金（Ａｕ）等を用いたメッキ処理が、半導体ペレット１０に突設されたバンプ２２、２３による機械的かつ電気的接続作用が適正に実施されるように被着されている。
【００２３】
ダム部材３４の外側端辺におけるゲート用インナリード３５と対向する位置には、ゲート用アウタリード３７がゲート用インナリード３５の延長になるように突設されている。ダム部材３４の外側端辺における各ソース用インナリード３６と対向する位置のそれぞれには、各ソース用アウタリード３８が各ソース用インナリード３６の延長になるようにそれぞれ突設されている。そして、隣合うアウタリード同士および両外枠３２、３２との間には、後述する樹脂封止体２９の成形に際して図６に示すレジン（モールド用樹脂）６０の流れを堰き止めるためのダム３４ａがそれぞれ形成されている。一対の外枠３２、３２とソース用接続部片３６ａの両短辺との間には、一対の吊りリード３９、３９が架設されている。
【００２４】
以上のように構成されたリードフレームには半導体ペレット１０が、インナリードボンディング工程において図４に示されているようにボンディングされる。この際、多連リードフレーム３０はボンディング装置（図示せず）によって一方向に歩進送りされ、歩進送りされる多連リードフレーム３０の途中に配設されたインナリードボンディングステージにおいて、半導体ペレット１０は単位リードフレーム３１に下方から対向されるとともに、各バンプ２２および２３が各インナリード３５および３６の接続部片３５ａ、３６ａにそれぞれ整合されてボンディング工具により熱圧着されることにより、多連リードフレーム３０に組み付けられる。すなわち、各バンプ２２、２３が各接続部片３５ａ、３６ａに加熱下で押接されると、バンプ２２、２３が各接続部片３５ａ、３６ａに熱圧着によって接続する。そして、半導体ペレット１０のゲート用電極パッド１９および各ソース用電極パッド２０と、ゲート用インナリード３５のゲート用接続部片３５ａおよびソース用インナリード３６のソース用接続部片３６ａとの間には、ゲート用接続部２５およびソース用接続部２６がそれぞれ形成される。したがって、ゲート用接続部２５によってゲート用電極パッド１９とゲート用インナリード３５とが機械的かつ電気的に接続され、ソース用接続部２６によってソース用電極パッド２０とソース用インナリード３６とが機械的かつ電気的に接続された状態になる。これらの機械的接続によって半導体ペレット１０が単位リードフレーム３１に機械的に接続された状態すなわち固定的に組み付けられた状態になる。
【００２５】
ところで、ソース用接続部片３６ａが広い面積に形成されていると、ソース用接続部片３６ａと複数個のソース用電極パッド２０とが複数個のバンプ２３によって熱圧着される際に、ソース用接続部片３６ａの熱膨張が大きくなることにより、ソース用電極パッド２０には大きな応力がバンプ２３を介して作用するために、半導体ペレット１０が損傷する懸念がある。しかし、本実施の形態においては、ソース用接続部片３６ａには複数本のスリット３６ｂが隣り合うソース用電極パッド２０、２０を仕切るように配置されて開設されていることにより、ソース用接続部片３６ａの熱膨張は小さくなるために、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができ、その結果、半導体ペレット１０が損傷するのを防止することができる。
【００２６】
以上のようにして多連リードフレーム３０にインナリードボンディングされた半導体ペレット１０の第二主面１０ｂには、銅系材料（銅または銅合金）等の導電性および熱伝導性の良好な材料が用いられて図５に示されているように半導体ペレット１０よりも大きい略正方形の平板形状に形成されたヘッダ２８が機械的かつ電気的に接続される。すなわち、Ａｇペースト等の導電性および熱伝導性の良好な接着材がヘッダ２８の上面（半導体ペレット側の接合面）２８ａに塗布された後に、半導体ペレット１０の第二主面１０ｂが当接されて接着される。これにより、半導体ペレット１０のドレイン用電極パッド２１とヘッダ２８とを機械的かつ電気的に接続するドレイン用接続部２７が、この接着材層によって形成された状態になる。なお、ヘッダ２８の上面２８ａにおけるヘッダ突出部２８ｃとの境面の中央部には固定穴２８ｄが長方形に没設されている。
【００２７】
以上のように組み立てられたヘッダ付き半導体ペレット１０と多連リードフレーム３０との組立体４０には、樹脂封止体成形工程においてエポキシ樹脂等の絶縁性樹脂からなる樹脂封止体２９が、図６に示されたトランスファ成形装置５０を使用されて各単位リードフレーム３１について同時成形される。
【００２８】
図６に示されたトランスファ成形装置５０はシリンダ装置等（図示せず）によって互いに型締めされる一対の上型５１と下型５２とを備えており、上型５１と下型５２との合わせ面には上型キャビティー凹部５３ａと、下型キャビティー凹部５３ｂとが互いに協働してキャビティー５３を形成するように複数組（一組のみが図示されている。）没設されている。上型５１の合わせ面にはポット５４が開設されており、ポット５４にはシリンダ装置（図示せず）により進退されるプランジャ５５が成形材料としてのモールド樹脂すなわちレジン６０を送給し得るように挿入されている。下型５２の合わせ面にはカル５６がポット５４との対向位置に配されて没設されている。カル５６にはレジン６０をキャビティー５３に注入するためのゲート５７の一端部が接続されており、ゲート５７の他端部は下型キャビティー凹部５３ｂに接続されている。下型キャビティー凹部５３ｂのゲート５７と対向する対辺にはスルーゲート５８が接続されており、スルーゲート５８は隣接した下型キャビティー凹部５３ｂの対向辺に接続されている。スルーゲート５８は上流側のキャビティー５３に充填されたレジン６０を流通（スルー）させて下流側のキャビティー５３に充填して行くように構成されている。下型５２の合わせ面には逃げ凹所５９が単位リードフレーム３１の厚みを逃げ得るように、多連リードフレーム３０の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
【００２９】
以上のように構成されたトランスファ成形装置５０による樹脂封止体２９の成形作業に際して、組立体４０は下型５２に没設された逃げ凹所５９内に、半導体ペレット１０が下型キャビティー凹部５３ｂ内にそれぞれ収容されるように配されてセットされる。
【００３０】
上型５１と下型５２とが型締めされると、単位リードフレーム３１における両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が上型５１と下型５２との合わせ面によって強く押さえられた状態になるために、図６に示されているように、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面上に密着される。すなわち、両外枠３２、３２、両セクション枠３３、３３およびダム部材３４が押さえられることによって全周が保持された状態になるため、ヘッダ２８の下面２８ｂはインナリード３５、３６群の弾性力によって下型キャビティー凹部５３ｂの底面に強く押接された状態になる。
【００３１】
その後、ポット５４からプランジャ５５によってレジン６０がゲート５７およびスルーゲート５８を通じて各キャビティー５３に順次送給されて充填されて行く。この際、ヘッダ２８の下面２８ｂは下型キャビティー凹部５３ｂの底面に密着された状態になっていることにより、レジン６０がヘッダ２８の下面２８ｂに漏洩することが防止されるため、ヘッダ２８の下面の外周縁に薄いレジンばり（レジンフラッシュ）が発生するのを防止することができる。また、レジン６０は広い面積に形成されたソース用接続部片３６ａの下側に流れ込み難いが、本実施の形態に係るソース用接続部片３６ａの中間部には複数本のスリット３６ｂが開設されているので、スリット３６ｂを流通してソース用接続部片３６ａの下側に流れ込むことができる。
【００３２】
充填後、レジン６０が熱硬化されて樹脂封止体２９が成形されると、上型５１および下型５２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体２９が離型される。
【００３３】
図７は樹脂封止体成形後の多連リードフレーム３０と樹脂封止体２９との成形品４１を示している。この成形品４１の樹脂封止体２９の内部には半導体ペレット１０、インナリード３５、３６群と共に、半導体ペレット１０の第二主面１０ｂに結合されたヘッダ２８の一部（側面）も樹脂封止された状態になっている。この状態において、ヘッダ２８はその半導体ペレット側の接合面２８ａと反対側の主面である下面２８ｂが樹脂封止体２９の表面から露出した状態になっている。すなわち、ヘッダ２８の半導体ペレット側の接合面２８ａと反対側には樹脂封止体２９から露出した露出面（下面）２８ｂが形成されている。また、樹脂封止体２９の成形に際して、広い面積に形成されたソース用接続部片３６ａの中間部に開設された複数本のスリット３６ｂをレジン６０が流通して、ソース用接続部片３６ａの下側に流れ込んでいるので、樹脂封止体２９の樹脂は複数本のスリット３６ｂの内部やソース用接続部片３６ａと半導体ペレット１０の第一主面１０ａとの間の複数個のソース用接続部２６の周りを確実に埋めつくした状態になっている。ちなみに、アウタリード３７、３８群は樹脂封止体２９の長辺側の両側側面から直角に突出した状態になっている。
【００３４】
以上のように樹脂封止体２９を成形された成形品４１は半田メッキ処理が施された後に、リードフレーム切断成形工程において、外枠３２、セクション枠３３、ダム３４ａを切り落とされるとともに、アウタリード３７、３８がガル・ウイング形状に屈曲される。これにより、図１に示されたＭＯＳＦＥＴ１が製造されたことになる。
【００３５】
すなわち、図１に示されているＭＯＳＦＥＴ１のパッケージ２は、半導体ペレット１０と複数本のインナリード３５、３６とヘッダ２８の一部とを樹脂封止した樹脂封止体２９および複数本のアウタリード３７、３８を備えている。樹脂封止体２９は長方形の平盤形状に形成されており、アウタリード３７、３８は樹脂封止体２９の長辺側の一つの側面に等間隔に並べられてガル・ウイング形状に屈曲されている。樹脂封止体２９の内部において、半導体ペレット１０のゲート用電極パッド１９はゲート用インナリード３５にゲート用接続部２５によって、半導体ペレット１０のソース用電極パッド２０はソース用インナリード３６にソース用接続部２６によって、半導体ペレット１０の第二主面１０ｂに形成されたドレイン用電極パッド２１はヘッダ２８にドレイン用接続部２７によってそれぞれ機械的かつ電気的に接続されている。ヘッダ２８の下面（２８ｂ）は樹脂封止体２９の下面において露出した状態で露出面２８ｂとなっており、ヘッダ２８のこの露出面２８ｂの外周縁にはレジンばりは発生していない。
【００３６】
以上のように製造され構成されたＭＯＳＦＥＴ１は、プリント配線基板３に図８に示されているように表面実装される。すなわち、ＭＯＳＦＥＴ１のゲート用アウタリード３７はプリント配線基板３の本体４に形成されたゲート用ランド５に、ソース用アウタリード３８はソース用ランド６に、ドレイン用電極パッド２１が接続されたヘッダ２８はドレイン用ランド７にそれぞれ整合されてリフロー半田付けされる。このようにＭＯＳＦＥＴ１はプリント配線基板３に表面実装されるため、外部抵抗分は大幅に低減されることになる。また、ヘッダ２８がプリント配線基板３のドレイン用ランド７に半田付けされるため、外部抵抗分が大幅に低減されるばかりでなく、半導体ペレット１０の発熱が熱伝導によってプリント配線基板３に放出されることにより、放熱性能が大幅に向上される。なお、このリフロー半田付け作業において、ソース用接続部片３６ａが温度上昇したとしても、ソース用接続部片３６ａに開設された複数本のスリット３６ｂが前述したように熱応力を吸収することによって、大きな応力がソース用電極パッド２０にバンプ２３を介して作用するのを防止することができるので、かつまた、スリット３６ｂのそれぞれに充填した樹脂がソース用接続部片３６ａを確実に固定するので、半導体ペレット１０が損傷するのを防止することができる。
【００３７】
前記実施の形態によれば、次の効果が得られる。
【００３８】
1) 広い面積を有する平板形状に形成されたソース用接続部片に複数本のスリットを隣り合うソース用電極パッドを仕切るように開設することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、半導体ペレットが損傷するのを防止することができる。
【００３９】
2) 広い面積を有する平板形状に形成されたソース用接続部片の中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてソース用接続部片の下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やソース用接続部片と半導体ペレットの第一主面との間の複数個のソース用接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【００４０】
3) リフロー半田付け作業において、ソース用接続部片が温度上昇したとしても、ソース用接続部片に開設された複数本のスリットが熱応力を吸収することにより、大きな応力がソース用電極パッドにバンプを介して作用するのを防止することができるので、かつまた、スリットのそれぞれに充填した樹脂がソース用接続部片を確実に固定するので、半導体ペレットが損傷するのを防止することができる。
【００４１】
4) スリットを複数のソース用電極パッドが並んだ方向と直交する方向に長く開設することにより、ソース電流のアウタリードの方向への電気抵抗を抑制することができるので、ＭＯＳＦＥＴの性能を向上させることができる。
【００４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
例えば、アウタリードは樹脂封止体の一側面に配列するに限らず、樹脂封止体の複数の側面に配置してもよい。
【００４４】
バンプ（ゲート用バンプ２２やソース用バンプ２３）は半導体ペレット側に配設するに限らず、インナリード側に配設してもよい。また、バンプはＳＳＢ法によって形成するに限らず、メッキ法等によって形成してもよい。さらに、バンプは金によって形成するに限らず、半田等によって形成してもよい。
【００４５】
半導体ペレットとヘッダとは、銀ペースト等の導電性接着材によって接続するに限らず、半田付けによって接続してもよいし、金−錫共晶層等によって接続してもよい。但し、半導体ペレットのヘッダへの導電性および放熱性を配慮して、導電性および熱伝導性の良好な材料を選定することが望ましい。
【００４６】
広い面積を有するインナリードにはソース用電極パッドを接続するに限らず、ドレイン用電極パッドを接続してもよく、ヘッダにはドレイン用電極パッドを接続するに限らず、ソース用電極パッドを接続してもよい。
【００４７】
ヘッダは半導体ペレットにインナリードボンディング後に接続するに限らず、インナリードボンディング前またはインナリードボンディングと同時に半導体ペレットに接続してもよい。
【００４８】
ヘッダの形状、大きさ、構造等は、要求される放熱性能、半導体ペレットの性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましい。また、ヘッダを形成する材料としては銅系材料を使用するに限らず、アルミニウム系等の熱伝導性の良好な他の金属材料を使用することができる。さらに、ヘッダは省略してもよい。
【００４９】
また、本発明は、ＩＧＢＴ（Insulating Gate Bipolar Transistor）や、高出力のバイポーラトランジスタのような三端子のトランジスタ用パッケージにも適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５１】
広い面積を有するインナリードに複数本のスリットを隣り合う電極パッドを仕切るように開設することにより、インナリードの熱膨張を抑制することができるので、大きな応力が電極パッドに接続部を介して作用するのを防止することができ、半導体ペレットが損傷するのを防止することができる。
【００５２】
広い面積を有するインナリードの中間部に複数本のスリットを開設することにより、樹脂封止体の成形に際して、レジンをスリットを流通させてインナリードの下側に流し込ませることができるので、樹脂封止体の樹脂をもって複数本のスリットの内部やインナリードと半導体ペレットの第一主面との間の複数個の接続部の周りを確実に埋めつくすことができ、樹脂封止体に未充填が発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）は正面断面図である。
【図２】本発明の一実施の形態であるＭＯＳＦＥＴの製造方法に使用される半導体ペレットを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図である。
【図３】同じく多連リードフレームを示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図４】インナリードボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図５】ヘッダボンディング後を示しており、（ａ）は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図６】樹脂封止体成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は一部省略正面断面図である。
【図７】樹脂封止体成形後を示しており、（ａ）は一部省略平面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。
【図８】本発明の一実施の形態であるＭＯＳＦＥＴの実装後を示しており、（ａ）は一部省略平面図、（ｂ）は一部切断正面図である。
【符号の説明】
１…ＭＯＳＦＥＴ（半導体装置）、２…パッケージ、３…プリント配線基板、４…本体、５…ゲート用ランド、６…ソース用ランド、７…ドレイン用ランド、１０…半導体ペレット、１０ａ…第一主面、１０ｂ…第二主面、１１…サブストレート、１２…ゲート、１３…シリコン酸化膜、１４…ソース、１５…ドレイン、１６…絶縁膜、１７…ゲート用コンタクトホール、１８…ソース用コンタクトホール、１９…ゲート用電極パッド、２０…ソース用電極パッド、２１…ドレイン用電極パッド、２２…ゲート用バンプ（突起状端子）、２３…ソース用バンプ（突起状端子）、２４…保護膜、２５…ゲート用接続部、２６…ソース用接続部、２７…ドレイン用接続部、２８…ヘッダ、２８ａ…第一主面（上面、接合面）、２８ｂ…第二主面（下面、露出面）、２８ｃ…ヘッダ突出部、２８ｄ…固定穴、２９…樹脂封止体、３０…多連リードフレーム、３１…単位リードフレーム、３２…外枠、３２ａ…位置決め孔、３３…セクション枠、３４…ダム部材、３４ａ…ダム、３５…ゲート用インナリード、３５ａ…ゲート用接続部片、３６…ソース用インナリード、３６ａ…ソース用接続部片、３６ｂ…スリット、３７、３８…アウタリード、３９…吊りリード、４０…組立体、４１…成形品、５０…トランスファ成形装置、５１…上型、５２…下型、５３…キャビティー、５３ａ…上型キャビティー凹部、５３ｂ…下型キャビティー凹部、５４…ポット、５５…プランジャ、５６…カル、５７…ゲート、５８…スルーゲート、５９…逃げ凹所、６０…レジン。
Claims (9)
- （ａ）ＭＯＳＦＥＴを含み、第一主面および前記第一主面と反対側の第二主面を有し、前記第一主面に前記ＭＯＳＦＥＴのゲート用電極パッドおよびソース用電極パッドが形成され、前記第二主面に前記ＭＯＳＦＥＴのドレイン用電極パッドが形成された半導体ペレットと、
（ｂ）前記ゲート用電極パッドおよび前記ソース用電極パッド上にそれぞれ形成されたゲート用バンプおよびソース用バンプと、
（ｃ）前記ゲート用電極パッドおよび前記ソース用電極パッド上とそれぞれ電気的に接続されたゲート用リードおよびソース用リードと、
（ｄ）前記ドレイン用電極パッドと機械的かつ電気的に接続されたヘッダと、
（ｅ）前記ヘッダの一部、前記ゲート用リードの一部、前記ソース用リードの一部および前記半導体ペレットを覆う樹脂封止体と、を含み、
（ｆ）前記ゲート用リードのうち前記樹脂封止体の内部に位置するゲート用インナリードは、前記ゲート用バンプに接続され、
（ｇ）前記ソース用電極パッド上には互いに平行な複数の直線が設定されており、前記ソース用バンプは、前記複数の直線のそれぞれに沿って複数個ずつ配置されており、
（ｈ）前記ソース用リードのうち前記樹脂封止体の内部に位置するソース用インナリードは、前記複数個のソース用バンプに接続され、
（ｉ）前記半導体ペレット上の前記ソース用インナリードには、 厚さ方向に貫通するスリットが前記複数の直線間のそれぞれに設けられ、
（ｊ）前記スリットのそれぞれは長方形の平面形状を有し、その長辺は前記複数の直線のそれぞれに沿う前記複数個のソース用バンプのうち両端に位置する２個の最外部間の距離よりも長く、
（ｋ）前記スリットのそれぞれの平面形状は、その全周が前記ソース用インナリードに囲まれている、ことを特徴とする半導体装置。 - 前記ゲート用インナリードおよびソース用インナリードはそれぞれ前記ゲート用バンプおよびソース用バンプと熱圧着によって接続されることを特徴とする請求項１に記載の半導体装置。
- 前記樹脂封止体は、上面、下面および４つの側面を有し、
前記ヘッダは前記下面から一部が露出していることを特徴とする請求項１に記載の半導体装置。 - 前記ヘッダは前記４つの側面のうちの第一側面から一部が露出していることを特徴とする請求項３に記載の半導体装置。
- 前記ゲート用リードおよびソース用リードはそれぞれ前記樹脂封止体から露出するゲート用アウタリードおよびソース用アウタリードを有し、
前記ゲート用アウタリードおよびソース用アウタリードは前記第一側面と反対側の第二側面から露出することを特徴とする請求項４に記載の半導体装置。 - 前記半導体装置は複数の前記ソース用アウタリードを有し、前記複数のソース用アウタリードの延びる方向と前記スリットの長辺方向は平行であることを特徴とする請求項５に記載の半導体装置。
- 前記ゲート用リードおよびソース用リードはそれぞれ前記樹脂封止体から露出するゲート用アウタリードおよびソース用アウタリードを有し、
前記ゲート用アウタリードおよびソース用アウタリードの端部は前記ヘッダと同一平面内にあることを特徴とする請求項１に記載の半導体装置。 - 前記ゲート用バンプおよびソース用バンプはスタッドバンプボンディング法によって形成されることを特徴とする請求項１に記載の半導体装置。
- 前記ゲート用バンプおよびソース用バンプは金を含むことを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309506A JP4190250B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309506A JP4190250B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146577A JP2004146577A (ja) | 2004-05-20 |
| JP4190250B2 true JP4190250B2 (ja) | 2008-12-03 |
Family
ID=32455294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309506A Expired - Fee Related JP4190250B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190250B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499577B2 (ja) * | 2005-01-19 | 2010-07-07 | 三菱電機株式会社 | 半導体装置 |
| JP4583945B2 (ja) * | 2005-01-21 | 2010-11-17 | パナソニック株式会社 | 半導体装置 |
| JP4849802B2 (ja) * | 2005-01-21 | 2012-01-11 | パナソニック株式会社 | 半導体装置 |
| JP2006203048A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4816962B2 (ja) * | 2007-09-20 | 2011-11-16 | サンケン電気株式会社 | 半導体装置 |
| JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
| KR20140102563A (ko) * | 2013-02-14 | 2014-08-22 | 삼성전자주식회사 | 발광 소자 패키지 |
| WO2019167188A1 (ja) * | 2018-02-28 | 2019-09-06 | 新電元工業株式会社 | 樹脂封止型半導体装置及びリードフレーム |
| EP4184571A1 (en) * | 2021-11-18 | 2023-05-24 | Nexperia B.V. | A semiconductor package with improved connection of the pins to the bond pads of the semiconductor die |
-
2002
- 2002-10-24 JP JP2002309506A patent/JP4190250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146577A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871486B2 (ja) | 半導体装置 | |
| JP5078930B2 (ja) | 半導体装置 | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| CN114823597A (zh) | 半导体器件封装和制造半导体器件封装的方法 | |
| JP4190250B2 (ja) | 半導体装置 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP4450800B2 (ja) | 半導体装置の製造方法 | |
| JP3614386B2 (ja) | パワーｍｏｓｆｅｔ | |
| JP2004172448A (ja) | 半導体装置 | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2007251218A (ja) | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ | |
| JP4084984B2 (ja) | 半導体装置の製造方法 | |
| JP2011176206A (ja) | 半導体装置およびその製造方法 | |
| JP2002124613A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2002124614A (ja) | パワーｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |