JP2883260B2 - 歪補償回路 - Google Patents
歪補償回路Info
- Publication number
- JP2883260B2 JP2883260B2 JP5093133A JP9313393A JP2883260B2 JP 2883260 B2 JP2883260 B2 JP 2883260B2 JP 5093133 A JP5093133 A JP 5093133A JP 9313393 A JP9313393 A JP 9313393A JP 2883260 B2 JP2883260 B2 JP 2883260B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power amplifier
- distortion compensation
- distortion
- sample value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/57—Separate feedback of real and complex signals being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、直交変調を用いたデ
ィジタル変調方式において送信電力増幅器の非線形歪を
補償する歪補償回路に関するものである。
ィジタル変調方式において送信電力増幅器の非線形歪を
補償する歪補償回路に関するものである。
【０００２】
【従来の技術】図３は例えば、特開昭６１−２１４８４
３号公報に記載された従来の歪補償回路の構成図であ
る。図３において、１は送信ビット系列１０が入力され
る入力端子、３はサンプルクロック２１が入力されるク
ロック端子である。また、１００は送信ビット系列１０
からシンボル符号２０ａ，２０ｂを生成するマッピング
回路であり、２００は読み出し専用メモリを用いて、そ
のシンボル２０ａ，２０ｂより標本値３０ａ，３０ｂを
生成する波形整形フィルタである。３００は電力増幅器
４００が増幅する際に発生する歪を補償する回路であ
る。４００は電力増幅器で、４０１は電力増幅器４００
の出力の一部を取り出すカプラである。４０２は４０１
のカプラが取り出した信号を減衰させる減衰器である。
波形整形フィルタ２００内の２１０はサンプルクロック
２１を２N分周（Ｎは整数）してシンボルクロック２２
を生成する分周器、２１１は前記サンプルクロック２１
により計数動作を行う２Nカウンタである。２１２は前
記シンボルクロック２２によりシフト動作を行うシフト
レジスタであり、２１３は前記カウンタ２１１の計数値
及び前記シフトレジスタ２１２の内容をアドレスとし
て、標本値３０ａ，３０ｂを読み出す読み出し専用メモ
リである。また、歪補償回路３００内において、３１０
は前記標本値３０ａ，３０ｂにより読み出しアドレスが
与えられ、電力増幅器が増幅する際に発生する歪を補償
する歪補償値を出力する書き換え可能なメモリであり、
３１１はこのメモリ３１０の出力する歪補償値と前記標
本値３０ａ，３０ｂとを加算する加算器である。３１２
はこの加算器３１１の出力するディジタル値をアナログ
値に変換するディジタルアナログ変換器、３１３は搬送
波を生成する発振器、３１４はディジタルアナログ変換
器３１２の出力で発振器３１３からの搬送波を変調する
直交変調器である。３１５は前記カプラ４０１により前
記電力増幅器４００から取り出された出力の一部を復調
する直交復調器であり、３１６はこの直交復調器３１５
の出力するアナログ値をディジタル値に変換するアナロ
グディジタル変換器である。３１７はアナログディジタ
ル変換器３１６の出力するディジタル信号を前記標本値
３０ａ，３０ｂから引き算する減算器、３１８は減算器
３１７の出力から前記書き換え可能メモリ３１０の内容
に対する修正量を計算する修正量生成回路、３１９はこ
の修正量生成回路３１８の出力と前記書き換え可能メモ
リ３１０の出力との加算あるいは減算を行い、その出力
によって書き換え可能メモリ３１０の内容を適応的に書
き換える演算回路である。
３号公報に記載された従来の歪補償回路の構成図であ
る。図３において、１は送信ビット系列１０が入力され
る入力端子、３はサンプルクロック２１が入力されるク
ロック端子である。また、１００は送信ビット系列１０
からシンボル符号２０ａ，２０ｂを生成するマッピング
回路であり、２００は読み出し専用メモリを用いて、そ
のシンボル２０ａ，２０ｂより標本値３０ａ，３０ｂを
生成する波形整形フィルタである。３００は電力増幅器
４００が増幅する際に発生する歪を補償する回路であ
る。４００は電力増幅器で、４０１は電力増幅器４００
の出力の一部を取り出すカプラである。４０２は４０１
のカプラが取り出した信号を減衰させる減衰器である。
波形整形フィルタ２００内の２１０はサンプルクロック
２１を２N分周（Ｎは整数）してシンボルクロック２２
を生成する分周器、２１１は前記サンプルクロック２１
により計数動作を行う２Nカウンタである。２１２は前
記シンボルクロック２２によりシフト動作を行うシフト
レジスタであり、２１３は前記カウンタ２１１の計数値
及び前記シフトレジスタ２１２の内容をアドレスとし
て、標本値３０ａ，３０ｂを読み出す読み出し専用メモ
リである。また、歪補償回路３００内において、３１０
は前記標本値３０ａ，３０ｂにより読み出しアドレスが
与えられ、電力増幅器が増幅する際に発生する歪を補償
する歪補償値を出力する書き換え可能なメモリであり、
３１１はこのメモリ３１０の出力する歪補償値と前記標
本値３０ａ，３０ｂとを加算する加算器である。３１２
はこの加算器３１１の出力するディジタル値をアナログ
値に変換するディジタルアナログ変換器、３１３は搬送
波を生成する発振器、３１４はディジタルアナログ変換
器３１２の出力で発振器３１３からの搬送波を変調する
直交変調器である。３１５は前記カプラ４０１により前
記電力増幅器４００から取り出された出力の一部を復調
する直交復調器であり、３１６はこの直交復調器３１５
の出力するアナログ値をディジタル値に変換するアナロ
グディジタル変換器である。３１７はアナログディジタ
ル変換器３１６の出力するディジタル信号を前記標本値
３０ａ，３０ｂから引き算する減算器、３１８は減算器
３１７の出力から前記書き換え可能メモリ３１０の内容
に対する修正量を計算する修正量生成回路、３１９はこ
の修正量生成回路３１８の出力と前記書き換え可能メモ
リ３１０の出力との加算あるいは減算を行い、その出力
によって書き換え可能メモリ３１０の内容を適応的に書
き換える演算回路である。
【０００３】次に動作について説明する。クロック端子
３から入力したサンプリングクロック２１は、分周器２
１０で２N分周されてシンボルクロック２２となり、シ
フトレジスタ２１２を駆動して、マッピング回路１００
が出力するシンボル符号２０ａ，２０ｂをシフトして行
く。このように、して格納してある読出し専用メモリ２
１３から標本値３０ａ，３０ｂを読み出す。
３から入力したサンプリングクロック２１は、分周器２
１０で２N分周されてシンボルクロック２２となり、シ
フトレジスタ２１２を駆動して、マッピング回路１００
が出力するシンボル符号２０ａ，２０ｂをシフトして行
く。このように、して格納してある読出し専用メモリ２
１３から標本値３０ａ，３０ｂを読み出す。
【０００４】次に歪補償回路３００の動作を説明する。
標本値ごとに電力増幅器４００の出力の一部を取り出し
て復調し、標本値との差をとることにより、電力増幅器
４００で生じる歪を検出する。この歪をその時、送信し
た標本値に対応したメモリに格納しておき、再度、ベー
スバンド信号に同じ標本値が現れたとき、電力増幅器４
００によって付加される歪と等量の歪を標本値に対して
あらかじめ逆に付加しておくことにより、電力増幅器４
００による歪を打ち消すことができる。これはメモリに
格納しておいたその標本値に対する歪の値を読み出し、
標本値に加算することで行う。
標本値ごとに電力増幅器４００の出力の一部を取り出し
て復調し、標本値との差をとることにより、電力増幅器
４００で生じる歪を検出する。この歪をその時、送信し
た標本値に対応したメモリに格納しておき、再度、ベー
スバンド信号に同じ標本値が現れたとき、電力増幅器４
００によって付加される歪と等量の歪を標本値に対して
あらかじめ逆に付加しておくことにより、電力増幅器４
００による歪を打ち消すことができる。これはメモリに
格納しておいたその標本値に対する歪の値を読み出し、
標本値に加算することで行う。
【０００５】以下、図３に示される回路について説明す
る。書換え可能メモリ３１０には電力増幅器４００の非
線形性により生ずる歪を補償するためにあらかじめ標本
値３０ａ，３０ｂに加える歪成分が格納されている。ま
ず標本値３０ａ，３０ｂをアドレスとして書換え可能メ
モリ３１０からその標本値に対する歪補償量を読み出
す。第１の加算器３１１で標本値３０ａ，３０ｂとこの
書換え可能メモリ３１０の出力とを加算し、歪補償され
たベースバンド信号３１ａ，３１ｂを得る。このベース
バンド信号３１ａ，３１ｂをディジタルアナログ変換器
３１２でアナログ信号に変換する。直交変調器３１４は
このアナログ信号で搬送波３１３を変調する。変調され
た搬送波を電力増幅器４００で増幅し、出力端子２から
出力する。この電力増幅器４００の出力の一部をカプラ
４０１で取出し、減衰器４０２で適切なレベルに減衰さ
せ直交復調器３１５でベースバンド信号に復調する。こ
のベースバンド信号をアナログディジタル変換器３１６
でディジタル値に変換し、減算回路３１７で本来送信さ
れるべき標本値３０ａ，３０ｂから減算する。書換え可
能メモリ３１０が電力増幅器４００の非線形歪を打ち消
すだけの歪補償量を出力していれば、減算器３１７の出
力は０となる。修正量発生回路３１８は、この減算器３
１７の出力をα倍（０＜α≦１）して出力し、演算回路
３１９で書換え可能メモリ３１０の出力と加算して再び
このメモリに書込む。このようにして書換え可能メモリ
３１０で補償する歪量を適応的に制御し、書きかえて行
く。
る。書換え可能メモリ３１０には電力増幅器４００の非
線形性により生ずる歪を補償するためにあらかじめ標本
値３０ａ，３０ｂに加える歪成分が格納されている。ま
ず標本値３０ａ，３０ｂをアドレスとして書換え可能メ
モリ３１０からその標本値に対する歪補償量を読み出
す。第１の加算器３１１で標本値３０ａ，３０ｂとこの
書換え可能メモリ３１０の出力とを加算し、歪補償され
たベースバンド信号３１ａ，３１ｂを得る。このベース
バンド信号３１ａ，３１ｂをディジタルアナログ変換器
３１２でアナログ信号に変換する。直交変調器３１４は
このアナログ信号で搬送波３１３を変調する。変調され
た搬送波を電力増幅器４００で増幅し、出力端子２から
出力する。この電力増幅器４００の出力の一部をカプラ
４０１で取出し、減衰器４０２で適切なレベルに減衰さ
せ直交復調器３１５でベースバンド信号に復調する。こ
のベースバンド信号をアナログディジタル変換器３１６
でディジタル値に変換し、減算回路３１７で本来送信さ
れるべき標本値３０ａ，３０ｂから減算する。書換え可
能メモリ３１０が電力増幅器４００の非線形歪を打ち消
すだけの歪補償量を出力していれば、減算器３１７の出
力は０となる。修正量発生回路３１８は、この減算器３
１７の出力をα倍（０＜α≦１）して出力し、演算回路
３１９で書換え可能メモリ３１０の出力と加算して再び
このメモリに書込む。このようにして書換え可能メモリ
３１０で補償する歪量を適応的に制御し、書きかえて行
く。
【０００６】
【発明が解決しようとする課題】従来の歪補償装置は以
上のように構成されているので歪補償する補償値がベー
スバンドデータに対応するメモリに書き込まれており、
補償値が収束するためにはメモリのすべてのデータを書
き換える必要がある。このため歪補償が正しく行われる
にはある一定の時間がかかるという問題点があった。
上のように構成されているので歪補償する補償値がベー
スバンドデータに対応するメモリに書き込まれており、
補償値が収束するためにはメモリのすべてのデータを書
き換える必要がある。このため歪補償が正しく行われる
にはある一定の時間がかかるという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、歪補償を完了するまでの時間を
従来のものより短縮できるとともに歪補償回路の安定度
を向上させることを目的とする。
ためになされたもので、歪補償を完了するまでの時間を
従来のものより短縮できるとともに歪補償回路の安定度
を向上させることを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
る歪補償装置は、電力増幅器の非線形性により生じる歪
みを補償する歪み補償成分を標本値に対応するアドレス
に格納し、上記標本値をアドレスとして対応する上記歪
み補償成分を出力する書換え可能メモリと、この書換え
可能メモリの出力する歪み補償成分と上記標本値を加算
した信号を変調して上記電力増幅器に出力する変調器
と、上記電力増幅器の出力を復調する復調器と、この復
調器の出力と上記標本値との偏差を導出する減算器と、
この減算器の出力に所定の定数を乗算して出力する修正
量発生回路と、この修正量発生回路の出力と上記書換え
可能メモリの出力とを加算して上記書換え可能メモリの
対応する標本値のアドレスに歪み補償成分として書き込
ませる加算器とを有し、上記修正量発生回路は、動作開
始から一定時間内は定数α１（０＜α１≦１）を乗算
し、一定時間経過後は定数α２（０＜α２＜α１≦１）
を乗算するように構成したものである。
る歪補償装置は、電力増幅器の非線形性により生じる歪
みを補償する歪み補償成分を標本値に対応するアドレス
に格納し、上記標本値をアドレスとして対応する上記歪
み補償成分を出力する書換え可能メモリと、この書換え
可能メモリの出力する歪み補償成分と上記標本値を加算
した信号を変調して上記電力増幅器に出力する変調器
と、上記電力増幅器の出力を復調する復調器と、この復
調器の出力と上記標本値との偏差を導出する減算器と、
この減算器の出力に所定の定数を乗算して出力する修正
量発生回路と、この修正量発生回路の出力と上記書換え
可能メモリの出力とを加算して上記書換え可能メモリの
対応する標本値のアドレスに歪み補償成分として書き込
ませる加算器とを有し、上記修正量発生回路は、動作開
始から一定時間内は定数α１（０＜α１≦１）を乗算
し、一定時間経過後は定数α２（０＜α２＜α１≦１）
を乗算するように構成したものである。
【０００９】この発明の請求項２に係る歪補償装置は、
電力増幅器の非線形性により生じる歪みを補償する歪み
補償成分を標本値に対応するアドレスに格納し、上記標
本値をアドレスとして対応する上記歪み補償成分を出力
する書換え可能メモリと、この書換え可能メモリの出力
する歪み補償成分と上記標本値を加算した信号を変調し
て上記電力増幅器に出力する変調器と、上記電力増幅器
の出力を復調する復調器と、この復調器の出力と上記標
本値との偏差を導出する減算器と、この減算器の出力に
所定の定数を乗算して出力する修正量発生回路と、この
修正量発生回路の出力と上記書換え可能メモリの出力と
を加算して上記書換え可能メモリの対応する標本値のア
ドレスに歪み補償成分として書き込ませる加算器とを有
し、上記修正量発生回路は、電力増幅器の温度が一定値
未満の場合は定数α１（０＜α１≦１）を乗算し、一定
値以上の場合は定数α２（０＜α２＜α１≦１）を乗算
するように構成したものである。
電力増幅器の非線形性により生じる歪みを補償する歪み
補償成分を標本値に対応するアドレスに格納し、上記標
本値をアドレスとして対応する上記歪み補償成分を出力
する書換え可能メモリと、この書換え可能メモリの出力
する歪み補償成分と上記標本値を加算した信号を変調し
て上記電力増幅器に出力する変調器と、上記電力増幅器
の出力を復調する復調器と、この復調器の出力と上記標
本値との偏差を導出する減算器と、この減算器の出力に
所定の定数を乗算して出力する修正量発生回路と、この
修正量発生回路の出力と上記書換え可能メモリの出力と
を加算して上記書換え可能メモリの対応する標本値のア
ドレスに歪み補償成分として書き込ませる加算器とを有
し、上記修正量発生回路は、電力増幅器の温度が一定値
未満の場合は定数α１（０＜α１≦１）を乗算し、一定
値以上の場合は定数α２（０＜α２＜α１≦１）を乗算
するように構成したものである。
【００１０】この発明の請求項１に於ける歪補償装置
は、修正量発生回路が動作開始から一定時間内は減算器
の出力に定数α１を乗算し、一定時間経過後はα１より
小さい定数α２を乗算するようにしているので、動作開
始から補償値が一定値に収束するまでの時間が短縮で
き、なおかつ収束した後の安定度が向上できる。
は、修正量発生回路が動作開始から一定時間内は減算器
の出力に定数α１を乗算し、一定時間経過後はα１より
小さい定数α２を乗算するようにしているので、動作開
始から補償値が一定値に収束するまでの時間が短縮で
き、なおかつ収束した後の安定度が向上できる。
【００１１】この発明の請求項２に於ける歪補償装置
は、修正量発生回路が増幅器の温度が一定値未満の場合
は減算器の出力に定数α１を乗算し、一定値以上の場合
はα１より小さい定数α２を乗算するようにしているの
で、動作開始から補償値が一定値に収束するまでの時間
が短縮でき、なおかつ収束した後の安定度が向上でき
る。
は、修正量発生回路が増幅器の温度が一定値未満の場合
は減算器の出力に定数α１を乗算し、一定値以上の場合
はα１より小さい定数α２を乗算するようにしているの
で、動作開始から補償値が一定値に収束するまでの時間
が短縮でき、なおかつ収束した後の安定度が向上でき
る。
【００１２】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１は歪補償装置の歪補償回路の主要
部を示したものであり、３１０は歪補償値を格納するメ
モリ、３１１はベースバンド信号である標本値３０ａ，
３０ｂと歪補償値を加算して歪が事前補償されたベース
バンド信号３１ａ，３１ｂを得る前記メモリ３１０と合
わせて歪補正手段を構成する加算器、３１２はディジタ
ルアナログ変換器、３１６はアナログディジタル変換
器、３１７は標本値３０ａ，３０ｂとアナログディジタ
ル変換器３１６の出力との差を演算する減算器である。
アナログディジタル変換器３１６は電力増幅器の出力の
一部を取り出し復調したベースバンド信号をディジタル
信号に変換しているので比較手段である減算器３１７の
出力は、換言すると電力増幅器の非線形歪の量そのもの
である。３１８は修正量発生回路、３２０は定数α１の
掛算器、３２１は定数α２の掛算器、３２２ａ，３２２
ｂは掛算器の出力を切換えるスイッチ、３１９は前回の
修正量との誤差を演算する加算器である。
ついて説明する。図１は歪補償装置の歪補償回路の主要
部を示したものであり、３１０は歪補償値を格納するメ
モリ、３１１はベースバンド信号である標本値３０ａ，
３０ｂと歪補償値を加算して歪が事前補償されたベース
バンド信号３１ａ，３１ｂを得る前記メモリ３１０と合
わせて歪補正手段を構成する加算器、３１２はディジタ
ルアナログ変換器、３１６はアナログディジタル変換
器、３１７は標本値３０ａ，３０ｂとアナログディジタ
ル変換器３１６の出力との差を演算する減算器である。
アナログディジタル変換器３１６は電力増幅器の出力の
一部を取り出し復調したベースバンド信号をディジタル
信号に変換しているので比較手段である減算器３１７の
出力は、換言すると電力増幅器の非線形歪の量そのもの
である。３１８は修正量発生回路、３２０は定数α１の
掛算器、３２１は定数α２の掛算器、３２２ａ，３２２
ｂは掛算器の出力を切換えるスイッチ、３１９は前回の
修正量との誤差を演算する加算器である。
【００１３】歪補償回路が動作を開始してからｔ秒間、
修正量発生回路３１８内の掛算器選択スイッチ３２２
ａ，３２２ｂは定数α１側３２０を選択している。標本
値３０ａ，３０ｂと電力増幅器の非線形歪の加わった信
号の差を減算器３１７で計算する。減算器３１７の出力
に掛算器３２０で乗数α１が掛算される。乗数α１が掛
算されたデータは書換え可能メモリ３１０に書込まれて
いた旧データと演算されて再び同じアドレスに書込ま
れ、データが更新される。歪補償回路が動作を開始して
ｔ秒経過後は、掛算器選択スイッチ３２２ａ，３２２ｂ
を定数α２側掛算器３２１を選択するように切換える。
修正量発生回路３１８内の掛算器選択スイッチ３２２
ａ，３２２ｂは定数α１側３２０を選択している。標本
値３０ａ，３０ｂと電力増幅器の非線形歪の加わった信
号の差を減算器３１７で計算する。減算器３１７の出力
に掛算器３２０で乗数α１が掛算される。乗数α１が掛
算されたデータは書換え可能メモリ３１０に書込まれて
いた旧データと演算されて再び同じアドレスに書込ま
れ、データが更新される。歪補償回路が動作を開始して
ｔ秒経過後は、掛算器選択スイッチ３２２ａ，３２２ｂ
を定数α２側掛算器３２１を選択するように切換える。
【００１４】ここで従来装置の掛算器の定数をαとし
て、α１，α２との関係を示すと、 ０＜α２＜α＜α１≦１ とする。この関係から歪補償回路の動作開始後ｔ秒間は
電力増幅器で発生する非線形歪量に掛ける定数が従来装
置のそれよりも大きい（α＜α１）ので書き換え可能メ
モリ３１０に格納されるデータが一定の値に収束する時
間が従来装置よりも短縮される。また歪補償回路が動作
開始してからｔ秒経過後は非線形歪量に掛ける定数が従
来装置のそれよりも小さい（α２＜α）のでメモリ３１
０に格納されるデータが一定の値からはずれにくくな
る。
て、α１，α２との関係を示すと、 ０＜α２＜α＜α１≦１ とする。この関係から歪補償回路の動作開始後ｔ秒間は
電力増幅器で発生する非線形歪量に掛ける定数が従来装
置のそれよりも大きい（α＜α１）ので書き換え可能メ
モリ３１０に格納されるデータが一定の値に収束する時
間が従来装置よりも短縮される。また歪補償回路が動作
開始してからｔ秒経過後は非線形歪量に掛ける定数が従
来装置のそれよりも小さい（α２＜α）のでメモリ３１
０に格納されるデータが一定の値からはずれにくくな
る。
【００１５】実施例２．実施例１では掛算器選択スイッ
チ３２２ａ，３２２ｂの切換えを、歪補償装置の動作開
始からの時間で掛算の乗数を切換えていたが、電力増幅
器の非線形歪の量を左右する電力増幅器の温度でこの掛
算器の選択スイッチを制御してもよい。図２において電
力増幅器４００の温度を検出する温度検出器５００があ
り、電力増幅器４００の温度がＫ℃未満ならば掛算器選
択スイッチ３２２ａ，３２２ｂは定数α１側３２０を選
択し、Ｋ℃以上ならば掛算器選択スイッチ３２２ａ，３
２２ｂは定数α２側３２１を選択する。半導体増幅器は
一般的に非線形歪は半導体自身の温度に影響されやすい
ので、以上のようにすれば、従来装置よりも収束の速
い、なおかつ収束後の安定度の高い歪補償装置が得られ
る。
チ３２２ａ，３２２ｂの切換えを、歪補償装置の動作開
始からの時間で掛算の乗数を切換えていたが、電力増幅
器の非線形歪の量を左右する電力増幅器の温度でこの掛
算器の選択スイッチを制御してもよい。図２において電
力増幅器４００の温度を検出する温度検出器５００があ
り、電力増幅器４００の温度がＫ℃未満ならば掛算器選
択スイッチ３２２ａ，３２２ｂは定数α１側３２０を選
択し、Ｋ℃以上ならば掛算器選択スイッチ３２２ａ，３
２２ｂは定数α２側３２１を選択する。半導体増幅器は
一般的に非線形歪は半導体自身の温度に影響されやすい
ので、以上のようにすれば、従来装置よりも収束の速
い、なおかつ収束後の安定度の高い歪補償装置が得られ
る。
【００１６】なお動作開始からの時間（系の応答特性）
と電力増幅器温度の相関関係を実験値などから求め、更
に周囲温度のセンサーを備えるなどして掛算の乗数の切
換えが最適になるようにするとよりよい結果が得られ
る。
と電力増幅器温度の相関関係を実験値などから求め、更
に周囲温度のセンサーを備えるなどして掛算の乗数の切
換えが最適になるようにするとよりよい結果が得られ
る。
【００１７】
【発明の効果】以上のように、請求項１の発明によれば
歪補償の修正量発生回路の掛算器の定数を切換えられる
ように構成したので、歪補償装置の動作開始から補償値
が一定値に収束するまでの時間が短縮でき、なおかつ収
束した後の歪補償装置の安定度が従来装置より向上でき
る。
歪補償の修正量発生回路の掛算器の定数を切換えられる
ように構成したので、歪補償装置の動作開始から補償値
が一定値に収束するまでの時間が短縮でき、なおかつ収
束した後の歪補償装置の安定度が従来装置より向上でき
る。
【００１８】以上のように、請求項２の発明によれば歪
補償の修正量発生回路の掛算器の定数を増幅器の温度に
より切換えられるように構成したので、歪補償装置の動
作開始から増幅器の温度による影響を含む状態で補償値
が一定値に収束するまでの時間が短縮でき、なおかつ収
束した後の歪補償装置の安定度が従来装置より向上でき
る。
補償の修正量発生回路の掛算器の定数を増幅器の温度に
より切換えられるように構成したので、歪補償装置の動
作開始から増幅器の温度による影響を含む状態で補償値
が一定値に収束するまでの時間が短縮でき、なおかつ収
束した後の歪補償装置の安定度が従来装置より向上でき
る。
【図１】この発明の一実施例におけるブロック図であ
る。
る。
【図２】この発明の他の一実施例におけるブロック図で
ある。
ある。
【図３】従来の技術のブロック図である。
３１０ 書換え可能メモリ（ＲＡＭ） ３１１ 加算器 ３１７ 減算器 ３１８ 修正量発生回路 ３１９ 加算器 ３２０ 定数α１の掛算器 ３２１ 定数α２の掛算器 ３２２ａ 掛算器選択スイッチ ３２２ｂ 掛算器選択スイッチ ４００ 電力増幅器 ５００ 温度検出器
Claims (2)
- 【請求項１】 電力増幅器の非線形性により生じる歪み
を補償する歪み補償成分を標本値に対応するアドレスに
格納し、上記標本値をアドレスとして対応する上記歪み
補償成分を出力する書換え可能メモリと、この書換え可
能メモリの出力する歪み補償成分と上記標本値を加算し
た信号を変調して上記電力増幅器に出力する変調器と、
上記電力増幅器の出力を復調する復調器と、この復調器
の出力と上記標本値との偏差を導出する減算器と、この
減算器の出力に所定の定数を乗算して出力する修正量発
生回路と、この修正量発生回路の出力と上記書換え可能
メモリの出力とを加算して上記書換え可能メモリの対応
する標本値のアドレスに歪み補償成分として書き込ませ
る加算器とを有し、上記修正量発生回路は、動作開始か
ら一定時間内は定数α１（０＜α１≦１）を乗算し、一
定時間経過後は定数α２（０＜α２＜α１≦１）を乗算
するものであることを特徴とする歪補償回路。 - 【請求項２】 電力増幅器の非線形性により生じる歪み
を補償する歪み補償成分を標本値に対応するアドレスに
格納し、上記標本値をアドレスとして対応する上記歪み
補償成分を出力する書換え可能メモリと、この書換え可
能メモリの出力する歪み補償成分と上記標本値を加算し
た信号を変調して上記電力増幅器に出力する変調器と、
上記電力増幅器の出力を復調する復調器と、この復調器
の出力と上記標本値との偏差を導出する減算器と、この
減算器の出力に所定の定数を乗算して出力する修正量発
生回路と、この修正量発生回路の出力と上記書換え可能
メモリの出力とを加算して上記書換え可能メモリの対応
する標本値のアドレスに歪み補償成分として書き込ませ
る加算器とを有し、上記修正量発生回路は、電力増幅器
の温度が一定値未満の場合は定数α１（０＜α１≦１）
を乗算し、一定値以上の場合は定数α２（０＜α２＜α
１≦１）を乗算するものであることを特徴とする歪補償
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093133A JP2883260B2 (ja) | 1993-04-20 | 1993-04-20 | 歪補償回路 |
| US08/220,165 US5396190A (en) | 1993-04-20 | 1994-03-30 | Circuit for compensating for nonlinear distortion in transmit power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093133A JP2883260B2 (ja) | 1993-04-20 | 1993-04-20 | 歪補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310946A JPH06310946A (ja) | 1994-11-04 |
| JP2883260B2 true JP2883260B2 (ja) | 1999-04-19 |
Family
ID=14074030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5093133A Expired - Fee Related JP2883260B2 (ja) | 1993-04-20 | 1993-04-20 | 歪補償回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5396190A (ja) |
| JP (1) | JP2883260B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623513A (en) * | 1993-12-13 | 1997-04-22 | Amati Communications Corporation | Mitigating clipping and quantization effects in digital transmission systems |
| JP2967699B2 (ja) * | 1995-03-06 | 1999-10-25 | 日本電気株式会社 | 送信装置 |
| FI98673C (fi) * | 1995-08-07 | 1997-07-25 | Nokia Telecommunications Oy | Automaattinen radiolähettimen viritys |
| US5903823A (en) * | 1995-09-19 | 1999-05-11 | Fujitsu Limited | Radio apparatus with distortion compensating function |
| JP3549963B2 (ja) * | 1995-11-02 | 2004-08-04 | 三菱電機株式会社 | ディジタル無線受信機 |
| US5881376A (en) * | 1995-12-15 | 1999-03-09 | Telefonaktiebolaget Lm Ericsson | Digital calibration of a transceiver |
| US5761259A (en) * | 1996-05-24 | 1998-06-02 | International Business Machines Corporation | Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio |
| US5930301A (en) * | 1996-06-25 | 1999-07-27 | Harris Corporation | Up-conversion mechanism employing side lobe-selective pre-distortion filter and frequency replica-selecting bandpass filter respectively installed upstream and downstream of digital-to-analog converter |
| US6278743B1 (en) * | 1996-11-12 | 2001-08-21 | Zenith Electronics Corporation | Non linear amplitude precorrection for HDTV transmitter |
| US6072364A (en) * | 1997-06-17 | 2000-06-06 | Amplix | Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains |
| US6208686B1 (en) * | 1997-07-18 | 2001-03-27 | Innova Corporation | System and method for dynamic amplitude adjustment of modulating signal in frequency modulated transceivers |
| US6282247B1 (en) * | 1997-09-12 | 2001-08-28 | Ericsson Inc. | Method and apparatus for digital compensation of radio distortion over a wide range of temperatures |
| KR100326176B1 (ko) * | 1998-08-06 | 2002-04-17 | 윤종용 | 이동통신시스템의전력증폭장치및방법 |
| DE60001148T2 (de) | 1999-02-05 | 2003-10-23 | Texas Instr Denmark As Aalborg | Schaltung zur rausch- und fehlerkompensation der ausgangsstufe eines digitalen verstärkers |
| GB2376584B (en) * | 2001-06-15 | 2005-02-16 | Wireless Systems Int Ltd | Signal correction techniques |
| US7362818B1 (en) * | 2001-08-30 | 2008-04-22 | Nortel Networks Limited | Amplitude and phase comparator for microwave power amplifier |
| JP3876408B2 (ja) | 2001-10-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
| JP2003188656A (ja) * | 2001-12-21 | 2003-07-04 | Nec Corp | 歪補償回路 |
| JP4071526B2 (ja) * | 2002-04-10 | 2008-04-02 | 松下電器産業株式会社 | 非線形歪補償装置および送信装置 |
| US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
| US8472897B1 (en) | 2006-12-22 | 2013-06-25 | Dali Systems Co. Ltd. | Power amplifier predistortion methods and apparatus |
| US6985704B2 (en) * | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
| US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
| JP4175503B2 (ja) * | 2003-04-18 | 2008-11-05 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 歪み補償回路及び送信装置 |
| DE102004005130B3 (de) * | 2004-02-02 | 2005-04-14 | Infineon Technologies Ag | Sende-/Empfangsanordnung und Verfahren zur Reduktion von Nichtlinearitäten in Ausgangssignalen einer Sende-/Empfangsanordnung |
| US20060024062A1 (en) * | 2004-07-28 | 2006-02-02 | Nortel Networks Limited | Pre-compensation for modulator distortion in optical systems |
| JP2007221613A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu General Ltd | 歪補償方法および装置 |
| CN101479956B (zh) * | 2006-04-28 | 2013-07-31 | 大力***有限公司 | 用于无线通信的高效率线性化功率放大器 |
| CN102017553B (zh) * | 2006-12-26 | 2014-10-15 | 大力***有限公司 | 用于多信道宽带通信***中的基带预失真线性化的方法和*** |
| US9026067B2 (en) * | 2007-04-23 | 2015-05-05 | Dali Systems Co. Ltd. | Remotely reconfigurable power amplifier system and method |
| JP5474764B2 (ja) * | 2007-04-23 | 2014-04-16 | ダリ システムズ カンパニー リミテッド | Ｎウェイ分散電力増幅器 |
| US8274332B2 (en) | 2007-04-23 | 2012-09-25 | Dali Systems Co. Ltd. | N-way Doherty distributed power amplifier with power tracking |
| US8224266B2 (en) * | 2007-08-30 | 2012-07-17 | Dali Systems Co., Ltd. | Power amplifier predistortion methods and apparatus using envelope and phase detector |
| WO2009109808A2 (en) | 2007-12-07 | 2009-09-11 | Dali Systems Co. Ltd. | Baseband-derived rf digital predistortion |
| JP5251749B2 (ja) * | 2009-06-17 | 2013-07-31 | 富士通株式会社 | 位相補正装置、位相補正方法 |
| JP5293441B2 (ja) * | 2009-06-17 | 2013-09-18 | 富士通株式会社 | 位相補正装置、位相補正方法 |
| CN105208083B (zh) | 2010-09-14 | 2018-09-21 | 大力***有限公司 | 用于发送信号的***和分布式天线*** |
| WO2012046561A1 (ja) * | 2010-10-04 | 2012-04-12 | 日本電気株式会社 | 歪補償増幅器および歪補償方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700151A (en) * | 1985-03-20 | 1987-10-13 | Nec Corporation | Modulation system capable of improving a transmission system |
| JPS61214843A (ja) * | 1985-03-20 | 1986-09-24 | Nec Corp | 変調装置 |
| JPH0773243B2 (ja) * | 1985-12-12 | 1995-08-02 | 日本電気株式会社 | 送信機 |
| JPH03270306A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | カルテシアン帰還型非線形歪補償器 |
| JP2918718B2 (ja) * | 1991-07-25 | 1999-07-12 | 三菱電機株式会社 | 歪補償回路 |
-
1993
- 1993-04-20 JP JP5093133A patent/JP2883260B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-30 US US08/220,165 patent/US5396190A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06310946A (ja) | 1994-11-04 |
| US5396190A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883260B2 (ja) | 歪補償回路 | |
| JP3156439B2 (ja) | 歪補償回路 | |
| CA2033301C (en) | Modulation device with input signal modification for correction of amplifier nonlinearities | |
| US5793817A (en) | DC offset reduction in a transmitter | |
| JP2513289B2 (ja) | 変調装置 | |
| US7142137B2 (en) | Reduced complexity nonlinear filters for analog-to-digital converter linearization | |
| US5867065A (en) | Frequency selective predistortion in a linear transmitter | |
| US4700151A (en) | Modulation system capable of improving a transmission system | |
| US6141390A (en) | Predistortion in a linear transmitter using orthogonal kernels | |
| EP1791310B1 (en) | Distortion compensating apparatus | |
| EP1166515A1 (en) | Correction of dc-offset of i/q modulator | |
| WO2004095715A2 (en) | Additive digital predistortion system employing parallel path coordinate conversion | |
| CA2347407A1 (en) | A linear amplifier arrangement | |
| JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
| US7764748B2 (en) | Receiver, wireless device and method for cancelling a DC offset component | |
| JP3268135B2 (ja) | 無線機 | |
| JPS61214843A (ja) | 変調装置 | |
| EP1496612A2 (en) | Non-linear compensation circuit, transmission apparatus and non-linear compensation method | |
| JP3254794B2 (ja) | 変調装置及び変調方法 | |
| JP2001060883A (ja) | 送信機及びデータ伝送装置 | |
| JPH07321870A (ja) | 歪補償回路 | |
| JP2004165900A (ja) | 通信装置 | |
| JP3145015B2 (ja) | 送信装置 | |
| JP2918718B2 (ja) | 歪補償回路 | |
| JPH08256020A (ja) | 線形補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |