JP4164409B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP4164409B2
JP4164409B2 JP2003169522A JP2003169522A JP4164409B2 JP 4164409 B2 JP4164409 B2 JP 4164409B2 JP 2003169522 A JP2003169522 A JP 2003169522A JP 2003169522 A JP2003169522 A JP 2003169522A JP 4164409 B2 JP4164409 B2 JP 4164409B2
Authority
JP
Japan
Prior art keywords
power module
sic diode
semiconductor power
electrode plate
connection conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003169522A
Other languages
English (en)
Other versions
JP2005005593A (ja
Inventor
伸一 木ノ内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003169522A priority Critical patent/JP4164409B2/ja
Publication of JP2005005593A publication Critical patent/JP2005005593A/ja
Application granted granted Critical
Publication of JP4164409B2 publication Critical patent/JP4164409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体パワーモジュールに関し、特に、小型化が図られる半導体パワーモジュールに関するものである。
【０００２】
【従来の技術】
半導体パワーモジュールは、インバータあるいはインバータを構成する素子として、家電、産業、自動車、鉄鋼および電鉄などの分野において幅広く使用されている。
【０００３】
省エネルギー化の要求に応じて電力変換機器のインバータ化がさらに進むことが予想され、これに対応するため半導体パワーモジュールがより多く使用されることが推測される。このような状況のもとで、半導体パワーモジュールをより小型にしたり、電力損失を低減することなどが望まれている。
【０００４】
ＳｉＣ（炭化珪素）は、その最大電界強度がＳｉ（珪素）の最大電界強度に比べて約１０倍ほど高く、電力損失の低減が可能な次世代の半導体パワーモジュールに使用される材料として開発が進められている。
【０００５】
たとえば、非特許文献１には、Ｓｉ−ＩＧＢＴ(Insulated Gate Bipolar Transistor)とＳｉＣダイオードとを組合わせた半導体パワーモジュールが挙げられており、その半導体パワーモジュールの場合では、Ｓｉ−ＩＧＢＴとＳｉダイオードとを組み合わせた半導体パワーモジュールの場合と比較して、半導体パワーモジュール全体の電力損失が３０％低下するという報告がなされている。
【０００６】
ＳｉＣダイオードを搭載することにより、半導パワーモジュール全体の電力損失を低減することが可能になる。その理由は、ＳｉＣダイオードのリカバリー電荷が小さいことと、電流キャリア密度を大きくすることができることによる。
【０００７】
また、特許文献１には、このようなＳｉＣダイオードを適用した半導体パワーモジュールが提案されている。その半導体パワーモジュールでは、Ｐ側ＩＧＢＴとＮ側ＩＧＢＴとの２つのＩＧＢＴが直列に接続されている。そのＰ側ＩＧＢＴにＰ側ＳｉＣダイオードが並列に接続され、Ｎ側ＩＧＢＴにＮ側ＳｉＣダイオードが並列に接続されている。
【０００８】
【特許文献１】
特表平１１−５１００００号公報
【０００９】
【非特許文献１】
H.-R. Chang, R. N. Gupta, C. Winterhalter, and E. Hanna, 35th Intersociety Energy Conversion Engineering Conference and Exhibit , Collection of Technical Papers. Vol. 1 ,pp. 174-179 (2000).
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体パワーモジュールでは、２つのＩＧＢＴと２つのＳｉＣダイオードは、所定の絶縁基板上の同一平面上にダイボンディングされて、所定のワイヤボンディングにより互いに電気的に接続されることになる。その結果、半導体パワーモジュールの小型化を図るには限界があった。
【００１１】
本発明は上記問題点を解決するためになされたものであり、その目的は、さらなる小型化が図られる半導体パワーモジュールを提供することである。
【００１２】
【課題を解決するための手段】
本発明に係る半導体パワーモジュールは、主表面を有する基板と電極板と素子間配線板とスイッチング素子と接続導電体とＳｉＣダイオードと他の接続導電体とを備えている。電極板は基板の主表面において所定の領域に形成されている。素子間配線板は、基板の主表面において電極板と隔てられた所定の領域に形成されている。スイッチング素子は一端子および他の端子を有し、一端子を電極板に接触させて電極板上に配設されている。接続導電体は、スイッチング素子の他の端子と素子間配線板との間を跨ぐように配設され、他の端子に接触する第１の領域および第１の領域とは封止樹脂が充填される態様で離間された第２の領域を有して、他の端子と素子間配線板とを電気的に接続している。ＳｉＣダイオード素子は第１の極および第２の極を有し、第１の極を第２の領域に接触させて接続導電体上に配設されている。他の接続導電体は、ＳｉＣダイオード素子における第２の極と電極板とを電気的に接続している。
【００１３】
この構成によれば、ＳｉＣダイオードが、スイッチング素子の他の端子と素子間配線板との間を跨ぐように配設された接続導電体上に配設されることで、ＳｉＣダイオードはスイッチング素子よりも上方に配置されることになる。その結果、スイッチング素子およびＳｉＣダイオードが、基板上の同一平面上にそれぞれ搭載される半導体パワーモジュールと比べると、スイッチング素子が配設される電極板の領域を削減することができて、半導体パワーモジュールのさらなる小型化を図ることが可能になる。
【００１４】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る半導体パワーモジュールについて、まず、その等価回路について説明する。この等価回路はハーフブリッジ回路である。
【００１５】
図１に示すように、Ｐ側ＩＧＢＴ２ａとＮ側ＩＧＢＴ２ｂとが直列に接続されている。そのＰ側ＩＧＢＴ２ａおよびＮ側ＩＧＢＴ２ｂに、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂがそれぞれ並列に接続されている。
【００１６】
また、Ｐ側ＩＧＢＴ２ａのゲートＧにはＰ側ゲート接続線１０ａが接続され、Ｎ側ＩＧＢＴ２ｂのゲートＧにはＮ側ゲート接続線１０ｂが接続されている。
【００１７】
さらに、Ｐ側ＩＧＢＴ２ａのコレクタＣとＰ側ＳｉＣダイオード１ａのカソードには、Ｐ側外部接続用導電体３が接続されている。Ｎ側ＩＧＢＴ２ｂのエミッタＥとＮ側ＳｉＣダイオード１ｂのアノードには、Ｎ側外部接続用導電体１２が接続されている。
【００１８】
Ｐ側ＩＧＢＴ２ａのエミッタＥ、Ｐ側ＳｉＣダイオード１ａのアノード、Ｎ側ＩＧＢＴ２ｂのコレクタＣおよびＮ側ＳｉＣダイオード１ｂのカソードには、ＡＣ外部接続用導電体８が接続されている。
【００１９】
Ｐ側外部接続用導電体３は電源（図示せず）の正極側と負荷（図示せず）に接続され、Ｎ側外部接続用導電体１２は、電源の負極側と負荷に接続される。また、ＡＣ外部接続用導電体８は負荷に接続される。
【００２０】
次に、動作について説明する。Ｐ側外部接続用導電体３とＡＣ外部接続用導電体８との間に負荷が接続された場合には、半導体パワーモジュールのスイッチング動作はＮ側ＩＧＢＴ２ｂによって行われる。このとき、Ｐ側ＩＧＢＴ２ａはオフ状態とされる。
【００２１】
Ｎ側ＩＧＢＴ２ｂがオン状態の場合には、電流はＰ側外部接続用導電体３から負荷を流れ、ＡＣ外部接続用導電体８からＮ側ＩＧＢＴ２ｂに流れる。このとき、半導体パワーモジュールの電力損失は、Ｎ側ＩＧＢＴ２ｂにおいて生じることになる。
【００２２】
一方、Ｎ側ＩＧＢＴ２ｂがオフ状態の場合には、負荷のインダクタンス成分によって、電流はＰ側ＳｉＣダイオード１ａを流れる。このとき、半導体パワーモジュールの電力損失は、Ｐ側ＳｉＣダイオード１ａにおいて生じることになる。
【００２３】
この電力損失は定常状態における損失（定常損失）である。半導体パワーモジュールでは、定常損失の他にスイッチング時に生じるスイッチング損失がある。
【００２４】
この電力損失は、半導体スイッチング素子（この場合ＩＧＢＴ）が理想的なスイッチング素子とは異なり、スイッチング時の電流および電圧の変化に有限の時間を要し、しかも、電圧と電流が同時に半導体スイッチング素子に印加されるために生じる電力損失である。
【００２５】
試算によれば、ＳｉＣダイオードを搭載した定格１２００Ｖ−３００Ａの半導体パワーモジュールにおけるスイッチング損失は、典型的な動作条件のもとで生じる全電力損失のおよそ５０％にあたる。また、定常損失とスイッチング損失とを合わせた全電力損失に対するＳｉＣダイオードによる電力損失の割合は、およそ１３％程度になる。
【００２６】
一方、ＳｉＣダイオードを使用せずに、Ｓｉダイオードを使用した半導体パワーモジュールでは、上記と同様な動作条件のもとで、Ｓｉダイオードにおける電力損失の割合は、およそ３０％程度になる。
【００２７】
次に、半導体パワーモジュールの構造について説明する。まず、基板として、セラミック基板の表面に銅回路板を直接接合したＤＢＣ（登録商標：Direct Bonded Copper）基板（以下、単に「基板」と記す。）が用いられる。
【００２８】
図２に示すように、その基板１の表面における所定の領域には、電極板としてのＰ側コレクタ電極板４、中継電極板１４および素子間配線板としてのＮ側コレクタ電極板９がそれぞれ距離を隔てて接合形成されている。
【００２９】
Ｐ側コレクタ電極板４の表面にＰ側ＩＧＢＴ２ａのコレクタ電極が接触するように、Ｐ側ＩＧＢＴ２ａがＰ側コレクタ電極板４の表面にダイボンディングされている。
【００３０】
Ｐ側ＩＧＢＴ２ａのエミッタ電極５ａとＮ側コレクタ電極板９との間を跨ぐように、エミッタ電極５ａとＮ側コレクタ電極板９とを電気的に接続する接続導電体としてのＰ側接続導電体７ａが配設されている。
【００３１】
そのＰ側接続導電体７ａの表面にＰ側ＳｉＣダイオード１ａのアノード電極（図示せず）が接触するように、Ｐ側ＳｉＣダイオード１ａがＰ側接続導電体７ａ上に配設されている。
【００３２】
Ｐ側ＳｉＣダイオード１ａのカソード電極とＰ側コレクタ電極板４とを接続する他の接合導電体としてのＰ側カソード接続用導電体６ａが配設されている。
【００３３】
Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂについても、Ｐ側ＩＧＢＴ２ａおよびＰ側ＳｉＣダイオード１ａと同様に、基板１上に配設されている。Ｎ側コレクタ電極板９の表面にＮ側ＩＧＢＴ２ｂのコレクタ電極が接触するように、Ｎ側ＩＧＢＴ２ｂがＮ側コレクタ電極板９の表面にダイボンディングされている。
【００３４】
Ｎ側ＩＧＢＴ２ｂのエミッタ電極５ｂと中継電極板１４との間を跨ぐように、エミッタ電極５ｂと中継電極板１４とを電気的に接続する接合導電体としてのＮ側接続導電体７ｂが配設されている。
【００３５】
そのＮ側接続導電体７ｂの表面にＮ側ＳｉＣダイオード１ｂのアノード電極（図示せず）が接触するように、Ｎ側ＳｉＣダイオード１ｂがＮ側接続導電体７ｂ上に配設されている。
【００３６】
Ｎ側ＳｉＣダイオード１ｂのカソード電極とＮ側コレクタ電極板９とを接続する他の接合導電体としてのＮ側カソード接続用導電体６ｂが配設されている。
【００３７】
半導体パワーモジュールへの電流の入出力は、Ｐ側外部接続用導電体３、Ｎ側外部接続用導電体１２およびＡＣ外部接続用導電体８を介して行なわれる。
【００３８】
そのＰ側外部接続用導電体３はＰ側コレクタ電極板４に接続されている。ＡＣ外部接続用導電体８はＮ側コレクタ電極板９に接続されている。Ｎ側外部接続用導電体１２は中継電極板１４に接続されている。
【００３９】
上述した半導体パワーモジュールの効果について、比較例となる半導体パワーモジュールを挙げて説明する。なお、比較例となる半導体パワーモジュールの等価回路は、図１に示す等価回路と同じである。
【００４０】
図３に示すように、基板１の表面における所定の領域には、Ｐ側コレクタ電極板４、中継電極板１４およびＮ側コレクタ電極板９が接合形成されている。Ｐ側ＩＧＢＴ２ａおよびＰ側ＳｉＣダイオード１ａが、Ｐ側コレクタ電極板４の同一表面においてＰ側ＩＧＢＴ２ａのコレクタ電極（図示せず）およびＰ側ＳｉＣダイオード１ａのカソード電極（図示せず）がそれぞれ接触するようにダイボンディングされている。
【００４１】
Ｐ側ＩＧＢＴ２ａのエミッタ電極５ａとＰ側ＳｉＣダイオード１ａのアノード電極１３ａとは、複数のワイヤ１０６ａによって電気的に接続されている。また、Ｐ側ＳｉＣダイオード１ａのアノード電極１３ａは、複数のワイヤ１０７ａによってＮ側コレクタ電極板９と電気的に接続されている。
【００４２】
Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂが、そのＮ側コレクタ電極板９の同一表面においてＮ側ＩＧＢＴ２ｂのコレクタ電極（図示せず）およびＮ側ＳｉＣダイオード１ｂのカソード電極（図示せず）がそれぞれ接触するようにダイボンディングされている。
【００４３】
Ｎ側ＩＧＢＴ２ｂのエミッタ電極５ｂとＮ側ＳｉＣダイオード１ｂのアノード電極１３ｂとは、複数のワイヤ１０６ｂによって電気的に接続されている。また、Ｎ側ＳｉＣダイオード１ｂのアノード電極１３ｂは、複数のワイヤ１０７ｂによって中継電極板１４と電気的に接続されている。
【００４４】
Ｐ側コレクタ電極板４には、Ｐ側外部接続用の複数のワイヤ１０３がボンディングされている。中継電極板１４には、Ｎ側外部接続用の複数のワイヤ１１２がボンディングされている。Ｎ側コレクタ電極板９には、ＡＣ外部接続用の複数のワイヤ１０８がボンディングされている。
【００４５】
この比較例となる半導体パワーモジュールでは、本来、Ｓｉダイオードがダイボンディングされていた位置に、ＳｉＣダイオードがダイボンディングされたものである。
【００４６】
Ｓｉダイオードを搭載した半導体パワーモジュールでは、Ｓｉダイオードの電力損失に基づいて、Ｓｉダイオードにおいて発生する熱をＩＧＢＴに直接伝導させずに基板を介して外方へ逃すために、ＳｉダイオードとＩＧＢＴとは基板上の同一平面上にダイボンディングされていた。
【００４７】
そのため、Ｓｉダイオードの代わりにＳｉＣダイオードが搭載された比較例となるこの半導体パワーモジュールでは、Ｐ側ＩＧＢＴ２ａおよびＰ側ＳｉＣダイオード１ａは、Ｐ側コレクタ電極板４の同一表面上にダイボンディングされ、Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂは、Ｎ側コレクタ電極板９の同一表面上にダイボンディングされている。
【００４８】
つまり、比較例となる半導体パワーモジュールでは、Ｐ側ＩＧＢＴ２ａ、Ｐ側ＳｉＣダイオード１ａ、Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂは、基板１上の同一平面上にそれぞれ搭載されていることになる。
【００４９】
このように比較例となる半導体パワーモジュールでは、Ｐ側ＩＧＢＴ２ａ、Ｐ側ＳｉＣダイオード１ａ、Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂを、基板１上の同一平面上にそれぞれ搭載するために、半導体パワーモジュールの小型化を図るのが阻害されていた。
【００５０】
一方、上述した本半導体パワーモジュールでは、ＳｉＣダイオードはＳｉダイオードよりも電力損失が小さいことで、そのサイズがより小さくなって、図２に示すように、Ｐ側ＳｉＣダイオード１ａは、Ｐ側ＩＧＢＴ２ａのエミッタ電極５ａとＮ側コレクタ電極板９との間を跨ぐように配設されたＰ側接続導電体７ａの表面に配設され、Ｎ側ＳｉＣダイオード１ｂは、Ｎ側ＩＧＢＴ２ｂのエミッタ電極５ｂと中継電極板１４との間を跨ぐように配設されたＮ側接続導電体７ｂの表面に配設されている。
【００５１】
これにより、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂは、Ｐ側ＩＧＢＴ２ａおよびＮ側ＩＧＢＴ２ｂよりもそれぞれ上方に位置することになる。
【００５２】
その結果、Ｐ側ＩＧＢＴ２ａ、Ｐ側ＳｉＣダイオード１ａ、Ｎ側ＩＧＢＴ２ｂおよびＮ側ＳｉＣダイオード１ｂが、基板１上の同一平面上にそれぞれ搭載されている図３に示された半導体パワーモジュールと比べると、Ｐ側コレクタ電極板４の領域およびＮ側コレクタ電極板９の領域をそれぞれ削減することができる。その結果、半導体パワーモジュールのさらなる小型化を図ることが可能になる。
【００５３】
なお、本半導体パワーモジュールでは、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂにおいて発生する熱は、Ｐ側接続導電体７ａおよびＮ側接続導電体７ｂを介して外方に流れることになる。
【００５４】
このとき、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂにおいて生じる電力損失は、全電力損失の約１３％程度であり、また、ＳｉＣダイオードのエネルギーバンドギャップが比較的大きいことで、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂは比較的高温のもとでも使用することが可能である。（たとえば、K. Shenai, R. S. Scott, B. J. Baliga, "Optimum semiconductors for high-power electronics", IEEE Transactions on Electron Devices, vol. 43, on. 9, pp. 1811-1823, Sept., 1989）これにより、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂにおいて発生する熱がＰ側接続導電体７ａおよびＮ側接続導電体７ｂを介して外方に流れる構造であっても、十分に半導体パワーモジュールとしての機能を発揮することができる。
【００５５】
また、Ｐ側接続導電体７ａおよびＮ側接続導電体７ｂ等として平板状の部材を適用することで、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂをＰ側接続導電体７ａおよびＮ側接続導電体７ｂへそれぞれ容易に配設することができる。
【００５６】
実施の形態２
上述した半導体パワーモジュールでは、Ｐ側ＳｉＣダイオード１ａおよびＮ側ＳｉＣダイオード１ｂは、Ｐ側ＩＧＢＴ２ａおよびＮ側ＩＧＢＴ２ｂに対して実質的にそれぞれの直上に配置される場合を例に挙げて説明した。ここでは、その配置のバリエーションの一例について説明する。
【００５７】
図４に示すように、Ｐ側ＳｉＣダイオード１ａは、Ｐ側ＩＧＢＴ２ａのエミッタ電極５ａとＮ側コレクタ電極板９との間を跨ぐように配設されたＰ側接続導電体７ａの表面に配設され、Ｎ側ＳｉＣダイオード１ｂは、Ｎ側ＩＧＢＴ２ｂのエミッタ電極５ｂと中継電極板１４との間を跨ぐように配設されたＮ側接続導電体７ｂの表面に配設されている。
【００５８】
このとき、Ｐ側ＳｉＣダイオード１ａはＰ側ＩＧＢＴ２ａに対してＮ側コレクタ電極板９の側のＰ側接続導電体７ａの部分に配設され、Ｎ側ＳｉＣダイオード１ｂはＮ側ＩＧＢＴ２ｂに対して中継電極板１４の側のＮ側接続導電体７ｂの部分に配設されている。
【００５９】
なお、これ以外の構成については図２に示す半導体パワーモジュールの構造と同様なので、同一部材には同一符合を付しその説明を省略する。
【００６０】
上述した半導体パワーモジュールでは、前述した小型化を図ることができる効果に加えて次のような効果を得ることができる。
【００６１】
すなわち、Ｐ側接続導電体７ａにおけるＰ側ＳｉＣダイオード１ａとＰ側ＩＧＢＴ２ａとの間の距離が延びるとともに、Ｐ側ＳｉＣダイオード１ａとＮ側コレクタ電極板９との間の距離が縮まる。
【００６２】
また、Ｎ側接続導電体７ｂにおけるＮ側ＳｉＣダイオード１ｂとＮ側ＩＧＢＴ２ｂとの間の距離が延びるとともに、Ｎ側ＳｉＣダイオード１ｂと中継電極板１４との間の距離が縮まる。
【００６３】
これにより、Ｐ側ＳｉＣダイオード１ａにおいて発生する熱をＰ側接続導電体７ａを介してＮ側コレクタ電極板９へ確実に逃がすことができるとともに、Ｎ側ＳｉＣダイオード１ｂにおいて発生する熱をＮ側接続導電体７ｂを介して中継電極板１４へ確実に逃がすことができ、その結果、半導体パワーモジュールの動作がより安定する。
【００６４】
実施の形態３
半導体パワーモジュールでは、基板上に搭載されたＳｉＣダイオードおよびＩＧＢＴは、たとえばゲル状の樹脂によって最終的に封止されることになる。ここでは、前述した各実施の形態における半導体パワーモジュールに対して、その樹脂の封止がより良好に行なわれる半導体パワーモジュールについて説明する。
【００６５】
図５および図６にそれぞれ示すように、Ｐ側ＳｉＣダイオード１ａが配設されるＰ側接続導電体７ａには、Ｐ側接続導電体７ａを貫通する開口部７７ａが形成されている。また、Ｐ側カソード接続用導電体６ａには、Ｐ側カソード接続用導電体６ａを貫通する開口部６６ａが形成されている。
【００６６】
一方、Ｎ側ＳｉＣダイオード１ｂが配設されるＮ側接続導電体７ｂにも、Ｎ側接続導電体７ｂを貫通する開口部７７ｂが形成されている。また、Ｎ側カソード接続用導電体６ｂにも、Ｎ側カソード接続用導電体６ｂを貫通する開口部６６ｂが形成されている。
【００６７】
なお、これ以外の構成については、図２または図４にそれぞれ示す構成と同様なので、同一部材には同一符号を付しその説明を省略する。
【００６８】
上述した半導体パワーモジュールでは樹脂によって封止する際に、図７に示すように、たとえば開口部６６ｂ、７７ｂから樹脂４１が流れ込むことによって、Ｎ側カソード接続用導電体６ｂの内側の領域およびＮ側接続導電体７ｂの内側の領域に樹脂を確実に充填することができる。
【００６９】
一方、樹脂が充填された後には、樹脂中に存在する気泡を真空引きによって除去するための脱泡処理が行なわれることになる。このとき、図８に示すように、たとえばＮ側カソード接続用導電体６ｂの内側の領域あるいはＮ側接続導電体７ｂの内側の領域に仮に気泡３１が存在していた場合であっても、その気泡３１を矢印４３に示すように開口部６６ｂ、７７ｂから容易に抜くことができる。
【００７０】
これにより、半導体パワーモジュール内では気泡が生じることなく樹脂によって充填され、その結果、半導体パワーモジュール内の絶縁をより確実に行うことができる。
【００７１】
なお、上述した各実施の形態における半導体パワーモジュールでは、半導体スイッチング素子としてＩＧＢＴを例に挙げて説明した。半導体スイッチング素子としてはＩＧＢＴの他に、たとえば、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等を適用しても、半導体パワーモジュールの小型化を図ることができる。
【００７２】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７３】
【発明の効果】
本発明に係る半導体パワーモジュールによれば、ＳｉＣダイオードは、スイッチング素子の他の端子と素子間配線板との間を跨ぐように配設された接続導電体上に配設されることで、ＳｉＣダイオードは、スイッチング素子よりも上方に配置されることになる。その結果、スイッチング素子およびＳｉＣダイオードが、基板上の同一平面上にそれぞれ搭載される半導体パワーモジュールと比べると、半導体パワーモジュールのさらなる小型化を図ることが可能になる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体パワーモジュールの等価回路を示す図である。
【図２】 本発明の実施の形態１に係る半導体パワーモジュールの斜視図である。
【図３】 比較例に係る半導体パワーモジュールの斜視図である。
【図４】 本発明の実施の形態２に係る半導体パワーモジュールの斜視図である。
【図５】 本発明の実施の形態３に係る一半導体パワーモジュールの斜視図である。
【図６】 同実施の形態において、他の半導体パワーモジュールの斜視図である。
【図７】 同実施の形態において、半導体パワーモジュールの効果を説明するための一部分拡大斜視図である。
【図８】 同実施の形態において、半導体パワーモジュールの効果を説明するための他の部分拡大斜視図である。
【符号の説明】
１ 基板、１ａ Ｐ側ＳｉＣダイオード、１ｂ Ｎ側ＳｉＣダイオード、２ａＰ側ＩＧＢＴ、２ｂ Ｎ側ＩＧＢＴ、３ Ｐ側外部接続用導電体、４ Ｐ側コレクタ電極板、５ａ Ｐ側ＩＧＢＴエミッタ電極、５ｂ Ｎ側ＩＧＢＴエミッタ電極、６ａ Ｐ側カソード接続用導電体、６ｂ Ｎ側カソード接続用導電体、７ａ Ｐ側接続導電体、７ｂ Ｎ側接続導電体、８ ＡＣ外部接続用導電体、９ Ｎ側コレクタ電極板、１０ａ Ｐ側ゲート接続線、１０ｂ Ｎ側ゲート接続線、１２ Ｎ側外部接続用導電体、１３ａ アノード電極、１３ｂ カソード電極、１４ 中継電極板。

Claims (4)

  1. 主表面を有する基板と、
    前記基板の主表面において所定の領域に形成された電極板と、
    前記基板の主表面において前記電極板と隔てられた所定の領域に形成された素子間配線板と、
    一端子および他の端子を有し、前記一端子を前記電極板に接触させて前記電極板上に配設されたスイッチング素子と、
    前記スイッチング素子の前記他の端子と前記素子間配線板との間を跨ぐように配設され、前記他の端子に接触する第１の領域および前記第１の領域とは封止樹脂が充填される態様で離間された第２の領域を有して、前記他の端子と前記素子間配線板とを電気的に接続する接続導電体と、
    第１の極および第２の極を有し、前記第１の極を前記第２の領域に接触させて前記接続導電体上に配設されたＳｉＣダイオード素子と、
    前記ＳｉＣダイオード素子の前記第２の極と前記電極板とを電気的に接続する他の接続導電体と
    を備えた、半導体パワーモジュール。
  2. 前記ＳｉＣダイオード素子は、前記スイッチング素子の直上以外の前記スイッチング素子よりも上方の所定の位置に配置された、請求項１記載の半導体パワーモジュール。
  3. 前記接続導電体および前記他の接続導電体は平板状部材により形成された、請求項１または２に記載の半導体パワーモジュール。
  4. 前記接続導電体および前記他の接続導電体に開口部が設けられた、請求項３記載の半導体パワーモジュール。
JP2003169522A 2003-06-13 2003-06-13 半導体パワーモジュール Expired - Fee Related JP4164409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003169522A JP4164409B2 (ja) 2003-06-13 2003-06-13 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003169522A JP4164409B2 (ja) 2003-06-13 2003-06-13 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2005005593A JP2005005593A (ja) 2005-01-06
JP4164409B2 true JP4164409B2 (ja) 2008-10-15

Family

ID=34094641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169522A Expired - Fee Related JP4164409B2 (ja) 2003-06-13 2003-06-13 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP4164409B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005031836B4 (de) 2005-07-06 2007-11-22 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
JP5206102B2 (ja) 2008-05-08 2013-06-12 トヨタ自動車株式会社 半導体装置
JP4803241B2 (ja) 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
EP3633723B1 (en) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
KR101387515B1 (ko) 2010-01-18 2014-04-21 미쓰비시덴키 가부시키가이샤 파워 반도체 모듈, 전력 변환 장치, 및 철도 차량
JP5790039B2 (ja) 2010-07-23 2015-10-07 富士電機株式会社 半導体装置
JP5264863B2 (ja) * 2010-10-29 2013-08-14 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
JP5763026B2 (ja) 2012-09-24 2015-08-12 株式会社東芝 半導体装置
JP5546664B2 (ja) * 2013-03-15 2014-07-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
EP3128541A4 (en) 2014-04-04 2018-03-14 Mitsubishi Electric Corporation Semiconductor module
CN107078126B (zh) 2014-11-06 2020-10-02 三菱电机株式会社 半导体模块以及半导体模块用的导电构件
US9881912B2 (en) 2015-03-24 2018-01-30 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US9950898B2 (en) 2015-03-24 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
CN106024782B (zh) 2015-03-24 2020-03-06 株式会社东芝 半导体装置、逆变电路、驱动装置、车辆以及升降机
JP6354674B2 (ja) * 2015-06-18 2018-07-11 株式会社デンソー 半導体装置
JP6517642B2 (ja) 2015-09-11 2019-05-22 株式会社東芝 半導体装置、インバータ回路、及び、駆動装置
JP2018064362A (ja) * 2016-10-12 2018-04-19 学校法人早稲田大学 半導体装置
JP6874452B2 (ja) * 2017-03-21 2021-05-19 住友電気工業株式会社 半導体モジュール
JP7050487B2 (ja) * 2017-12-28 2022-04-08 新電元工業株式会社 電子デバイス
KR102434465B1 (ko) * 2020-07-20 2022-08-22 한국전자통신연구원 플립-스택형 반도체 패키지 및 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9502249D0 (sv) * 1995-06-21 1995-06-21 Abb Research Ltd Converter circuitry having at least one switching device and circuit module
JPH1022451A (ja) * 1996-07-01 1998-01-23 Mitsubishi Electric Corp 半導体装置
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP2001267589A (ja) * 2000-03-17 2001-09-28 Toshiba Corp ＳｉＣ半導体素子
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP2003037245A (ja) * 2001-07-24 2003-02-07 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその応用装置
JP4140238B2 (ja) * 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造

Also Published As

Publication number Publication date
JP2005005593A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
JP4164409B2 (ja) 半導体パワーモジュール
CN110235244B (zh) 功率半导体模块以及电力转换装置
US6836006B2 (en) Semiconductor module
US11909327B2 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and an inverter for an electric drive of an electric vehicle or a hybrid vehicle
US20230037158A1 (en) Semiconductor module
US11171122B2 (en) Semiconductor device
US20130015495A1 (en) Stacked Half-Bridge Power Module
US9275966B2 (en) Semiconductor device apparatus and assembly with opposite die orientations
US10002858B2 (en) Power transistor module
KR20010041692A (ko) 전자 반도체 모듈
JP3941728B2 (ja) 電力用半導体装置
WO2013018811A1 (ja) パワー半導体モジュール
US10396057B2 (en) Half-bridge power semiconductor module and method for manufacturing same
EP2518766A2 (en) Power module with press-fit clamps
US20220149752A1 (en) Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
JP2021141222A (ja) 半導体モジュール
CN109768694A (zh) 一种具有熔断器的功率模块
CN106972001A (zh) 半导体模块以及半导体装置
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
US12009758B2 (en) Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
KR101776425B1 (ko) 파워 모듈
US10855196B2 (en) Semiconductor device
CN112271164A (zh) 一种低电感碳化硅模块
CN114365281A (zh) 电气回路和半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees