CN114365281A - 电气回路和半导体模块 - Google Patents

电气回路和半导体模块 Download PDF

Info

Publication number
CN114365281A
CN114365281A CN202180005155.2A CN202180005155A CN114365281A CN 114365281 A CN114365281 A CN 114365281A CN 202180005155 A CN202180005155 A CN 202180005155A CN 114365281 A CN114365281 A CN 114365281A
Authority
CN
China
Prior art keywords
wiring member
circuit board
gate
current
lower arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005155.2A
Other languages
English (en)
Inventor
网秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114365281A publication Critical patent/CN114365281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

在抑制开关时的损耗增大的同时抑制电磁辐射噪声。一种电气回路，在所述电气回路中，将第一开关元件(3a)与第一二极管元件(4a)反向并联连接来形成上臂，将第二开关元件(3b)与第二二极管元件(4b)反向并联连接来形成下臂，并将上臂与下臂串联连接，其中，将使上臂与下臂连接的布线(F1)同下臂的栅极布线(F2)并行地接近配置，流过下臂的栅极布线的电流的方向与从上臂的第一二极管元件流向下臂的反向恢复电流的方向相同。

Description

电气回路和半导体模块
技术领域
本发明涉及一种电气回路和半导体模块。
背景技术
半导体装置具有设置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，被利用于逆变器装置等。
作为具备这样的半导体元件的半导体装置，例如提出有专利文献1、2。在专利文献1中公开有以下结构：IGBT的栅极电流路径与主电流路径平行地配置，并流通相反方向的电流。在专利文献1中具有以下效果：通过开启时的主电流所引起的互感来使栅极电流增大。
另外，在专利文献2中公开有使MOSFET的栅极布线与源极布线磁耦合的结构。在专利文献2中具有防止以下现象的效果：在上下臂中的一个臂的开关元件开启时，在另一个臂的开关元件的FWD中流通短路电流(反向电流)而使另一个臂的开关元件自开启。
现有技术文献
专利文献
专利文献1：国际公开第2017/199580号
专利文献2：日本特开2011-188540号公报
发明内容
发明要解决的问题
另外，在将2组的IGBT元件与同其反向并联地连接的FWD元件的组合(也可以称作臂)串联地连接的结构(也可以称作上臂下臂)中，一般来说，各个臂以不易相互造成影响的电流路径来形成电路，并配置于不易相互造成影响的位置。
作为这样的IGBT模块的基本动作，首先，
(1)在一个臂的IGBT元件接通时，有电流从电源通过该IGBT元件被供给到负载(L负载)。
(2)在上述IGBT元件断开时，在相向臂侧的FWD元件与负载(L负载)之间产生续流电流。
(3)在上述IGBT元件再次接通时，在(1)的动作再次开始的同时，作为耗尽层蓄积于FWD元件的PN结部的载流子被释放到相向臂侧的FWD元件与负载(L负载)之间，瞬间以FWD元件的反向(IGBT元件的正向)流通大的电流(也被称作反向恢复电流)。
此后，重复上述(1)-(3)的动作。
在上述的开关动作时，在一瞬间在具有电位差的状态下流通电流，因此可能产生损耗(开关损耗)。为了使开关元件低损耗化，正在推进开关速度的高速化等。另一方面，也顾虑当发生由过高的高速开关所带来的急剧的电压变动时，会产生电磁辐射噪声，对周边电路造成误动作等不良影响。
能够通过采用大的栅极电阻(RG)来降低上述的急剧的电压变动。然而，当采用大的RG时，在电压变动不急剧的区域也会抑制开关速度，由此而引起的开关损耗增大。
本发明是鉴于上述的方面而完成的，其目的之一在于提供如下一种电气回路和半导体模块：在电压变动急剧的电流区抑制开关速度，在电压变动不急剧的电流区不过度地抑制开关速度，由此能够在抑制开关损耗增大的同时，抑制电磁辐射噪声。
用于解决问题的方案
本发明的一个方式的电气回路是将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接的电气回路，其中，将所述上臂和所述下臂中的一个臂的栅极电流路径与另一个臂的反向恢复电流路径并行地接近配置，所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
本发明的一个方式的半导体模块是将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接的半导体模块，其中，将形成所述上臂和所述下臂中的一个臂的栅极电流路径的控制布线构件与形成另一个臂的反向恢复电流路径的主电流布线构件并行地接近配置，所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
发明的效果
根据本发明，能够在抑制开关时的损耗增大的同时抑制电磁辐射噪声。
附图说明
图1是本实施方式所涉及的半导体模块的示意图。
图2是表示以往构造中的开关动作的电路图。
图3是表示本实施方式所涉及的电气回路的示意图。
图4是示出本实施方式中的电流的流动的半导体模块的俯视图。
图5是表示相对于电流的电压浪涌、电压变化的曲线图。
图6是第一变形例所涉及的半导体模块的示意图。
图7是第二变形例所涉及的半导体模块的示意图。
图8是第三变形例所涉及的半导体模块的示意图。
图9是第三变形例所涉及的半导体模块的示意图。
图10是第四变形例所涉及的半导体模块的示意图。
图11是第四变形例所涉及的半导体模块的示意图。
具体实施方式
下面，说明能够应用本发明的半导体模块。图1是本实施方式所涉及的半导体模块的示意图。图1A是半导体模块的俯视图，图1B是将图1A所示的半导体模块沿着A-A线切断的截面图。此外，下面所示的半导体模块只是一例，不限定于此，能够适当地变更。
另外，在下面的图中，将并联连接的开关元件与二极管元件的排列方向定义为X方向，将串联连接的上臂与下臂的排列方向定义为Y方向，将半导体模块的高度方向定义为Z方向。图示的X、Y、Z的各轴彼此正交，形成右手系。另外，根据情况，有时将X方向称为左右方向，将Y方向称为前后方向，将Z方向称为上下方向。这些方向(前后左右上下方向)是为了便于说明而使用的用语，根据半导体装置的安装姿势，有时这些方向与XYZ方向的各方向之间的对应关系改变。例如，将半导体装置的散热面侧(冷却器侧)作为下表面侧，将与散热面侧相反的一侧称为上表面侧。另外，在本说明书中，俯视是指从Z方向正侧观察半导体装置的上表面的情况。
本实施方式所涉及的半导体装置例如应用于功率模块等电力变换装置，是构成逆变器电路的功率模块。半导体装置具备半导体模块1。在图1中说明单一的半导体模块1。例如，在半导体装置构成三相逆变器电路的情况下，按U相、V相、W相的顺序排列地配置3个图1的半导体模块。
如图1A和图1B所示，半导体模块1构成为包括层叠基板2以及配置在层叠基板2上的多个开关元件3a、3b及多个二极管元件4a、4b。此外，在图1中，为了便于说明而省略了收容上述结构的壳体构件、密封树脂等。
层叠基板2是将金属层与绝缘层层叠而形成的，例如由DCB(Direct CopperBonding：直接铜键合)基板、AMB(Active Metal Brazing：活性金属钎焊)基板、或者金属基底基板构成。具体地说，层叠基板2具有绝缘板20、配置于绝缘板20的下表面的散热板21以及配置于绝缘板20的上表面的多个电路板22。层叠基板2例如形成为俯视呈大致方形的形状。
绝缘板20形成为在Z方向上具有规定的厚度且具有上表面和下表面的平板状。绝缘板20例如由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料、环氧等树脂材料、或者使用陶瓷材料作为填料的环氧树脂材料等绝缘材料形成。此外，也可以将绝缘板20称为绝缘层或绝缘膜。
散热板21形成为在Z方向上具有规定的厚度且覆盖绝缘板20的整个下表面。散热板21例如由铜、铝等热传导性良好的金属板形成。
在绝缘板20的上表面(主表面)，以彼此电绝缘的状态呈岛状地形成有多个电路板22。具体地说，多个电路板22构成为包括与正电位点(P端子)连接的第一电路板23、与中间电位点(M端子)连接的第二电路板24、与负电位点(N端子)连接的第三电路板25、以及一对栅极布线用电路板26、27。这些电路板22由规定厚度的金属层构成，该金属层由铜箔等形成。
第一电路板23具有沿X方向延伸的俯视呈矩形的形状。第一电路板23偏向绝缘板20的相对于Y方向中央而言的正侧地配置。在第一电路板23的上表面配置构成上臂的开关元件3a和二极管元件4a，详情在后面叙述。在第一电路板23的X方向正侧的端部配置有外部连接用的焊盘部C1，在该焊盘部C1连接了上臂的集电极电极。焊盘部C1与外部的电源正电位点(P端子)连接。
第二电路板24具有在相对于Y方向中央而言的负侧沿X方向延伸的矩形部，并形成该矩形部的X方向负侧的端部向Y方向正侧弯曲为直角而成的俯视呈大致L字状的形状。在第二电路板24的矩形部的上表面配置有构成下臂的开关元件3b和二极管元件4a，详情在后面叙述。另外，在第二电路板24的沿Y方向延伸的长条部配置有外部连接用的焊盘部C2E1，在该焊盘部C2E1连接了下臂的集电极电极和上臂的发射极电极。该长条部位于相对于第一电路板23而言的X方向负侧。焊盘部C2E1作为中间电位点(M端子)来与外部的负载连接。
第三电路板25配置于绝缘板20的X方向正侧且Y方向负侧的角部。第三电路板25位于相对于第二电路板24的矩形部而言的X方向负侧，具有Y方向的长度与该矩形部的宽度大致相同的矩形状。在第三电路板25配置有外部连接用的焊盘部E2，在该焊盘部E2连接了下臂的发射极电极。焊盘部E2与外部的电源正电位点(N端子)连接。
栅极布线用电路板26构成将形成上臂的开关元件3a的栅极电极30a与上臂的栅极信号输入用外部连接端子的焊盘部G1电连接的第一控制布线构件。栅极布线用电路板27构成将形成下臂的开关元件3b的栅极电极30b与下臂的栅极信号输入用外部连接端子的焊盘部G2电连接的第二控制布线构件。一对栅极布线用电路板26、27由在绝缘板20的Y方向中央沿X方向延伸的长条体形成。栅极布线用电路板26以平行于开关元件3a与二极管元件4a的排列方向(X方向)的方式延伸。栅极布线用电路板27以平行于开关元件3b与二极管元件4b的排列方向(X方向)的方式延伸。
作为一对的栅极布线用电路板26、27被配置为夹在第二电路板24的矩形部与第一电路板23之间。另外，作为一对的栅极布线用电路板26、27沿Y方向排列地配置。一方的栅极布线用电路板26位于Y方向负侧，另一方的栅极布线用电路板27位于Y方向正侧。
即，栅极布线用电路板26偏向下臂侧(第二电路板24侧)地配置，与开关元件3b及二极管元件4b接近。另外，栅极布线用电路板27偏向上臂侧(第一电路板23侧)地配置，与开关元件3a及二极管元件4a接近。
另外，在栅极布线用电路板26的X方向负侧的端部配置有外部连接用的焊盘部G1。栅极布线用电路板26(焊盘部G1)经由控制线W3来与上臂的栅极电极30a连接，详情在后面叙述。同样，在栅极布线用电路板27的X方向正侧的端部配置有外部连接用的焊盘部G2。栅极布线用电路板27(焊盘部G2)经由控制线W4来与下臂的栅极电极30b连接。即，栅极布线用电路板26构成上臂用的栅极布线，栅极布线用电路板27构成下臂用的栅极布线。
如上所述，在电路板22的上表面的规定位置，借助焊料等接合材料(未图示)配置有多个半导体元件(开关元件和二极管元件)。半导体元件例如由硅(Si)、碳化硅(SiC)、氮化镓(GaN)等半导体基板形成为俯视呈方形的形状。在本实施方式中，将开关元件与二极管元件反向并联连接来形成1个臂。
具体地说，在第一电路板23的上表面，沿X方向排列地配置有开关元件3a和二极管元件4a。开关元件3a位于X方向负侧，二极管元件4a位于X方向正侧。开关元件3a与二极管元件4a反向并联连接，构成上臂。
同样，在第二电路板24的上表面，沿X方向排列地配置有开关元件3b和二极管元件4b。开关元件3b位于X方向正侧，二极管元件4b位于X方向负侧。开关元件3b与二极管元件4b反向并联连接，构成下臂。此外，开关元件3a与二极管元件4a的排列方向同开关元件3b与二极管元件4b的排列方向相反。
开关元件例如可以由IGBT、功率MOSFET、BJT(Bipolar Junction Transistor：双极结型晶体管)等构成。二极管元件例如可以由FWD(Free Wheeling Diode：续流二极管)、SBD(Schottky Barrier Diode：肖特基势垒二极管)、JBS(Junction Barrier Schottky：结势垒肖特基)二极管、MPS(Merged PN Schottky：融合PN肖特基)二极管、PN二极管等构成。
此外，在本实施方式中，将上述的开关元件与二极管元件组合来构成半导体元件，但是不限定于此，能够适当地进行变更。半导体元件例如也可以由将IGBT元件与FWD元件的功能一体化的RC(Reverse Conducting：反向导通)-IGBT元件构成。另外，也可以由具备体二极管的MOSFET元件构成。如果是RC-IGBT或具备体二极管的MOSFET元件，则能够以1个半导体元件来构成开关元件和二极管元件。另外，半导体元件的形状、配置数、配置位置等不限于此，能够适当地变更。例如，也可以将多个开关元件并联连接。另外，也可以将多个二极管元件并联连接。
如上所述，位于第一电路板23上的开关元件3a和二极管元件4a构成上臂，位于第二电路板24上的开关元件3b和二极管元件4b构成下臂。即，上臂与下臂沿X方向排列地配置。
对于这些半导体元件，可以是，在具有第一面以及与第一面相反的一侧的第二面的半导体基板中，在作为上表面的第一面具备这些半导体元件的发射极、源极或阳极电极，在作为下表面的第二面具备这些半导体元件的集电极、漏极或阴极电极。开关元件3a(3b)在第一面具备栅极电极30a(30b)。
各半导体元件的上表面与规定的电路板22通过主电流布线构件电连接。具体地说，开关元件3a及二极管元件4a经由主电流线W1来与第二电路板24的长条部电连接。主电流线W1构成将形成上臂的开关元件3a及二极管元件4a与形成下臂的开关元件3b及二极管元件4b电连接的第一主电流布线构件。具体地说，开关元件3a及二极管元件4a通过所谓的针脚式接合(stitch bonding)来与搭载有开关元件3b及二极管元件4b的第二电路板24电连接，针脚式接合是在每个接合点处不将线切断地对多个接合点连续地实施接合的接合方式。主电流线W2构成将形成下臂的开关元件3b及二极管元件4b与焊盘部E2电连接的第二主电流布线构件，其中，在该焊盘部E2连接有负极侧的外部连接端子。具体地说，开关元件3b及二极管元件4b通过针脚式接合，来经由主电流线W2与形成有焊盘部E2的第三电路板25电连接。
另外，构成上臂的一部分的开关元件3a的栅极电极30a经由控制线W3来与栅极布线用电路板26电连接。控制线W3的一端与栅极电极30a连接，控制线W3的另一端与栅极布线用电路板26的X方向正侧的端部连接。同样，构成下臂的一部分的开关元件3b的栅极电极30b经由控制线W4来与栅极布线用电路板27电连接。控制线W4的一端与栅极电极30b连接，控制线W4的另一端与栅极布线用电路板27的X方向负侧的端部连接。
这些线使用导体线(接合线)。关于导体线的材质，能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。另外，也能够作为布线构件而使用除导体线以外的构件。例如，能够使用带、引线框来代替线。另外，主电流布线构件也可以由金属布线板来构成，详情在后面叙述。
像这样，上臂与下臂通过主电流线W1和第二电路板24串联连接。更具体地说，上臂(开关元件3a)的发射极电极与下臂(开关元件3b)的集电极电极在第二电路板24处串联地连接。
在此，参照图2和图3来说明半导体模块的基本动作，该半导体模块具备将2组的开关元件与同开关元件反向并联地连接的二极管元件的组合串联地连接的结构(上臂下臂)。图2是表示以往构造中的开关动作的电路图。图2A示出上下臂的开关元件3a、3b均断开的初始的状态，图2B示出下臂的开关元件3b接通了的状态。图2C示出下臂的开关元件3b刚被断开后的状态，图2D示出下臂的开关元件3b刚再次接通后的状态。图2E示出下臂的开关元件3b接通后经过了规定时间的稳定状态。图3是表示本实施方式所涉及的电气回路的示意图。图3A示出下臂驱动时的电流路径，与图2D同样地示出下臂的开关元件3b刚接通后的状态。图3B示出上臂驱动时的电流路径，与图3A同样(对称)地示出上臂的开关元件3a刚接通后的状态。此外，图2、图3所示的电路结构与图1的结构对应，因此对出现过的结构标注相同的标记并省略说明。另外，在图2中说明下臂接通断开的情况的例子，但是设为在上臂中也呈现同样(对称)的行为。
如图2A所示，在P端子(焊盘部C1)与N端子(焊盘部E2)之间配置有电源V。另外，在P端子与M端子(焊盘部C2E1)之间存在作为负载的电感L(下面称作负载L)。
如图2B所示，当从外部的控制驱动器经由栅极信号输入用外部连接端子的焊盘部G2向下臂的开关元件3b的栅极流通栅极电流而使下臂的开关元件3b接通时，有电流流向负载L并且也流向该开关元件3b。
然后，如图2C所示，当来自外部的控制驱动器的栅极电流停止从而开关元件3b断开时，在上臂的二极管元件4a与负载L之间产生续流电流。
之后，如图2D所示，当再次从外部的控制驱动器向开关元件3b的栅极流通栅极电流而使开关元件3b再次接通时，不仅向负载L和开关元件3b流通电流，还向上臂的二极管元件4a流通反向的电流(反向恢复电流)。
然后，如图2E所示，当经过规定时间而成为稳定状态时，与图2B同样，仅向负载L和开关元件3b流通电流。
像这样，在图2D中，在上臂的二极管元件4a产生反向恢复电流，由此不仅向负载L流通电流，还向上臂侧流通电流，因此造成损耗。并且，可能产生急剧的电压变动而产生辐射噪声。
因此，本案发明人着眼于将上臂与下臂连接的布线或将下臂与电源V连接的布线、同下臂或上臂的栅极布线之间的方向和位置关系，想到了本发明。具体地说，如图3所示，本实施方式所涉及的电气回路是如下的电气电路：将开关元件3a(第一开关元件)与二极管元件4a(第一二极管元件)反向并联连接来形成上臂，将开关元件3b(第二开关元件)与二极管元件4b(第二二极管元件)反向并联连接来形成下臂，并将上臂与下臂串联连接。
特别是，如图3A所示，将使上臂与下臂连接的布线F1同下臂的栅极布线F2并行地接近配置，以产生互感的电磁感应。另外，流过下臂的栅极布线F2的电流的方向与从上臂的二极管元件4a流向下臂的反向恢复电流的方向相同。
根据该结构，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下(图2C至图2D的状态)，如图3A所示，上臂的二极管元件4a的反向恢复电流以纸面的从右向左的方向流过作为反向恢复电流路径的布线F1。此时，栅极电流在与作为反向恢复电流路径的布线F1接近的位置以与该反向恢复电流相同的方向(从右向左的方向)流过作为栅极电流路径的布线F2。
由此，在布线F1与布线F2之间产生互感的电磁感应，从而下臂的栅极电流被因上臂的反向恢复电流产生的感应电动势抑制。其结果，开关速度变缓，由此反向恢复电流收敛，抑制到成为稳定状态为止的急剧的电压变动。即，能够抑制因反向恢复电流引起的损耗。并且，能够抑制过度急剧的开关动作，从而能够抑制辐射噪声的产生。
同样，如图3B所示，将使下臂与电源V连接的布线F3同上臂的栅极布线F4并行地接近配置，以产生互感的电磁感应。另外，流过上臂的栅极布线F4的电流的方向与从下臂的二极管元件4b流向电源V的反向恢复电流的方向相同。
根据该结构，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，如图3B所示，下臂的二极管元件4b的反向恢复电流以纸面的从左向右的方向流过作为反向恢复电流路径的布线F3。此时，栅极电流在与作为反向恢复电流路径的布线F3接近的位置以与该反向恢复电流相同的方向(从左向右的方向)流过作为栅极电流路径的布线F4。
由此，在布线F3与布线F4之间产生互感的电磁感应，从而上臂的栅极电流被因下臂的反向恢复电流产生的感应电动势抑制。其结果，开关速度变缓，由此反向恢复电流收敛，抑制到成为稳定状态为止的急剧的电压变动。即，能够抑制因反向恢复电流引起的损耗。并且，能够抑制过度急剧的开关动作，从而能够抑制辐射噪声的产生。
接着，参照图4来说明应用了本实施方式所涉及的电气回路的半导体模块中的电流的流动。图4是示出本实施方式中的电流的流动的半导体模块的俯视图。此外，方便起见，在图4中省略图1的主电流布线构件进行说明。
如图4所示，构成上臂的开关元件3a和二极管元件4a在第一电路板23上沿X方向排列地配置。构成下臂的开关元件3b和二极管元件4b在第二电路板24上沿X方向排列地配置。另外，将开关元件3b与二极管元件4b电连接的主电流线W2(第二主电流布线构件：参照图1)同开关元件3b与二极管元件4b的排列方向并行地延伸。并且，与开关元件3a的栅极电极30a电连接的栅极布线用电路板26(第一栅极布线用电路板)同主电流线W2以并行地延伸的方式邻接配置。流过栅极布线用电路板26的栅极电流I1与流过主电流线W2的反向恢复电流I2的方向相同。
根据该结构，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，从外部的控制驱动器向栅极信号输入用外部连接端子的焊盘部G1流入栅极电流I1，且该栅极电流I1从焊盘部G1经由栅极布线用电路板26和控制线W3流向上臂的开关元件3a的栅极电极30a。同时，从中间端子连接用的焊盘部C2E1经由第二电路板24、二极管元件4b以及主电流线W2(参照图1A)向负极侧外部连接端子连接用的焊盘部E2流通下臂的二极管元件4b的反向恢复电流I2。在此，作为栅极电流路径的栅极布线用电路板26与作为反向恢复电流路径的主电流线W2以并行地延伸的方式邻接配置(参照图1A)。另外，栅极电流I1与反向恢复电流I2以同一方向(X方向正方向)流动。通过将这2条电流路径以同一方向接近配置来产生互感的电磁感应，上臂的栅极电流I1被因反向恢复电流I2产生的感应电动势抑制。其结果，开关速度变缓，由此反向恢复电流收敛，抑制到成为稳定状态为止的急剧的电压变动。
另外，将开关元件3a与二极管元件4a电连接的主电流线W1(第一主电流布线构件：参照图1)同开关元件3a与二极管元件4a的排列方向并行地延伸。并且，与开关元件3b的栅极电极30b电连接的栅极布线用电路板27(第二栅极布线用电路板)同主电流线W1以并行地延伸的方式邻接配置。流过栅极布线用电路板27的栅极电流I3与流过主电流线W1的反向恢复电流I4的方向相同。
根据该结构，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下，从外部的控制驱动器向栅极信号输入用外部连接端子的焊盘部G2流入栅极电流I3，且该栅极电流I3从焊盘部G2经由栅极布线用电路板27和控制线W4流向下臂的开关元件3b的栅极电极30b。同时，从正极侧外部连接端子连接用的焊盘部C1经由第一电路板23、二极管元件4a以及主电流线W1(参照图1A)向中间端子连接用的焊盘部C2E1流通上臂的二极管元件4a的反向恢复电流I4。在此，作为栅极电流路径的栅极布线用电路板27与作为反向恢复电流路径的主电流线W1以并行地延伸的方式邻接配置(参照图1A)。另外，栅极电流I3与反向恢复电流I4以同一方向(X方向负方向)流动。通过这2条电流路径以同一方向接近配置来产生互感的电磁感应，下臂的栅极电流I3被因反向恢复电流I4产生的感应电动势抑制。其结果，开关速度变缓，由此反向恢复电流收敛，抑制到成为稳定状态为止的急剧的电压变动。根据该结构，上下臂的栅极电流I1、I3彼此反方向地流动，上下臂的反向恢复电流I2、I4彼此反方向地流动。
另外，在本实施方式中，第二电路板24的矩形部和第一电路板23被配置为在与第二电路板24的矩形部和第一电路板23的延伸方向(X方向)交叉的方向(Y方向)上将栅极布线用电路板26、27夹在中间。栅极布线用电路板26偏向第二电路板24侧地配置，栅极布线用电路板27偏向第一电路板23侧地配置。
另外，栅极布线用电路板26优选具有开关元件3b和二极管元件4b的排列方向上的宽度以上的长度。同样，栅极布线用电路板27优选具有开关元件3a和二极管元件4a的排列方向上的宽度以上的长度。
根据该结构，能够进一步提高反向恢复电流I2(I4)的感应电动势对栅极电流I1(I3)的抑制效果。即，在将开关元件与二极管进行组合的结构中，通过设置与这两种元件的宽度对应的长度的栅极电流路径，能够更有效地抑制栅极电流。
在此，参照图5来说明由反向恢复引起的电压浪涌、电压变化的电流依赖性。图5是表示相对于电流的电压浪涌、电压变化的曲线图。更具体地说，图5A示出相对于电流Ir(横轴)的电压浪涌Vrp(纵轴)，图5B示出相对于电流Ir(横轴)的电压变化率dV/dt(纵轴)。另外，在图5中，虚线的曲线表示以往的例子，实线的曲线表示本申请的例子。
如图5A和图5B所示，在以往具有以下性质：随着半导体模块的开关的高速化变为可能，尤其在规定的低电流区，电压浪涌Vrp、电流变化率dV/dt剧变。由此，有可能产生辐射噪声，对周边电路造成误动作等影响。考虑通过栅极电阻RG来抑制开关速度，以抑制该辐射噪声。然而，存在当使栅极电阻RG增大时开关损耗大幅地增大的问题。
即，栅极电阻RG是能够对模块整体带来影响的电阻，因此在以往的通过栅极电阻RG进行的开关速度的控制中，对电流的整个区造成影响。例如，当增大栅极电阻RG以在低电流区抑制开关速度的情况下，电流的整个区的开关速度变慢，开关损耗大幅地增大。
在本申请发明中，通过采用上述的结构，开关速度越急剧则越能发挥损耗的抑制效果。因此，不改变栅极电阻RG，能够仅针对规定区(低电流区)提高损耗的抑制效果，从而能够抑制除低电流区以外的比较高的电流区中的开关速度的钝化或损耗增大。在此，上述的低电流区优选为模块的额定电流的20％以下。
如以上说明的那样，在本实施方式中，将相向臂的二极管元件中的反向恢复电流路径与驱动侧的开关元件中的栅极电流路径以同一方向接近配置，由此在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。
接着，参照图6至图11来说明变形例。图6是第一变形例所涉及的半导体模块的示意图。图7是第二变形例所涉及的半导体模块的示意图。图8和图9是第三变形例所涉及的半导体模块的示意图。图10和图11是第四变形例所涉及的半导体模块的示意图。在下面的任一变形例中，均与上述实施方式同样，将相向臂的二极管元件中的反向恢复电流路径与驱动侧的开关元件中的栅极电流路径以同一方向接近配置。即，在与下臂的反向恢复电流路径接近的位置，以与反向恢复电流I2相同的方向流通栅极电流I1，在与上臂的反向恢复电流路径接近的位置，以与反向恢复电流I4相同的方向流通栅极电流I3。由此，在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。此外，在下面的变形例中，仅主要说明不同点，对出现过的结构标注相同的标记，并适当地省略对其的说明。
在上述实施方式中，说明了开关元件3a与二极管元件4a在X方向上的排列顺序同开关元件3b与二极管元件4b在X方向上的排列顺序相反的情况，但是不限定于该结构。例如，也可以是图6A和图6B所示的结构。
如图6A和图6B所示，开关元件3a与二极管元件4a在X方向上的排列顺序同开关元件3b与二极管元件4b在X方向上的排列顺序相同。更具体地说，俯视呈L字状的第二电路板24的角部的一部分被切掉。在该被切掉的部分处配置有第三电路板25。在第二电路板24上的X方向负侧配置有开关元件3b，在X方向正侧配置有二极管元件4b。另外，控制线W3的另一端与栅极布线用电路板26的X方向负侧的端部连接。另外，焊盘部G1配置于栅极布线用电路板26的X方向正侧的端部。根据该结构，栅极信号输入用外部连接端子的焊盘部G1和焊盘部G2均配置于相同侧的端部(在图6A中为X方向正侧的端部)，由此能够从外部的控制驱动器简便地进行布线。
根据该结构，作为上臂的栅极电流路径的栅极布线用电路板26与作为下臂的反向恢复电流路径的主电流线W2以并行地延伸的方式邻接配置。而且，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，上臂的栅极电流I1与下臂的反向恢复电流I2以同一方向(X方向负方向)流动。因此，产生互感的电磁感应，在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。
另外，根据该结构，作为下臂的栅极电流路径的栅极布线用电路板27与作为上臂的反向恢复电流路径的主电流线W1以并行地延伸的方式邻接配置。而且，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下，下臂的栅极电流I3与上臂的反向恢复电流I4以同一方向(X方向负方向)流动。因此，产生互感的电磁感应，在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。根据该结构，如图6那样，上下臂的栅极电流I1、I3和上下臂的反向恢复电流I2、I4全部以相同的方向(X方向负方向)流动。
另外，在上述实施方式中，说明了第一电路板23与第二电路板24沿Y方向排列的情况，但是不限定于此。例如，也可以是图7A和图7B所示的结构。
如图7A和图7B所示，第一电路板23和第二电路板24沿着开关元件3a与二极管元件4a的排列方向、或者开关元件3b与二极管元件4b的排列方向(X方向)排列地配置。在第一电路板23上，开关元件3a位于X方向负侧，二极管元件4a位于X方向正侧。在第二电路板24上，开关元件3b位于X方向正侧，二极管元件4b位于X方向负侧。即，开关元件3a、3b位于模块的内侧，以被二极管元件4a、4b夹在中间的方式配置。
栅极布线用电路板26、27由沿X方向延伸的长条体形成，以在Y方向上将第一电路板23和第二电路板24夹在中间的方式配置。栅极布线用电路板26位于Y方向正侧，栅极布线用电路板27位于Y方向负侧。
另外，在图7中，作为主电流布线构件的主电流布线用电路板28、29配置在绝缘板20上。主电流布线用电路板28、29由沿X方向延伸的长条体形成，以在Y方向上将栅极布线用电路板26、27夹在中间的方式配置。主电流布线用电路板28在相比于栅极布线用电路板27而言的Y方向负侧沿着栅极布线用电路板27邻接配置。主电流布线用电路板29在相比于栅极布线用电路板26而言的Y方向正侧沿着栅极布线用电路板26邻接配置。
主电流布线用电路板28经由主电流线W1来与开关元件3a及二极管元件4a电连接。主电流布线用电路板29经由主电流线W2来与开关元件3b及二极管元件4b电连接。
根据该结构，作为上臂的栅极电流路径的栅极布线用电路板26与作为下臂的反向恢复电流路径的主电流布线用电路板29以并行地延伸的方式邻接配置。而且，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，上臂的栅极电流I1与下臂的反向恢复电流I2以同一方向(X方向正方向)流动。因此，产生互感的电磁感应，在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。
另外，根据该结构，作为下臂的栅极电流路径的栅极布线用电路板27与作为上臂的反向恢复电流路径的主电流布线用电路板28以并行地延伸的方式邻接配置。而且，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下，下臂的栅极电流I3与上臂的反向恢复电流I4以同一方向(X方向负方向)流动。因此，产生互感的电磁感应，在电压变动急剧的电流区能够抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。根据该结构，上下臂的栅极电流I1、I3彼此反方向地流动，上下臂的反向恢复电流I2、I4彼此反方向地流动。
另外，在上述实施方式中，说明了在单一的绝缘板20上形成栅极布线用电路板26、27、主电流布线用电路板28、29的情况，但是不限定于该结构。例如，也可以是图8和图9所示的结构。在图8和图9的结构中，在层叠基板2(主基板)的上方设置有布线用的副基板5这一点与上述不同。
图8A是半导体模块100的俯视图，图8B是沿着图8A的X-X线切断的截面图，图8C是沿着图8A的Y-Y线切断的截面图。图9A是在主基板上配置有半导体元件的状态的俯视图，图9B是从上方观察副基板的下表面(B面)的俯视图，图9C是从上方观察副基板的上表面(A面)的俯视图。此外，在图8和图9中，将焊盘部改称作外部连接端子。
如图8和图9所示，半导体模块100在层叠基板2的上方配置有电流布线用的副基板5。配置于层叠基板2的半导体元件和副基板5被密封树脂10密封。在绝缘板20的上表面形成有第一电路板23、第二电路板24以及第三电路板25。
副基板5具有绝缘板50、形成于绝缘板20的上表面的栅极布线用电路板26、27、以及形成于绝缘板20的下表面的主电流布线用电路板28、29(主电流布线构件)。副基板5形成为与层叠基板对应的俯视呈大致矩形的形状。副基板5例如也可以由印刷电路板形成。
开关元件3a和二极管元件4a经由沿Z方向延伸的圆柱状的连接销P1来与主电流布线用电路板28电连接。开关元件3b和二极管元件4b经由沿Z方向延伸的圆柱状的连接销P2来与主电流布线用电路板29电连接。
开关元件3a的栅极电极30a经由沿Z方向延伸的圆柱状的连接销P3来与栅极布线用电路板26电连接。开关元件3b的栅极电极30b经由沿Z方向延伸的圆柱状的连接销P4来与栅极布线用电路板27电连接。
外部连接端子C2E1、C1、E2具有沿Z方向延伸的圆柱形状。外部连接端子C2E1的下端与第二电路板24电连接，上端贯通主电流布线用电路板28并突出到上方。外部连接端子C1的下端与第一电路板23电连接，上端贯通绝缘板50并突出到上方。外部连接端子E2的下端与第三电路板25电连接，上端贯通主电流布线用电路板29并突出到上方。
如图8C所示，根据该结构，作为上臂的栅极电流路径的栅极布线用电路板26与作为下臂的反向恢复电流路径的主电流布线用电路板29在副基板5以隔着绝缘板50并行地延伸的方式邻接配置。而且，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，上臂的栅极电流I1与下臂的反向恢复电流I2以同一方向(X方向正方向)流动。
另外，如图8B所示，根据该结构，作为下臂的栅极电流路径的栅极布线用电路板27与作为上臂的反向恢复电流路径的主电流布线用电路板28在副基板5以隔着绝缘板50并行地延伸的方式邻接配置。而且，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下，下臂的栅极电流I3与上臂的反向恢复电流I4以同一方向(X方向负方向)流动。
如上所述，根据图8和图9的结构，一个臂的栅极电流路径与另一个臂的反向恢复电流路径在副基板5以隔着绝缘板50并行地延伸的方式邻接配置。因此，能够将一个臂的栅极电流路径与另一个臂的反向恢复电流路径在相向的平面邻接配置，另外，能够使一个臂的栅极电流路径与另一个臂的反向恢复电流路径以最佳的绝缘距离接近。因此，产生大的互感的电磁感应，在电压变动急剧的电流区能够更有效地抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。
另外，也可以是图10和图11的结构。图11A是沿着图10的α-α线切断的截面图，图11B是沿着图10的β-β线切断的截面图。在图10和图11中，栅极布线用电路板26、27以及主电流布线用电路板28、29分别由与层叠基板2独立地形成的金属布线板60-63(也可以称作引线框)构成这一点与上述实施方式不同。
金属布线板60-63例如是使用铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料通过冲压加工等而形成的。此外，图10和图11所示的金属布线板的形状只用于示出一例，能够适当地进行变更。
金属布线板60、61具有在X方向上水平地延伸的水平部60a、61a、第一端部60b、61b以及第二端部60c、61c。第一端部60b与栅极布线用电路板26电连接。第二端部60c与外部连接端子G1电连接。第一端部61b与栅极布线用电路板27电连接。第二端部61c与外部连接端子G2电连接。
金属布线板62、63具有在X方向上水平地延伸的水平部62a、63a、第一连接部62b、63b、第二连接部62c、63c以及第三连接部62d、63d。第一连接部62b与开关元件3a电连接。第二连接部62c与二极管元件4a电连接。第三连接部62d与第二电路板24电连接。第一连接部63b与开关元件3b电连接。第二连接部63c与二极管元件4b电连接。第三连接部63d与外部连接端子E2电连接。
如图11B所示，根据该结构，作为上臂的栅极电流路径的金属布线板60的水平部60a与作为下臂的反向恢复电流路径的金属布线板63的水平部63a沿X方向并行地延伸且在Z方向上邻接配置。而且，当在下臂的二极管元件4b中流有续流电流的状态下上臂的开关元件3a被接通的情况下，上臂的栅极电流I1与下臂的反向恢复电流I2以同一方向(X方向正方向)流动。
另外，如图11A所示，根据该结构，作为下臂的栅极电流路径的金属布线板61的水平部61a与作为上臂的反向恢复电流路径的金属布线板62的水平部62a沿X方向并行地延伸且在Z方向上邻接配置。而且，当在上臂的二极管元件4a中流有续流电流的状态下下臂的开关元件3b被接通的情况下，下臂的栅极电流I3与上臂的反向恢复电流I4以同一方向(X方向负的向)流动。
如上所述，根据图10和图11的结构，一个臂的栅极电流路径与另一个臂的反向恢复电流路径在X方向上并行地延伸且在Z方向上邻接配置。因此，能够将一个臂的栅极电流路径与另一个臂的反向恢复电流路径以相向的平面邻接配置。因此，产生大的互感的电磁感应，在电压变动急剧的电流区能够更有效地抑制开关速度。而且，在电压变动不急剧的电流区，能够不使开关速度过慢，抑制开关时的损耗。
另外，在上述实施方式中，半导体元件的个数和配置位置不限定于上述结构，能够适当地变更。
另外，在上述实施方式中，电路板的个数和布局不限定于上述结构，能够适当地变更。
另外，在上述实施方式中，设为层叠基板2、半导体元件形成为俯视呈矩形的形状或方形的形状的结构，但是不限定于该结构。层叠基板2、半导体元件也可以形成为除上述形状以外的多边形状。
另外，说明了本实施方式和变形例，但是作为其它实施方式，也可以是将上述实施方式和变形例整体性地或部分性地进行组合而得到的方式。
另外，本实施方式并不限定于上述的实施方式和变形例，也可以在不脱离技术思想的宗旨的范围内进行各种变更、置换、变形。并且，如果由于技术的进步或派生出的其它技术而能够通过其它方法来实现技术思想，则也可以使用该方法来实施。因而，权利要求书覆盖可能包含于技术思想的范围内的所有实施方式。
下述整理上述实施方式中的特征点。
上述实施方式所记载的电气回路是将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接的电气回路，其中，将所述上臂和所述下臂中的一个臂的栅极电流路径与另一个臂的反向恢复电流路径并行地接近配置，所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
另外，在上述实施方式所记载的电气回路中，将使所述上臂与所述下臂连接的布线同所述下臂的栅极布线并行地接近配置，流过所述下臂的栅极布线的电流的方向与从所述上臂的所述第一二极管元件流向所述下臂的反向恢复电流的方向相同。
另外，在上述实施方式所记载的电气回路中，将使所述下臂与电源连接的布线同所述上臂的栅极布线并行地接近配置，流过所述上臂的栅极布线的电流的方向与从所述下臂的所述第二二极管元件流向所述电源的反向恢复电流的方向相同。
另外，上述实施方式所记载的半导体模块是将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接的半导体模块，其中，将形成所述上臂和所述下臂中的一个臂的栅极电流路径的控制布线构件与形成另一个臂的反向恢复电流路径的主电流布线构件并行地接近配置，所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
另外，上述实施方式所记载的半导体模块具备：第一控制布线构件，其将形成所述上臂的半导体元件的栅极电极与所述上臂的栅极信号输入用外部连接端子电连接；以及第二主电流布线构件，其将形成所述下臂的半导体元件与负极侧外部连接端子电连接，其中，所述第一控制布线构件与所述第二主电流布线构件以并行地延伸的方式邻接配置，流过所述第一控制布线构件的电流的方向与流过所述第二主电流布线构件的反向恢复电流的方向相同。
另外，上述实施方式所记载的半导体模块具备：第一主电流布线构件，其将形成所述上臂的半导体元件与形成所述下臂的其它半导体元件电连接；以及第二控制布线构件，其将形成所述下臂的其它半导体元件的栅极电极与所述下臂的栅极信号输入用外部连接端子电连接，其中，所述第二控制布线构件与所述第一主电流布线构件以并行地延伸的方式邻接配置，流过所述第二控制布线构件的电流的方向与流过所述第一主电流布线构件的反向恢复电流的方向相同。
另外，在上述实施方式所记载的半导体模块中，从所述上臂的栅极信号输入用外部连接端子向所述上臂的栅极电极延伸的第一控制布线构件的方向与从所述下臂向负极侧外部连接端子延伸的第二主电流布线构件的方向相同，从所述下臂的栅极信号输入用外部连接端子向所述下臂的栅极电极延伸的第二控制布线构件的方向与从形成所述上臂的半导体元件向形成所述下臂的其它半导体元件延伸的第一主电流布线构件的方向相同。
另外，在上述实施方式所记载的半导体模块中，所述第一主电流布线构件和所述第二主电流布线构件被配置为在与所述第一控制布线构件和所述第二控制布线构件的延伸方向交叉的方向上将所述第一控制布线构件和所述第二控制布线构件夹在中间，所述第一控制布线构件偏向所述第二主电流布线构件地配置，所述第二控制布线构件偏向所述第一主电流布线构件地配置。
另外，在上述实施方式所记载的半导体模块中，所述第一主电流布线构件由导体线、形成在层叠基板上的电路板或者金属布线板构成，所述第二主电流布线构件由导体线、形成在层叠基板上的电路板或者金属布线板构成，所述第一控制布线构件是形成在层叠基板上的第一栅极布线用电路板，所述第二控制布线构件是形成在层叠基板上的第二栅极布线用电路板。
另外，在上述实施方式所记载的半导体模块中，所述上臂是将第一开关元件与第一二极管元件并联连接而形成的，所述下臂是将第二开关元件与第二二极管元件并联连接而形成的，所述半导体模块还具备：第一电路板，所述第一开关元件和所述第一二极管元件排列配置于所述第一电路板；以及第二电路板，所述第二开关元件和所述第二二极管元件排列配置于所述第二电路板，所述第一电路板和所述第二电路板被配置为在与所述第一电路板和所述第二电路板的延伸方向交叉的方向上将所述第一栅极布线用电路板和所述第二栅极布线用电路板夹在中间，所述第一栅极布线用电路板偏向所述第二电路板侧地配置，所述第二栅极布线用电路板偏向所述第一电路板侧地配置。
另外，在上述实施方式所记载的半导体模块中，所述第一栅极布线用电路板具有所述第二开关元件和所述第二二极管元件的排列方向上的宽度以上的长度，所述第二栅极布线用电路板具有所述第一开关元件和所述第一二极管元件的排列方向上的宽度以上的长度。
另外，在上述实施方式所记载的半导体模块中，流过所述第一控制布线构件的电流的方向与流过所述第二控制布线构件的电流的方向相反，流过所述第二主电流布线构件的电流的方向与流过所述第一主电流布线构件的电流的方向相反。
另外，在上述实施方式所记载的半导体模块中，所述第一开关元件与所述第一二极管元件的排列顺序同所述第二开关元件与所述第二二极管元件的排列顺序相反。
另外，在上述实施方式所记载的半导体模块中，流过所述第一控制布线构件的电流的方向与流过所述第二控制布线构件的电流的方向相同，流过所述第二主电流布线构件的电流的方向与流过所述第一主电流布线构件的电流的方向相同。
另外，在上述实施方式所记载的半导体模块中，所述第一开关元件与所述第一二极管元件的排列顺序同所述第二开关元件与所述第二二极管元件的排列顺序相同。
另外，在上述实施方式所记载的半导体模块中，所述第一主电流布线构件是形成在层叠基板上的第一主电流电路板，所述第二主电流布线构件是形成在层叠基板上的第二主电流电路板。
另外，在上述实施方式所记载的半导体模块中，所述第一电路板和所述第二电路板沿着所述第一开关元件与所述第一二极管元件的排列方向、或者所述第二开关元件与所述第二二极管元件的排列方向排列地配置，所述第一栅极布线用电路板和所述第二栅极布线用电路板被配置为将所述第一电路板和所述第二电路板夹在中间，所述第一主电流布线构件和所述第二主电流布线构件被配置为将所述第一栅极布线用电路板和所述第二栅极布线用电路板夹在中间。
另外，在上述实施方式所记载的半导体模块中，所述第二二极管元件、所述第二开关元件、所述第一开关元件、所述第一二极管元件按此顺序排列地配置。
另外，上述实施方式所记载的半导体模块还具备：层叠基板，在该层叠基板配置有形成所述上臂的半导体元件和形成下臂的其它半导体元件；以及副基板，在所述副基板的一个面形成有所述第一栅极布线用电路板和所述第二栅极布线用电路板，且隔着绝缘板在所述副基板的另一个面形成有所述第一主电流布线构件和所述第二主电流布线构件，所述副基板配置于所述层叠基板的上方。
另外，在上述实施方式所记载的半导体模块中，还具备层叠基板，在该层叠基板配置有形成所述上臂的半导体元件和形成下臂的其它半导体元件，所述第一主电流布线构件、所述第二主电流布线构件、所述第一栅极布线用电路板以及所述第二栅极布线用电路板分别由相对于所述层叠基板独立地形成的金属布线板构成。
产业上的可利用性
如以上说明的那样，本发明在电压变动急剧的电流区抑制开关速度，在电压变动不急剧的电流区避免开关速度过慢。因此，具有能够在抑制开关时的损耗增大的同时抑制电磁辐射噪声的效果，特别是对于电气回路和半导体模块是有用的。
本申请基于2020年3月18日申请的日本特愿2020-048329。在此包含其全部内容。

Claims (20)

1.一种电气回路，在所述电气回路中，将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接，其中，
将所述上臂和所述下臂中的一个臂的栅极电流路径与另一个臂的反向恢复电流路径并行地接近配置，
所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
2.根据权利要求1所述的电气回路，其特征在于，
将使所述上臂与所述下臂连接的布线同所述下臂的栅极布线并行地接近配置，
流过所述下臂的栅极布线的电流的方向与从所述上臂流向所述下臂的反向恢复电流的方向相同。
3.根据权利要求1或2所述的电气回路，其特征在于，
将使所述下臂与电源连接的布线同所述上臂的栅极布线并行地接近配置，
流过所述上臂的栅极布线的电流的方向与从所述下臂流向所述电源的反向恢复电流的方向相同。
4.一种半导体模块，在所述半导体模块中，将形成上臂的半导体元件与形成下臂的其它半导体元件串联连接，其中，
将形成所述上臂和所述下臂中的一个臂的栅极电流路径的控制布线构件与形成另一个臂的反向恢复电流路径的主电流布线构件并行地接近配置，所述栅极电流路径的方向与所述反向恢复电流路径的方向相同。
5.根据权利要求4所述的半导体模块，其特征在于，具备：
第一控制布线构件，其将形成所述上臂的半导体元件的栅极电极与所述上臂的栅极信号输入用外部连接端子电连接；以及
第二主电流布线构件，其将形成所述下臂的半导体元件与负极侧外部连接端子电连接，
其中，所述第一控制布线构件与所述第二主电流布线构件以并行地延伸的方式邻接配置，
流过所述第一控制布线构件的电流的方向与流过所述第二主电流布线构件的反向恢复电流的方向相同。
6.根据权利要求4或5所述的半导体模块，其特征在于，还具备：
第一主电流布线构件，其将形成所述上臂的半导体元件与形成所述下臂的其它半导体元件电连接；以及
第二控制布线构件，其将形成所述下臂的其它半导体元件的栅极电极与所述下臂的栅极信号输入用外部连接端子电连接，
其中，所述第二控制布线构件与所述第一主电流布线构件以并行地延伸的方式邻接配置，
流过所述第二控制布线构件的电流的方向与流过所述第一主电流布线构件的反向恢复电流的方向相同。
7.根据权利要求4～6中的任一项所述的半导体模块，其特征在于，
从所述上臂的栅极信号输入用外部连接端子向所述上臂的栅极电极延伸的第一控制布线构件的方向与从所述下臂向负极侧外部连接端子延伸的第二主电流布线构件的方向相同，
从所述下臂的栅极信号输入用外部连接端子向所述下臂的栅极电极延伸的第二控制布线构件的方向与从形成所述上臂的半导体元件向形成所述下臂的其它半导体元件延伸的第一主电流布线构件的方向相同。
8.根据权利要求7所述的半导体模块，其特征在于，
所述第一主电流布线构件和所述第二主电流布线构件被配置为在与第一主电流布线构件和所述第二主电流布线构件的延伸方向交叉的方向上将所述第一控制布线构件和所述第二控制布线构件夹在中间，
所述第一控制布线构件偏向所述第二主电流布线构件地配置，
所述第二控制布线构件偏向所述第一主电流布线构件地配置。
9.根据权利要求7或8所述的半导体模块，其特征在于，
所述第一主电流布线构件由导体线、形成在层叠基板上的电路板或者金属布线板构成，
所述第二主电流布线构件由导体线、形成在层叠基板上的电路板或者金属布线板构成，
所述第一控制布线构件是形成在层叠基板上的第一栅极布线用电路板，
所述第二控制布线构件是形成在层叠基板上的第二栅极布线用电路板。
10.根据权利要求9所述的半导体模块，其特征在于，
所述上臂是将第一开关元件与第一二极管元件并联连接而形成的，
所述下臂是将第二开关元件与第二二极管元件并联连接而形成的，
所述半导体模块还具备：
第一电路板，所述第一开关元件和所述第一二极管元件排列配置于所述第一电路板；以及
第二电路板，所述第二开关元件和所述第二二极管元件排列配置于所述第二电路板，
所述第一电路板和所述第二电路板被配置为在与所述第一电路板和所述第二电路板的延伸方向交叉的方向上将所述第一栅极布线用电路板和所述第二栅极布线用电路板夹在中间，
所述第一栅极布线用电路板偏向所述第二电路板侧地配置，
所述第二栅极布线用电路板偏向所述第一电路板侧地配置。
11.根据权利要求10所述的半导体模块，其特征在于，
所述第一栅极布线用电路板具有所述第二开关元件和所述第二二极管元件的排列方向上的宽度以上的长度，
所述第二栅极布线用电路板具有所述第一开关元件和所述第一二极管元件的排列方向上的宽度以上的长度。
12.根据权利要求10或11所述的半导体模块，其特征在于，
流过所述第一控制布线构件的电流的方向与流过所述第二控制布线构件的电流的方向相反，
流过所述第二主电流布线构件的电流的方向与流过所述第一主电流布线构件的电流的方向相反。
13.根据权利要求10～12中的任一项所述的半导体模块，其特征在于，
所述第一开关元件与所述第一二极管元件的排列顺序同所述第二开关元件与所述第二二极管元件的排列顺序相反。
14.根据权利要求10或11所述的半导体模块，其特征在于，
流过所述第一控制布线构件的电流的方向与流过所述第二控制布线构件的电流的方向相同，
流过所述第二主电流布线构件的电流的方向与流过所述第一主电流布线构件的电流的方向相同。
15.根据权利要求14所述的半导体模块，其特征在于，
所述第一开关元件与所述第一二极管元件的排列顺序同所述第二开关元件与所述第二二极管元件的排列顺序相同。
16.根据权利要求10所述的半导体模块，其特征在于，
所述第一主电流布线构件是形成在层叠基板上的第一主电流电路板，
所述第二主电流布线构件是形成在层叠基板上的第二主电流电路板。
17.根据权利要求16所述的半导体模块，其特征在于，
所述第一电路板和所述第二电路板沿着所述第一开关元件与所述第一二极管元件的排列方向、或者所述第二开关元件与所述第二二极管元件的排列方向排列地配置，
所述第一栅极布线用电路板和所述第二栅极布线用电路板被配置为将所述第一电路板和所述第二电路板夹在中间，
所述第一主电流布线构件和所述第二主电流布线构件被配置为将所述第一栅极布线用电路板和所述第二栅极布线用电路板夹在中间。
18.根据权利要求17所述的半导体模块，其特征在于，
所述第二二极管元件、所述第二开关元件、所述第一开关元件、所述第一二极管元件按此顺序排列地配置。
19.根据权利要求7所述的半导体模块，其特征在于，还具备：
层叠基板，在该层叠基板配置有形成所述上臂的半导体元件和形成下臂的其它半导体元件；以及
副基板，在所述副基板的一个面形成有第一栅极布线用电路板和第二栅极布线用电路板，且隔着绝缘板在所述副基板的另一个面形成有所述第一主电流布线构件和所述第二主电流布线构件，
所述副基板配置于所述层叠基板的上方。
20.根据权利要求7所述的半导体模块，其特征在于，
还具备层叠基板，在该层叠基板配置有形成所述上臂的半导体元件和形成下臂的其它半导体元件，
所述第一主电流布线构件、所述第二主电流布线构件、第一栅极布线用电路板以及第二栅极布线用电路板分别由相对于所述层叠基板独立地形成的金属布线板构成。
CN202180005155.2A 2020-03-18 2021-01-21 电气回路和半导体模块 Pending CN114365281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-048329 2020-03-18
JP2020048329 2020-03-18
PCT/JP2021/002005 WO2021186888A1 (ja) 2020-03-18 2021-01-21 電気回路及び半導体モジュール

Publications (1)

Publication Number Publication Date
CN114365281A true CN114365281A (zh) 2022-04-15

Family

ID=77770793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005155.2A Pending CN114365281A (zh) 2020-03-18 2021-01-21 电气回路和半导体模块

Country Status (5)

Country Link
US (1) US20220189930A1 (zh)
JP (1) JP7231109B2 (zh)
CN (1) CN114365281A (zh)
DE (1) DE112021000083T5 (zh)
WO (1) WO2021186888A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023139720A1 (zh) * 2022-01-20 2023-07-27

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712799B2 (ja) * 1990-09-25 1998-02-16 富士電機株式会社 電力変換装置の駆動回路
JPH10285950A (ja) * 1997-04-03 1998-10-23 Fuji Electric Co Ltd ３レベル電力変換装置の主回路
JP2004056984A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 電力変換装置
JP4133670B2 (ja) 2003-08-08 2008-08-13 和廣 岡田 角速度センサ
JP4507657B2 (ja) * 2004-03-19 2010-07-21 ソニー株式会社 光ディスクドライブ
JP2007006584A (ja) * 2005-06-22 2007-01-11 Mitsubishi Electric Corp 電力変換装置
JP2008005636A (ja) * 2006-06-23 2008-01-10 Hitachi Ltd 電力変換装置
JP5125269B2 (ja) * 2007-07-11 2013-01-23 三菱電機株式会社 パワー半導体モジュール
JP5407940B2 (ja) 2010-03-04 2014-02-05 株式会社デンソー スイッチング素子の駆動回路
JP6243320B2 (ja) * 2014-11-27 2017-12-06 日立オートモティブシステムズ株式会社 パワー半導体モジュール
WO2017199580A1 (ja) * 2016-05-19 2017-11-23 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP6740306B2 (ja) 2018-09-19 2020-08-12 本田技研工業株式会社 ステータ

Also Published As

Publication number Publication date
DE112021000083T5 (de) 2022-04-21
JP7231109B2 (ja) 2023-03-01
JPWO2021186888A1 (zh) 2021-09-23
WO2021186888A1 (ja) 2021-09-23
US20220189930A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US9305910B2 (en) Semiconductor device
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6750620B2 (ja) 半導体モジュール
JP7428018B2 (ja) 半導体モジュール
JP6907931B2 (ja) 半導体モジュール
CN111801795A (zh) 半导体装置
US11398448B2 (en) Semiconductor module
JP6583072B2 (ja) 半導体モジュール
CN111788682A (zh) 半导体装置
JP7428017B2 (ja) 半導体モジュール
US11335660B2 (en) Semiconductor module
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
US20220189930A1 (en) Module
US20230282622A1 (en) Semiconductor device
CN113748509B (zh) 半导体装置
JP4243043B2 (ja) 半導体モジュール
WO2022176675A1 (ja) 半導体装置
US20230402336A1 (en) Semiconductor module
JP6844668B2 (ja) 半導体モジュール
US20230170292A1 (en) Semiconductor device
CN116913904A (zh) 半导体模块
JP2023081134A (ja) 半導体モジュール、半導体装置、及び車両
JP2022162191A (ja) 電力用半導体モジュール
CN117378047A (zh) 半导体模块
JP2013084809A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination