JP4161901B2 - 昇圧回路および負荷駆動回路 - Google Patents

昇圧回路および負荷駆動回路 Download PDF

Info

Publication number
JP4161901B2
JP4161901B2 JP2003429829A JP2003429829A JP4161901B2 JP 4161901 B2 JP4161901 B2 JP 4161901B2 JP 2003429829 A JP2003429829 A JP 2003429829A JP 2003429829 A JP2003429829 A JP 2003429829A JP 4161901 B2 JP4161901 B2 JP 4161901B2
Authority
JP
Japan
Prior art keywords
load
circuit
booster
drive
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003429829A
Other languages
English (en)
Other versions
JP2005191852A (ja
Inventor
博一 豊田
進 上田
敬司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003429829A priority Critical patent/JP4161901B2/ja
Publication of JP2005191852A publication Critical patent/JP2005191852A/ja
Application granted granted Critical
Publication of JP4161901B2 publication Critical patent/JP4161901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電圧を昇圧して負荷に供給する昇圧回路,およびこの昇圧回路を使用した負荷駆動回路に関する。
モータやロータ等の発電機負荷を駆動する場合等には、昇圧回路が用いられる。例えば図7に示すような昇圧回路1は、外部から与えられる駆動制御信号に基づいて昇圧部2により昇圧し負荷駆動用トランジスタ3のゲートに昇圧電圧を供給することで負荷4を駆動する。
この昇圧回路1の昇圧部2は、負荷駆動用トランジスタ3がオフ状態からオン状態に過渡的に移行する段階において、比較的高い周波数(例えば周波数f=833kHz)の昇圧駆動信号のオンオフが繰り返されることによりトランジスタ3のゲート電圧を昇圧する。このとき、例えば負荷が駆動していない状態から負荷が駆動する状態に移行する初動時には、特に昇圧回路1側に印加される電流が0から例えば数mA〜数十mA程度まで急激に上昇する。初動時には、負荷4に流れる電流I1(負荷電流)が少ないため、負荷電流I1に対して昇圧回路1に印加される電流I2の割合が定常駆動時に比較して大きくなる。したがって、負荷4に流れる電流よりも昇圧回路1に流れる電流によるノイズが外部に影響を及ぼしてしまう。
この種のノイズの影響を低減する方法として、例えば、昇圧回路1のクロック周波数を低速クロックに切り替える方法や、特許文献1に開示される方法がある。特許文献1に開示される方法では、高速クロックと低速クロックを使用し、負荷の停止時に低速クロックに切り替えてノイズを低減している。
特開平6−311731号公報
しかし、クロックを低速クロックに替えると、常時昇圧能力が低下するため望ましくない。また、負荷の停止時に低速クロックに切り替えたとしても負荷の停止時にしかノイズの低減効果を得ることができない。
本発明は、上記事情に鑑みてなされたもので、その目的は、負荷初動時に昇圧回路から発生するノイズを低減することができる昇圧回路、およびこの昇圧回路を使用した負荷駆動回路を提供することにある。
請求項1記載の発明によれば、昇圧部は電圧を昇圧し、昇圧駆動回路は、負荷検出手段により大小が検出された負荷が所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で昇圧部を駆動するため、たとえ負荷初動時の負荷電流が少なく昇圧回路に流れる電流の割合が大きかったとしても、昇圧回路に流れる電流を抑制できるため、負荷初動時の負荷電流に対する昇圧回路に流れる電流の割合を小さくすることができ、昇圧回路から発生するノイズを低減することができる。
しかも、昇圧駆動回路は、当該昇圧駆動回路に対して供給される供給電圧が所定の定常駆動能力時よりも低下されることにより昇圧能力を低下した状態で昇圧部を昇圧駆動するため、昇圧回路に流れる電流の負荷電流に対する割合を減少させることができ、昇圧回路から発生するノイズをさらに抑制することができる。
請求項記載の発明によれば、昇圧駆動回路は複数設けられ、当該昇圧駆動回路は、所定の定常駆動能力時に動作する昇圧駆動回路数よりも実動作駆動回路数が減少され昇圧能力が低下した状態で昇圧部を昇圧駆動するため、昇圧回路に流れる電流の負荷電流に対する割合を少なくすることができ、昇圧回路から発生するノイズを低減することができる。
請求項記載の発明によれば、昇圧駆動回路は、複数のトランジスタを組み合わせて構成され、負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、定常駆動能力時に動作する昇圧駆動回路の昇圧能力に対して、複数のトランジスタのうちトランジスタサイズの小さいトランジスタが駆動することにより昇圧能力が低下した状態で昇圧部を昇圧駆動するため、昇圧回路に印加される電流の負荷電流に対する割合を抑制することができ、さらにノイズを低減することができる。
請求項記載の発明によれば、電流調整用抵抗器は、負荷の大小を検出する負荷検出手段により検出された負荷が所定の定常駆動能力時の負荷に対して小さいことが検出された場合に、昇圧駆動回路に供給する電流量を抑制させるため昇圧駆動能力が低下し、昇圧回路に流れる電流の負荷電流に対する割合を抑制することができ、さらにノイズを低減することができる。
請求項記載の発明、負荷をPWM駆動する負荷駆動回路に用いられる昇圧回路であって、前記昇圧駆動回路が昇圧能力を低下させて前記昇圧部を昇圧駆動する場合は、前記負荷駆動回路によるPWM駆動時のデューティ比が所定値以下の場合である。
例えば自動車等の車両には、様々な電子機器(電波を応用した機器、例えばラジオ機器)が搭載されている。前記した昇圧回路から例えばラジオ周波数帯にノイズを発生してしまうと、これらの電子機器の正常な機器動作に悪影響を引き起こしてしまうため、好ましくない。請求項記載の発明によれば、請求項1ないしの何れかに記載の昇圧回路を車両用負荷駆動回路に搭載しているため、車載電子機器に与えられるノイズの影響を極力低減することができる。
以下、本発明の一実施形態について図1ないし図5を参照しながら説明する。
図1は、負荷駆動回路10の電気的構成を機能ブロック図により示している。この負荷駆動回路10は、負荷検出手段としての駆動制御回路11、補助用駆動制御回路12,2つ(複数)の昇圧駆動回路13a…13b,電圧供給回路14,昇圧部15,昇圧部用電源供給回路16,駆動用トランジスタ17,還流ダイオード18,保護用ダイオード19,クランプ回路20を備え、半導体集積回路装置内に構成されており、出力端子OUTおよびグランド端子GND間に接続された負荷4を駆動するようになっている。本発明をわかりやすく説明するため、本実施形態では、駆動用トランジスタ17として、ハイサイドトランジスタとして機能するNチャネル型のMOSトランジスタを使用することにより簡略化した回路を示すが、実際には駆動用トランジスタ17は複数設けられる場合もある。尚、負荷4は、車両内のバッテリ蓄電用の発電機等でありインダクタンス性を有する負荷である。
以下、電気的構成ブロックの詳細について説明する。駆動制御回路11は、電圧供給回路14に対して切替信号を与えるようになっている。電圧供給回路14は、この切替信号に基づいて電源端子T1を通じて与えられる電源+Bから所定電圧を生成し、複数の所定電源電圧(例えば第1の動作電圧V1および第2の動作電圧V2:但しV1>V2>0)の何れかの電圧V1またはV2を昇圧駆動回路13a…13bの動作電圧として供給するようになっている。
駆動制御回路11は、補助用駆動制御回路12にオン信号またはオフ信号を与えるようになっている。また、駆動制御回路11は、複数の昇圧駆動回路13a…13bのうちの一部の昇圧駆動回路13aには補助用駆動制御回路12を通じて駆動用の信号を与えるようになっており、それ以外の昇圧駆動回路13bには直接駆動制御信号を与えるようになっている。
補助用駆動制御回路12は、駆動制御回路11からオフ信号が与えられると一部の昇圧駆動回路13aにオフ信号を与え昇圧駆動回路13aの動作を無効化し、駆動制御回路11からオン信号が与えられると一部の昇圧駆動回路13aに駆動制御信号を与えることにより昇圧駆動回路13aの動作を有効化する。
昇圧駆動回路13aは、FET等のトランジスタTr1a〜Tr4aを組み合わせて構成されており、補助用駆動制御回路12から駆動制御信号が与えられると、電圧供給回路14から供給された動作電圧を昇圧部15に対して昇圧駆動信号として与える。
具体的には、図1に示した昇圧駆動回路13aでは、電圧供給回路14とグランド端子GNDとの間に、Pチャネル型のMOSトランジスタTr1aおよびNチャネル型のMOSトランジスタTr2aからなるインバータ回路W1aが構成されており、さらにこの回路に並列にPチャネル型のMOSトランジスタTr3aおよびNチャネル型のMOSトランジスタTr4aからなるインバータ回路W2aが構成されている。これらのインバータ回路W1a,W2aは昇圧駆動能力向上用のバッファとして機能する。
トランジスタTr1aおよびTr2aは、そのゲートに補助用駆動制御回路12から駆動制御信号が与えられると相補的に動作する。トランジスタTr3aおよびTr4aも同様に、そのゲートに補助用駆動制御回路12から駆動制御信号が与えられると相補的に動作する。
他方、昇圧駆動回路13bは、FET等のトランジスタTr1b〜Tr4bを組み合わせて構成されており、駆動制御回路11から駆動制御信号が与えられると、電圧供給回路14から供給された電圧を昇圧部15に対して昇圧駆動信号として与えるようになっている。
昇圧駆動回路13bの具体的な回路構成については、昇圧駆動回路13aと略同様の構成であるため、前述説明に代えてその詳細説明を省略するが、図1中、補助用駆動制御回路12にオン信号が与えられた場合について、昇圧駆動回路13aのトランジスタTr1a〜Tr4aと同一タイミングで同一の駆動制御信号が与えられるトランジスタについては、同一符号の添え字aに代えて添え字bを付している。
トランジスタTr1aおよびTr2aの共通接続点は、トランジスタTr1bおよびTr2bの共通接続点に接続されると共に昇圧部15を構成するコンデンサC1およびC3の一端子に接続されている。またトランジスタTr3aおよびTr4aの共通接続点は、トランジスタTr3bおよびTr4bの共通接続点に接続されると共に昇圧部15を構成するコンデンサC2およびC4の一端子に接続されている。
駆動制御回路11には、昇圧部用電源供給回路16が接続されている。昇圧部用電源供給回路16は、駆動制御回路11から制御信号としてオン信号が与えられることにより昇圧用電源を昇圧部15に供給することで昇圧部15の機能を有効化し、駆動制御回路11から制御信号としてオフ信号が与えられることにより昇圧用電源を昇圧部15に供給することなく昇圧部15の機能を無効化する。
昇圧部15は、その入力端子Naに昇圧部用電源供給回路16から昇圧用電源電圧V3が供給されると共に、昇圧駆動回路13a…13bから昇圧駆動信号が与えられることにより昇圧動作するように構成されている。具体的な回路接続形態を説明すると、昇圧用電源電圧V3の入力端子Naと昇圧部15の出力端子Nbとの間には、入力端子Na側をアノードとして複数個(5個)直列順方向にダイオードD1〜D5が接続されている。
このとき、ダイオードD1およびD2の共通接続点をノードNc、ダイオードD2およびD3の共通接続点をノードNd、ダイオードD3およびD4の共通接続点をノードNe、ダイオードD4およびD5の共通接続点をノードNfとすると、入力端子NaとノードNfとの間には、入力端子Na側をアノードとしてダイオードD6が接続されている。またノードNc,Nd,Ne,Nfには、それぞれコンデンサC1,C2,C3,C4の他端子が接続されている。このようにして昇圧部15が構成されている。
昇圧部15の出力端子Nbは、駆動用トランジスタ17のゲートに接続されている。昇圧部15は、昇圧された昇圧電圧を駆動用トランジスタ17のゲートに与え駆動用トランジスタ17をオンすることにより、負荷4に駆動電流I1を供給するようになっている。さらに、駆動用トランジスタ17のゲートには、放電回路21が接続されている。この放電回路21は、この駆動用トランジスタ17のゲートに蓄えられる電荷を放電し駆動用トランジスタ17の負荷4の駆動動作を無効化するため接続されている。
この放電回路21は、NOTゲート21aおよびトランジスタ21b等を図示形態で接続することにより構成され、駆動制御回路11から与えられる制御信号がオン信号である場合にはゲートを開放することで駆動用トランジスタ17の駆動動作を有効化し、逆に駆動制御回路11から与えられる制御信号がオフ信号である場合にはゲートを0Vにすることで駆動用トランジスタ17を急峻にオフし、負荷4の駆動を急峻に停止させるようにする。
本実施形態では、昇圧部用電源供給回路16から昇圧部15に昇圧用電源電圧V3が供給され、昇圧部15による昇圧電圧が駆動用トランジスタ17に供給される間は、駆動用トランジスタ17のゲートが開放されることにより負荷4を駆動する。そして、昇圧部用電源供給回路16から昇圧部15に昇圧用電源電圧V3が供給されなくなると、駆動用トランジスタ17に昇圧電圧が供給されなくなると共に、駆動用トランジスタ17のゲートがショートすることにより駆動用トランジスタ17の駆動動作を急峻に停止させるようになる。ただし、負荷4がL負荷の場合には還流ダイオード18の作用により負荷4は動作し続ける。このようにして、昇圧回路22は、補助用駆動制御回路12、昇圧駆動回路13a〜13b、昇圧部15、昇圧部用電源供給回路16、放電回路21を備えて構成される。
この昇圧回路22は、昇圧部15の出力端子Nbにおける昇圧電圧V4についてオープンループ制御しているため、昇圧部15の昇圧電圧V4が過大とされた状態で駆動用トランジスタ17のゲートに与えられる虞がある。したがって、駆動用トランジスタ17のゲートおよび出力端子OUTとの間には、ツェナーダイオードD7およびダイオードD8とを互いに逆方向に直列接続してなるクランプ回路20が構成される。このクランプ回路20は、トランジスタ17のゲート−出力端子OUT間電圧を例えば5Vまたは8Vにクランプしている。また、電源線23と駆動用トランジスタ17のゲートとの間には、当該ゲート側をアノードとして複数のツェナーダイオードD9…D9が直列接続されている。これにより駆動用トランジスタ17の保護を図っている。また、出力端子OUTとグランド端子GNDとの間には、還流ダイオード18が駆動用トランジスタ17に付属して設けられている。
また、駆動制御回路11は、負荷4の大小を例えば常時検出することで負荷検出手段として機能する。図1には省略しているが、この負荷4の大小を検出するための回路の一例を図2に示している。駆動用トランジスタ17に並列にトランジスタ24(電流検出手段)を設け、当該トランジスタ24により駆動用トランジスタ17に流れる電流を検出しこの検出結果が駆動制御回路11に与えられることで、駆動制御回路11が負荷の大小を検出する。尚、負荷4に直列に抵抗素子(図示せず)を設け、当該抵抗素子の両端電圧を駆動制御回路11が検出することで負荷4の大小を検出するようにしても良い。さらに、抵抗器、トランジスタ、コイル等やこれらを組み合わせて電流検出手段を構成しても良い。駆動制御回路11は、負荷4の大小を検出すると、当該大小に応じたデューティ比で昇圧部用電源供給回路16および放電回路21に対して制御信号としてPWM駆動信号を与えるようになっている。
上記構成の作用について図3ないし図5をも参照しながら説明する。
<比較的大きな駆動能力(例えば最大駆動能力)での駆動状態について>
まず、比較的大きな駆動能力で負荷4を駆動している定常状態における動作を説明する。すなわち、例えば車内電源供給用の発電機がフル駆動している場合等のように負荷4が比較的大きい場合(例えば最大負荷のとき)には、次のように動作する。負荷駆動回路10の電源線23に電源+Bが供給された状態において、駆動制御回路11、補助用駆動制御回路12、電圧供給回路14、昇圧部用電源供給回路16、駆動用トランジスタ17に電源供給される。
駆動制御回路11は、電圧供給回路14に切替信号を与えることにより、電圧供給回路14は、第2の動作電圧V2より比較的高い第1の動作電圧V1(例えば最大動作電圧)を昇圧駆動回路13a…13bに与える。これは、昇圧能力を例えば最大まで高めた状態で昇圧部15を動作させるためである。さらに駆動制御回路11は、補助用駆動制御回路12にオン信号を与えることにより、昇圧駆動回路13aに駆動制御信号を与えるように制御し、昇圧駆動回路13aの動作を有効化する。これも昇圧能力を例えば最大まで高めた状態で昇圧部15を動作させるためである。駆動制御回路11は、昇圧駆動回路13bにも同様に駆動制御信号を与えるため、複数の全ての昇圧駆動回路13a〜13bが共に昇圧部15を駆動する回路として機能するようになる。このとき昇圧駆動回路13a〜13bは、昇圧駆動信号を昇圧部15に与える。尚、トランジスタTr1a〜Tr4aおよびTr1b〜Tr4bを駆動する駆動制御信号のクロックには、数百kHz程度(例えば833kHz、周期1.2μsec)の周波数のクロックが使用される。
他方、駆動制御回路11は、昇圧部用電源供給回路16および放電回路21に対して制御信号としてPWM駆動信号を与える。このPWM駆動信号の周波数は、数百Hz程度(例えば200Hz、周期5msec)であり、前述したクロックの周波数に比較して大幅に低い周波数である。負荷4の大小に応じてPWM駆動信号のデューティ比が1%〜99%(適宜10%〜90%)程度まで変化するが、最大駆動能力時にはデューティ比を99%以上としてPWM駆動信号が昇圧部用電源供給回路16および放電回路12に与えられる。
昇圧部用電源供給回路16は、このPWM駆動信号を受けて、PWM駆動信号のハイ「H」時に昇圧用電源電圧V3を昇圧部15に供給し、PWM駆動信号のロウ「L」時に昇圧部15に対して昇圧用電源電圧V3を供給停止することで、PWM駆動信号のデューティ比に応じて昇圧部15を有効無効切替えする。また、放電回路12は、PWM駆動信号を受けて、PWM駆動信号のロウ「L」時には駆動用トランジスタ17のゲートに蓄電された電荷をグランドにショートすることで急峻に放電させる。
以下、PWM駆動信号のハイ「H」時に昇圧用電源電圧V3が昇圧部15に供給された時点から、駆動制御信号に基づく昇圧部15の昇圧動作について説明する。昇圧駆動回路13a〜13bに駆動制御信号が与えられると、以下のような動作が繰り返される。
(1)トランジスタTr1a,Tr1b,Tr4a,Tr4bがオフ、トランジスタTr2a,Tr2b,Tr3a,Tr3bがオン
昇圧部用電源供給回路16の供給電圧V3に基づく電流が、ダイオードD1、コンデンサC1、トランジスタTr2aおよびTr2bを介して流れ、コンデンサC1に充電される。
(2)トランジスタTr1a,Tr1b,Tr4a,Tr4bがオン、トランジスタTr2a,Tr2b,Tr3a,Tr3bがオフ
動作電圧V1に基づく電流が、トランジスタTr1aおよびTr1b、コンデンサC1、ダイオードD2、コンデンサC2、トランジスタTr4aおよびTr4bを介して流れ、コンデンサC1の充電電荷がダイオードD2を通じて次段のコンデンサC2に移され、これに伴い昇圧される。
(3)トランジスタTr1a,Tr1b,Tr4a,Tr4bがオフ、トランジスタTr2a,Tr2b,Tr3a,Tr3bがオン
動作電圧V1に基づく電流が、トランジスタTr3aおよびTr3b、コンデンサC2、ダイオードD3、コンデンサC3、トランジスタTr2aおよびTr2bを介して流れ、コンデンサC2の充電電荷がダイオードD3を通じて次段のコンデンサC3に移され、これに伴い昇圧される。
(4)トランジスタTr1a,Tr1b,Tr4a,Tr4bがオン、トランジスタTr2a,Tr2b,Tr3a,Tr3bがオフ
動作電圧V1に基づく電流が、トランジスタTr1aおよびTr1b、コンデンサC3、ダイオードD4、コンデンサC4、トランジスタTr4aおよびTr4bを介して流れ、コンデンサC3の充電電荷がダイオードD4を通じて次段のコンデンサC4に移され、これに伴い昇圧される。
そしてコンデンサC4の充電電圧は、ダイオードD5を通じてトランジスタ17のゲートに印加される。このような作用を主として昇圧動作が行われる。このとき各部の信号波形や、出力端子Nbの電圧および昇圧回路22に流れる電流I2を図3(a)に概略的に示している。昇圧部用電源供給回路16から昇圧用電源電圧V3が供給されたとき、すなわちPWM駆動信号がロウ「L」からハイ「H」の立ち上がりには(図3(a)の(1)〜(2))、ダイオードD6およびD5を介して出力端子Nbの電圧が急激に上昇する。
このときダイオードD6およびD5の順方向電圧をVfとすると、昇圧部用電源供給回路16から供給される昇圧用電源電圧V3から2つのダイオードの順方向電圧2Vfだけ下降した電圧(V3−2Vf)が出力端子Nbに出力される(図3(a)の(2))。さらに、上述した昇圧部15の作用により出力端子Nbの電圧が徐々に上昇し(図3(a)の(3))、この昇圧電圧V4が駆動用トランジスタ17のゲートに印加されるようになる。
また、出力端子OUTの電圧は、駆動用トランジスタ17のゲート電圧が上昇する(図3(a)の(3))ため、トランジスタ17はオフ状態から徐々にオン状態に移行する。
また、昇圧回路22に流れる電流I2は、PWM駆動信号の立ち上がり時には(図3(a)の(1)〜(2))急峻に増加するが、出力端子Nbの電圧が昇圧部15の昇圧機能により上昇するに伴い、徐々に減少する(図3(a)の(3))。
そして、クランプ回路20の作用によりトランジスタ17のゲート電圧がクランプされ、出力端子Nbの電圧は、上限電圧(V3−2×Vf)+(Vz+Vf)まで上昇する(図3(a)の(4))。尚Vzは、ツェナーダイオードD7の逆方向電圧、VfはダイオードD8の順方向電圧を示している。
その後、駆動制御回路11が、昇圧部用電源供給回路16および放電回路12に制御信号(PWM駆動信号)のデューティのオフ期間の電圧としてオフ信号を与えると共に、昇圧駆動回路13a〜13bには駆動制御信号をオフ信号を与え、トランジスタTr1a〜Tr4aおよびTr1b〜Tr4bをオフ状態とする。すなわち、PWM駆動信号がハイ「H」からロウ「L」に立ち下がり、昇圧部用電源供給回路16から昇圧用電源電圧V3の昇圧部15に対する供給が停止し、さらに放電回路12の作用により出力端子Nbの電圧および出力端子OUTの電圧が急峻に0Vに移行する(図3(a)の(5))。
このようにして、PWM駆動信号のロウ「L」状態からハイ「H」状態に移行したり、ハイ「H」からロウ「L」に移行すると、これらの動作が繰り返され、駆動用トランジスタ17をPWM駆動動作させることができる。
さて、昇圧部15に与えられる昇圧駆動信号の振幅V1が大きいと、配線等から昇圧駆動信号に基づいて発生するラジオノイズが大きくなる。図4(a)には、このとき昇圧部15に与えられる昇圧駆動信号の波形の一例を示している。図4(a)に示すように、昇圧駆動信号の立ち上がりS1が急峻になるため高調波ノイズ(例えば100MHz〜1GHz程度)が発生する。しかし、比較的大きい負荷4を駆動している定常駆動時には負荷4の電磁ノイズが大きいため、高調波信号によるノイズが無視できる程度に打ち消される。
しかしながら、比較的小さい負荷4を駆動する低負荷駆動時には、前述した負荷4の電磁ノイズが小さく、昇圧駆動信号の高調波信号によるノイズが無視できなくなる程度になる。具体的には、比較的大きい負荷を駆動する定常駆動時において、負荷電流I1は、モータやロータ負荷等の場合数A〜数十Aとなるのに対して、昇圧回路22に印加される電流I2は、数μA〜数百μAとなり、この割合が1/10000〜1/10000000となる。しかし、背景技術欄に示した技術により比較的小さい負荷4を、例えばデューティ比の低いPWM信号で駆動した場合には、負荷電流I1に対して昇圧回路22に流れる電流I2の割合が1/10〜1/100程度となってしまい、この昇圧回路22に流れる電流I2がラジオノイズの発生原因となる。
この高調波信号によるノイズを除去するため、半導体集積回路装置の電源端子等に外付けのノイズ除去用コンデンサを設けることも考えられるが、このノイズ除去用のコンデンサを設けると製品コストが上昇してしまう。しかもノイズ除去用コンデンサを設けると不具合の要因になる場合があるため好ましくない。
そこで、前述の比較的小さい負荷4を駆動する場合、すなわち(1)負荷4の初動時や、(2)所定の定常駆動能力(例えば最大駆動能力)から所定以上の小さい負荷を駆動する場合には特別に駆動状態を変化させる。
尚、車両内においては、(1)はユーザが車内でイグニッションスイッチをオフ状態からアクセサリ状態に切り替えることで、車両内発電機負荷を駆動することなく例えば車内ラジオ機器を駆動し始めた場合等、(2)はユーザが車内でイグニッションスイッチをオン状態からアクセサリ状態に切り替えることで、車両内部供給用電源を発電する発電機負荷を駆動している状態から、発電機負荷を非駆動状態にして車内に搭載されたラジオ機器等を駆動する状態に遷移する場合等がこの事例として挙げられる。すなわち、このような場合には発電機負荷の電磁ノイズが小さく、昇圧駆動信号の高調波信号によるノイズがラジオ機器から放送される番組をユーザが視聴する際に耳障りな音を発生させる懸念がある。
<比較的小さな負荷4を駆動する場合について>
そこで、次に示すように昇圧駆動する。駆動制御回路11は、負荷4の大小を検出すると、この負荷4の大小に応じたディーティ比のPWM駆動信号を昇圧部用電源供給回路16に与えるが、例えば、このとき、駆動制御回路11は、昇圧部用電源供給回路16に対してデューティ比の比較的低い(例えば10%)PWM駆動信号を与える。尚、負荷4の初動時でもデューティ比を低くしてPWM駆動信号を与える。
さらに、駆動制御回路4は、電圧供給回路14に切替信号を与えることにより、電圧供給回路14から複数の昇圧駆動回路13a〜13bに対して動作電圧V2を与える。この動作電圧V2は、動作電圧V1よりも低く、例えば電圧V1の1/2である。
さらに、駆動制御回路11は、補助用駆動制御回路12にオフ信号を与えることにより、補助用駆動制御回路12により一部の昇圧駆動回路13aを構成するトランジスタTr1a〜Tr4aを全てオフとし、一部の昇圧駆動回路13aによる昇圧部15の昇圧駆動機能を無効化する。尚、この無効化機能は必要に応じて設ければよい。
したがって、前述説明したような比較的大きな負荷4を駆動する駆動動作に比較して、電圧供給回路14の供給電圧がV1からV2に切り替えられた状態で、且つ、一部の昇圧駆動回路13aが昇圧部15を昇圧駆動しない状態、すなわち昇圧駆動回路13bのみで昇圧部15を昇圧駆動する。すなわち、昇圧駆動回路13a〜13bは、昇圧能力が低下した状態で昇圧部15を駆動する。したがって、昇圧部15に与えられる昇圧駆動信号の波形は、図4(a)の立ち上がりオーバーシュート波形S1と比較して、図4(b)に示すように振幅がV2に小さくなると共に立ち上がり信号のオーバーシュートが低減する(符号S2参照)か、もしくは、図4(c)に示すように振幅が小さくなると共に立ち上がりに所謂なまりS3が生じる波形となる。
このときの各部信号波形および電圧,電流を図3(b)に模式的に示している。この図3(b)に示すように、出力端子Nbの電圧は、PWM駆動信号がロウ「L」からハイ「H」に立ち上がるときには(図3(b)の(1)〜(2))、前述した図3(a)の説明と同様に、出力端子Nbの電圧の上昇度や昇圧回路15に流れる電流I2は同様に大きいが(図3(b)の(2))、前述説明したように昇圧駆動信号の振幅がV2になり振幅V1に比較して小さくなるため、その後、出力端子Nb電圧の昇圧度も前述説明に比較して緩やかになり(本発明の昇圧能力の低下に相当)、これに伴い昇圧回路15に流れる電流I2も比較的小さくなる(図3(b)の(3)の電流I2のピーク値P2参照)。したがって、負荷4が小さいときには電流I2を抑制できるため負荷電流I1に対する電流I2の割合を減少させることができると共に、昇圧駆動信号のオーバーシュートを抑えることができるので、ラジオノイズを低減できる。
そして、PWM駆動信号がハイ「H」状態からロウ「L」状態に移行する(図3(b)の(4))まで、昇圧動作が繰り返される。この後、出力端子Nbの電圧が、上限電圧(V3−2Vf)+(Vz+Vf)に達するまで昇圧動作が繰り返されるが、上限電圧に達しなくてもPWM駆動信号がロウ「L」状態に移行すれば、出力端子Nbの電圧は強制的に0Vにされると共に、出力端子OUTの電圧も0Vにされる(図3(b)の(4)参照)。尚、本発明の特徴をわかりやすく示すため図3の昇圧駆動信号の信号波形は模式的に示している。
図5は、上述の作用のまとめとして、背景技術欄に説明した図7に相当する本実施形態の説明図として示す図である。この図5に示すように、電圧供給回路14により動作電圧V1,V2の何れかの電圧が昇圧駆動回路13a,13bに供給され、さらに駆動制御回路11により駆動有効無効化信号が昇圧駆動回路13a,13bに与えられることにより、昇圧駆動回路13a、13bは昇圧駆動信号を昇圧部15に与えて昇圧駆動する。
このとき、駆動制御回路11により負荷初動時等の所定の定常駆動能力時の負荷に対して所定以上小さい負荷4を駆動することが検出された場合には、昇圧駆動回路13aおよび13bは、昇圧能力が低下した状態で昇圧部15を昇圧駆動する。この場合、負荷電流I1に対する昇圧部15に与えられる昇圧用電流I2の割合が小さくなるため、昇圧回路22から生じるラジオノイズを無視できる程度まで低減することができる。
このような実施形態によれば、駆動制御回路11が負荷4の大小を検出し、所定の定常駆動能力時よりも小さいことが判定された場合には、駆動制御回路11は一部の昇圧駆動回路13aによる昇圧部15の昇圧駆動機能を無効化すると共に、当該一部の昇圧駆動回路13a以外の昇圧駆動回路13bに対して供給される供給電圧を低下させた状態で昇圧駆動回路13bに昇圧部15を駆動させるため、負荷4に流れる電流I1に対する昇圧回路22に流れる電流I2の割合を抑制することができ、さらに昇圧駆動信号の立ち上がりオーバーシュートを抑えることができるので、半導体集積回路装置に構成された負荷駆動回路10から発生するラジオノイズを低減できる。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
例えば、図6に示すように、電圧供給回路14から動作電圧V2を昇圧駆動回路13a〜13bに供給する場合に、昇圧駆動回路13a〜13bに供給する電流量を抑制させるように電流調整用抵抗器25を設けて構成しても良い。この場合も同様に、定常駆動能力時の負荷の大きさに対して負荷4が小さいことが検出された場合に、昇圧駆動回路13a〜13bの昇圧能力を低下させることができるため、略同様の効果を得ることができる。
負荷4の大小に関わらず電圧供給回路14の供給電圧として、ある1の一定電圧(例えばV1のみ)を出力するものであったとしても、複数の昇圧駆動回路13a〜13bの実動作個数を低下させれば昇圧能力を定常駆動能力時から低下させることができるため、電圧供給回路14の供給電圧はある1の一定電圧を出力するものであっても良い。
また、負荷4の大小にかかわらず昇圧駆動回路13a〜13bの実動作個数が所定個数あったとしても、電圧供給回路14の供給電圧が複数の昇圧用動作電圧V1,V2を出力できるように構成され、この昇圧用動作電圧を低下させれば昇圧能力を定常駆動能力時から低下させることができれば、昇圧駆動回路13a〜13bの実動作個数として動作状態に関わらず所定個数を一定にしても良い。要は、負荷4が定常駆動能力時から小さいことが検出された場合に、昇圧能力を低下させることができれば、どのように構成しても良い。
昇圧駆動回路13a〜13bを構成するトランジスタTr1a〜Tr4a,Tr1b〜Tr4bは、バイポーラトランジスタやIGBT等によるスイッチング素子で構成しても良い。昇圧駆動回路13a〜13bは、Hブリッジ回路により構成しても良い。
複数の昇圧駆動回路13a〜13bを使用し、その実動作個数を減少させることにより昇圧能力を低下させる実施形態を示したが、実動作個数が同一であっても昇圧駆動回路13a〜13bを構成するトランジスタサイズの大きさを変化させるように構成し、昇圧能力を低下させるためにトランジスタサイズの小さなトランジスタを実動作させるように構成しても良い。すなわち、例えば、昇圧駆動回路13aを構成するトランジスタTr1a〜Tr4aに対して昇圧駆動回路13bを構成するトランジスタTr1b〜Tr4bのトランジスタサイズを小さくするように構成し、これらの昇圧駆動回路13a〜13bを切替動作させるようにしても良い。
車両用に適用した負荷駆動回路10の実施形態を示したが、その他の車両以外の用途に用いられる回路に適用しても良い。
本発明の一実施形態を示す電気的構成図 負荷の大小を検出する回路例を示す図 PWM駆動信号および各部電圧電流波形を示す図((a)はデューティの高い場合、(b)はデューティの低い場合) (a)〜(c)昇圧駆動信号波形を示す図 電気的構成の模式的な説明図 変形例を示す図 従来例を示す図5相当図
符号の説明
図面中、10は負荷駆動回路、11は駆動制御回路(負荷検出手段)、13a,13bは昇圧駆動回路、14は電圧供給回路、15は昇圧部、17は駆動用トランジスタ、22は昇圧回路、Tr1a〜Tr4a,Tr1b〜Tr4bはトランジスタを示す。

Claims (11)

  1. 電圧を昇圧する昇圧部と、
    負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で前記昇圧部を駆動する昇圧駆動回路とを備え
    前記昇圧駆動回路は、当該昇圧駆動回路に対して供給される供給電圧が前記所定の定常駆動能力時よりも低下されることにより前記昇圧能力を低下した状態で昇圧部を昇圧駆動することを特徴とする昇圧回路。
  2. 電圧を昇圧する昇圧部と、
    負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で前記昇圧部を駆動する昇圧駆動回路とを備え、
    前記昇圧駆動回路は複数設けられ、前記所定の定常駆動能力時に動作する昇圧駆動回路数よりも実動作駆動回路数が減少され前記昇圧能力が低下した状態で昇圧部を昇圧駆動することを特徴とする昇圧回路。
  3. 電圧を昇圧する昇圧部と、
    負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で前記昇圧部を駆動する昇圧駆動回路とを備え、
    前記昇圧駆動回路は、複数のトランジスタを組み合わせて構成され、負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、前記定常駆動能力時に動作する昇圧駆動回路の昇圧能力に対して、前記トランジスタのうちトランジスタサイズの小さいトランジスタが駆動することにより前記昇圧能力が低下した状態で昇圧部を昇圧駆動することを特徴とする昇圧回路。
  4. 電圧を昇圧する昇圧部と、
    負荷の大小を検出する負荷検出手段により所定の定常駆動能力時の負荷に対して所定以上小さい負荷で駆動することが検出されたことを条件として、昇圧能力を低下させた状態で前記昇圧部を駆動する昇圧駆動回路とを備え、
    負荷の大小を検出する負荷検出手段により検出された負荷が所定の定常駆動能力時の負荷に対して小さいことが検出された場合に、前記昇圧駆動回路に供給する電流量を抑制させる電流調整用抵抗器を備えたことを特徴とする昇圧回路。
  5. 負荷をPWM駆動する負荷駆動回路に用いられる昇圧回路であって、
    前記昇圧駆動回路が昇圧能力を低下させて前記昇圧部を昇圧駆動する場合は、前記負荷駆動回路によるPWM駆動時のデューティ比が所定値以下の場合であることを特徴とする請求項1ないし4の何れかに記載の昇圧回路。
  6. 前記負荷検出手段は、前記負荷を駆動する駆動用トランジスタに並列に設けられたトランジスタに流れる電流を検出する電流検出手段を備えたことを特徴とする請求項1ないし5の何れかに記載の昇圧回路。
  7. 前記昇圧部の出力に接続されたクランプ回路を備えていることを特徴とする請求項1ないし6の何れかに記載の昇圧回路。
  8. 車両用負荷駆動回路に搭載したことを特徴とする請求項1ないし7の何れかに記載の昇圧回路
  9. 請求項1ないしの何れかに記載の昇圧回路と、
    この昇圧回路を制御する駆動制御回路とを備えたことを特徴とする負荷駆動回路。
  10. 請求項1ないし8の何れかに記載の昇圧回路と、
    この昇圧回路に複数の異なる電源電圧のうちの何れかの電源電圧を当該昇圧回路の昇圧用動作電圧として供給可能な電圧供給回路とを備えたことを特徴とする負荷駆動回路。
  11. 車両用に適用したことを特徴とする請求項9または10記載の負荷駆動回路。
JP2003429829A 2003-12-25 2003-12-25 昇圧回路および負荷駆動回路 Expired - Fee Related JP4161901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003429829A JP4161901B2 (ja) 2003-12-25 2003-12-25 昇圧回路および負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429829A JP4161901B2 (ja) 2003-12-25 2003-12-25 昇圧回路および負荷駆動回路

Publications (2)

Publication Number Publication Date
JP2005191852A JP2005191852A (ja) 2005-07-14
JP4161901B2 true JP4161901B2 (ja) 2008-10-08

Family

ID=34788373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429829A Expired - Fee Related JP4161901B2 (ja) 2003-12-25 2003-12-25 昇圧回路および負荷駆動回路

Country Status (1)

Country Link
JP (1) JP4161901B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692327B2 (ja) * 2006-02-24 2011-06-01 株式会社デンソー 負荷駆動装置
JP4277912B2 (ja) 2007-03-02 2009-06-10 株式会社デンソー 負荷駆動装置及び負荷駆動方法
JP5255488B2 (ja) * 2009-03-06 2013-08-07 古河電気工業株式会社 車両の電源供給装置及び電源供給方法
JP5817096B2 (ja) * 2010-09-22 2015-11-18 日産自動車株式会社 電力供給装置及び電力供給方法
CN110165889A (zh) * 2019-05-21 2019-08-23 珠海英搏尔电气股份有限公司 一种低压差稳压电路装置

Also Published As

Publication number Publication date
JP2005191852A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
KR101202204B1 (ko) 전력 mosfet 구동기 및 이를 위한 방법
US7282809B2 (en) Interface circuit between a direct-current voltage source and a circuit for driving a load, particularly for use in motor-vehicles
US7893673B2 (en) Step-up switching power supply device, and electronic device provided therewith
WO2005109616A1 (ja) Pwm駆動回路
JP3884450B2 (ja) 電動パワーステアリング装置
US6972973B2 (en) Voltage booster having noise reducing structure
JP4925719B2 (ja) ゲート駆動回路
US20020109477A1 (en) Inductive load driving circuit
WO2005122373A1 (ja) レベルシフト回路及びこれを備えたスイッチングレギュレータ
EP2073386B1 (en) Semiconductor output circuit
JP4161901B2 (ja) 昇圧回路および負荷駆動回路
US6707275B2 (en) Automative generator control apparatus
JP2017073872A (ja) チャージポンプ回路
JP3608472B2 (ja) 出力回路
US6429635B2 (en) Drive circuit for insulated gate type FETs
JP2004159424A (ja) インバータ
JP4168941B2 (ja) 半導体集積回路装置用負荷駆動回路
JP3314473B2 (ja) パワーmosfetの制御装置
JP7165739B2 (ja) ブートストラップコンデンサを用いたハイサイドスイッチング素子の制御
JP4319336B2 (ja) Mosスイッチング回路
JP2004222349A (ja) 昇圧回路
JP2020065399A (ja) 負荷駆動回路
JP5092924B2 (ja) 昇圧回路
JP2003008415A (ja) 負荷駆動装置
JP2003133928A (ja) 負荷駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4161901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees