JP2003133928A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JP2003133928A JP2003133928A JP2001332599A JP2001332599A JP2003133928A JP 2003133928 A JP2003133928 A JP 2003133928A JP 2001332599 A JP2001332599 A JP 2001332599A JP 2001332599 A JP2001332599 A JP 2001332599A JP 2003133928 A JP2003133928 A JP 2003133928A
- Authority
- JP
- Japan
- Prior art keywords
- power mosfet
- diode
- voltage
- load
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】大型のL及びC等の受動部品を使用することな
く、スイッチング損失を増大させないで、大幅にスイッ
チング時の高周波ノイズを低減できる負荷駆動回路を提
供する。 【解決手段】モータ1に対しパワーMOSFET2と電
源(+B)とが直列に接続されるとともにモータ1にダ
イオード3が並列に接続されている。パワーMOSFE
T2のオン指令に基づいて当初、小電流でパワーMOS
FET2のゲート入力容量を充電し、ダイオード3での
順方向電圧がなくなると、大電流でパワーMOSFET
2のゲート入力容量を充電する。パワーMOSFET2
のオフ指令に基づいて当初、大電流で前記パワーMOS
FET2のゲート入力容量から放電し、ダイオード3で
の順方向電圧が発生すると、小電流でパワーMOSFE
T2のゲート入力容量から放電する。
く、スイッチング損失を増大させないで、大幅にスイッ
チング時の高周波ノイズを低減できる負荷駆動回路を提
供する。 【解決手段】モータ1に対しパワーMOSFET2と電
源(+B)とが直列に接続されるとともにモータ1にダ
イオード3が並列に接続されている。パワーMOSFE
T2のオン指令に基づいて当初、小電流でパワーMOS
FET2のゲート入力容量を充電し、ダイオード3での
順方向電圧がなくなると、大電流でパワーMOSFET
2のゲート入力容量を充電する。パワーMOSFET2
のオフ指令に基づいて当初、大電流で前記パワーMOS
FET2のゲート入力容量から放電し、ダイオード3で
の順方向電圧が発生すると、小電流でパワーMOSFE
T2のゲート入力容量から放電する。
Description
【0001】
【発明の属する技術分野】本発明は負荷駆動回路に関す
るものである。
るものである。
【0002】
【従来の技術】この種の技術として、特開平11−29
9094号公報においては、パワーMOSFETのゲー
ト端子にコイル及びコンデンサを設定することで、ゲー
ト信号ラインの急峻な切り替えを抑制し、スイッチング
素子の切り替え時にドレイン及びソース端子に生ずる高
周波ノイズを低減するものである。この方式では、スイ
ッチングのターンオン・ターンオフ時間が必要以上に長
くなるため、スイッチング損失が大きくなるというデメ
リットがある。また、これら受動素子には温度特性があ
り、ある限られた条件でのみしか所定の性能を引き出す
ことができない。そのため、一般的には外部配線への伝
導ノイズを防止するため、さらに大型なコイル、アルミ
電解コンデンサ等の外付け部品が必要となり、回路規模
の増大に伴う外形及びコストの増大という問題が生じ
る。
9094号公報においては、パワーMOSFETのゲー
ト端子にコイル及びコンデンサを設定することで、ゲー
ト信号ラインの急峻な切り替えを抑制し、スイッチング
素子の切り替え時にドレイン及びソース端子に生ずる高
周波ノイズを低減するものである。この方式では、スイ
ッチングのターンオン・ターンオフ時間が必要以上に長
くなるため、スイッチング損失が大きくなるというデメ
リットがある。また、これら受動素子には温度特性があ
り、ある限られた条件でのみしか所定の性能を引き出す
ことができない。そのため、一般的には外部配線への伝
導ノイズを防止するため、さらに大型なコイル、アルミ
電解コンデンサ等の外付け部品が必要となり、回路規模
の増大に伴う外形及びコストの増大という問題が生じ
る。
【0003】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、大型のL及
びC等の受動部品を使用することなく、スイッチング損
失を増大させないで、大幅にスイッチング時の高周波ノ
イズを低減できる負荷駆動回路を提供することにある。
景の下になされたものであり、その目的は、大型のL及
びC等の受動部品を使用することなく、スイッチング損
失を増大させないで、大幅にスイッチング時の高周波ノ
イズを低減できる負荷駆動回路を提供することにある。
【0004】
【課題を解決するための手段】請求項1によれば、ダイ
オードのターンオフを監視してダイオードがデバイス本
来の機能を発揮する状態(ダイオードの順方向電圧がな
くなる)まではゆっくり充電し、その後は急激に充電す
ることにより、ダイオードの逆回復時に同ダイオードを
通してAC貫通電流が流れるのを抑制できるとともにト
ランジスタのターンオンが長くなるのを回避できる。そ
の結果、大型のL及びC等の受動部品を使用することな
く、スイッチング損失の増大を回避しながらスイッチン
グターンオン時の高周波ノイズを低減することができ
る。
オードのターンオフを監視してダイオードがデバイス本
来の機能を発揮する状態(ダイオードの順方向電圧がな
くなる)まではゆっくり充電し、その後は急激に充電す
ることにより、ダイオードの逆回復時に同ダイオードを
通してAC貫通電流が流れるのを抑制できるとともにト
ランジスタのターンオンが長くなるのを回避できる。そ
の結果、大型のL及びC等の受動部品を使用することな
く、スイッチング損失の増大を回避しながらスイッチン
グターンオン時の高周波ノイズを低減することができ
る。
【0005】請求項2によれば、ダイオードのターンオ
ンを監視してダイオードがデバイス本来の機能を発揮し
ている間は(ダイオードの順方向電圧が発生するまで
は)急激に放電し、その後はゆっくりと放電することに
より、ダイオードのターンオンまでの間においてダイオ
ードでの両端子間の電圧が順方向電圧以下になることに
起因するダイオード両端子間電圧の変動を抑制できると
ともにトランジスタのターンオフが長くなるのを回避で
きる。その結果、大型のL及びC等の受動部品を使用す
ることなく、スイッチング損失の増大を回避しながらス
イッチングターンオフ時の高周波ノイズを低減すること
ができる。
ンを監視してダイオードがデバイス本来の機能を発揮し
ている間は(ダイオードの順方向電圧が発生するまで
は)急激に放電し、その後はゆっくりと放電することに
より、ダイオードのターンオンまでの間においてダイオ
ードでの両端子間の電圧が順方向電圧以下になることに
起因するダイオード両端子間電圧の変動を抑制できると
ともにトランジスタのターンオフが長くなるのを回避で
きる。その結果、大型のL及びC等の受動部品を使用す
ることなく、スイッチング損失の増大を回避しながらス
イッチングターンオフ時の高周波ノイズを低減すること
ができる。
【0006】請求項3によれば、ダイオードのターンオ
ンを監視してダイオードがデバイス本来の機能を発揮す
る状態(ダイオードの順方向電圧がなくなる)まではゆ
っくり充電し、その後は急激に充電することにより、ダ
イオードの逆回復時に同ダイオードを通してAC貫通電
流が流れるのを抑制できるとともにトランジスタのター
ンオンが長くなるのを回避できる。また、ダイオードの
ターンオンを監視してダイオードがデバイス本来の機能
を発揮している間は(ダイオードの順方向電圧が発生す
るまでは)急激に放電し、その後はゆっくりと放電する
ことにより、ダイオードのターンオンまでの間において
ダイオードでの両端子間の電圧が順方向電圧以下になる
ことに起因するダイオード両端子間電圧の変動を抑制で
きるとともにトランジスタのターンオフが長くなるのを
回避できる。その結果、大型のL及びC等の受動部品を
使用することなく、スイッチング損失の増大を回避しな
がらスイッチングターンオン/オフ時の高周波ノイズを
低減することができる。
ンを監視してダイオードがデバイス本来の機能を発揮す
る状態(ダイオードの順方向電圧がなくなる)まではゆ
っくり充電し、その後は急激に充電することにより、ダ
イオードの逆回復時に同ダイオードを通してAC貫通電
流が流れるのを抑制できるとともにトランジスタのター
ンオンが長くなるのを回避できる。また、ダイオードの
ターンオンを監視してダイオードがデバイス本来の機能
を発揮している間は(ダイオードの順方向電圧が発生す
るまでは)急激に放電し、その後はゆっくりと放電する
ことにより、ダイオードのターンオンまでの間において
ダイオードでの両端子間の電圧が順方向電圧以下になる
ことに起因するダイオード両端子間電圧の変動を抑制で
きるとともにトランジスタのターンオフが長くなるのを
回避できる。その結果、大型のL及びC等の受動部品を
使用することなく、スイッチング損失の増大を回避しな
がらスイッチングターンオン/オフ時の高周波ノイズを
低減することができる。
【0007】また、請求項4に記載のように、ダイオー
ドの両端子間の電圧を監視して当該電圧が「0」になっ
た時に前記電流の切り替えを行うようにするとよい。ま
た、請求項5に記載のように負荷がモータである場合に
適用するとよい。
ドの両端子間の電圧を監視して当該電圧が「0」になっ
た時に前記電流の切り替えを行うようにするとよい。ま
た、請求項5に記載のように負荷がモータである場合に
適用するとよい。
【0008】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図1に、本実施形態に
おける負荷駆動回路の構成を示す。本実施形態において
は車載用モータの駆動回路に適用している。
の形態を図面に従って説明する。図1に、本実施形態に
おける負荷駆動回路の構成を示す。本実施形態において
は車載用モータの駆動回路に適用している。
【0009】図1において、電源(バッテリ)+Bとグ
ランド間においてモータ1とパワーMOSFET2とが
直列に接続されている。詳しくは、負荷としての誘導モ
ータ1の一端はグランド側に接続され、他端はパワーM
OSFET2を介して電源+Bと接続されている。ま
た、モータ1にはダイオード3が並列に接続されてい
る。そして、パワーMOSFET2のオン・オフ指令
(本例ではPWM信号)に基づくパワーMOSFET2
のゲート入力容量の充放電によりパワーMOSFET2
をスイッチング動作させてモータ1を駆動するようにな
っている。詳しくは以下の構成となっている。
ランド間においてモータ1とパワーMOSFET2とが
直列に接続されている。詳しくは、負荷としての誘導モ
ータ1の一端はグランド側に接続され、他端はパワーM
OSFET2を介して電源+Bと接続されている。ま
た、モータ1にはダイオード3が並列に接続されてい
る。そして、パワーMOSFET2のオン・オフ指令
(本例ではPWM信号)に基づくパワーMOSFET2
のゲート入力容量の充放電によりパワーMOSFET2
をスイッチング動作させてモータ1を駆動するようにな
っている。詳しくは以下の構成となっている。
【0010】パワーMOSFET2のゲート端子には駆
動回路4が接続されている。駆動回路4は、第1の充電
回路10と第2の充電回路20と第1の放電回路30と
第2の放電回路40と出力切替回路50を備えている。
パワーMOSFET2のゲート端子と各回路10,2
0,30,40との間には抵抗100,101,10
2,103が介在されている。
動回路4が接続されている。駆動回路4は、第1の充電
回路10と第2の充電回路20と第1の放電回路30と
第2の放電回路40と出力切替回路50を備えている。
パワーMOSFET2のゲート端子と各回路10,2
0,30,40との間には抵抗100,101,10
2,103が介在されている。
【0011】第1の充電回路10は、バイポーラトラン
ジスタ11,12,13,14,15と抵抗16,17
とからなる。この第1の充電回路10において、各トラ
ンジスタ11〜15がオンすると、バッテリ電圧+Bを
昇圧した電圧Vpが抵抗100を介してパワーMOSF
ET2のゲート端子に印加され、小電流(数μAレベル
の電流)i1にてゲート入力容量の充電が行われる。こ
のとき、抵抗16の値により電流i1の値が決定され
る。また、第2の充電回路20は、バイポーラトランジ
スタ21,22,23と抵抗24,25,26とからな
る。この第2の充電回路20において、各トランジスタ
21〜23がオンすると、所定の電圧V1が抵抗101
を介してパワーMOSFET2のゲート端子に印加さ
れ、大電流(数百mA以上の電流)i2にてゲート入力
容量の充電が行われる。このとき、抵抗101の値によ
り電流i2の値が決定される。なお、第2の充電回路2
0での抵抗101を介してゲート端子に印加する電圧と
して所定電圧V1の代わりに前述の昇圧電圧Vpを用い
てもよい。
ジスタ11,12,13,14,15と抵抗16,17
とからなる。この第1の充電回路10において、各トラ
ンジスタ11〜15がオンすると、バッテリ電圧+Bを
昇圧した電圧Vpが抵抗100を介してパワーMOSF
ET2のゲート端子に印加され、小電流(数μAレベル
の電流)i1にてゲート入力容量の充電が行われる。こ
のとき、抵抗16の値により電流i1の値が決定され
る。また、第2の充電回路20は、バイポーラトランジ
スタ21,22,23と抵抗24,25,26とからな
る。この第2の充電回路20において、各トランジスタ
21〜23がオンすると、所定の電圧V1が抵抗101
を介してパワーMOSFET2のゲート端子に印加さ
れ、大電流(数百mA以上の電流)i2にてゲート入力
容量の充電が行われる。このとき、抵抗101の値によ
り電流i2の値が決定される。なお、第2の充電回路2
0での抵抗101を介してゲート端子に印加する電圧と
して所定電圧V1の代わりに前述の昇圧電圧Vpを用い
てもよい。
【0012】第1の放電回路30は、バイポーラトラン
ジスタ31,32,33と抵抗34,35,36とダイ
オード37,38とからなる。この第1の放電回路30
において、各トランジスタ31〜33がオンすると、パ
ワーMOSFET2のゲート入力容量から抵抗102を
介してグランド側に大電流(数百mAレベルの電流)i
10にて放電が行われる。また、第2の放電回路40
は、バイポーラトランジスタ41,42,43と抵抗4
4とからなる。この第2の放電回路40において、各ト
ランジスタ41〜43がオンすると、パワーMOSFE
T2のゲート入力容量から抵抗103を介してグランド
側に小電流(数μAの電流)i11にて放電が行われ
る。
ジスタ31,32,33と抵抗34,35,36とダイ
オード37,38とからなる。この第1の放電回路30
において、各トランジスタ31〜33がオンすると、パ
ワーMOSFET2のゲート入力容量から抵抗102を
介してグランド側に大電流(数百mAレベルの電流)i
10にて放電が行われる。また、第2の放電回路40
は、バイポーラトランジスタ41,42,43と抵抗4
4とからなる。この第2の放電回路40において、各ト
ランジスタ41〜43がオンすると、パワーMOSFE
T2のゲート入力容量から抵抗103を介してグランド
側に小電流(数μAの電流)i11にて放電が行われ
る。
【0013】モータ1をPWM制御するためのPWM信
号がインバータ60,61を介して第1の充電回路10
に送られる。第1の充電回路10の抵抗17とインバー
タ61の間の電位は抵抗62を介してプルアップされて
いる。また、PWM信号がインバータ70とNANDゲ
ート71を介して第2の充電回路20に送られる。第2
の充電回路20の抵抗26とNANDゲート71の間の
電位は抵抗72を介してプルアップされている。さら
に、PWM信号がNANDゲート80とインバータ81
を介して第1の放電回路30に送られる。第1の放電回
路30の抵抗36とインバータ81の間の電位は抵抗8
2を介してプルアップされている。また、PWM信号が
インバータ90を介して第2の放電回路40に送られ
る。第2の放電回路40のトランジスタ43とインバー
タ90の間の電位は抵抗91を介してプルアップされて
いる。
号がインバータ60,61を介して第1の充電回路10
に送られる。第1の充電回路10の抵抗17とインバー
タ61の間の電位は抵抗62を介してプルアップされて
いる。また、PWM信号がインバータ70とNANDゲ
ート71を介して第2の充電回路20に送られる。第2
の充電回路20の抵抗26とNANDゲート71の間の
電位は抵抗72を介してプルアップされている。さら
に、PWM信号がNANDゲート80とインバータ81
を介して第1の放電回路30に送られる。第1の放電回
路30の抵抗36とインバータ81の間の電位は抵抗8
2を介してプルアップされている。また、PWM信号が
インバータ90を介して第2の放電回路40に送られ
る。第2の放電回路40のトランジスタ43とインバー
タ90の間の電位は抵抗91を介してプルアップされて
いる。
【0014】出力切替回路50は、充放電回路10,2
0,30,40を切り替えて作動させるための回路であ
る。出力切替回路50は、オペアンプ51と抵抗52,
53,54,55,56,57とダイオード58とから
なる。出力切替回路50は、パワーMOSFET2のソ
ース端子(図中のα点)での電位(ソース電圧Vs)を
取り込んで、このソース電圧Vsと基準電位とを比較し
てその大小関係に基づく出力信号を前述のNANDゲー
ト71,80に出力する。詳しくは、ソース電圧Vsを
出力切替回路50でモニタしてソース電圧Vsが0ボル
トよりも大きくなった時、及び、ソース電圧Vsが0ボ
ルトよりも小さくなった時に出力を反転して充放電回路
10,20、30,40を切り替える。これによってパ
ワーMOSFET2のゲート入力容量の充電及び放電が
それぞれ2段階で切り替えられ、トランジスタ2がスイ
ッチング駆動されることになる。
0,30,40を切り替えて作動させるための回路であ
る。出力切替回路50は、オペアンプ51と抵抗52,
53,54,55,56,57とダイオード58とから
なる。出力切替回路50は、パワーMOSFET2のソ
ース端子(図中のα点)での電位(ソース電圧Vs)を
取り込んで、このソース電圧Vsと基準電位とを比較し
てその大小関係に基づく出力信号を前述のNANDゲー
ト71,80に出力する。詳しくは、ソース電圧Vsを
出力切替回路50でモニタしてソース電圧Vsが0ボル
トよりも大きくなった時、及び、ソース電圧Vsが0ボ
ルトよりも小さくなった時に出力を反転して充放電回路
10,20、30,40を切り替える。これによってパ
ワーMOSFET2のゲート入力容量の充電及び放電が
それぞれ2段階で切り替えられ、トランジスタ2がスイ
ッチング駆動されることになる。
【0015】次に、このように構成した負荷駆動回路の
作用、つまり、パワーMOSFET2のスイッチング動
作を説明する。図2は、PWM信号(トランジスタ駆動
指令信号)に対応する各回路10,20,30,40,
50の作動を示すタイムチャートである。
作用、つまり、パワーMOSFET2のスイッチング動
作を説明する。図2は、PWM信号(トランジスタ駆動
指令信号)に対応する各回路10,20,30,40,
50の作動を示すタイムチャートである。
【0016】今、図3において、誘導負荷(モータ)1
を20kHz程度でPWM制御する場合、スイッチング
用トランジスタ2がオン又はオフで、各部の電圧と電流
は次の状態になる。
を20kHz程度でPWM制御する場合、スイッチング
用トランジスタ2がオン又はオフで、各部の電圧と電流
は次の状態になる。
【0017】図3のトランジスタ2がオフ状態からオン
するとき、ゲート電圧Vgは閾値電圧Vtより大きくな
り、ソース電位Vsが電源電位+Bとなるとともに、ト
ランジスタ通電電流Ionが流れ、かつ、ダイオード3に
電流Ioffは流れない。一方、トランジスタ2がオン状
態からオフするとき、ゲート電圧Vgはグラント電位
(<Vt)となり、ソース電位Vsがダイオード3の順
方向電圧−Vfとなるとともに、トランジスタ通電電流
Ionが流れず、かつ、ダイオード3に電流Ioffが流れ
る。
するとき、ゲート電圧Vgは閾値電圧Vtより大きくな
り、ソース電位Vsが電源電位+Bとなるとともに、ト
ランジスタ通電電流Ionが流れ、かつ、ダイオード3に
電流Ioffは流れない。一方、トランジスタ2がオン状
態からオフするとき、ゲート電圧Vgはグラント電位
(<Vt)となり、ソース電位Vsがダイオード3の順
方向電圧−Vfとなるとともに、トランジスタ通電電流
Ionが流れず、かつ、ダイオード3に電流Ioffが流れ
る。
【0018】ここで、過渡動作を考えると、図4に示す
ように、トランジスタ2のターンオン時には、ダイオー
ド3はターンオフする。その時、ダイオード3は等価的
にコンデンサ(図3参照)として動作するため、ダイオ
ード3の逆方向に逆回復時間分だけ100ns程度のA
C貫通電流Irが流れる。その電流を負荷波形として見
ると、図5,6のようになり、図中A1,A2で示すご
とく、電流・電圧変化が大きくなり、負荷配線での高周
波ノイズの原因となる。
ように、トランジスタ2のターンオン時には、ダイオー
ド3はターンオフする。その時、ダイオード3は等価的
にコンデンサ(図3参照)として動作するため、ダイオ
ード3の逆方向に逆回復時間分だけ100ns程度のA
C貫通電流Irが流れる。その電流を負荷波形として見
ると、図5,6のようになり、図中A1,A2で示すご
とく、電流・電圧変化が大きくなり、負荷配線での高周
波ノイズの原因となる。
【0019】一方、図4において、トランジスタ2のタ
ーンオフ時には、ダイオード3はターンオンするが、バ
イポーラトランジスタの構造上、スイッチング時間が遅
く、電流Ioffが流れ始めるまで、1μs程度かかる。
そのため、ソース電圧Vsはダイオード3のターンオン
までの間、順方向電圧(−Vf)よりも低くなり、図5
において図中A3で示すごとくアンダーシュートが発生
するとともに、その電圧変動も負荷配線での高周波ノイ
ズの原因となる。
ーンオフ時には、ダイオード3はターンオンするが、バ
イポーラトランジスタの構造上、スイッチング時間が遅
く、電流Ioffが流れ始めるまで、1μs程度かかる。
そのため、ソース電圧Vsはダイオード3のターンオン
までの間、順方向電圧(−Vf)よりも低くなり、図5
において図中A3で示すごとくアンダーシュートが発生
するとともに、その電圧変動も負荷配線での高周波ノイ
ズの原因となる。
【0020】これに対し、本実施形態においては次のよ
うになる。図2のt1のタイミングにてPWM信号がト
ランジスタ・オン指令となると、つまり、ターンオン時
には、図1の第1の充電回路10のトランジスタ11〜
15がオンして同回路10が作動する。これにより、小
電流i1にてパワーMOSFET2のゲート入力容量が
充電される。この小電流i1による充電がパワーMOS
FET2がオフ状態から閾値電圧Vtに到達するまで行
われる。ここで、パワーMOSFET2のゲート閾値電
圧Vtは、エンハンスメント型ではソース電圧に対し+
2〜4ボルトが一般的な値である。
うになる。図2のt1のタイミングにてPWM信号がト
ランジスタ・オン指令となると、つまり、ターンオン時
には、図1の第1の充電回路10のトランジスタ11〜
15がオンして同回路10が作動する。これにより、小
電流i1にてパワーMOSFET2のゲート入力容量が
充電される。この小電流i1による充電がパワーMOS
FET2がオフ状態から閾値電圧Vtに到達するまで行
われる。ここで、パワーMOSFET2のゲート閾値電
圧Vtは、エンハンスメント型ではソース電圧に対し+
2〜4ボルトが一般的な値である。
【0021】そして、ゲート電圧VgがパワーMOSF
ET2の閾値電圧Vtに到達すると(図2のt2のタイ
ミング)、その瞬間、ソース電圧Vsはオフ保持レベル
から変化し始める。つまり、通常、オン・オフ状態で言
えば、オフ保持状態のソース電圧Vsは0ボルトとなる
が、高速にスイッチングしている場合、ダイオード3を
経由して電流が還流されるためダイオード3の順方向電
圧−Vfが加味されてソース電圧Vsは0−Vfとな
り、従って、ターンオン時には−Vfから電圧上昇する
ことになり、ソース電圧Vsが0ボルトになった時にダ
イオード3に電流が通電されなくなったこと(即ち、逆
回復したこと)が検出される。
ET2の閾値電圧Vtに到達すると(図2のt2のタイ
ミング)、その瞬間、ソース電圧Vsはオフ保持レベル
から変化し始める。つまり、通常、オン・オフ状態で言
えば、オフ保持状態のソース電圧Vsは0ボルトとなる
が、高速にスイッチングしている場合、ダイオード3を
経由して電流が還流されるためダイオード3の順方向電
圧−Vfが加味されてソース電圧Vsは0−Vfとな
り、従って、ターンオン時には−Vfから電圧上昇する
ことになり、ソース電圧Vsが0ボルトになった時にダ
イオード3に電流が通電されなくなったこと(即ち、逆
回復したこと)が検出される。
【0022】このように、ダイオード3の両端子間の電
圧を監視して当該電圧が「0」となった時にダイオード
3が逆回復したことを検知する。このようにして第1の
充電回路10は、PWM制御命令(オン命令)に応じ、
ソース電圧Vsが0ボルト(順方向電圧Vfなし)にな
るまでトランジスタ2のゲート入力容量に対し数μAレ
ベルの小電流i1で充電する。
圧を監視して当該電圧が「0」となった時にダイオード
3が逆回復したことを検知する。このようにして第1の
充電回路10は、PWM制御命令(オン命令)に応じ、
ソース電圧Vsが0ボルト(順方向電圧Vfなし)にな
るまでトランジスタ2のゲート入力容量に対し数μAレ
ベルの小電流i1で充電する。
【0023】Vs=0となったことを出力切替回路50
において検出すると、同回路50の出力信号が反転す
る。これにより、第2の充電回路20のトランジスタ2
1〜23がオンして同回路20が作動する。これによっ
て大電流i2にて一気にゲート入力容量が充電され(図
2のt2〜t3の期間)、パワーMOSFET2をター
ンオンさせる。このようにして第2の充電回路20は、
第1の充電回路10によりソース電圧Vsが0ボルト
(Vf電圧なし)になったら、トランジスタ2のゲート
入力容量に対し数百mA以上の大電流i2で充電する
(急激にオンさせる)。
において検出すると、同回路50の出力信号が反転す
る。これにより、第2の充電回路20のトランジスタ2
1〜23がオンして同回路20が作動する。これによっ
て大電流i2にて一気にゲート入力容量が充電され(図
2のt2〜t3の期間)、パワーMOSFET2をター
ンオンさせる。このようにして第2の充電回路20は、
第1の充電回路10によりソース電圧Vsが0ボルト
(Vf電圧なし)になったら、トランジスタ2のゲート
入力容量に対し数百mA以上の大電流i2で充電する
(急激にオンさせる)。
【0024】一方、ターンオフ制御は、ターンオン制御
の逆であり、図1の第1の放電回路30のトランジスタ
31〜33がオンして同回路30が作動するとともに第
2の放電回路40のトランジスタ41〜43がオンして
同回路40が作動する。これにより、図2のt10のタ
イミングにおいて、大電流(i10+i11)にてパワ
ーMOSFET2のゲート入力容量から放電が急峻に閾
値電圧Vtまで行われる。つまり、第1,2の放電回路
30,40は、PWM制御命令(オフ命令)に応じ、ソ
ース電圧Vsが0ボルト(Vf電圧発生直前)になるま
でトランジスタ2のゲート入力容量から数百mAレベル
の大電流(i10+i11)で放電させる。
の逆であり、図1の第1の放電回路30のトランジスタ
31〜33がオンして同回路30が作動するとともに第
2の放電回路40のトランジスタ41〜43がオンして
同回路40が作動する。これにより、図2のt10のタ
イミングにおいて、大電流(i10+i11)にてパワ
ーMOSFET2のゲート入力容量から放電が急峻に閾
値電圧Vtまで行われる。つまり、第1,2の放電回路
30,40は、PWM制御命令(オフ命令)に応じ、ソ
ース電圧Vsが0ボルト(Vf電圧発生直前)になるま
でトランジスタ2のゲート入力容量から数百mAレベル
の大電流(i10+i11)で放電させる。
【0025】そして、図2のt11のタイミングにおい
て閾値電圧Vtに到達しVs=0になったことを出力切
替回路50において検出すると、同回路50の出力信号
が反転する。これにより、第1の放電回路30が非作動
状態、即ち、同回路30のトランジスタ31〜33がオ
フする。これによって、第2の放電回路40にて小さな
定電流i11でゲート電荷を徐々に放電させる(図2の
t11〜t12の期間)。つまり、第2の放電回路40
は、ソース電圧Vsが0ボルトになったらトランジスタ
2のゲート入力容量から数μAの小電流i11で放電さ
せる(徐々にダイオード3をターンオンさせる)。
て閾値電圧Vtに到達しVs=0になったことを出力切
替回路50において検出すると、同回路50の出力信号
が反転する。これにより、第1の放電回路30が非作動
状態、即ち、同回路30のトランジスタ31〜33がオ
フする。これによって、第2の放電回路40にて小さな
定電流i11でゲート電荷を徐々に放電させる(図2の
t11〜t12の期間)。つまり、第2の放電回路40
は、ソース電圧Vsが0ボルトになったらトランジスタ
2のゲート入力容量から数μAの小電流i11で放電さ
せる(徐々にダイオード3をターンオンさせる)。
【0026】このようにしてパワーMOSFET2を駆
動制御することによって、図2に示すように、ターンオ
ン/オフ時間を変えないで、即ち、スイッチング損失を
増大させないで、図7,8において図中A4,A5に示
すように、ターンオン時のダイオード3の逆回復時のA
C貫通電流による電圧・電流変化を抑制することができ
るとともに、図7において図中A6に示すように、ター
ンオフ時のL負荷による電圧アンダーシュートおよび変
動を抑制することができる。
動制御することによって、図2に示すように、ターンオ
ン/オフ時間を変えないで、即ち、スイッチング損失を
増大させないで、図7,8において図中A4,A5に示
すように、ターンオン時のダイオード3の逆回復時のA
C貫通電流による電圧・電流変化を抑制することができ
るとともに、図7において図中A6に示すように、ター
ンオフ時のL負荷による電圧アンダーシュートおよび変
動を抑制することができる。
【0027】つまり、パワーMOSFET2のオン・オ
フ時において10%から90%に到達するまでの電圧お
よび電流変化dV/dt,di/dtを同じにして、パ
ワーMOSFET2のターン・オン時にダイオード3は
ターン・オフになるためダイオード3のホール蓄積効果
によって逆回復時間の間、逆方向に電流が流れるととも
に、その際に寄生L成分によってL・di/dtの過電
圧(変動)が発生し、さらに、電圧アンダーシュート
は、モータ自体のL負荷であり、約200μH程度ある
ため、上記の原理でマイナス方向に電圧が引っ張られる
が、本実施形態においては、ターンオン/オフ時の電流
と電圧変化を大幅に低減でき、それによってその変化の
周波数に起因する高周波ノイズを低減することができ
る。
フ時において10%から90%に到達するまでの電圧お
よび電流変化dV/dt,di/dtを同じにして、パ
ワーMOSFET2のターン・オン時にダイオード3は
ターン・オフになるためダイオード3のホール蓄積効果
によって逆回復時間の間、逆方向に電流が流れるととも
に、その際に寄生L成分によってL・di/dtの過電
圧(変動)が発生し、さらに、電圧アンダーシュート
は、モータ自体のL負荷であり、約200μH程度ある
ため、上記の原理でマイナス方向に電圧が引っ張られる
が、本実施形態においては、ターンオン/オフ時の電流
と電圧変化を大幅に低減でき、それによってその変化の
周波数に起因する高周波ノイズを低減することができ
る。
【0028】この図1の負荷駆動回路による効果は、A
M帯域の高周波ノイズレベルで、約10dBm低減する
ことが可能となる。以後、スイッチオンからオフへの切
り替え、及びオフからオンへの切り替えの際に、回路1
0→20→30,40→40の順で切り替えられ、PW
M制御では20kHzでこれが繰り返される。
M帯域の高周波ノイズレベルで、約10dBm低減する
ことが可能となる。以後、スイッチオンからオフへの切
り替え、及びオフからオンへの切り替えの際に、回路1
0→20→30,40→40の順で切り替えられ、PW
M制御では20kHzでこれが繰り返される。
【0029】このように、ソース電圧Vsをトランジス
タ駆動回路4にフィードバックすることで、ダイオード
3のターンオン/オフ状態を監視するようにし、ダイオ
ード3がデバイス本来の機能を発揮する状態になったこ
とをダイオード3の順方向電圧Vfが生じているか否か
で確認し、ターンオンの場合には、確実にVf電圧がな
くなった状態でトランジスタ2を急激にオンさせるよう
制御する。また、ターンオフの場合には、Vf発生する
前まで、急激にトランジスタ2をオフし、その後、Vf
発生まで徐々にトランジスタから低電流で放電する。こ
のようにすることでノイズとVsのアンダーシュートを
防止することが可能となる。
タ駆動回路4にフィードバックすることで、ダイオード
3のターンオン/オフ状態を監視するようにし、ダイオ
ード3がデバイス本来の機能を発揮する状態になったこ
とをダイオード3の順方向電圧Vfが生じているか否か
で確認し、ターンオンの場合には、確実にVf電圧がな
くなった状態でトランジスタ2を急激にオンさせるよう
制御する。また、ターンオフの場合には、Vf発生する
前まで、急激にトランジスタ2をオフし、その後、Vf
発生まで徐々にトランジスタから低電流で放電する。こ
のようにすることでノイズとVsのアンダーシュートを
防止することが可能となる。
【0030】以上のごとく、本実施形態は下記の特徴を
有している。 (イ)パワーMOSFET2のオン指令に基づいて当
初、小電流i1でパワーMOSFET2のゲート入力容
量を充電し、ダイオード3での順方向電圧がなくなると
(逆回復したことを検知すると)、大電流i2でパワー
MOSFET2のゲート入力容量を充電する。このよう
に、ダイオード3のターンオフを監視してダイオード3
がデバイス本来の機能を発揮する状態、つまり、ダイオ
ード3の順方向電圧がなくなるまではゆっくり充電し、
その後は急激に充電することにより、ダイオード3の逆
回復時に同ダイオード3を通してAC貫通電流が流れる
のを抑制できるとともにトランジスタ2のターンオンが
長くなるのを回避できる。その結果、大型のL及びC等
の受動部品を使用することなく、スイッチング損失の増
大を回避しながらスイッチングターンオン時の高周波ノ
イズを低減することができる。 (ロ)一方、パワーMOSFET2のオフ指令に基づい
て当初、大電流(i10+i11)でパワーMOSFE
T2のゲート入力容量から放電し、ダイオード3での順
方向電圧が発生すると、小電流i11でパワーMOSF
ET2のゲート入力容量から放電する。このように、ダ
イオード3のターンオンを監視してダイオード3がデバ
イス本来の機能を発揮している間、つまり、ダイオード
3の順方向電圧が発生するまでは急激に放電し、その後
はゆっくりと放電することにより、ダイオード3のター
ンオンまでの間においてダイオード3での両端子間の電
圧が順方向電圧以下になることに起因するダイオード両
端子間電圧のアンダーシュート及び変動を抑制できると
ともにトランジスタのターンオフが長くなるのを回避で
きる。その結果、大型のL及びC等の受動部品を使用す
ることなく、スイッチング損失の増大を回避しながらス
イッチングターンオフ時の高周波ノイズを低減すること
ができる。
有している。 (イ)パワーMOSFET2のオン指令に基づいて当
初、小電流i1でパワーMOSFET2のゲート入力容
量を充電し、ダイオード3での順方向電圧がなくなると
(逆回復したことを検知すると)、大電流i2でパワー
MOSFET2のゲート入力容量を充電する。このよう
に、ダイオード3のターンオフを監視してダイオード3
がデバイス本来の機能を発揮する状態、つまり、ダイオ
ード3の順方向電圧がなくなるまではゆっくり充電し、
その後は急激に充電することにより、ダイオード3の逆
回復時に同ダイオード3を通してAC貫通電流が流れる
のを抑制できるとともにトランジスタ2のターンオンが
長くなるのを回避できる。その結果、大型のL及びC等
の受動部品を使用することなく、スイッチング損失の増
大を回避しながらスイッチングターンオン時の高周波ノ
イズを低減することができる。 (ロ)一方、パワーMOSFET2のオフ指令に基づい
て当初、大電流(i10+i11)でパワーMOSFE
T2のゲート入力容量から放電し、ダイオード3での順
方向電圧が発生すると、小電流i11でパワーMOSF
ET2のゲート入力容量から放電する。このように、ダ
イオード3のターンオンを監視してダイオード3がデバ
イス本来の機能を発揮している間、つまり、ダイオード
3の順方向電圧が発生するまでは急激に放電し、その後
はゆっくりと放電することにより、ダイオード3のター
ンオンまでの間においてダイオード3での両端子間の電
圧が順方向電圧以下になることに起因するダイオード両
端子間電圧のアンダーシュート及び変動を抑制できると
ともにトランジスタのターンオフが長くなるのを回避で
きる。その結果、大型のL及びC等の受動部品を使用す
ることなく、スイッチング損失の増大を回避しながらス
イッチングターンオフ時の高周波ノイズを低減すること
ができる。
【0031】そして、この(イ)と(ロ)により、スイ
ッチングターンオン/オフ時においてスイッチング損失
の増大を回避しながら高周波ノイズを低減することがで
きることとなる。
ッチングターンオン/オフ時においてスイッチング損失
の増大を回避しながら高周波ノイズを低減することがで
きることとなる。
【0032】なお、これまでの説明においては、スイッ
チオンからオフへの切り替え、及びオフからオンへの切
り替えの際に、回路10→20→30,40→40の順
で切り替えて充電電流をi1からi2に、放電電流を
(i10+i11)からi11に切り替えるようにした
が、回路10→20→30→40の順で切り替えて充電
電流をi1からi2に、放電電流をi10からi11に
切り替えるようにしてもよい。
チオンからオフへの切り替え、及びオフからオンへの切
り替えの際に、回路10→20→30,40→40の順
で切り替えて充電電流をi1からi2に、放電電流を
(i10+i11)からi11に切り替えるようにした
が、回路10→20→30→40の順で切り替えて充電
電流をi1からi2に、放電電流をi10からi11に
切り替えるようにしてもよい。
【0033】また、これまでの説明においてはパワーM
OSFET2のオン指令に基づく2段階の充電動作とパ
ワーMOSFET2のオフ指令に基づく2段階の放電動
作を行う場合について述べてきたが、パワーMOSFE
T2のオン指令に基づく2段階の充電動作のみを行わせ
たり、パワーMOSFET2のオフ指令に基づく2段階
の放電動作のみを行わせてもよい。
OSFET2のオン指令に基づく2段階の充電動作とパ
ワーMOSFET2のオフ指令に基づく2段階の放電動
作を行う場合について述べてきたが、パワーMOSFE
T2のオン指令に基づく2段階の充電動作のみを行わせ
たり、パワーMOSFET2のオフ指令に基づく2段階
の放電動作のみを行わせてもよい。
【0034】また、パワーMOSFET2はnチャネル
の事例で説明したが、pチャネルでもよい。詳しくは、
nチャネルパワーMOSFETの場合、ゲート印加電源
系には昇圧回路が必要であるが、pチャネルパワーMO
SFETの場合はバッテリ電圧+Bでよい。ただし、オ
ン/オフ動作のための信号位相が逆転するためロジック
の変更が必要となるが、nチャネルパワーMOSFET
の場合と同様の動作を行わせることができる。
の事例で説明したが、pチャネルでもよい。詳しくは、
nチャネルパワーMOSFETの場合、ゲート印加電源
系には昇圧回路が必要であるが、pチャネルパワーMO
SFETの場合はバッテリ電圧+Bでよい。ただし、オ
ン/オフ動作のための信号位相が逆転するためロジック
の変更が必要となるが、nチャネルパワーMOSFET
の場合と同様の動作を行わせることができる。
【0035】また、上述した実施の形態においてはスイ
ッチ構成がハイサイド駆動であったが、ローサイド駆動
でもよい。
ッチ構成がハイサイド駆動であったが、ローサイド駆動
でもよい。
【図1】実施形態における負荷駆動回路の構成図。
【図2】作用説明のためのタイムチャート。
【図3】作用説明のための図。
【図4】作用説明のためのタイムチャート。
【図5】負荷電流とソース電圧の変化を示す図。
【図6】負荷電流とソース電圧の変化を示す図。
【図7】ゲート電圧とソース電圧の変化を示す図。
【図8】負荷電流とソース電圧の変化を示す図。
1…モータ、2…パワーMOSトランジスタ、3…ダイ
オード、4…駆動回路、10…第1の充電回路、20…
第2の充電回路、30…第1の放電回路、40…第2の
放電回路、50…出力切替回路。
オード、4…駆動回路、10…第1の充電回路、20…
第2の充電回路、30…第1の放電回路、40…第2の
放電回路、50…出力切替回路。
Claims (5)
- 【請求項1】 負荷(1)に対しパワーMOSFET
(2)と電源(+B)とが直列に接続されるとともに前
記負荷(1)にダイオード(3)が並列に接続され、前
記パワーMOSFET(2)のオン・オフ指令に基づく
パワーMOSFET(2)のゲート入力容量の充放電に
より当該パワーMOSFET(2)をスイッチング動作
させて前記負荷(1)を駆動する負荷駆動回路におい
て、 パワーMOSFET(2)のオン指令に基づいて当初、
小電流で前記パワーMOSFET(2)のゲート入力容
量を充電し、前記ダイオード(3)での順方向電圧がな
くなると、大電流で前記パワーMOSFET(2)のゲ
ート入力容量を充電するようにしたことを特徴とする負
荷駆動回路。 - 【請求項2】 負荷(1)に対しパワーMOSFET
(2)と電源(+B)とが直列に接続されるとともに前
記負荷(1)にダイオード(3)が並列に接続され、前
記パワーMOSFET(2)のオン・オフ指令に基づく
パワーMOSFET(2)のゲート入力容量の充放電に
より当該パワーMOSFET(2)をスイッチング動作
させて前記負荷(1)を駆動する負荷駆動回路におい
て、 パワーMOSFET(2)のオフ指令に基づいて当初、
大電流で前記パワーMOSFET(2)のゲート入力容
量から放電し、前記ダイオード(3)での順方向電圧が
発生すると、小電流で前記パワーMOSFET(2)の
ゲート入力容量から放電するようにしたことを特徴とす
る負荷駆動回路。 - 【請求項3】 負荷(1)に対しパワーMOSFET
(2)と電源(+B)とが直列に接続されるとともに前
記負荷(1)にダイオード(3)が並列に接続され、前
記パワーMOSFET(2)のオン・オフ指令に基づく
パワーMOSFET(2)のゲート入力容量の充放電に
より当該パワーMOSFET(2)をスイッチング動作
させて前記負荷(1)を駆動する負荷駆動回路におい
て、 パワーMOSFET(2)のオン指令に基づいて当初、
小電流で前記パワーMOSFET(2)のゲート入力容
量を充電し、前記ダイオード(3)での順方向電圧がな
くなると、大電流で前記パワーMOSFET(2)のゲ
ート入力容量を充電し、一方、パワーMOSFET
(2)のオフ指令に基づいて当初、大電流で前記パワー
MOSFET(2)のゲート入力容量から放電し、前記
ダイオード(3)での順方向電圧が発生すると、小電流
で前記パワーMOSFET(2)のゲート入力容量から
放電するようにしたことを特徴とする負荷駆動回路。 - 【請求項4】 前記ダイオード(3)の両端子間の電圧
を監視して当該電圧が「0」になった時に前記電流の切
り替えを行うようにしたことを特徴とする請求項1〜3
のいずれか1項に記載の負荷駆動回路。 - 【請求項5】 前記負荷(1)はモータであることを特
徴とする請求項1〜4のいずれか1項に記載の負荷駆動
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332599A JP2003133928A (ja) | 2001-10-30 | 2001-10-30 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332599A JP2003133928A (ja) | 2001-10-30 | 2001-10-30 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003133928A true JP2003133928A (ja) | 2003-05-09 |
Family
ID=19147991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001332599A Pending JP2003133928A (ja) | 2001-10-30 | 2001-10-30 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003133928A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1608057A1 (de) * | 2004-06-14 | 2005-12-21 | ebm-papst St. Georgen GmbH & Co. KG | Schutzschaltung zur Reduzierung elektrischer Störungen beim Betrieb eines Gleichstrommotors |
US9893794B2 (en) | 2014-10-31 | 2018-02-13 | Skyworks Solutions, Inc. | Switching network for diversity receivers |
-
2001
- 2001-10-30 JP JP2001332599A patent/JP2003133928A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1608057A1 (de) * | 2004-06-14 | 2005-12-21 | ebm-papst St. Georgen GmbH & Co. KG | Schutzschaltung zur Reduzierung elektrischer Störungen beim Betrieb eines Gleichstrommotors |
US7119504B2 (en) | 2004-06-14 | 2006-10-10 | Konstantin Dornhof | Protective circuit for reducing electrical disturbances during operation of a DC motor |
US9893794B2 (en) | 2014-10-31 | 2018-02-13 | Skyworks Solutions, Inc. | Switching network for diversity receivers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11677320B2 (en) | Circuits and techniques for power regulation | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
KR101863014B1 (ko) | 자기 소호형 반도체 소자의 단락 보호 회로 | |
KR101202204B1 (ko) | 전력 mosfet 구동기 및 이를 위한 방법 | |
JP4317825B2 (ja) | インバータ装置 | |
US6674268B2 (en) | Swithing regulator utilizing seperate integrated circuits for driving each switch | |
US20100141304A1 (en) | Drive circuit for power element | |
US10461737B2 (en) | Configurable clamp circuit | |
US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
JPH08107601A (ja) | 電動車両用電源装置 | |
US8907641B2 (en) | Circuit and method for short circuit protection | |
US20050258890A1 (en) | Switching control circuit with reduced dead time | |
JP3052792B2 (ja) | インバータ装置 | |
US6577173B2 (en) | Inductive load driving circuit | |
JP4925719B2 (ja) | ゲート駆動回路 | |
US11056969B2 (en) | Boost converter short circuit protection | |
CN114204926A (zh) | 半导体装置 | |
JP2017073872A (ja) | チャージポンプ回路 | |
US5565715A (en) | Method and apparatus for logic signal level translation to a semiconductor switch | |
CN115580278A (zh) | 高速栅极驱动器电路 | |
JP2003133928A (ja) | 負荷駆動回路 | |
CN114244339A (zh) | 栅极驱动电路和电子装置 | |
JP2003133926A (ja) | 突入電流抑止回路 | |
JP2001274665A (ja) | 電圧駆動型素子の駆動方法および駆動回路 | |
JP4161901B2 (ja) | 昇圧回路および負荷駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |