CN111435701A - 构件半导体结构 - Google Patents

构件半导体结构 Download PDF

Info

Publication number
CN111435701A
CN111435701A CN202010036623.XA CN202010036623A CN111435701A CN 111435701 A CN111435701 A CN 111435701A CN 202010036623 A CN202010036623 A CN 202010036623A CN 111435701 A CN111435701 A CN 111435701A
Authority
CN
China
Prior art keywords
semiconductor
region
semiconductor body
conductivity type
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010036623.XA
Other languages
English (en)
Other versions
CN111435701B (zh
Inventor
M·科尼尔斯
M-C·韦基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of CN111435701A publication Critical patent/CN111435701A/zh
Application granted granted Critical
Publication of CN111435701B publication Critical patent/CN111435701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G01R33/075—Hall devices configured for spinning current measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

一种具有半导体层的构件半导体结构，半导体层具有正侧和背侧，在正侧上构造至少一个集成电路，在背侧上构造彼此材料锁合地连接的第一氧化物层和第二氧化物层，设置具有表面和背面的单片构造的半导体本体，半导体本体布置构造在表面和背面之间的传感器区域，传感器区域具有三维等向性霍尔传感器结构，霍尔传感器结构从掩埋的下方面延伸至上侧，在表面上构造至少三个第一高掺杂半导体接通区域，在下方面上分别构造至少三个第二高掺杂半导体接通区域，每个第一半导体接通区域借助对应的第一连接接通部连接，每个第二半导体接通区域借助对应的第二连接接通部连接，在垂直于表面的投影中第一半导体接通区域相对与第二半导体接通区域错位地布置。

Description

构件半导体结构
技术领域
本发明涉及一种构件半导体结构，其中，构件半导体结构从第一半导体晶片和第二半导体晶片出发包括集成电路和霍尔传感器。
背景技术
由DE 10 2013 209 514 A1已知一种用于探测空间磁场的三维霍尔传感器，其中，半导体本体具有至少三个电极对，每个电极对具有半导体本体的上侧上的第一连接端和半导体本体的下侧上的第二连接端，并且至少三个成对的电极对形成至少三个四接通部结构，该四接通部结构通过使用霍尔效应能够测量磁场的各个空间分量。
由C.Sander等人的《Isotropie 3D Silicon Hall Sensor》第28届IEEE国际MEMS会议，2015年，第838-896页，以及C.Sander等人的《Monolithic Isotropie 3DSiliconHall Sensor》传感器和执行器A，第247栏，2016年，第587-597页，已知一种在印刷电路板上包括3D霍尔传感器结构的结构。
由P.Garrou等人的《Handbook of 3D integration:technology andapplicatins of 3D integrated ciruits》第1卷，Weinheim：Wiley，2008年，第25-44页和第223-248页，第3和12章，ISBN 978-527-32034-9中已知不同的用于堆叠IC的方法，其中，这些IC是全面连接的，并借助通道接通孔
Figure BDA0002366247910000011
连接。
发明内容
在此背景下，本发明的任务在于，说明一种改进现有技术的设备。
该任务通过具有根据本发明的特征的构件半导体结构来解决。本发明的有利的构型分别是优选的实施方式。
在本发明的第一主题中，提供一种具有半导体层的构件半导体结构。
半导体层具有正侧和背侧，其中，在正侧上构造有至少一个集成电路，而在背侧上构造至少一个氧化物层。
此外，设置具有表面和背面的单片构造的半导体本体。在半导体本体的背面上构造有第二氧化物层。
两个氧化物层(即第一氧化物层和第二氧化物层)的表面借助热压缩接合方法彼此材料锁合地连接，从而在半导体本体与半导体层之间构造有共同的绝缘层。
在半导体本体的表面和背面之间构造具有三维等向性的霍尔传感器结构的传感器区域，其中，该传感器区域优选地具有厚度D。
传感器区域从掩埋的下方面延伸直至半导体本体的表面，并且在此具有厚度D。
在表面上构造有至少三个彼此间隔开的高掺杂的第一半导体接通区域，而在下方面上构造有至少三个彼此间隔开的高掺杂的第二半导体接通区域，所述半导体接通区域分别为第二导电类型。
每个高掺杂的第一半导体接通区域借助所分配的第一连接接通部来连接，而每个高掺杂的第二半导体接通区域借助所分配的第二连连接接通部来连接。
在垂直于表面的投影中，第一半导体接通区域相对于第二半导体接通区域错位地布置。
第一半导体接通区域和第二半导体接通区域分别具有关于垂直于半导体本体的表面和下方面的对称轴的多重旋转对称性。
应注意，表述“三维霍尔传感器结构”在本文中理解为如下的霍尔传感器，该霍尔传感器在所有三个空间方向上具有在半导体本体内相关联的延展，并且能够借助霍尔传感器结构来确定磁场的所有三个分量。
可以理解，优选借助注入步骤来形成高掺杂的半导体接通区域，其中，剂量高于10e15N/cm2。
此外可以理解，绝缘的中间层完全或主要由二氧化硅组成。在接合时，使第一半导体晶片的氧化物层与第二半导体晶片的氧化物层接合。两个半导体晶片优选由相同的半导体材料、尤其硅构成，以便在温度变化时抑制由于不同的膨胀系数引起的应力。
该设备的一个优点在于，借助构件半导体结构，在半导体层中在空间上在三个空间方向上构造的三维霍尔传感器能够与集成电路共同地构造在晶圆级平面上，其方式是：借助所谓的晶圆接合方法将已经处理过的两个半导体晶片彼此材料锁合地且力锁合地连接。
在此有利的是，集成电路与霍尔传感器结构存在电有效连接。
在一种扩展方案中，半导体本体的传感器区域借助环绕的(即优选完全封闭的)沟道结构横向地限界，其中，半导体本体或传感器区域优选构造成六边形，即构造成具有六边形横截面的棱柱。在一种扩展方案中，半导体本体中的传感器区域在垂直于表面的投影中具有不同的形状，例如正方形或多边形。
可以理解，沟道结构(也被称为沟渠(Trench))布置成与第一连接接通部及第二连接接通部间隔开。优选如此构造沟道结构的深度，使得沟道结构完全分离(durchtrennen)半导体层。
换句话说，沟道结构的深度优选相应于半导体层的厚度。沟道结构优选在侧壁上全面环绕地具有SiO2层。在侧壁之间优选构造有掺杂的多晶硅，其中，该多晶硅符合目的地与参考电位连接。
在另一实施方式中，半导体本体在传感器区域中具有2μm与50μm之间的厚度。最优选地，半导体本体在传感器区域中具有直至100μm的厚度。优选地，半导体本体的厚度至少在传感器区域以内是恒定的。尤其半导体本体的正侧的面和下侧的面至少在传感器区域的范围中几乎完全地或完全地彼此平行且平坦地构造。应注意，“几乎完全”理解为超过90％的值。
根据另一实施方式，在传感器区域中，半导体本体的厚度与长度的比例包括在0.6至1.4之间的范围，或0.8至1.2之间的范围。该比例优选为1.0。
在另一扩展方案中，第二连接接通部分别包括第二导电类型的高掺杂多晶硅或包括金属。
在一种实施方式中第二连接接通部从正侧电连接，而在一种替代的实施方式中第二连接接通部从背侧电连接。
可以理解，在测量时，第一连接接通部中的一个与第二连接接通部中的一个分别形成一个接通部对，也就是说，在接通部对的两个连接接通部之间要么外加电流，要么分接电压。
在一种实施方式中，集成电路与霍尔传感器结构存在电有效连接。
在另一实施方式中，半导体层尤其在集成电路的区域中具有第一导电类型的区域。优选地，半导体本体主要或完全由第二导电类型构造。
在一种扩展方案中，第一导电类型是p型，而第二导电类型是n型，或者第一导电类型为n型，而第二导电类型为p型。
在一种实施方式中，半导体本体和半导体层具有相同的横向延展，其方式是：优选将所接合的晶圆共同地锯穿
Figure BDA0002366247910000041
在一种扩展方案中，在半导体层中在半导体层的正侧和背侧之间构造有贯穿的氧化物层。
附图说明
以下参照附图更详细地阐述本发明。在此，同类的部分以相同的标志来标记。所示出的实施方式是极其示意性的，即，间距以及横向和纵向的延伸不是成比例的并且——只要未另外说明——也互相不具有可推导的几何关系。附图示出：
图1示出第一实施方式的截面图；
图2示出第二实施方式的截面图；
图3示出图1或图2中示出的传感器区域上侧的俯视图。
具体实施方式
在图1的图中示出具有传感器区域HSENS的第一实施方式的截面图。
图1的图示出构件半导体结构WF的截面图。构件半导体结构WF包括由第一半导体晶片制成的半导体本体HLK和由第二半导体晶片制成的半导体层HALS。两个半导体晶片借助晶圆接合工艺来接合。半导体晶片优选地由硅构成。
半导体层HALS具有正侧VS和背侧RS，其中，在正侧VS上构造有至少一个集成电路IS，而在背侧RS上构造有第一氧化物层。
单片构造的半导体本体HLK具有表面OF和背面RF。在背面RF上构造有第二氧化物层。
两个氧化物层借助热压缩接合方法彼此材料锁合地连接，其中，在半导体本体HLK和半导体层HALS之间构造共同的绝缘层。
半导体本体HLK包括构造在表面OF和背面RF之间的传感器区域，该传感器区域具有三维等向性的霍尔传感器结构HSENS，其中，霍尔传感器结构HSENS从掩埋的下方面UF延伸直至表面OF以下的上侧OS。半导体本体HLK的传感器区域借助环绕的沟道结构TR来限界。
在下方面UF以下构造有第二氧化物层。在上侧OS上直至表面OF也构造有另一绝缘层。换句话说，霍尔传感器结构HSENS在半导体材料的整个厚度上延伸。
半导体本体HLK在传感器区域中具有2μm与50μm之间的厚度。
在传感器区域中，半导体本体HLK的厚度与长度的比例包括0.6至1.4之间的范围或0.8至1.2之间的范围。
在表面OF上分别构造彼此间隔开的第二导电类型的高掺杂的至少三个第一半导体接通区域HG11、HG12、HG13，而在下方面UF上分别构造彼此间隔开的第二导电类型的高掺杂的至少三个第二半导体接通区域HG21、HG22、HG23。其中，在截面图中仅示出三个高掺杂的第一半导体接通区域中的两个HG11、HG12，而在下方面UF上仅示出仅三个高掺杂的第二半导体接通区域中的两个HG21、HG22。
每个高掺杂的第一半导体接通区域HG11、HG12、HG13借助所分配的第一连接接通部K11、K12、K13连接，而每个高掺杂的第二半导体接通区域HG21、HG22、HG23借助所分配的第二连接接通部K21、K22、K23连接。
优选地，第二连接接通部K21、K22、K23分别包括第二导电类型的高掺杂多晶硅或包括金属。
在垂直于表面OF的投影中，第一半导体接通区域HG11、HG12、HG13相对于第二半导体接通区域HG21、HG22、HG23错位地布置。
第一半导体接通区域HG11、HG12、HG13和第二半导体接通区域HG21、HG22、HG23分别具有关于垂直于半导体本体HLK的表面OF和下方面UF的对称轴的多重旋转对称性。
半导体本体HLK和半导体层HALS具有相同的横向延展。
集成电路IS与霍尔传感器结构HSENS存在电有效连接，其中，有效连接的实施方式未示出。
在图2中示出具有传感器区域HSENS的第二实施方式的截面图。以下仅阐述与图1的图的区别。
半导体层HALS包括在正侧VS1和背侧RS1之间贯穿构造的氧化物层SOI。
集成电路包括多个竖直的隔离沟道TR1。隔离沟道从正侧VS延伸直至贯穿的氧化物层SOI。
在图3中描绘图1或图2中示出的传感器区域的表面OF的俯视图。以下仅阐述与先前的图的区别。
半导体本体HLK和由此传感器区域HSENS借助环绕的沟道结构TR而与半导体本体HLK的半导体层的其他区域分离。当前，传感器区域HSENS具有六边形的横截面。第一半导体接通区域HG11、HG12和HG13以及第二半导体接通区域HG21、HG22和HG23布置在沟道结构TR附近，并且优选布置在六边形结构的角中。
应注意，在其他实施方式中，传感器区域HSENS的横截面也可以正方形的或以多边形的形式构造。
以虚线示出的第二半导体接通区域HG21、HG22和HG23具有关于对称轴SA的多重对称性、尤其三重对称性。
第一半导体接通区域HG11、HG12和HG13构造在上侧OS上，并且同样具有关于对称轴SA的多重对称性、尤其三重对称性。
上侧OS上的第一半导体接通区域HG11、HG12和HG13相对于掩埋的下方面UF上的第二半导体接通区域HG21、HG22和HG23错位地布置。

Claims (9)

1.一种构件半导体结构(WF)，其具有半导体层(HALS)，所述半导体层具有正侧(VS)和背侧(RS)，其中，在所述正侧(VS)上构造有至少一个集成电路(IS)，且在所述背侧(RS)上构造有第一氧化物层，
其特征在于，
设置单片构造的半导体本体(HLK)，所述半导体本体(HLK)具有表面(OF)和背面(RF)，并且在所述背面(RF)上构造有第二氧化物层，并且所述两个氧化物层借助热压缩接合方法彼此材料锁合地连接，其中，在所述半导体本体(HLK)与所述半导体层(HALS)之间构造共同的绝缘层，
在所述半导体本体(HLK)中布置有构造在所述表面(OF)与所述背面(RF)之间的传感器区域，所述传感器区域具有三维等向性的霍尔传感器结构(HSENS)，其中，所述霍尔传感器结构(HSENS)从掩埋的下方面(UF)延伸直至上侧(OS)，
所述半导体本体(HLK)的传感器区域借助环绕的沟道结构(TR)来限界，
在所述表面(OF)上构造有彼此间隔开的高掺杂的至少三个第一半导体接通区域(HG11，HG12，HG13)，而在所述下方面(UF)上构造有彼此间隔开的高掺杂的至少三个第二半导体接通区域(HG21，HG22，HG23)，所述半导体接通区域分别是第二导电类型，
每个高掺杂的第一半导体接通区域(HG11，HG12，HG13)借助所分配的第一连接接通部(K11，K12，K13)连接，而每个高掺杂的第二半导体接通区域(HG21，HG22，HG23)借助所分配的第二连接接通部(K21，K22，K23)连接，
在垂直于所述表面(OF)的投影中，所述第一半导体接通区域(HG11，HG12，HG13)相对于所述第二半导体接通区域(HG21，HG22，HG23)错位地布置，
所述第一半导体接通区域(HG11，HG12，HG13)和所述第二半导体接通区域(HG21，HG22，HG23)分别具有关于如下对称轴的多重旋转对称性：所述对称轴垂直于所述半导体本体(HLK)的表面(OF)和下方面(UF)。
2.根据权利要求1所述的构件半导体结构(WF)，其特征在于，所述半导体本体(HLK)在所述传感器区域中具有2μm与50μm之间的厚度。
3.根据权利要求1或2所述的构件半导体结构(WF)，其特征在于，在所述传感器区域中，所述半导体本体(HLK)的厚度相对于长度的比例包括0.6至1.4之间的范围，或包括0.8至1.2之间的范围。
4.根据权利要求1至3中任一项所述的构件半导体结构(WF)，其特征在于，所述第二连接接通部(K21，K22，K23)分别包括第二导电类型的高掺杂的多晶硅或包括金属。
5.根据权利要求1至4中任一项所述的构件半导体结构(WF)，其特征在于，所述集成电路(IS)与所述霍尔传感器结构(HSENS)存在电有效连接。
6.根据权利要求1至5中任一项所述的构件半导体结构(WF)，其特征在于，所述半导体层(HALS)具有第一导电类型的区域，而所述半导体本体(HLK)主要由第二导电类型构造。
7.根据权利要求1至6中任一项所述的构件半导体结构(WF)，其特征在于，所述第一导电类型是p型，而所述第二导电类型是n型，或者所述第一导电类型是n型，而所述第二导电类型是p型。
8.根据权利要求1至7中任一项所述的构件半导体结构(WF)，其特征在于，所述半导体本体(HLK)和所述半导体层(HALS)具有相同的横向延展。
9.根据权利要求1至8中任一项所述的构件半导体结构(WF)，其特征在于，在所述半导体层(HALS)中在所述正侧(VS)与所述背侧(RS)之间构造有贯穿的氧化物层(SOI)。
CN202010036623.XA 2019-01-14 2020-01-14 构件半导体结构 Active CN111435701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019000166.4A DE102019000166B4 (de) 2019-01-14 2019-01-14 Bauelementhalbleiterstruktur
DE102019000166.4 2019-01-14

Publications (2)

Publication Number Publication Date
CN111435701A true CN111435701A (zh) 2020-07-21
CN111435701B CN111435701B (zh) 2023-09-05

Family

ID=68944037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010036623.XA Active CN111435701B (zh) 2019-01-14 2020-01-14 构件半导体结构

Country Status (3)

Country Link
US (1) US11005033B2 (zh)
CN (1) CN111435701B (zh)
DE (2) DE102019000166B4 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079445A1 (en) * 2014-09-15 2016-03-17 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
CN108074987A (zh) * 2016-11-14 2018-05-25 3-5电力电子有限责任公司 堆叠状的肖特基二极管
CN108258030A (zh) * 2016-12-28 2018-07-06 3-5电力电子有限责任公司 Igbt半导体结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5815986B2 (ja) * 2010-07-05 2015-11-17 セイコーインスツル株式会社 ホールセンサ
US9217783B2 (en) * 2012-09-13 2015-12-22 Infineon Technologies Ag Hall effect device
DE102013209514A1 (de) 2013-05-22 2014-11-27 Micronas Gmbh Dreidimensionaler Hallsensor zum Detektieren eines räumlichen Magnetfeldes
KR101929590B1 (ko) * 2013-12-05 2019-03-13 매그나칩 반도체 유한회사 3차원 구조로 배치된 복수의 홀 센서를 이용한 센싱 시스템 및 이를 이용한 장치
DE102016114174B4 (de) * 2016-08-01 2019-10-10 Infineon Technologies Ag Hall-sensor-bauelemente und verfahren zum betreiben derselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079445A1 (en) * 2014-09-15 2016-03-17 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
CN108074987A (zh) * 2016-11-14 2018-05-25 3-5电力电子有限责任公司 堆叠状的肖特基二极管
CN108258030A (zh) * 2016-12-28 2018-07-06 3-5电力电子有限责任公司 Igbt半导体结构

Also Published As

Publication number Publication date
DE102019000166B4 (de) 2022-08-04
US20200227627A1 (en) 2020-07-16
DE102019000166A1 (de) 2020-07-16
CN111435701B (zh) 2023-09-05
US11005033B2 (en) 2021-05-11
DE202019004746U1 (de) 2019-12-04

Similar Documents

Publication Publication Date Title
US7904273B2 (en) In-line depth measurement for thru silicon via
US9840410B2 (en) Micromechanical component
KR102116147B1 (ko) 매립형 마그네틱 센서
CN103972234B (zh) 集成电路、半导体器件和制造半导体器件的方法
US20150179735A1 (en) Semiconductor Device and Associated Method
JP2022507798A (ja) ホール集積回路およびウェハ積層を用いたホール集積回路の対応する製造方法
US8354753B2 (en) 3D integrated circuit structure and method for detecting chip mis-alignement
US5446307A (en) Microelectronic 3D bipolar magnetotransistor magnetometer
JP2005337874A (ja) 半導体加速度センサ
CN111435701A (zh) 构件半导体结构
US11538855B2 (en) SOI semiconductor structure and method for manufacturing an SOI semiconductor structure
US20230071984A1 (en) Transistor device having a field plate in an elongate active trench
US9824914B2 (en) Method for manufacturing a device isolation structure
JP6101141B2 (ja) 半導体装置及び半導体装置の製造方法
CN111211219B (zh) 半导体传感器结构
CN105448993A (zh) 半导体装置
CN111435700B (zh) 半导体传感器结构
CN107275310B (zh) 一种半导体器件电连接结构及其制造方法
JP2017041491A (ja) 半導体装置
JP4157414B2 (ja) 静電容量型外力検出装置
KR102282640B1 (ko) 매립형 마그네틱 센서를 갖는 반도체 소자의 제조방법
CN109642840B (zh) 压力传感器模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant