JP2954108B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2954108B2
JP2954108B2 JP9256988A JP25698897A JP2954108B2 JP 2954108 B2 JP2954108 B2 JP 2954108B2 JP 9256988 A JP9256988 A JP 9256988A JP 25698897 A JP25698897 A JP 25698897A JP 2954108 B2 JP2954108 B2 JP 2954108B2
Authority
JP
Japan
Prior art keywords
conductive
semiconductor device
semiconductor chip
insulating tape
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9256988A
Other languages
English (en)
Other versions
JPH1197472A (ja
Inventor
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP9256988A priority Critical patent/JP2954108B2/ja
Priority to US09/157,474 priority patent/US6011306A/en
Priority to CN98120024A priority patent/CN1213176A/zh
Publication of JPH1197472A publication Critical patent/JPH1197472A/ja
Application granted granted Critical
Publication of JP2954108B2 publication Critical patent/JP2954108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にリードオンチィップ（ＬＯＣ）
型のモールド・ボールグリッドアレイ（ＢＧＡ）半導体
装置およびその製造方法に関する。
【０００２】
【従来の技術】一般的な従来のＬＯＣ構造のＢＧＡ半導
体装置は、図７の斜視図に示すように、半導体チップ１
上に絶縁接着テープ２２によりリード１９を接合し、半
導体チップ１上のパッド２からポンディングワイヤ３を
リード１９の端部にポンディングしている。このポンデ
ィングワイヤ３を含む半導体チップ１は、モールド樹脂
４により樹脂封入された後、リード１９上に半田ボール
１０を搭載して半導体装置を完成している。この場合、
ポンディングはパッド１０からリード１９の隙間の外側
斜め上方から行われることになる。
【０００３】
【発明が解決しようとする課題】上述した従来例の半導
体装置では、半導体チップ１が小さくなった時、または
多ピンとなった時に、リード１９は支持のためのリード
フレーム２０と接続する必要があり、リード１９どうし
の間隔が極めて狭くなり、ポンディングワイヤ３をポン
ディングする際に用いられるワイヤボンディング装置の
キャピラリの挿入が困難になり、ワイヤボンディングが
不可能となるという問題がある。
【０００４】本発明の目的は、このような問題を解決
し、半導体チップの小型化、多ピン化に対応してリード
を不要とした接続構造をもった半導体装置およびその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の構
成は、半導体チップ上に部分的に導電部を形成した絶縁
性樹脂シャフトが接合され、前記半導体チップのパッド
から前記樹脂シャフトの導電部にボンディングワイヤが
接続され、この導電部に外部接続端子が接続されたこと
特徴とし、また半導体チップ上に部分的に導電パッド部
を形成した絶縁性テープが接合され、前記半導体チップ
のパッドから前記絶縁性テープの導電パッド部にボンデ
ィングワイヤが接続され、この導電パッド部に外部接続
端子が接続されたことを徴とする。
【０００６】本発明において、絶縁性テープの導電パッ
ド部が導電ピンを介して外部接続端子に接続されること
もでき、また外部接続端子を半田ボールとしてボールグ
リッドアレイ構造とすることもできる。
【０００７】さらに本発明の半導体装置の製造方法は、
半導体チップ上に部分的に導電部が形成された絶縁性樹
脂シャフトまたは絶縁性テープを接合し、前記半導体チ
ップのパッドから前記樹脂シャフトまたは絶縁性テープ
の導電部にワイヤボンディングによりワイヤを接続し、
この導電部に外部接続端子を接続することを特徴とし、
また本発明において、ワイヤを接続した半導体チップを
樹脂封入した後、樹脂シャフトまたは絶縁性テープの導
電部表面に半田ボールを接合してボールグリッドアレイ
構造とすることもできる。
【０００８】本発明の構成によれば、半導体チップから
リードの隙間を通ることなく、最短距離でパッドとリー
ドとを接続することができ、半導体装置を小型化するこ
とが可能となる。
【０００９】
【発明の実施の形態】次に本発明の実施の形態を図面に
より説明する。図１（ａ）（ｂ）は、本発明の一実施形
態のリードの代りとなる絶縁樹脂シャフトを用いた半導
体装置の部分破砕平面図およびその断面図である。本実
施形態は、従来例のリードの代りに、半田めっき部８等
の低融点金属による導電部を設けた絶縁樹脂シャフト７
を用いている。すなわち図１（ａ）において、半導体チ
ップ１はリードフレーム（２０）のアイランド５上に銀
ペースト６を接着剤にして接合され搭載される。この半
導体チップ１上のパッド２からボンディングワイヤ３に
より絶縁樹脂シャフト７の半田めっき部８に接合され、
この接合の終了した半導体チップ１全体は封止樹脂４に
より封止された後、絶縁樹脂シャフト７の半田めっき部
８の配置に対応する個所に半田ボール１０を搭載し接合
する。
【００１０】この絶縁樹脂シャフト７は、図２の工程順
断面図のように製造される。まず図２（ａ）のように、
絶縁性の樹脂材料で円柱状のシャフト７を形成するが、
このシャフト形状は四角柱でもよい。次に図２（ｂ）の
ように、半田めっきを付けない個所にレジスト１１を塗
布する。次に図２（ｃ）のように、めっきのベース金属
となるパラジウム等の金属を蒸着や薬液によりベース金
属蒸着部１２に被着させる。次に図２（ｄ）のように、
無電解めっき法によりシャフト半田めっき１３を付着さ
せ、図２（ｅ）のように、最初のレジスト１１を除去
し、半田めっき部１３を残す。
【００１１】本実施形態の製造方法を、図３，図４によ
り説明する。まず図３（ａ）（ｂ）の平面図および断面
図に示すように、このリードフレーム２０には１つのア
イランド５の両側（左右）の吊りリード１４部分に支持
板１５が垂直に配設されている。このアイランド５上に
半導体チップ１が銀ペースト６を接着剤にして接合し搭
載される。
【００１２】次に図４（ａ）に示すように、半導体チッ
プ１上に、図２で製造した絶縁樹脂シャフト７を絶縁性
接着剤９により接着する。さらに図４（ｂ）に示すよう
に、半導体チップ１上のパッド２から支持板１５に向っ
てボンディングワイヤ３を張り、パッド２およびシャフ
ト半田めっき部１３をワイヤボンディングして接合す
る。次に図４（ｃ）に示すように、シャフト半田めっき
部１３の端部でワイヤ３を切り離し、支持板１５を取り
外す。そして図４（ｄ）に示すように、ワイヤ３の接続
された半導体チップ１を封止樹脂４により封止し、シャ
フト半田めっき部１３に対応する個所に半田ボール１０
を搭載し接合する。
【００１３】本実施形態のように、シャフト半田めっき
部１３を設けた絶縁樹脂シャフト７を介在させることに
より、リード１９を用いずにパッド２から半田めっき部
１３を介してワイヤ３を外部端子の半田ボール１０への
接続が可能となり、半導体装置を小形化することができ
る。
【００１４】図５（ａ）（ｂ）は、本発明の第２の実施
形態のリードの代りとなる絶縁テープを用いた半導体装
置の斜視図およびその断面図である。本実施形態では、
図１の絶縁樹脂シャフト７の代りに、導電性テープパッ
ド１８を載置しピン１６を付加した絶縁テープ１７を用
いたものである。このような絶縁テープ１７は、図５
（ａ）に示すように、半導体チップ１上に接合し、この
絶縁テープ１７上のテープパッド１８からワイヤ３にワ
イヤボンディンフを行なう。この際テープパッド１８に
はワイヤ３から延長したピン１６が、テープパッド１８
とほぼ垂直に配設される。この状態から、図５（ｂ）に
示すように、ピン１６、ワイヤ３の接続された半導体チ
ップ１を封止樹脂４により封止し、各ピン１６の個所を
樹脂封止せずに、各ピン１６に対応する個所に半田ボー
ル１０を搭載し接合する。
【００１５】図６は、本発明の第３の実施形態のリード
の代りとなる絶縁テープを用いた半導体装置の斜視図お
よびその断面図である。本実施形態では、図５のピン１
６を用いずに、絶縁テープ１７上のテープパッド１８に
直接半田ボール１０を搭載し接合したものである。
【００１６】これら第２、第３の実施形態においても、
テープパッド１８をもつ絶縁テープ１７を介在させるこ
とにより、リード１９を用いずにワイヤ３を外部端子の
半田ボール１０へ直接接続することが可能となり、同様
に半導体装置を小形化することができる。
【００１７】
【発明の効果】以上説明したように、本発明の構成によ
れば、従来問題であったリードを用いずに、半導体チッ
プのパッドから外部端子の半田ボールへの接続が可能と
なるため、ワイヤボンディングの自由度が向上し、半導
体装置自体を小形化することができるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の部分破砕平
面図およびその断面図。
【図２】図１の半導体装置の絶縁樹脂シャフトの処理方
法を説明する部分側面図。
【図３】図１の製造工程の半導体チップ搭載時の平面図
および側面図。
【図４】図１の製造工程の絶縁樹脂シャフト組立て時の
工程順の断面図。
【図５】本発明の第２の実施形態を示す斜視図および断
面図。
【図６】本発明の第３の実施形態を示す断面図。
【図７】従来例の半導体装置の構造を示す透視斜視図。
【符号の説明】
１ 半導体チップ ２ パッド ３ ボンディングワイヤ ４ モールド樹脂 ５ リードフレームのアイランド ６ 銀ペースト ７ 絶縁樹脂シャフト ８ 半田めっき ９ 接着剤 １０ 半田ボール １１ レジスト １２ ベース金属蒸着部 １３ シャフト半田めっき １４ 吊りリード １５ 支持板 １６ ピン １７ 絶縁テープ １８ テープパッド １９ リード ２０ リードフレーム ２２ 接着テープ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に部分的に導電部を形成
    した絶縁性樹脂シャフトが接合され、前記半導体チップ
    のパッドから前記樹脂シャフトの導電部にボンディング
    ワイヤが接続され、この導電部に外部接続端子が接続さ
    れたことを特徴とする半導体装置。
  2. 【請求項２】 半導体チップ上に部分的に導電パッド部
    を形成した絶縁性テープが接合され、前記半導体チップ
    のパッドから前記絶縁性テープの導電パッド部にボンデ
    ィングワイヤが接続され、この導電パッド部に外部接続
    端子が接続されたことを特徴とする半導体装置。
  3. 【請求項３】 絶縁性テープの導電パッド部が導電ピン
    を介して外部接続端子に接続された請求項２記載の半導
    体装置。
  4. 【請求項４】 外部接続端子を半田ボールとしてボール
    グリッドアレイ構造とした請求項１，２または３記載の
    半導体装置。
  5. 【請求項５】 樹脂シャフトの導電部または絶縁性テー
    プの導電パッド部が半田めっきからなり、この部分が外
    部接続端子となる請求項１乃至４記載の半導体装置。
  6. 【請求項６】 半導体チップ上に部分的に導電部が形成
    された絶縁性樹脂シャフトまたは絶縁性テープを接合
    し、前記半導体チップのパッドから前記樹脂シャフトま
    たは絶縁性テープの導電部にワイヤボンディングにより
    ワイヤを接続し、この導電部に外部接続端子を接続する
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 絶縁性テープの導電部がワイヤ接続され
    た後、その導電部から前記ワイヤを延長して導電ピンを
    形成し、この導電ピンを外部接続端子に接続する請求項
    ６記載の半導体装置の製造方法。
  8. 【請求項８】 ワイヤを接続した半導体チップを樹脂封
    入した後、樹脂シャフトまたは絶縁性テープの導電部表
    面に半田ボールを接合してボールグリッドアレイ構造と
    する請求項６または７記載の半導体装置の製造方法。
JP9256988A 1997-09-22 1997-09-22 半導体装置およびその製造方法 Expired - Fee Related JP2954108B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9256988A JP2954108B2 (ja) 1997-09-22 1997-09-22 半導体装置およびその製造方法
US09/157,474 US6011306A (en) 1997-09-22 1998-09-21 Semiconductor device and method for fabricating same
CN98120024A CN1213176A (zh) 1997-09-22 1998-09-22 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9256988A JP2954108B2 (ja) 1997-09-22 1997-09-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1197472A JPH1197472A (ja) 1999-04-09
JP2954108B2 true JP2954108B2 (ja) 1999-09-27

Family

ID=17300172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9256988A Expired - Fee Related JP2954108B2 (ja) 1997-09-22 1997-09-22 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US6011306A (ja)
JP (1) JP2954108B2 (ja)
CN (1) CN1213176A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303992B1 (en) * 1999-07-06 2001-10-16 Visteon Global Technologies, Inc. Interposer for mounting semiconductor dice on substrates
US6888256B2 (en) * 2001-10-31 2005-05-03 Infineon Technologies Ag Compliant relief wafer level packaging
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process

Also Published As

Publication number Publication date
JPH1197472A (ja) 1999-04-09
CN1213176A (zh) 1999-04-07
US6011306A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
US8184453B1 (en) Increased capacity semiconductor package
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2005317998A5 (ja)
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
TWI301652B (en) Semiconductor device and its manufacturing method
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002198482A (ja) 半導体装置およびその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP2000243880A (ja) 半導体装置とその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3013810B2 (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3649064B2 (ja) 半導体装置の製造方法
JP2944591B2 (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3508683B2 (ja) 半導体装置及びその製造方法
JP3891772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

LAPS Cancellation because of no payment of annual fees