JP4148895B2 - ホールの銅めっき方法 - Google Patents
ホールの銅めっき方法 Download PDFInfo
- Publication number
- JP4148895B2 JP4148895B2 JP2003536491A JP2003536491A JP4148895B2 JP 4148895 B2 JP4148895 B2 JP 4148895B2 JP 2003536491 A JP2003536491 A JP 2003536491A JP 2003536491 A JP2003536491 A JP 2003536491A JP 4148895 B2 JP4148895 B2 JP 4148895B2
- Authority
- JP
- Japan
- Prior art keywords
- electrolysis
- plating
- copper
- current density
- copper plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、小径ホールの銅めっき方法に関する。
【0002】
【従来の技術】
電子部品の配線の高密度化に伴って、配線基板のスルーホールやブラインドビアが小径化し、これらの内部に確実にめっき皮膜を形成することが困難になっている。すなわち、通常のめっき方法では、スルーホール中央部やビア底のめっき厚が極端に薄くなるために、信頼性に問題がある。また、内部を厚くするために、長時間のめっきを行うと、コストがかかったり、開口部が塞がったりして、新たな不具合が発生する。
【0003】
これらの問題を解決するために、周期的に電解極性を逆転させるPPR(Periodic Pulse Reverse)めっき法(例えば特開2000−68651号公報)や、特殊な撹拌を行う方法が提案されている。
【0004】
しかしながら、従来のPPRめっき法では、ミリ秒(ms)単位のパルスを使用するため、次のような課題がある。
【0005】
すなわち、極性を連続的に高速に切り替えることができる高性能で、高価なパルス電源を必要とする。
【0006】
また、基板の表裏のパターンのめっきを行うための2台の電源の同期をとる必要があるが、パルスが高速なため同期させることが極めて困難である。
【0007】
また、逆電解電流密度が正電解電流密度の1〜5倍程度必要なため、大容量の電源が必要となる。
【0008】
また、パルスが高速(高周波数)なため、配線のインダクタンスによるロスを考慮した配線の引き回しが必要となる。
【0009】
また、被めっき物(基板)をめっき液に吊るす、ラックめっきの場合には、基板中央部にパルスの効果が届かないため、実用的でない。
【0010】
さらに、各種のめっき条件の設定が容易でないという種々の課題がある。
【0011】
また、特殊な撹拌装置を用いる場合には、全ての部分に一様に撹拌を行うのは困難であるし、またコストがかかるという課題がある。
【0012】
【発明が解決しようとする課題】
そこで、本発明の目的は、高精度、大容量のパルス電源を必要としないため、設備コストの低減化が図れると共に、小径ホール内に良好にめっきを施すことができる小径ホールの銅めっき方法を提供することである。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明による小径ホールの銅めっき方法は、硫酸銅、硫酸、塩素イオン、硫黄化合物、界面活性剤を含む硫酸銅めっき液により、小径ホールを有する被めっき物の小径ホール内にPPR法により銅めっきを施す小径ホール内の銅めっき方法において、逆電解を0.1〜1A/dm2 の電流密度範囲で行って、被めっき物に吸着されている硫黄化合物の、小径ホールの入口付近の硫黄化合物の剥離を行うことにより、正電解時の小径ホール内の分極抵抗を小径ホールの入口付近よりも低く保って、小径ホール内に均一厚さの銅めっき皮膜を形成することを特徴とする。
【0014】
前記逆電解時、前半の逆電解を高い電流密度で、後半の逆電解を前半時よりも低い電流密度で行う2段階の逆電解を行うとさらに好適である。
【0015】
また、正電解を数十〜数百秒間行い、逆電解を数秒〜数十秒間行うようにする。
【0016】
正電解を1〜2A/dm2 の電流密度範囲で行うと好適である。
【0017】
硫酸濃度を150〜250g/l、硫酸銅濃度を130〜200g/lとした、低電気抵抗、高銅濃度の硫酸銅めっき液を用いるとよい。さらには、硫酸濃度を200g/l前後、硫酸銅濃度を150g/l前後とした硫酸銅めっき液が安定性の上で好適である。
【0018】
また、小径ホール内を銅めっきで埋めることもできる。
【0019】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
【0020】
まず硫酸銅めっき液について説明する。
【0021】
硫酸銅めっき液の組成は、銅供給源としての硫酸銅、伝導度調整のための硫酸、抑制物質としての塩素イオン(塩化物)および界面活性剤、めっき促進剤として機能する硫黄化合物からなる。
【0022】
小径ホール内へのめっきの付き回り性を向上させるため、高銅濃度の液とするのが好ましく、また、めっき液の電気抵抗を低くするため、硫酸量が多い程良好である。しかし、硫酸の量が多くなると、硫酸銅が溶解しにくくなり、過剰になると硫酸銅が析出してしまう。よって、両者のバランスが必要となる。
【0023】
図1は、硫酸濃度、硫酸銅濃度とめっき液の電気抵抗の関係を示すグラフであり、5%硫酸の電気抵抗を1とした場合の比較である。また、図2は、硫酸濃度と飽和硫酸銅濃度との関係を示すグラフである。
【0024】
図1から明らかなように、硫酸濃度が150g/l以上で電気抵抗は低く、ほぼ一定となる。したがって、低電気抵抗のめっき液とするために、硫酸濃度は150g/l以上が好ましい。また高銅濃度の液とするために、硫酸濃度は250g/l以下とするのが好ましい。
【0025】
また、図2の直線より下の領域が銅めっき液として使用できる領域であり、上記硫酸濃度の範囲(150〜250g/l)で、硫酸銅濃度は略130〜200g/lの範囲で溶解させることができる。
【0026】
上記範囲内で、高銅濃度を保って安定的に使用できるめっき液として、硫酸濃度を200g/l前後、硫酸銅濃度を150g/l前後に調整すると最適である。
【0027】
なお、上記の「前後」とは、±5%程度をいう。
【0028】
塩素イオン源としては、塩酸、塩化ナトリウム、塩化カリウム、塩化アンモニウム等を挙げることができる。これらは単独でも併用してもよい。添加量は、塩素イオンとして、10〜200mg/lの範囲で使用できるが、35mg/l前後が好適である。
【0029】
硫黄化合物は特に限定されないが、3−メルカプト−1−プロパンスルホン酸ナトリウムもしくは2−メルカプトエタンスルホン酸ナトリウム、ビス−(3−スルフォプロピル)−ジスルファイドジソディウムなどの硫黄化合物を単独もしくは併用して好適に用いることができる。
【0030】
これら硫黄化合物の添加量は、1mg/l前後の僅かな添加量で効果がある。
【0031】
界面活性剤も特に限定されないが、ポリエチレングリコール、ポリプロピレングリコールなどの界面活性剤を単独もしくは併用して使用できる。
【0032】
界面活性剤の添加量は、数mg/l〜10g/l程度の範囲で使用できる。
【0033】
界面活性剤は塩素イオンと共に存在することで、陰極での分極抵抗を高くする。
【0034】
一方、硫黄化合物は、陰極での分極抵抗を低くして、促進剤として機能する。
【0035】
硫酸銅めっき液中に、界面活性剤、塩素イオン、硫黄化合物が含まれる場合、陰極表面の分極抵抗はこれら添加剤の吸着量のバランスに依存する。特に、硫黄化合物は被めっき物の表面に吸着され、吸着した表面の分極抵抗を下げる効果が強い。したがって、硫黄化合物の吸着量を制御することは分極抵抗の制御につながる。
【0036】
本発明では、正電解時、被めっき物(配線基板等)の表面や、小径ホールの入口側の分極抵抗を高く、小径ホール内の分極抵抗を低くするように制御して、全体として、均一な厚さのめっき皮膜が形成されるようにするのである。
【0037】
そのために、逆電解を行って、被めっき物の表面側や小径ホールの入口付近に吸着されている硫黄化合物を剥離し、これにより、正電解時、上記のように、分極抵抗に差をもたせるようにする。
【0038】
めっき系の電気抵抗は、分極抵抗とめっき液の電気抵抗の和として定義される。
【0039】
したがって、めっき液の電気抵抗を分極抵抗に対して十分に小さくすれば、めっき系の電気抵抗、したがってこれに反比例する電流値は分極抵抗の大きさに依存することになる。上記のように、銅めっき液中の硫酸濃度を高くして、めっき液の電気抵抗を低く抑え、分極抵抗の制御をより行い易いようにしているのである。
【0040】
分極抵抗Rcを、
Rc=|VSCE −VO |/I(VO は平衡電位)と定義し、電位と電流値により分極抵抗を測定した。
【0041】
図3は、配線基板に逆電解を種々の電位で、10秒間行い、次いで正電解を行った際の分極抵抗の大きさを計測したグラフである。なお、分極抵抗は、被めっき物(配線基板)の表面での分極抵抗を示す。小径ホール内の分極抵抗は当然に表面の分極抵抗よりも低くなる。
【0042】
図3に見られるように、逆電解時の電解電位が0.10〜0.16V(vs SCE)の範囲で、正電解時の分極抵抗が変化し、逆電解時の電解電位により、正電解時の分極抵抗を制御できることがわかる。電解電位が高くなるほど分極抵抗が高くなる。すなわち、電極電位が高くなるほど、硫黄化合物の剥離が生じ、正電解時の分極抵抗が高くなるのである。
【0043】
しかも、逆電解の時間を10秒と長時間に設定した場合で、正電解時の分極抵抗を制御できる電位範囲が得られたことは特筆に値する。このことは、長周期のPPRめっきが行えることを示唆している。
【0044】
実験の結果、逆電解の時間は、1秒〜数十秒の範囲で十分行えることがわかった。
【0045】
なお、逆電解の制御を電位により制御すると、電流密度が暴走するおそれがあるので、電流密度で制御するのが好適である。上記電位に対応する電流密度は0.1〜1A/dm2 となる。
【0046】
また、0.5A/dm2 より大きな電流密度の場合には、被めっき物の表面が荒れてくるので、0.1〜0.5A/dm2 の範囲での電流密度で制御するのが好ましい。ただし、荒れがそれ程問題とならない被めっき物の場合には、上記以上の電流密度で制御してもよい。
【0047】
このように、逆電解時の電流密度によって硫黄化合物の剥離の程度が制御でき、その結果、正電解時の分極抵抗を制御できる。
【0048】
分極抵抗の大きさは、被めっき物の小径ホール内では計測ができないが、逆電解の効果は小径ホール内にはほとんど及ばないので、小径ホール内での硫黄化合物の剥離は入口付近を除いてほとんど生じないと考えてよい。したがって、小径ホール内の正電解時の分極抵抗は低いまま維持され、それだけ、小径ホール内への電流の流れ込みが生じ、小径ホール内であっても、めっきの付き回り正が改善される。逆電解時の電流密度設定、逆電解時間、正電解時の電流密度、電解時間の設定は、対象となる被めっき物に応じて、めっき厚を計測しつつ行えばよい。
【0049】
図4は、本実施の形態におけるPPRめっきの電流波形を模式的に示す。
【0050】
最適な逆電解時の電流密度は0.1〜0.5A/dm2 で、最適な電解時間は1〜10秒程度である。
【0051】
また、実験の結果、逆電解時、前半の逆電解を高い電流密度で、後半の逆電解を前半時よりも低い電流密度で行う2段階の逆電解を行うようにすると、より効果的であることがわかった。
【0052】
このように逆電解を2段階で行なうことにより効果が向上するのは下記の理由によると考えられる。すなわち、前半(1段目)の逆電解では、スルーホールの外部に対する剥離作用が強く、スルーホールの内部に対する剥離作用が弱い。後半(2段目)の逆電解では、剥離のための電位が極めて弱いため、スルーホールの外部では僅かに剥離が行なわれるが、内部では剥離作用がほとんどなく、むしろ硫黄化合物の吸着が進行すると考えられる。
【0053】
したがって、1段目の逆電解ではスルーホール外部の硫黄化合物を確実に剥離し、2段目の逆電解では微弱な剥離作用によりスルーホール外部の剥離された状態が維持されるながらスルーホール内部への硫黄化合物の吸着が起きる。その結果、逆電解を1段階で行なった場合に比べて、スルーホールの外部と内部での硫黄化合物の吸着濃度差が大きくなり、より大きな分極抵抗差が発生する。
【0054】
また、1段のみの逆電解ではスルーホールの形状によってはスルーホール内部を剥離し過ぎてしまい、スルーホールの外部と内部の分極抵抗差が十分得られない場合がある。このような場合にも、2段目の弱い逆電解を行なうことにより、分極抵抗差を確実に得ることができる。
【0055】
正電解時の電流密度は1.5A/dm2 程度(これは特に限定されない。めっきの付き回り性をみて決定すればよい)、電解時間は50〜200秒程度が良好である。
【0056】
【実施例】
硫酸銅めっき液は下記組成のものを共通して用いた。
【0057】
硫酸銅5水和物 150g/l
硫酸 200g/l
ポリエチレングリコール4000 3g/l
SPS 1mg/l
塩素イオン 35mg/l
なお、SPSは、ビス−(3−スルフォプロピル)−ジスルファイドジソディウムをいう。
【0058】
〔実施例1〕
開口径0.1mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件でPPRめっきを行った。
【0059】
正電解:電流密度1.5A/dm2 、電解時間120秒
逆電解:電流密度0.5A/dm2 、電解時間10秒
めっき時間76分
その結果、膜厚比:(スルーホール中央部の膜厚/基板表面の膜厚)×100は91.3%であった。
【0060】
〔実施例2〕
開口径0.15mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件でPPRめっきを行った。
【0061】
正電解:電流密度1.5A/dm2 、電解時間120秒
逆電解:電流密度0.5A/dm2 、電解時間10秒
めっき時間76分
その結果、膜厚比は101.4%であった。
【0062】
〔実施例3〕
開口径0.1mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件でPPRめっきを行った。
【0063】
正電解:電流密度1.5A/dm2 、電解時間120秒
逆電解1:電流密度0.5A/dm2 、電解時間5秒
逆電解2:電流密度0.1A/dm2 、電解時間5秒
めっき時間76分
その結果、膜厚比は109.8%であった。
【0064】
〔実施例4〕
開口径0.15mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件でPPRめっきを行った。
【0065】
正電解:電流密度1.5A/dm2 、電解時間120秒
逆電解1:電流密度0.5A/dm2 、電解時間5秒
逆電解2:電流密度0.1A/dm2 、電解時間5秒
めっき時間76分
その結果、膜厚比は110.8%であった。
【0066】
〔比較例1〕
上記硫酸銅めっき液を用いて、開口径0.1mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件で直流めっきを行った。
【0067】
電流密度1.35A/dm2 、
めっき時間76分
その結果膜厚比は53.9%であった。
【0068】
〔比較例2〕
上記硫酸銅めっき液を用いて、開口径0.15mmのスルーホールを有する、厚さ0.8mmの配線基板に下記の条件で直流めっきを行った。
【0069】
電流密度1.35A/dm2 、
めっき時間76分
その結果膜厚比は54.8%であった。
【0070】
図5〜図10はスルーホールの断面写真(倍率75倍)であり、図5、6、7、8はそれぞれ実施例1、2、3、4のスルーホールを、図9、10はそれぞれ比較例1、2のスルーホールを示す。
【0071】
以上のように、実施例1〜4においては、膜厚比(スローイングパワー)がほぼ100%となり、表面および小径ホール内に、均一厚さの銅めっき皮膜を形成することができる。
【0072】
特に、逆電解を2段階で行った場合に、小径ホール内部のめっき厚の方が表面のめっき厚よりも厚くなる結果となった。この場合に、めっき時間を延長すれば、小径ホール内をめっきによって埋めることも可能となる。
【0073】
また、上記実施例ではスルーホールのめっきを例として説明したが、マイクロブラインドビア内のめっきも同様にして行うことができる。
【0074】
【産業上の利用可能性】
以上のように、本発明方法によれば、秒単位での長周期のPPRめっき法とすることができ、高精度、大容量のパルス電流を必要としないから、設備コストを低減できる。
【0075】
また、基板の表裏のめっきのための電流の同期も容易にとることができ、インダクタンスによるロスを考慮した配線も不用となる。
【0076】
さらに、表面、開口部、小径ホール内部の膜厚がほぼ均一となるめっき皮膜を形成することができる。
【図面の簡単な説明】
【図1】 図1は、硫酸濃度とめっき液の抵抗の関係を示すグラフである。
【図2】 図2は、硫酸の濃度と飽和硫酸銅濃度の関係を示すグラフである。
【図3】 図3は、逆電解電位と、正電解時の分極抵抗の大きさの関係を示すグラフである。
【図4】 図4は、本発明の一実施形態における電流波形を示す模式図である。
【図5】 図5は、実施例1のスルーホールの断面写真である。
【図6】 図6は、実施例2のスルーホールの断面写真である。
【図7】 図7は、実施例3のスルーホールの断面写真である。
【図8】 図8は、実施例4のスルーホールの断面写真である。
【図9】 図9は、比較例1のスルーホールの断面写真である。
【図10】 図10は、比較例2のスルーホールの断面写真である。
Claims (5)
- 硫酸銅、硫酸、塩素イオン、硫黄化合物、界面活性剤を含む硫酸銅めっき液により、周期的に正電解と逆電解を加え、被めっき物のホール内に銅めっきを施す銅めっき方法において、
前記逆電解を0.1〜1A/dm2 の電流密度範囲であって、且つ、前半と後半とで電流密度の異なる2段階で行ない、後半の電流密度を前半の電流密度より低くすることを特徴とするホールの銅めっき方法。 - 正電解を50〜200秒間行い、逆電解を1〜10秒間行なうことを特徴とする請求項1記載のホールの銅めっき方法。
- 正電解を1〜2A/dm2 の電流密度範囲で行うことを特徴とする請求項1または2記載のホールの銅めっき方法。
- 硫酸濃度を150〜250g/l、硫酸銅濃度を130〜200g/lとした、低電気抵抗、高銅濃度の硫酸銅めっき液を用いることを特徴とする請求項1,2または3記載のホールの銅めっき方法。
- ホール内を銅めっきで埋めることを特徴とする請求項1〜4のうちのいずれか1項記載のホールの銅めっき方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317878 | 2001-10-16 | ||
JP2001317878 | 2001-10-16 | ||
PCT/JP2002/010483 WO2003033775A1 (fr) | 2001-10-16 | 2002-10-09 | Procede de cuivrage de trous a petit diametre |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003033775A1 JPWO2003033775A1 (ja) | 2005-02-03 |
JP4148895B2 true JP4148895B2 (ja) | 2008-09-10 |
Family
ID=19135677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003536491A Expired - Fee Related JP4148895B2 (ja) | 2001-10-16 | 2002-10-09 | ホールの銅めっき方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040011654A1 (ja) |
JP (1) | JP4148895B2 (ja) |
KR (1) | KR20040045390A (ja) |
CN (1) | CN1283848C (ja) |
TW (1) | TW561808B (ja) |
WO (1) | WO2003033775A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040074775A1 (en) * | 2002-10-21 | 2004-04-22 | Herdman Roderick Dennis | Pulse reverse electrolysis of acidic copper electroplating solutions |
DE102004045451B4 (de) * | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
SE0403047D0 (sv) * | 2004-12-14 | 2004-12-14 | Polymer Kompositer I Goeteborg | Pulse-plating method and apparatus |
KR100632552B1 (ko) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | 내부 비아홀의 필 도금 구조 및 그 제조 방법 |
US20060226014A1 (en) * | 2005-04-11 | 2006-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing |
JP4764718B2 (ja) | 2005-12-28 | 2011-09-07 | 新光電気工業株式会社 | スルーホールの充填方法 |
JP5428280B2 (ja) * | 2008-10-16 | 2014-02-26 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
JP5246103B2 (ja) | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
JP6161863B2 (ja) * | 2010-12-28 | 2017-07-12 | 株式会社荏原製作所 | 電気めっき方法 |
US10541140B2 (en) | 2011-01-26 | 2020-01-21 | Macdermid Enthone Inc. | Process for filling vias in the microelectronics |
CN102443828B (zh) * | 2011-09-23 | 2014-11-19 | 上海华力微电子有限公司 | 一种在半导体硅片的通孔中进行电镀铜的方法 |
TWI454422B (zh) * | 2012-04-12 | 2014-10-01 | Nat Univ Tsing Hua | 具高密度雙晶的奈米銅導線製造方法 |
CN104109886A (zh) * | 2013-04-22 | 2014-10-22 | 广东致卓精密金属科技有限公司 | 一种超填孔镀铜工艺 |
US10154598B2 (en) | 2014-10-13 | 2018-12-11 | Rohm And Haas Electronic Materials Llc | Filling through-holes |
JP2017199854A (ja) | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
JP7087760B2 (ja) * | 2018-07-18 | 2022-06-21 | 住友金属鉱山株式会社 | 銅張積層板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517059A (en) * | 1981-07-31 | 1985-05-14 | The Boeing Company | Automated alternating polarity direct current pulse electrolytic processing of metals |
JPH0356696A (ja) * | 1989-07-24 | 1991-03-12 | Canon Inc | 湿式電解処理装置 |
JPH07336017A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 |
US5486280A (en) * | 1994-10-20 | 1996-01-23 | Martin Marietta Energy Systems, Inc. | Process for applying control variables having fractal structures |
DE19545231A1 (de) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Metallschichten |
JPH1143797A (ja) * | 1997-07-25 | 1999-02-16 | Hideo Honma | ビアフィリング方法 |
US6071398A (en) * | 1997-10-06 | 2000-06-06 | Learonal, Inc. | Programmed pulse electroplating process |
EP0991795B1 (en) * | 1998-04-21 | 2006-02-22 | Applied Materials, Inc. | Electro-chemical deposition system and method of electroplating on substrates |
JP4132273B2 (ja) * | 1998-08-25 | 2008-08-13 | 日本リーロナール有限会社 | 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法 |
MY128333A (en) * | 1998-09-14 | 2007-01-31 | Ibiden Co Ltd | Printed wiring board and its manufacturing method |
JP3594894B2 (ja) * | 2000-02-01 | 2004-12-02 | 新光電気工業株式会社 | ビアフィリングめっき方法 |
JP4339980B2 (ja) * | 2000-03-14 | 2009-10-07 | 沖プリンテッドサーキット株式会社 | 電解メッキ装置 |
-
2002
- 2002-10-09 WO PCT/JP2002/010483 patent/WO2003033775A1/ja active Application Filing
- 2002-10-09 US US10/416,304 patent/US20040011654A1/en not_active Abandoned
- 2002-10-09 CN CNB028031326A patent/CN1283848C/zh not_active Expired - Fee Related
- 2002-10-09 KR KR10-2003-7006763A patent/KR20040045390A/ko not_active Application Discontinuation
- 2002-10-09 JP JP2003536491A patent/JP4148895B2/ja not_active Expired - Fee Related
- 2002-10-15 TW TW091123729A patent/TW561808B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1283848C (zh) | 2006-11-08 |
TW561808B (en) | 2003-11-11 |
WO2003033775A1 (fr) | 2003-04-24 |
CN1476492A (zh) | 2004-02-18 |
KR20040045390A (ko) | 2004-06-01 |
JPWO2003033775A1 (ja) | 2005-02-03 |
US20040011654A1 (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4148895B2 (ja) | ホールの銅めっき方法 | |
CN101405436B (zh) | 电解镀铜的方法 | |
JP4857317B2 (ja) | スルーホールの充填方法 | |
KR101653438B1 (ko) | 스루홀의 전기 도금 방법 및 전기 도금 장치 | |
US6783654B2 (en) | Electrolytic plating method and device for a wiring board | |
EP1122989A2 (en) | Method of plating for filling via holes | |
JP2008513985A5 (ja) | ||
JP2012518084A5 (ja) | ||
JP2005093934A (ja) | スルーホールの充填方法 | |
WO1989007162A1 (en) | Electrochemical processes | |
KR20180110102A (ko) | 용해성 구리 양극, 전해 구리 도금 장치, 전해 구리 도금 방법 및 산성 전해 구리 도금액의 보존 방법 | |
JP5828333B2 (ja) | ビルドアップ積層基板の製造方法 | |
JP2004176171A (ja) | 非シアン電解金めっき液 | |
JPWO2006018872A1 (ja) | 銅めっき用添加剤およびこれを用いる電子回路基板の製造方法 | |
TW569390B (en) | Via filling method | |
KR20040057979A (ko) | 무연 주석합금을 피복하는 방법 | |
TWI683931B (zh) | 電解鍍銅用陽極及使用其之電解鍍銅裝置 | |
WO2003078698A1 (fr) | Procede de depot d'une couche de cuivre par galvanoplastie, anode contenant du phosphore destinee au depot d'une couche de cuivre par galvanoplastie, et plaquette semi-conductrice sur laquelle adherent peu de particules obtenue a partir de ce procede et de cette anode | |
US7918983B2 (en) | Substrate plating method and apparatus | |
JPS644091A (en) | Plating | |
JP2001217208A (ja) | 半導体装置の製造方法 | |
JP2000129490A (ja) | 電解めっき方法及び電解めっき装置 | |
JP2010189733A (ja) | Prパルス電解銅めっき用添加剤及びprパルス電解めっき用銅めっき液 | |
JP2008144232A (ja) | 銅箔の粗面化処理方法 | |
JP2008184681A (ja) | 配線基板または半導体回路の電気銅めっき液のモニター方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |