JP4148570B2

JP4148570B2 - 電源装置

Info

Publication number: JP4148570B2
Application number: JP27615198A
Authority: JP
Inventors: 高島村; 裕之鈴木; 宏樹東
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 1998-09-29
Filing date: 1998-09-29
Publication date: 2008-09-10
Anticipated expiration: 2018-09-29
Also published as: JP2000116122A

Description

【０００１】
【発明の属する技術分野】
本発明は電源装置にかかり、特に、同期整流型スイッチング電源のサージ電流の対策技術に関する。
【０００２】
【従来の技術】
近年では、二次側巻線に誘起された電圧を、ＭＯＳトランジスタの第三象限動作を利用して整流する同期整流型のスイッチング電源が多数開発されている。
図２の符号１０１に示したものは、従来技術のスイッチング電源であり、一次側の入力端子１６１に印加された直流電圧を安定化し、トランス１０４で絶縁した状態で二次側にエネルギーを伝達し、二次側の出力端子１６３から定電圧の直流電圧を得るように構成されている。
【０００３】
このスイッチング電源１０１を説明すると、上記トランス１０４内には、互いに磁気結合された一次巻線１４１、二次巻線１４２、補助巻線１４３、電圧検出巻線１４４が設けられている。
【０００４】
一次巻線１４１には、主スイッチング素子１１２が直列接続されており、一次側の入力端子１６１とグラウンド端子１６２間に印加された直流電圧は、平滑回路１１１でリップル成分が除去された後、一次巻線１４１と主スイッチング素子１１２の直列回路に印加されている。
【０００５】
主スイッチング素子１１２のゲート端子は、ＰＷＭ回路１１６に接続されており、所定周波数でスイッチング動作し、二次巻線１４２に電圧を誘起させている。
【０００６】
二次巻線１４２には、同期整流ＭＯＳトランジスタ(ｎチャネル型ＭＯＳトランジスタ)１２１が直列接続されており、また、その同期整流ＭＯＳトランジスタ１２１のゲート端子は、補助巻線１４３の一端に接続されている。
【０００７】
二次巻線１４２及び補助巻線１４３の極性は、主スイッチング素子１１２が導通状態から遮断状態に転じると、二次巻線１４２により、同期整流ＭＯＳトランジスタ１２１のソース端子に正電圧が印加され、また、補助巻線１４３により、同期整流ＭＯＳトランジスタ１２１のゲート端子に正電圧が印加されるように構成されている。
【０００８】
このように、主スイッチング素子１２１が導通状態から遮断状態に転じると、同期整流ＭＯＳトランジスタ１２１のソース端子とゲート端子に同時に正電圧が印加され、その結果、同期整流ＭＯＳトランジスタ１２１は第三象限動作をし、二次巻線１４２に誘起された電圧によって符号１４７の矢示の向きに電流を流し、整流平滑回路１２２内のコンデンサを充電すると共に、出力端子１６３から負荷に電流を供給する。
【０００９】
このスイッチング電源１０１では、電圧検出巻線１４４には、二次巻線１４２に生じた電圧に比例した電圧が現れるようになっており、電圧検出巻線１４４に生じた電圧は、フィルタ回路１１３によって平滑された後、直列抵抗１１４で分割され、サンプリング電圧Ｖ_sampが生成されている。
【００１０】
このサンプリング電圧Ｖ_sampは、基準電圧Ｖ_refと共に誤差増幅器１１５に入力され、差電圧が誤差信号としてＰＷＭ回路１１６に出力されている。ＰＷＭ回路１１６は、主スイッチング素子１１２の導通期間と遮断期間の比を、誤差信号を小さくする方向に変化させるので、結局、二次側の出力端子１６３からは、基準電圧Ｖ_refに応じた大きさの定電圧が得られるようになっている。
【００１１】
なお、符号１１９、１２９は一次側及び二次側のスナバ回路を示しており、主スイッチング素子１１２と同期整流ＭＯＳトランジスタ１２１に生じるサージ電圧を可及的に吸収するようになっている。
【００１２】
しかしながら上記のようなスイッチング電源１０１において、特に、負荷が軽い場合には、整流平滑回路１２２内のコンデンサ１２４が過充電されてしまい、その結果、主スイッチング素子１１２が遮断している間に、過充電されたコンデンサ１２４の放電電流が流れてしまう。
【００１３】
その放電電流の向きは、図３の符号１４８に示すように、二次巻線１４２がコンデンサを充電したときの電流とは逆向きであり、放電電流が一旦流れると、二次巻線１４２及び補助巻線１４３には、同期整流ＭＯＳトランジスタ１２１を順方向に導通させる極性の電圧が誘起されるため、その放電電流を止めることができない。
【００１４】
このように、二次巻線１４２に放電電流が流れている状態で、主スイッチング素子１１２が遮断状態から導通状態に転じると、主スイッチング素子１１２に大きなサージ電流が流れてしまう。
【００１５】
図５のタイミングチャートの上側の符号Ｉ₁₄₁は一次巻線１４１に流れる電流(即ち、主スイッチング素子１１２に流れる電流)を示しており、下側の符号Ｉ₁₄₂は二次巻線１４２に流れる電流を示している。符号Ｔは、同期整流ＭＯＳトランジスタ１２１が順方向に導通し(トランジスタ動作し)、過充電されたコンデンサ１２４が放電している期間を示しており、その状態で主スイッチング素子１１２が遮断状態から導通状態に転じるため、サージ電流１４８が発生している。
【００１６】
上記のようなサージ電流１４８は、主スイッチング素子１１２の劣化原因となり、また、効率低下の原因にもなるため、その対策が望まれている。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、上記のような同時オンを防止する技術を提供することにある。
【００１８】
【発明を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、互いに磁気結合した一次巻線と二次巻線と、前記一次巻線に直列接続された主スイッチング素子と、前記二次巻線に直列接続された同期整流ＭＯＳトランジスタと、前記一次巻線と磁気結合され、一端が動作加速用コンデンサを介して前記同期整流ＭＯＳトランジスタのゲート端子に接続された補助巻線とを有し、前記主スイッチング素子が導通したときには、前記補助巻線の前記一端に、前記同期整流ＭＯＳトランジスタを遮断させる電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする極性の電圧が誘起されるように接続され、前記主スイッチング素子が導通状態から遮断状態に転じたときには、前記補助巻線の前記一端には、前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを順バイアスする極性の電圧が誘起されるように構成された電源装置であって、前記補助巻線には強制遮断回路が設けられ、前記補助巻線に前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起された後、前記強制遮断回路により、所定時間経過後に、前記ゲート端子に前記同期整流ＭＯＳトランジスタが遮断される電圧が印加されるように構成されたことを特徴とする。
【００１９】
請求項２記載の発明は、請求項１記載の電源装置であって、前記強制遮断回路は補助トランジスタを有し、前記補助巻線に前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起された後、前記補助トランジスタが遅れて導通し、前記同期整流ＭＯＳトランジスタのゲート・ソース間電圧がスレッショルド電圧以下にされるように構成されたことを特徴とする。
【００２０】
請求項３記載の発明は、ＰＷＭ回路を有する請求項１又は請求項２のいずれか１項記載の電源装置であって、該ＰＷＭ回路により、前記主スイッチング素子のスイッチング動作が、周波数一定で導通期間と遮断期間の比が制御され、出力電圧が定電圧化されるように構成されたことを特徴とする。
【００２１】
本発明は上記のように構成されており、トランス内に互いに磁気結合した一次巻線と二次巻線が配置されている。一次巻線には、主スイッチング素子が直列接続され、二次巻線には、同期整流ＭＯＳトランジスタが直列接続されている。
【００２２】
また、トランス内には、一次巻線(及び二次巻線)と磁気結合された補助巻線が配置されており、その一端は、同期整流ＭＯＳトランジスタのゲート端子に接続されている。
【００２３】
図５は、本発明の同期整流ＭＯＳトランジスタに用いられるＭＯＳトランジスタ１８２の断面構造図であり、ここではｎ−チャネル型のもののが示されている。同図符号１８０はｎ型のシリコン基板であり、ｎ^-領域１９８の裏面側にはｎ⁺オーミック層１８６が形成されており、その表面にはドレイン電極１８９が成膜されている。
【００２４】
オーミック層１８６の反対側には、深いｐ⁺拡散層１８３と浅いｐ^-拡散層１８４が形成され、更にそれらｐ⁺、ｐ^-拡散層１８３、１８４中にｎ⁺型のソース拡散層１８５が形成されている。ソース拡散層１８５とｐ⁺拡散層１８３上にはソース電極１９０が形成されており、他方、ｐ^-拡散層１８８上にはゲート酸化膜１８８と、ゲート電極１８７とがこの順序で形成されている。
【００２５】
ゲート電極１８７にソース電極１９０よりも高い電圧が印加されると、ｐ^-拡散層１８４表面にｎ型の反転層が形成され、ソース拡散層１８５とｎ^-領域１９８とがその反転層によって接続され、ＭＯＳトランジスタ１８２は導通状態になる。
【００２６】
ｐ⁺及びｐ^-拡散層１８３、１８４とｎ^-領域１９８の間には、それらが形成するｐｎ接合により、寄生ダイオード１８１が存在しているが、ＭＯＳトランジスタ１８２が導通状態のとき(反転層が形成される状態のとき)、ドレイン電極１８９とソース電極１９０の間に、その寄生ダイオード１８１を逆バイアスする極性の電圧が印加されると(ドレイン電極１８９に高電圧、ソース電極１９０に低電圧が印加される場合)、ＭＯＳトランジスタ１８２は順方向に導通し、ｐ^-拡散層１８８表面の反転層を通って、ドレイン電極１８９からソース電極１９０に向けて電流が流れる。
【００２７】
ゲート電極１８７がソース電極１９０と同程度の電位にある場合、反転層は形成されないため、ドレイン電極１８９とソース電極１９０の間には電流は流れない。
【００２８】
上記とは逆に、寄生ダイオード１８１が順バイアスされる場合、ＭＯＳトランジスタ１８２が導通状態でないと、その記載ダイオード１８１に電流が流れてしまうが、導通状態にある場合、反転層を通ってソース電極１９０からドレイン電極１８９に向けて電流が流れる。
【００２９】
上記動作は第三象限動作と呼ばれているが、反転層を電流が流れる場合の電圧降下は小さいため(約０．２ＶになるようにＭＯＳトランジスタを選択しておく。)、第三象限動作中は、寄生ダイオード１８１には電流は流れない。
【００３０】
本発明の電源装置では、二次巻線には、主スイッチング素子が遮断状態から導通状態に転じると、同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする電圧が誘起され、導通状態から遮断状態に転じると、その寄生ダイオードを順バイアスする方向の電圧が誘起されるように構成されている。
【００３１】
他方、補助巻線の極性は、主スイッチング素子が遮断状態から導通状態に転じると、同期整流ＭＯＳトランジスタを遮断させる電圧が誘起され、主スイッチング素子が導通状態から遮断状態に転じると、同期整流ＭＯＳトランジスタを導通させる電圧が誘起されるように構成されている。
【００３２】
従って、主スイッチング素子が遮断状態から導通状態に転じるときは、補助巻線に誘起される電圧により、同期整流ＭＯＳトランジスタは遮断状態におかれており、二次巻線には電流は流れない。
【００３３】
逆に、主スイッチング素子が導通状態から遮断状態に転じると、補助巻線に誘起された電圧により、同期整流ＭＯＳトランジスタは第三象限動作をし、寄生ダイオードを通らずに、反転層を通してソース端子からドレイン端子に向け、低損失で電流を流す。その電流は、二次側整流平滑回路内に設けられたコンデンサを充電する。
【００３４】
本発明の電源装置の補助巻線には強制遮断回路が設けられており、補助巻線に同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起されると、所定時間経過後に、同期整流ＭＯＳトランジスタを強制的に遮断させるように構成されている。
【００３５】
従って、主スイッチング素子が遮断状態から導通状態に転じる前に、強制遮断回路によって同期整流ＭＯＳトランジスタを遮断させれば、サージ電流は発生しない。
【００３６】
同期整流ＭＯＳトランジスタが順方向に導通し、コンデンサの放電電流を流すのは、一次巻線から二次巻線に移行するエネルギーが少ない場合(軽負荷の場合)なので、特に、主スイッチング素子がＰＷＭ制御されている場合には(周波数一定で、導通期間と遮断期間の比が制御されている場合。)、同期整流ＭＯＳトランジスタが第三象限動作を開始した後、強制遮断させるまでの時間は、主スイッチング素子の動作周波数に基いて定めることができる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１を参照し、符号１は本発明の一実施形態のスイッチング電源であり、トランス４を有している。該トランス４内には、互いに磁気結合された一次巻線４１と、二次巻線４２と、補助巻線４３と、電圧検出巻線４４とが設けられている。
【００３８】
一次巻線４１には、主スイッチング素子１２が直列接続されており、一次側の入力端子６１に印加された電圧は、一次側整流平滑回路１１で平滑された後、一次巻線４１と主スイッチング素子１２との直列回路に印加されるように構成されている。
【００３９】
二次巻線４２の一端には、同期整流ＭＯＳトランジスタ２１のソース端子が接続されており、そのドレイン端子は、二次側の整流平滑回路２２の高電位側の端子に接続されている。具体的には、整流平滑回路２２内のコンデンサ２４の高電位側の端子に直結されており、そのコンデンサ２４の低電位側の端子は、グラウンドラインに接続されている。
他方、二次巻線４２の他端は、そのグラウンドライン(二次側の平滑回路２２の低電位側)に接続されている。
【００４０】
また、補助巻線４３の一端は、二次巻線４２と同期整流ＭＯＳトランジスタ２１のソース端子とが接続された部分に接続されており、他端は、同期整流ＭＯＳトランジスタ２１のゲート端子に(動作加速用のコンデンサ２７及び抵抗２６を介して)接続されている。
【００４１】
主スイッチング素子１２がスイッチング動作すると、一次巻線４１を介して二次巻線４２に電圧が誘起される。二次巻線４２の極性は、主スイッチング素子１２が遮断状態から導通状態に転じる場合に、同期整流ＭＯＳトランジスタ２１のソース端子に負電圧(グランド電位よりも低い電圧)を印加するように構成されている。
【００４２】
このときは、同期整流ＭＯＳトランジスタ２１内の寄生ダイオードは逆バイアスされ、また、補助巻線４３には、同期整流ＭＯＳトランジスタ２１のゲート端子に負電圧を印加するので、同期整流ＭＯＳトランジスタ２１は遮断状態になり、二次巻線４２に電流は流れない。この期間は、一次巻線４１に磁気エネルギーが蓄積される。
【００４３】
次に、主スイッチング素子１２が導通状態から遮断状態に転じる場合には、二次巻線４２には、同期整流ＭＯＳトランジスタ２１のソース端子に正電圧を印加する電圧が誘起される。この場合には、同期整流ＭＯＳトランジスタ２１のソース端子の電位は、そのドレイン端子の電位よりも高くなり、内部の寄生ダイオードは順バイアスされる。
【００４４】
このように、主スイッチング素子１２が導通状態から遮断状態に転じる場合は、補助巻線４３に誘起された電圧により、同期整流ＭＯＳトランジスタ２１のゲート端子には、ソース端子よりも高い電圧が印加され、その結果、同期整流ＭＯＳトランジスタ２１は通常とは逆向きに導通し(第三象限動作)、ソース端子からドレイン端子に向けて電流を流し、一次巻線４１から二次巻線４２に移行されたエネルギーにより、負荷に電力を供給すると共に、二次側整流平滑回路２２を充電する。
【００４５】
このスイッチング電源１では、補助巻線４３に強制遮断回路３０が接続されており、補助巻線４３に、同期整流ＭＯＳトランジスタ２１を導通させる極性の電圧が誘起されると、この強制遮断回路３０も動作を開始するようになっている。
【００４６】
強制遮断回路３０を説明すると、該強制遮断回路３０は、ＮＰＮトランジスタから成る補助スイッチ３５を有している。該補助スイッチ３５のエミッタ端子は同期整流ＭＯＳトランジスタ２１のソース端子に接続されており、コレクタ端子は電流制限抵抗３６を介して、同期整流ＭＯＳトランジスタ２１のゲート端子に接続されている。
【００４７】
補助スイッチ３５のベース端子は、タイミングコンデンサ３４を介してエミッタ端子に接続されており、また、該ベース端子は、互いに直列接続されたタイミング抵抗３３及びダイオード３２を介して補助巻線４３のゲート端子側に接続されている。
【００４８】
従って、補助巻線４３に、同期整流ＭＯＳトランジスタ２１のゲート端子に正電圧を印加する極性の電圧が誘起され、同期整流ＭＯＳトランジスタ２１が第三象限動作を開始すると、ダイオード３２が順バイアスされ、該ダイオード３２と抵抗３３を流れる電流で、タイミングコンデンサ３４が充電され始める。
【００４９】
その充電電流の大きさは、補助巻線４３に誘起された電圧の大きさ、及びタイミング抵抗３３の抵抗値で決まる値であり、充電により、タイミングコンデンサ３４の電圧が上昇し、Ｖ_BE(室温で約０．７Ｖ)を超える大きさになると、補助スイッチ３５のベース・エミッタ間が順バイアスされ、補助スイッチ３５が導通する。
【００５０】
補助スイッチ３５が導通すると、同期整流ＭＯＳトランジスタ２１のゲート端子の電圧が下がり、ソース・ゲート間の電圧がスレッショルド電圧以下になると、同期整流ＭＯＳトランジスタ２１の第三象限動作は終了する(同期整流ＭＯＳトランジスタ２１は遮断する)。
【００５１】
この強制遮断回路３０では、上記タイミング抵抗３３とタイミングコンデンサ３４の大きさは、主スイッチング素子１２が遮断状態から導通状態に転じる前に、補助スイッチ３５が導通するように設定されており、従って、主スイッチング素子１２が導通する前に、同期整流ＭＯＳトランジスタ２１が遮断し、その結果、主スイッチング素子１２と同期整流ＭＯＳトランジスタ２１とが同時に導通状態にならないようにされている。
【００５２】
強制遮断回路３０によって同期整流ＭＯＳトランジスタ２１が強制遮断にされた状態で、主スイッチング素子１２が遮断状態から導通状態に転じると、一次巻線４１に電流が流れる。そして、主スイッチング素子１２が導通状態から遮断状態に転じると、二次巻線４２に誘起された電圧で、整流平滑回路２２及び負荷に電流が供給される。
【００５３】
上記のように、主スイッチング素子１２と同期整流ＭＯＳトランジスタ２１が交互に導通することで、一次側から二次側にエネルギーが伝達されるようになっている。二次巻線４２の電圧は、検出巻線４４によって検出され、直列抵抗１４で分圧され、サンプリング電圧Ｖ_sampが生成されている。サンプリング電圧Ｖ_sampは、基準電圧Ｖ_refと共に誤差増幅器１５に入力され、両方の電圧の差分を示す誤差信号がＰＷＭ回路１６に出力される。
【００５４】
ＰＷＭ回路１６は、入力された誤差信号を小さくする方向に、主スイッチング素子１２の導通期間と遮断期間の比を変化させる(スイッチング周波数は一定値を維持する)。その結果、二次側整流回路２２の出力端子６３からは、定電圧が出力されるようになっている。
【００５５】
なお、補助巻線４３に、同期整流ＭＯＳトランジスタ２１を遮断させる極性の電圧が誘起されると、タイミングコンデンサ３４は、ダイオード３２に対して並列接続されたコンデンサ３１を介して放電する(コンデンサ３１の替わりに抵抗を設けてもよい。また、コンデンサ３１とダイオード３２の並列回路に替え、ツェナーダイオードを設け、ツェナーダイオードを介して放電させてもよい)。
【００５６】
以上説明したように、本発明の電源装置によれば、主スイッチング素子１２と同期整流ＭＯＳトランジスタ２１が同時に導通状態になることがないため、サージ電流は発生しない。
【００５７】
なお、上記補助スイッチ３５はバイポーラトランジスタで構成したが、ＭＯＳトランジスタで構成してもよい。
また、上記実施形態は、電圧検出巻線４４で二次側の電圧を間接的に検出するものであったが、本発明はそれに限定されるものではなく、フォトカプラを用い、二次側の電圧を直接一次側にフィードバックさせるものであってもよい。
【００５８】
【発明の効果】
サージ電流が発生しないので、主スイッチング素子の劣化が無く、また、効率も高くなる。
【図面の簡単な説明】
【図１】本発明の電源装置の一例の回路図
【図２】従来技術の電源装置の例を示す回路図
【図３】その電源装置のサージ電流を説明するための図
【図４】サージ電流を説明するためのタイミングチャート
【図５】同期整流ＭＯＳトランジスタの第三象限動作を説明するための図
【符号の説明】
１……電源回路
１２……主スイッチング素子
１６……ＰＷＭ回路
２１……同期整流ＭＯＳトランジスタ
３０……強制遮断回路
３５……補助トランジスタ
４１……一次巻線
４２……二次巻線
４３……補助巻線

Claims

互いに磁気結合した一次巻線と二次巻線と、
前記一次巻線に直列接続された主スイッチング素子と、
前記二次巻線に直列接続された同期整流ＭＯＳトランジスタと、
前記一次巻線と磁気結合され、一端が動作加速用コンデンサを介して前記同期整流ＭＯＳトランジスタのゲート端子に接続された補助巻線とを有し、
前記主スイッチング素子が導通したときには、前記補助巻線の前記一端に、前記同期整流ＭＯＳトランジスタを遮断させる電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする極性の電圧が誘起されるように接続され、
前記主スイッチング素子が導通状態から遮断状態に転じたときには、前記補助巻線の前記一端には、前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを順バイアスする極性の電圧が誘起されるように構成された電源装置であって、
前記補助巻線には強制遮断回路が設けられ、前記補助巻線に前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起された後、前記強制遮断回路により、所定時間経過後に、前記ゲート端子に前記同期整流ＭＯＳトランジスタが遮断される電圧が印加されるように構成されたことを特徴とする電源装置。
前記強制遮断回路は補助トランジスタを有し、
前記補助巻線に前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起された後、前記補助トランジスタが遅れて導通し、前記同期整流ＭＯＳトランジスタのゲート・ソース間電圧がスレッショルド電圧以下にされるように構成されたことを特徴とする請求項１記載の電源装置。
ＰＷＭ回路を有する請求項１又は請求項２のいずれか１項記載の電源装置であって、該ＰＷＭ回路により、前記主スイッチング素子のスイッチング動作が、周波数一定で導通期間と遮断期間の比が制御され、出力電圧が定電圧化されるように構成されたことを特徴とする電源装置。