JP3534313B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3534313B2 JP3534313B2 JP2001085520A JP2001085520A JP3534313B2 JP 3534313 B2 JP3534313 B2 JP 3534313B2 JP 2001085520 A JP2001085520 A JP 2001085520A JP 2001085520 A JP2001085520 A JP 2001085520A JP 3534313 B2 JP3534313 B2 JP 3534313B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching element
- circuit
- voltage
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
を設け、この帰還巻線に生じた電圧で過電流制御を行う
自励式スイッチング電源装置に関する。
源装置は、帰還巻線に生じた電圧で自励発振を継続する
ため、IC等で構成される発振回路を別途付加する必要
が無く、簡単な回路で構成できる。このため、小型、低
価格にできることから、小容量スイッチング電源の分野
で多用されている。
装置については従来から種々の提案がなされており、そ
の一例として、特開昭63−87170号公報や特開平
6−178539号公報等に記載された技術が知られて
いる。この種の自励式スイッチング電源装置は、1次巻
線、2次巻線、帰還巻線および必要に応じて制御巻線を
有するトランスと、前記1次巻線の電流を断続するスイ
ッチング用トランジスタと、前記スイッチング用トラン
ジスタに対する前記帰還巻線からの正帰還信号を制御す
る制御用トランジスタと、前記帰還巻線または前記制御
巻線の起電圧を所定時定数で充放電するとともに、前記
制御用トランジスタに対して制御電圧を与える時定数充
放電回路とを備えている。
において、前記時定数充放電回路は抵抗とコンデンサと
で構成される。前記コンデンサの充電は、前記時定数充
放電回路を介して前記スイッチング用トランジスタのオ
ン期間に前記帰還巻線に誘起した電圧で行われる。前記
コンデンサの放電は、前記時定数充放電回路を介して前
記スイッチング用トランジスタのオフ期間に前記帰還巻
線に誘起するフライバック電圧で行われる。
いは負荷変動に起因する出力電圧の変動等に応じて変化
する。前記コンデンサの充電電圧は、前記制御用トラン
ジスタのオンタイミングを決定し、前記スイッチング用
トランジスタを制御して、スイッチング電源装置に出力
電圧の安定化および過電流制御作用を与える。
NPN型のバイポーラトランジスタで構成され、そのコ
レクタは非安定電位である帰還巻線の一端に接続されて
いる。このため、前記制御用トランジスタのコレクタ電
位が負電位に変動したとき、前記制御用トランジスタの
ベースからコレクタに向かって前記コンデンサから放電
電流が流れる場合がある。この放電電流により、前記制
御用トランジスタはオン状態となって、エミッタからコ
レクタに逆電流が流れる。この逆電流は、前記時定数充
放電回路とは別の放電経路を形成し、前記時定数充放電
回路による充放電が正確に行われないという問題を発生
させる。
型半導体で構成されるベースの両側に、N型半導体で構
成されるコレクタ、エミッタがそれぞれPN接合を介し
て配置された構造となっている。この構造において、P
型半導体のベースが正電圧にバイアスされ、N型半導体
のコレクタが負電位に振られると、P型半導体のベース
からN型半導体のコレクタに電流が抜ける現象が発生す
る。このときトランジスタはオン状態となり、エミッタ
からコレクタへも電流が流れる。
c、エミッタからコレクタに流れる電流をIecとした
とき、Iec/Ibcは逆方向のhfeということがで
き、電流Iecは電流Ibcの前記逆方向のhfe倍の
値となる。これらの値はトランジスタの仕様として管理
された値ではなく、カタログにも記載されない数値であ
る。しかも、これらの値は、トランジスタの種類や素子
間のばらつきにより大きく変動するため、設計定数とし
て把握することができない。
おいて、前記コンデンサの放電は、前記スイッチング用
トランジスタのオフ期間に前記帰還巻線に誘起するフラ
イバック電圧により、前記時定数充放電回路を介して行
われる。このとき、前記制御用トランジスタのベースか
らコレクタに向かって前記コンデンサの放電電流が流れ
ると、前記時定数充放電回路とは別の前記制御用トラン
ジスタを介した放電経路が形成される。この放電経路は
上述のように設計定数として把握できないことから、前
記時定数回路の放電が正確に行われないという問題を発
生させる。この問題は、前記制御用トランジスタのオン
タイミングのずれを引き起こし、過電流制御時の垂下点
の変動や垂下カーブの変動を発生させる。
した問題を解決し、正確な過電流制御が行える自励式ス
イッチング電源装置を提供することである。
ため、本発明に係る自励式スイッチング電源装置は、変
圧器と、スイッチング素子と、出力整流平滑回路と、制
御回路とを含む。
帰還巻線とを含む。
通して供給される直流電圧を断続して前記出力巻線と前
記帰還巻線とに電圧を誘起する。
オン期間に誘起した電圧で前記スイッチング素子を導通
方向にバイアスする。
グ素子のオフ期間に前記出力巻線に誘起した電圧を整流
・平滑して出力する。
イッチング制御用トランジスタと、オン阻止用ダイオー
ドとを含む。
サとの直列回路を含み、前記帰還巻線の両端間に接続さ
れる。
ベースが前記抵抗と前記コンデンサとの接続点に接続さ
れ、主電極が前記スイッチング素子の制御入力側に接続
される。
チング制御用トランジスタに接続され、前記時定数充放
電回路のコンデンサの放電時に、前記スイッチング制御
用トランジスタの逆方向オンを阻止する。
前記変圧器は、入力巻線と、出力巻線と、帰還巻線とを
含む。前記スイッチング素子は、前記入力巻線を通して
供給される直流電圧を断続するから、前記スイッチング
素子がターンオンを開始すると、前記入力巻線に入力電
流が流れ始め、前記出力巻線と前記帰還巻線とに電圧を
誘起する。前記帰還巻線は、前記スイッチング素子のオ
ン期間に誘起した電圧で前記スイッチング素子を導通方
向にバイアスするから、前記スイッチング素子が完全に
導通し、前記入力巻線に流れる電流が増加する。前記ス
イッチング素子のオン期間に誘起した電圧は前記コンデ
ンサを充電する。
ッチング制御用トランジスタの閾値電圧まで充電される
と、前記スイッチング制御用トランジスタが瞬間的にオ
ンとなって前記スイッチング素子をオフする。前記スイ
ッチング素子がオフすると、前記入力巻線、前記出力巻
線及び前記帰還巻線には、それまでとは逆方向のフライ
バック電圧が誘起する。フライバック電圧はフライバッ
クエネルギーの消滅とともに低下し、リンギング電圧を
発生させる。リンギング電圧は前記帰還巻線にも発生
し、前記スイッチング素子がオンするきっかけを与え
る。以降この繰り返しで自励発振が継続する。
グ素子のオフ期間に前記出力巻線に誘起した電圧を整流
平滑して出力するから、継続的に直流電圧を出力するこ
とができる。
イッチング制御用トランジスタと、オン阻止用ダイオー
ドとを含む。
サとの直列回路を含み、前記帰還巻線の両端間に接続さ
れるから、前記コンデンサは前記スイッチング素子のオ
ン期間に前記帰還巻線に誘起した電圧で充電され、前記
スイッチング素子のオフ期間に前記帰還巻線に誘起した
電圧で放電される。
ベースが前記抵抗と前記コンデンサとの接続点に接続さ
れ、主電極が前記スイッチング素子の制御入力側に接続
される。このため、前記コンデンサの電圧が前記スイッ
チング制御用トランジスタの閾値電圧まで充電される
と、前記スイッチング制御用トランジスタが瞬間的にオ
ンとなって前記スイッチング素子をオフする。
チング制御用トランジスタに接続され、前記時定数充放
電回路のコンデンサの放電時に、前記スイッチング制御
用トランジスタの逆方向オンを阻止するから、前記コン
デンサの放電時に前記スイッチング制御用トランジスタ
が逆方向にオンすることはない。このため、前記スイッ
チング制御用トランジスタを経由した放電路が形成され
ることがなく、前記コンデンサの充放電が正確に行え
る。
って過電流状態に至った場合、前記時定数充放電回路の
コンデンサの充電電圧で前記スイッチング制御用トラン
ジスタがオンとなって、前記スイッチング素子をオフ制
御し、過電流制御を行う。本発明では、前記コンデンサ
の充放電が正確に行えるので、前記スイッチング制御用
トランジスタのオンタイミングのずれがなく、正確な過
電流制御が行える。
PNトランジスタで構成し、前記オン阻止用ダイオード
を前記スイッチング制御用トランジスタのコレクタと前
記スイッチング素子の制御電極との間に接続することが
できる。このように構成すると、前記コンデンサの放電
時に前記スイッチング制御用トランジスタのベースから
コレクタに流れる放電電流を阻止できるので、前記スイ
ッチング制御用トランジスタの逆方向オンを阻止できる
とともに、前記時定数充放電回路以外の放電経路が形成
されず、前記コンデンサの充放電が正確に行える。
スイッチング制御用トランジスタのベース・コレクタ間
に接続することもできる。このように構成すると、前記
コンデンサの放電時に前記オン阻止用ダイオードを経由
する放電路経路が形成され、前記スイッチング制御用ト
ランジスタの逆方向オンを阻止できる。前記オン阻止用
ダイオードを経由する放電経路の定数は設計値として把
握できる数値であり、放電電流を正確に計算できるの
で、前記コンデンサの充放電が正確に行える。
グ制御用トランジスタを用い、第2のスイッチング制御
用トランジスタで、第1のスイッチング制御用トランジ
スタの逆方向オンを阻止する回路についても開示する。
ては、添付図面を参照して、更に詳しく説明する。図面
は単なる例示に過ぎない。
ッチング電源装置の一実施例を示す電気回路図である。
図示された自励式スイッチング電源装置は、電力変換用
の変圧器1と、スイッチング素子2と、出力整流平滑回
路3と、出力電圧検出回路4と、制御回路5とを含んで
いる。
2と、帰還巻線13とを含んでいる。入力巻線11は、
スイッチング素子2の主電極を介して直流入力端子Ti
nに接続される。
続される。直流電圧源Eは、本発明の内部要素であって
も、外部要素であってもよく、バッテリや、その他の直
流電圧源、あるいは交流電圧を整流回路を介して直流に
変換した電圧の何れでも利用できる。
して供給される直流電圧Vinを断続して、出力巻線1
2と、帰還巻線13とに電圧を誘起させる。スイッチン
グ素子2は、供給された直流電圧Vinを高周波でスイ
ッチングできればよく、典型的には、バイポーラトラン
ジスタや、電界効果トランジスタ等の制御電極を有する
半導体素子が用いられる。本実施例はNチャネルのMO
S形電界効果トランジスタを用いている。
スイッチング素子2のゲート・ソース間に接続され、ス
イッチング素子2のオン期間に誘起した電圧でスイッチ
ング素子2のゲートを導通方向にバイアスする。特性向
上回路6はスイッチング素子2のスイッチング特性を向
上するための回路であり、コンデンサC6と抵抗R6と
ダイオードD61、D62とを含んで構成される。スイ
ッチング素子2のゲートは、更に抵抗R7、R8を介し
て入力ラインに接続される。
3と平滑用コンデンサC3とを含んで構成される。整流
用ダイオードD3と平滑用コンデンサC3とは直列接続
されて、その両端が出力巻線12に接続される。平滑用
コンデンサC3の両端は出力整流平滑回路3の出力端と
されて、スイッチング電源装置の出力端子Toutに接
続される。整流用ダイオードD3の向きは、出力巻線1
2に誘起するフライバック電圧に対して順方向となるよ
うに方向付けられている。
スイッチング素子2のオフ期間に出力巻線12に誘起す
る電圧を整流・平滑して出力する。整流用ダイオードD
3の代わりにバイポーラトランジスタや電界効果トラン
ジスタ等の制御電極を備えたスイッチング素子を用いれ
ば、同期整流型の整流平滑回路を構成することができ
る。
3の出力端、すなわちスイッチング電源装置の出力端子
Toutに接続され、出力電圧Voutを検出して制御
回路5に出力電圧信号を供給する。本実施例ではトラン
ジスタQ4、シャントレギュレータIC4および抵抗R
41、R42、R43、R44、R45等を含んで構成
され、トランジスタQ4のコレクタから制御回路5に出
力電圧信号を供給する。出力電圧検出回路4は、本発明
に必須の要素ではないが、従来から公知の回路を適宜用
いることができる。
時定数制御回路53と、スイッチング制御用トランジス
タ54と、オン阻止用ダイオードD5とを含んで構成さ
れる。時定数充放電回路51は、抵抗R51とコンデン
サC5のそれぞれ一端が接続された直列回路を含み、そ
れぞれの他端が帰還巻線13の両端間に接続される。
3とダイオードD53と抵抗R53とを含み、トランジ
スタQ53の主電極が時定数充放電回路51の抵抗R5
1と並列となるように、ダイオードD53と抵抗R53
とを介して接続される。トランジスタQ53の制御電極
には出力電圧信号が入力される。
4と同様本発明に必須の要素ではないが、出力電圧検出
回路4と結合され、出力電圧に応じてトランジスタQ5
3のインピーダンスを変化させ、時定数充放電回路51
の時定数を制御する。出力電圧検出回路4との結合形態
は、トランジスタQ53をフォトトランジスタで構成
し、出力電圧検出回路4にフォトダイオードを用いた光
結合回路でも良い。
NPNトランジスタで構成され、そのコレクタがオン阻
止用ダイオードD5を介してスイッチング素子2のゲー
トに接続され、エミッタがスイッチング素子2のソース
に接続され、ベースがコンデンサC5一端に接続され
る。オン阻止用ダイオードD5は、カソードをスイッチ
ング制御用トランジスタ54のコレクタに向けて接続さ
れ、スイッチング制御用トランジスタ54に逆電流が流
れるのを阻止する。
イッチング電源装置において、入力端子Tinに直流電
圧Vinが印加されると、起動抵抗R7を介してスイッ
チング素子2のゲートが付勢される。スイッチング素子
2がターンオンを開始すると、変圧器1の入力巻線11
に入力電流が流れ始め、出力巻線12と帰還巻線13と
に電圧を誘起する。
滑回路3のダイオードD3により阻止されるから、出力
巻線12には出力電流が流れず、エネルギーが変圧器1
に蓄積される。帰還巻線13に誘起した電圧は、特性向
上回路6を介してスイッチング素子2のゲートを導通方
向にバイアスするから、スイッチング素子2が急激にオ
ンとなって、入力巻線11に流れる入力電流が時間の経
過とともに増加する。
時定数充放電回路51の抵抗R51と時定数制御回路5
3とを介してコンデンサC5を充電する。その後、コン
デンサC5の電圧がスイッチング制御用トランジスタ5
4の閾値電圧まで充電されると、スイッチング制御用ト
ランジスタ54がオンとなってスイッチング素子2の制
御入力側を短絡する。この結果、スイッチング素子2が
ターンオフし、入力巻線11、出力巻線12、および帰
還巻線13とにそれまでとは逆方向のフライバック電圧
が発生する。
は、出力整流平滑回路3により整流・平滑され、出力端
子Toutに直流出力電圧Voutを出力する。
は、時定数充放電回路51の抵抗R51を介してコンデ
ンサC5の充電電荷を放電する。その後、フライバック
電圧は、フライバックエネルギーの消滅とともに低下
し、リンギング電圧を発生させる。リンギング電圧は、
帰還巻線13にも発生し、スイッチング素子2がターン
オンを開始するきっかけを与える。
力端子Toutに継続的に直流出力電圧Voutを出力
する。
を検出して制御回路5に出力電圧信号を供給する。具体
的には、出力電圧Voutが高いとトランジスタQ4の
ベースが深くバイアスされ、トランジスタQ4のインピ
ーダンスが低下して高電位レベルの出力電圧信号を出力
する。出力電圧Voutが低いとトランジスタQ4のベ
ースが浅くバイアスされ、トランジスタQ4のインピー
ダンスが高くなり低電位レベルの出力電圧信号を出力す
る。出力電圧信号は制御回路5を構成する時定数制御回
路53のトランジスタQ53のベースに供給される。
Voutが高いと、トランジスタQ53のインピーダン
スが低くなり、時定数充放電回路51の時定数が小さく
制御されるので、コンデンサC5は短時間で充電され、
スイッチング制御用トランジスタ54のオンタイミング
を早める。逆に、出力電圧Voutが低いと、トランジ
スタQ53のインピーダンスが高くなり、時定数充放電
回路51の時定数が大きく制御されるので、コンデンサ
C5はゆっくり充電され、スイッチング制御用トランジ
スタ54のオンタイミングを遅らせる。
Voutが高いとオン期間が短縮されて出力電圧が低下
する方向に制御され、逆に、出力電圧Voutが低いと
オン期間が長くなり出力電圧が上昇する方向に制御され
出力電圧Voutを安定化する。
状態に至り出力電圧Voutが低下したときは、トラン
ジスタQ53のインピーダンスが無限大となる。コンデ
ンサC5は時定数充放電回路51の時定数でゆっくり充
電されるが、スイッチング制御用トランジスタ54の閾
値まで充電されるとスイッチング制御用トランジスタ5
4をオンさせる。このため、スイッチング素子2のオン
期間はある値で制限されオフ期間に移行し、出力電圧V
outは上昇しない。
コンデンサC5は時定数充放電回路51を介して帰還巻
線に誘起するフライバック電圧でその充電電荷が放電さ
れる。フライバック電圧は出力電圧Voutと比例して
いるので、コンデンサC5の放電量はわずかな量に止ま
る。従って、次のオン期間において、コンデンサC5は
時定数充放電回路51の時定数でゆっくり充電される
が、すぐにスイッチング制御用トランジスタ54の閾値
まで充電され、スイッチング制御用トランジスタ54を
オンさせる。このため、スイッチング素子2のオン期間
は更に短く制御されて出力電圧Voutの垂下が促進さ
れ過電流制御が行われる。
54の動作に着目するに、コンデンサC5の電圧がスイ
ッチング制御用トランジスタ54の閾値電圧まで充電さ
れると、スイッチング制御用トランジスタ54がオンと
なってスイッチング素子2の制御入力側を短絡する。こ
の結果、スイッチング素子2がターンオフし、帰還巻線
13にそれまでとは逆方向のフライバック電圧が発生す
る。コンデンサC5は時定数充放電回路51を介して放
電を開始する。スイッチング制御用トランジスタ54の
オン期間は瞬間的であって、フライバック電圧が発生し
た後すぐにオフとなる。このとき、コンデンサC5の放
電電流がスイッチング制御用トランジスタ54のベース
からコレクタに向かって流れようとするが、オン阻止用
ダイオードD5に阻止される。このため、スイッチング
制御用トランジスタ54の逆方向オンが阻止される。
源装置は、時定数充放電回路51以外の放電経路が形成
されない。このため、コンデンサC5の充放電を正確に
行うことができるので、出力電圧の安定精度が高く、正
確な過電流制御が行える自励式スイッチング電源装置を
提供することができる。
電源装置の別の実施例を示す電気回路図であって、スイ
ッチング素子2をバイポーラトランジスタで構成した例
を示している。一般に、バイポーラトランジスタは、電
界効果トランジスタと較べ閾値電圧が低い。このため、
スイッチング制御用トランジスタ54をオンすることに
より、スイッチング素子2を安定的にオフ駆動するため
には工夫が必要となる。以下、この点を含めて説明す
る。図において、図1に図示した構成部分と同一の構成
部分については、同一の参照符号を付してある。
は、電力変換用の変圧器1と、スイッチング素子2と、
出力整流平滑回路3と、出力電圧検出回路4と、制御回
路5と、レベルシフト回路7とを含んでいる。電力変換
用の変圧器1と、出力整流平滑回路3と、出力電圧検出
回路4と、制御回路5とは、図1に図示した実施例と同
様の構成であり、説明を省略する。
ラトランジスタで構成されている。スイッチング素子2
のコレクタは変圧器1の入力巻線11に接続され、エミ
ッタが直流入力端子Tinに接続され、ベースがレベル
シフト回路7と、特性向上回路6とを介して、帰還巻線
13に接続される。
1、D72とコンデンサC7とを含んでいる。ダイオー
ドD71、D72とコンデンサC7とはそれぞれ並列に
接続され、ダイオードD71はベース電流に対して逆方
向、ダイオードD72はベース電流に対して順方向とな
るように方向付けられている。その他の構成は、図1に
図示した実施例と同様の構成である。
イッチング電源装置において、入力端子Tinに直流電
圧Vinが印加されると、起動抵抗R7とレベルシフト
回路7とを介してスイッチング素子2のベースにベース
電流が流れる。スイッチング素子2がターンオンを開始
すると、変圧器1の入力巻線11に入力電流が流れ始
め、出力巻線12と帰還巻線13とに電圧を誘起する。
回路6とレベルシフト回路7とを介してスイッチング素
子2のベースを導通方向にバイアスするから、スイッチ
ング素子2が急激にオンとなって、入力巻線11に流れ
る入力電流が時間の経過とともに増加する。帰還巻線1
3に誘起した電圧は、同時に、時定数充放電回路51の
抵抗R51と時定数制御回路53とを介してコンデンサ
C5を充電する。
ング制御用トランジスタ54の閾値電圧まで充電される
と、スイッチング制御用トランジスタ54がオンとな
る。このときのレベルシフト回路7の帰還巻線13側の
電圧は、スイッチング制御用トランジスタ54のコレク
タ・エミッタ間電圧をVCE(sat)54、オン阻止
用ダイオードD5の順方向降下電圧をVF5とすると、 VCE(sat)54+VF5 となる。一般に、バイポーラトランジスタの閾値電圧
は、電界効果トランジスタの閾値電圧より低い。このた
め、オン阻止用ダイオードD5が順方向降下電圧VFの
高い一般的なダイオードで構成されている場合、バイポ
ーラトランジスタで構成されたスイッチング素子2のベ
ースに VCE(sat)54+VF5 の電圧が印加されたとき、スイッチング素子2を安定的
にオフできない事態が生じるおそれがある。本実施例で
は、レベルシフト回路7を用いている。このため、スイ
ッチング素子2のベースに印加される電圧は、レベルシ
フト回路7のダイオードD72の順方向降下電圧をVF
72とすると、 VCE(sat)54+VF5−VF72 となる。従って、レベルシフト回路7のダイオードD7
2をオン阻止用ダイオードD5と同等のダイオードで構
成すれば、双方のダイオードの順方向降下電圧VFがキ
ャンセルされるため、一般的なダイオードを用いた場合
でも、スイッチング素子2を確実にオフすることができ
る。
線11、出力巻線12、および帰還巻線13とにそれま
でとは逆方向のフライバック電圧が発生する。その後、
フライバック電圧は、フライバックエネルギーの消滅と
ともに低下し、リンギング電圧を発生させる。リンギン
グ電圧は、帰還巻線13にも発生し、スイッチング素子
2がターンオンを開始するきっかけを与える。
力端子Toutに継続的に直流電圧を出力する。出力電
圧検出回路4および制御回路5の動作は図1に図示した
実施例と同様である。
は、図1に図示した実施例と同様時定数充放電回路51
以外の放電経路が形成されない。このため、コンデンサ
C5の充放電を正確に行うことができるので、出力電圧
の安定精度が高く、正確な過電流制御が行える自励式ス
イッチング電源装置を提供することができる。
的にオフ駆動するためにレベルシフト回路7を用いてい
るが、オン阻止用ダイオードD5を順方向降下電圧VF
の低いショットキダイオード等で構成した場合には、V
CE(sat)54+VF5を低くできるため、スイッ
チング素子2がバイポーラトランジスタであっても、こ
の電圧でスイッチング素子2を安定的にオフすることが
可能である。
電源装置の更に別の実施例を示す電気回路図であって、
絶縁型の自励式スイッチング電源装置に適用した例を示
している。図において、図1乃至図2に図示した構成部
分と同一の構成部分については、同一の参照符号を付し
てある。
は、電力変換用の変圧器1と、スイッチング素子2と、
出力整流平滑回路3と、出力電圧検出回路4と、制御回
路5とを含んでいる。電力変換用の変圧器1と、スイッ
チング素子2と、出力整流平滑回路3とは、図1に図示
した実施例と同様の構成であり、説明を省略する。
2、R45、シャントレギュレータIC4、フォトカプ
ラPC4とを含んでいる。フォトカプラPC4はフォト
ダイオードPD4とフォトトランジスタPT4とを含ん
でいる。フォトダイオードPD4は、シャントレギュレ
ータIC4と直列に接続されて、出力端子Tout間に
接続される。抵抗R41、R42は直列に接続されて、
出力端子Tout間に接続され、出力電圧Voutの分
圧電圧をシャントレギュレータIC4の制御端子に供給
する。フォトトランジスタPT4はそのコレクタに入力
側の安定電圧VCCが供給され、ベースがフォトダイオ
ードPD4と光結合し、エミッタに出力電圧信号を生成
する。出力電圧信号は、エミッタに接続された抵抗R4
5を介して制御回路5に供給される。フォトトランジス
タPT4はそのコレクタに入力側の安定電圧が供給され
るので、コレクタ電位が一定に保たれ、ベース・コレク
タ間の浮遊容量に起因するパルス状の異常電流が流れる
のを防止できる。本実施例の出力電圧検出回路4は、上
述の構成により、出力電圧信号を出力端子Toutから
電気的に絶縁している。
時定数制御回路53と、スイッチング制御用トランジス
タ54と、オン阻止用ダイオードD5とを含む点で図1
に図示した実施例と同様であるが、オン阻止用ダイオー
ドD5の接続関係が異なっている。オン阻止用ダイオー
ドD5は、そのアノードがスイッチング制御用トランジ
スタ54のベースに接続され、カソードがスイッチング
制御用トランジスタ54のコレクタに接続される。
イッチング電源装置において、入力端子Tinに直流入
力電圧Vinが印加されると、図1に図示した実施例と
同様、スイッチング素子2は、入力巻線11を通して供
給される直流電圧Vinを断続し、変圧器1および出力
整流平滑回路3を介して出力端子Toutに継続的に直
流電圧を出力する。
D4は、出力電圧Voutに応じて発光量を変化させ
る。出力電圧検出回路4は、出力電圧Voutが高いと
フォトダイオードPD4の発光量が増加し、フォトトラ
ンジスタPT4のインピーダンスが低下して高電位レベ
ルの出力電圧信号を出力する。出力電圧が低いとフォト
ダイオードPD4の発光量が減少し、フォトトトランジ
スタPT4のインピーダンスが高くなり低電位レベルの
出力電圧信号を出力する。出力電圧信号は、出力電圧V
outと電気的に絶縁されている点を除き、図1に図示
した実施例と同様の信号である。
1と、時定数制御回路53と、スイッチング制御用トラ
ンジスタ54とは、図1に図示した実施例と同様に動作
する。このため、スイッチング素子2のオン期間に、時
定数充放電回路51のコンデンサC5がスイッチング制
御用トランジスタ54の閾値電圧まで充電されると、ス
イッチング制御用トランジスタ54が瞬間的にオンとな
って、スイッチング素子2の制御入力側を短絡する。こ
の結果、スイッチング素子2がターンオフし、入力巻線
11、出力巻線12、および帰還巻線13とにそれまで
とは逆方向のフライバック電圧が発生する。帰還巻線1
3に発生したフライバック電圧は、オン阻止用ダイオー
ドD5を導通させて時定数充放電回路51とは別の放電
経路を形成する。コンデンサC5からスイッチング制御
用トランジスタ54のベース方向に流れる放電電流は、
オン阻止用ダイオードD5を介してスイッチング制御用
トランジスタ54のコレクタ側に抜けるため、スイッチ
ング制御用トランジスタ54の逆方向オンが阻止され
る。
ンジスタ54における前述した逆方向hfeに起因して
スイッチング制御用トランジスタ54を逆方向に流れる
電流ではなく、オン阻止用ダイオードD5を順方向に流
れる電流である。この放電経路の定数は設計値として把
握できる数値であり、放電電流を正確に計算できる。
源装置は、コンデンサC5の充放電を正確に行うことが
できる。このため、出力電圧の安定精度が高く、正確な
過電流制御が行える自励式スイッチング電源装置を提供
することができる。
イオードで構成することが好ましい。ショトキダイオー
ドは順方向降下電圧が低いのでスイッチング制御用トラ
ンジスタ54のオンを確実に阻止できる。また、コンデ
ンサC5と並列にダイオードを接続すれば、コンデンサ
C5が逆方向に充電されるのを防止できるので、放電電
流の計算が容易となる。
電源装置の更に別の実施例を示す電気回路図であって、
複数のスイッチング制御用トランジスタを用いた例を示
している。図において、図1乃至図3に図示した構成部
分と同一の構成部分については、同一の参照符号を付し
てある。
は、電力変換用の変圧器1と、スイッチング素子2と、
出力整流平滑回路3と、出力電圧検出回路4と、制御回
路5とを含んでいる。電力変換用の変圧器1と、スイッ
チング素子2と、出力整流平滑回路3と、出力電圧検出
回路4とは、図1に図示した実施例と同様の構成であ
り、説明を省略する。
時定数制御回路53とを含む点で図1に図示した実施例
と同様であるが、第1のスイッチング制御用トランジス
タ55と第2のスイッチング制御用トランジスタ56と
を備え、オン阻止用ダイオードD5を含まない点で異な
っている。
5はNPN型トランジスタで構成され、ベースがコンデ
ンサC5の一端に接続され、コレクタが第2のスイッチ
ング制御用トランジスタ56のベースに接続される。
6はPNP型トランジスタで構成され、エミッタがスイ
ッチング素子2のゲートに接続され、コレクタがスイッ
チング素子2のソースおよび第1のスイッチング制御用
トランジスタ55のエミッタに接続される。
には図1に図示した実施例と同様に動作する。スイッチ
ング素子2のオン期間において、コンデンサC5は第1
のスイッチング制御用トランジスタ55の閾値電圧まで
充電されると、第1のスイッチング制御用トランジスタ
55をオンし、更に第2のスイッチング制御用トランジ
スタ56をオンさせる。スイッチング素子2は制御入力
側が短絡されオフとなる。
電流は第1のスイッチング制御用トランジスタ55のベ
ースからコレクタに向かって流れようとするが、第2の
スイッチング制御用トランジスタ56のベース・エミッ
タ間に形成されるダイオード、すなわち、ベース側を
P、エミッタ側をNとするPN接合により阻止される。
ンジスタ55がオンすることはなく、第1のスイッチン
グ制御用トランジスタ55を介する放電経路が形成され
ず、図1に図示した実施例と同様正確な放電が行なえ
る。
2を高速でオフできる点にある。即ち、第1のスイッチ
ング制御用トランジスタ55はコンデンサC5から供給
されるベース電流を増幅して第2のスイッチング制御用
トランジスタ56のベースに供給する。このため、第2
のスイッチング制御用トランジスタ56は図1に図示し
た実施例と比較してスイッチング素子2のターンオフ時
間を短縮できる。
チング制御用トランジスタ56のエミッタ側にオン阻止
用ダイオードD5を挿入してもよい。以上、好ましい実
施例を参照して本発明の内容を詳細に説明したが、本発
明はこれらに限定されるものではなく、当業者であれ
ば、その基本的技術思想および教示にもとづき、種々の
変形例を想到できることは自明である。例えば、実施例
では時定数充放電回路51を充電・放電の両方に用いて
いるが、充電の時定数と放電の時定数を変えて設定する
ことも可能である。具体的に例示すると、抵抗R51と
並列にダイオードを接続し、前記並列回路、または前記
ダイオードと直列に別の抵抗を接続することにより、充
電時定数と放電時定数とを個別に設定したり、あるい
は、抵抗R51と並列に別の抵抗を接続し、それぞれの
抵抗と直列に互いに逆向きのダイオードを接続すること
により、時定数充電回路と時定数放電回路とを別々に構
成すること等、その他種々の方法が可能である。
な過電流制御が行える自励式スイッチング電源装置を提
供することができる。
実施例を示す電気回路図である。
の実施例を示す電気回路図である。
に別の実施例を示す電気回路図である。
に別の実施例を示す電気回路図である。
Claims (4)
- 【請求項1】 変圧器と、スイッチング素子と、出力整
流平滑回路と、制御回路とを含み、自励発振動作をする
スイッチング電源装置であって、 前記変圧器は、入力巻線と、出力巻線と、帰還巻線とを
含み、 前記スイッチング素子は、前記入力巻線を通して供給さ
れる直流電圧を断続して前記出力巻線と前記帰還巻線と
に電圧を誘起し、 前記帰還巻線は、前記スイッチング素子のオン期間に誘
起した電圧で前記スイッチング素子を導通方向にバイア
スし、 前記出力整流平滑回路は、前記スイッチング素子のオフ
期間に前記出力巻線に誘起した電圧を整流・平滑して出
力し、 前記制御回路は、時定数充放電回路と、スイッチング制
御用トランジスタと、オン阻止用ダイオードとを含み、 前記時定数充放電回路は、抵抗とコンデンサとの直列回
路を含み、前記帰還巻線の両端間に接続され、 前記スイッチング制御用トランジスタは、ベースが前記
抵抗と前記コンデンサとの接続点に接続され、主電極が
前記スイッチング素子の制御入力側に接続され、 前記オン阻止用ダイオードは、アノードが前記スイッチ
ング制御用トランジスタのベースに接続され、カソード
が前記スイッチング素子の制御電極に接続され、前記時
定数充放電回路のコンデンサの放電時に、前記スイッチ
ング制御用トランジスタの逆方向オンを阻止するスイッ
チング電源装置。 - 【請求項2】 請求項1に記載されたスイッチング電源
装置であって、 前記オン阻止用ダイオードはショトキダイオードである
スイッチング電源装置。 - 【請求項3】 請求項1又は2に記載されたスイッチン
グ電源装置であって、 前記スイッチング素子はMOS形電界効果トランジスタ
で構成されるスイッチング電源装置。 - 【請求項4】 請求項1乃至3の何れかに記載されたス
イッチング電源装置であって、 前記スイッチング素子はバイポーラトランジスタで構成
されるスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001085520A JP3534313B2 (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001085520A JP3534313B2 (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002281749A JP2002281749A (ja) | 2002-09-27 |
JP3534313B2 true JP3534313B2 (ja) | 2004-06-07 |
Family
ID=18941016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001085520A Expired - Fee Related JP3534313B2 (ja) | 2001-03-23 | 2001-03-23 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3534313B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6032723B2 (ja) * | 2011-08-23 | 2016-11-30 | Necプラットフォームズ株式会社 | 多重化装置及びその制御方法 |
US9337714B2 (en) * | 2014-02-06 | 2016-05-10 | Dialog Semiconductor Inc. | Power converter with fast discharge circuit |
JP6563729B2 (ja) * | 2015-07-30 | 2019-08-21 | ローム株式会社 | 絶縁同期整流型dc/dcコンバータ、それを用いた電源装置、電源アダプタおよび電子機器 |
CN116613620B (zh) * | 2022-10-24 | 2023-12-29 | 深圳市中图仪器股份有限公司 | 激光器电源的实时反馈控制*** |
-
2001
- 2001-03-23 JP JP2001085520A patent/JP3534313B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002281749A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3447471B2 (ja) | スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法 | |
JP2003224972A (ja) | スイッチング電源装置 | |
EP2312736B1 (en) | Self-Excited Switching Power Supply Circuit | |
JP2001145344A (ja) | Dc−dcコンバータ | |
JP3492882B2 (ja) | スイッチング電源装置 | |
US8582320B2 (en) | Self-excited switching power supply circuit | |
US6798671B1 (en) | Switching power supply unit | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP3534313B2 (ja) | スイッチング電源装置 | |
US10615681B2 (en) | Switching power supply circuit | |
JP5129208B2 (ja) | スイッチング電源装置 | |
JP4730498B2 (ja) | スイッチング電源装置 | |
US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP2004208379A (ja) | 多出力スイッチング電源装置 | |
JP4623252B2 (ja) | スイッチング電源装置 | |
JP4484006B2 (ja) | スイッチング電源装置 | |
JP3198831B2 (ja) | スイッチング電源装置 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP3534312B2 (ja) | スイッチング電源装置 | |
EP0824781B1 (en) | Power-supply circuit | |
JP3129036B2 (ja) | スイッチング電源装置 | |
JP2002136121A (ja) | スイッチング電源装置 | |
JP2012138984A (ja) | リンギングチョークコンバータ | |
JP3097403U (ja) | スイッチング電源装置 | |
JP2000139074A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3534313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |