JP4141407B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関し、特に、絶縁膜上に形成された金属薄膜からなる金属薄膜抵抗体を備えた半導体装置の製造方法に関するものである。
金属薄膜抵抗体を備えた半導体装置は、例えばマイコン、カメラ、ビデオ機器、通信機、ページャ、電卓、電子手帳、リモコン、携帯機器全般等に使用される。

アナログ集積回路において、抵抗素子は重要な素子として多用されている。近年、抵抗素子の中でも金属薄膜からなる抵抗体（金属薄膜抵抗体と称す）がその抵抗値の温度依存性（以下ＴＣＲという）の低さから注目を集めている。金属薄膜抵抗体の材料としては、例えばクロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ₂）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコンオキシ（ＣｒＳｉ０）などが用いられる。
金属薄膜抵抗体を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、１０００Å（オングストローム）以下という薄い膜厚で金属薄膜抵抗体を形成することが多い。

従来、金属薄膜抵抗体の電気的接続をとる方法として、以下のような方法がある。
１）金属薄膜抵抗体に直接金属配線を接続する方法（例えば特許文献１参照。）。
２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法（例えば特許文献２及び特許文献３参照。）。
３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法（例えば特許文献４及び特許文献５参照。）。

上記１）〜３）の金属薄膜抵抗体の電気的接続をとる方法を以下に示す。
図２１を参照して、１）金属薄膜抵抗体上に直接金属配線を形成する方法を説明する。
（１）素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に、トランジスタのゲート電極とメタル配線との第１層間絶縁膜５となるＢＰＳＧ（Borophospho silicate grass）膜を形成し、リフロー工程等を行なう（図２１（ａ）参照）。

（２）シリコン基板１上全面に金属薄膜抵抗体を形成するための金属薄膜７３を２０〜５００Å程度の膜厚に形成する（図２１（ｂ）参照）。
（３）金属薄膜７３上に金属薄膜抵抗体の形成領域を画定するためのレジストパターン７５を形成し、レジストパターン７５をマスクにして金属薄膜７３をパターニングして金属薄膜抵抗体７７を形成する（図２１（ｃ）参照）。

（４）レジストパターン７５を除去した後、金属薄膜抵抗体７７上を含む第１層間絶縁膜５上全面に、ＡｌＳｉＣｕ膜からなる配線用金属膜７９を形成する。配線用金属膜７９上に、配線用金属膜７９を金属薄膜抵抗体７７の両端部に残存させるようにパターニングするためのレジストパターン８１を形成する（図２１（ｄ）参照）。

（５）ウェットエッチング技術により、レジストパターン８１をマスクにして配線用金属膜７９をパターニングして金属配線パターン８３を形成する（図２１（ｅ）参照）。一般的な半導体装置の製造工程では、配線用金属膜７９のエッチング処理にはドライエッチング技術が用いられるが、配線用金属膜７９の直下に膜厚が薄い金属薄膜抵抗体７７が存在する状況下では、オーバーエッチングにより金属薄膜抵抗体７７をエッチングしてしまうため、ドライエッチング技術を使用することができない。したがって、配線用金属膜７９をウェットエッチング技術によってパターニングする必要がある。
（６）レジストパターン８１を除去することにより、金属薄膜抵抗体７７と、金属薄膜抵抗体７７の電気的接続をとるための金属配線パターン８３の形成が完了する（図２１（ｆ）参照）。

図２２を参照して、２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法について説明する。
（１）図２１（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同様にして、シリコン基板１上に素子分離酸化膜３、第１層間絶縁膜５及び金属薄膜抵抗体７７を形成する（図２２（ａ）参照）。
（２）金属薄膜抵抗体７７上を含む第１層間絶縁膜５上に、金属配線との層間絶縁膜となるＣＶＤ（chemical vapor deposition）酸化膜８５を２０００Å程度の膜厚に形成する（図２２（ｂ）参照）。

（３）ＣＶＤ酸化膜８５上に、金属薄膜抵抗体７７の両端部に対応して開口部をもつ、金属配線接続用の接続孔を形成するためのレジストパターン８７を形成する。ウェットエッチング技術により、レジストパターン８７をマスクにしてＣＶＤ酸化膜８５を選択的に除去して接続孔８９を形成する（図２２（ｃ）参照）。一般的な半導体装置の製造工程では、接続孔８９の形成にはドライエッチング技術が用いられるが、金属薄膜抵抗体７７が１０００Åより薄い場合には、接続孔８９が金属薄膜抵抗体７７を突き抜けるのを防止するのは困難であり、ウェットエッチング技術により接続孔８９を形成する必要がある。

（４）接続孔８９内を含むＣＶＤ酸化膜８５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜９１を形成する（図２２（ｄ）参照）。
（５）配線用金属膜９１上に、配線用金属膜９１を金属薄膜抵抗体７７の両端部に残存させるようにパターニングするためのレジストパターン９３を形成する（図２２（ｅ）参照）。

（６）ドライエッチング技術により、レジストパターン９３をマスクにして配線用金属膜９１をパターニングして金属配線パターン９５を形成する。このとき、配線用金属膜９１下にはＣＶＤ酸化膜８５が形成されているので、ドライエッチング技術を用いても金属薄膜抵抗体７７がエッチングされることはない。
レジストパターン９３を除去することにより、金属薄膜抵抗体７７と、金属薄膜抵抗体７７の電気的接続をとるための金属配線パターン９５の形成が完了する（図２２（ｆ）参照）。

図２３を参照して、３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法を説明する。
（１）図２１（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同様にして、シリコン基板１上に素子分離酸化膜３、第１層間絶縁膜５及び金属薄膜抵抗体７７を形成する（図２３（ａ）参照）。

（２）金属薄膜抵抗体７７上を含む第１層間絶縁膜５上に、金属配線とのバリヤ膜となるＴｉＷ等の高融点金属膜９７を形成し、さらにその上に、ＡｌＳｉ膜やＡｌＳｉＣｕ膜などの配線用金属膜９９を形成する（図２３（ｂ）参照）。
（３）配線用金属膜９９上に、配線用金属膜９９を金属薄膜抵抗体７７の両端部に残存させるようにパターニングするためのレジストパターン１０１を形成する（図２３（ｃ）参照）。

（４）ドライエッチング技術により、レジストパターン１０１をマスクにして配線用金属膜９９をパターニングして金属配線パターン１０３を形成する（図２３（ｄ）参照）。このとき、配線用金属膜９９下には高融点金属膜９７が形成されているので、ドライエッチング技術を用いても金属薄膜抵抗体７７がエッチングされることはない。

（５）レジストパターン１０１を除去した後、ウェットエッチング技術により金属配線パターン１０３をマスクにして高融点金属膜９７を選択的に除去して高融点金属膜パターン１０５を形成する。これにより、金属薄膜抵抗体７７と、金属薄膜抵抗体７７の電気的接続をとるための金属配線パターン１０３及び高融点金属膜パターン１０５の形成が完了する（図２３（ｅ）参照）。ここで、金属薄膜抵抗体７７の直上に高融点金属膜９７があるので、ドライエッチング技術による高融点金属膜９７のパターニングは困難である。

また、金属薄膜抵抗体ではないが、最上層配線電極上に絶縁膜を介して形成され、かつその最上層配線電極と結線されている抵抗体を備えた半導体集積回路装置が開示されている（例えば特許文献６参照。）。特許文献６には上記抵抗体が薄膜である旨は記載されていない。また、特許文献６の図１には絶縁膜上で抵抗体とＡｌ電極が互いに側面で電気的接続されている構造が記載されているが、抵抗体とＡｌ電極について互いに側面で電気的に接続させることはプロセス的に不可能であり、仮に、このような側面での電気的接続が可能であるとしても抵抗体が薄膜である場合には接触面積が小さくなるので接触抵抗が高くなりすぎて回路として機能しないと考えられる。

特開２００２−１２４６３９号公報 特開２００２−２６１２３７号公報 特許第２６９９５５９号公報 特許第２９３２９４０号公報 特許第３１８５６７７号公報 特開昭５８−１４８４４３号公報

上記１）の方法では、上述のように、金属薄膜抵抗体７７上に直接金属配線パターン８３を形成しているが、図２１（ｅ）を参照して説明した上記工程（５）において、配線用金属膜７９のパターニングをドライエッチング技術によっては行なうことができず、微細パターンの形成が困難であり、回路の高集積化の妨げになるという問題があった。

また、金属薄膜抵抗体７７は一般的に酸化されやすく、金属薄膜抵抗体７７の表面が酸化された状態で配線用金属膜７９を形成しても、金属薄膜抵抗体７７と金属配線パターン８３の良好な電気的接続を得ることができないという問題があった。一般的な半導体装置の製造工程では、シリコン基板表面等の自然酸化膜をフッ酸水溶液で除去することにより金属配線との良好な電気的接続を得ることができるが、金属薄膜抵抗体７７はフッ酸に少なからずエッチングされてしまうため、図２１（ｄ）を参照して説明した上記工程（４）において、配線用金属膜７９を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体７７の抵抗値のバラツキを招く虞があった。

上記２）の方法では、金属薄膜抵抗体７７の上に層間絶縁膜８５を形成することにより、図２２（ｆ）を参照して説明した上記工程（６）において、配線用金属膜９１のパターニングをドライエッチング技術により行なうことができる。
しかし、図２２（ｃ）を参照して説明した上記工程（３）において、金属薄膜抵抗体７７と金属配線パターン９５を電気的に接続するための接続孔８９の形成については、上述のように、ウェットエッチング技術により開口する必要があり、微細化による高集積化の妨げとなる。さらに、接続孔８９を形成するためのウェットエッチング処理においてフッ酸水溶液を使用するが、フッ酸により金属薄膜抵抗体７７がエッチングされてしまうのを防止するには、金属薄膜抵抗体７７上にバリヤ膜を形成及びパターニングする工程を新規に追加する等の対策が必要であり、工程数が増加するという問題があった。

上記３）の方法では、図２３（ｄ）を参照して説明した上記工程（４）のように、配線用金属膜のエッチング処理をドライエッチング技術によって行なうことができ、さらに接続孔の形成も不要である。しかし、図２３（ｅ）を参照して説明した上記工程（５）において、上述のように、金属薄膜抵抗体７７の長さを実質的に決定する高融点金属膜パターン１０５を形成するための高融点金属膜９７のパターニングをウェットエッチング技術により行なう必要があるので、高融点金属膜９７は希望するエッチング領域よりも広くエッチングされてしまい、金属薄膜抵抗体７７の実質的な長さがばらつき、結果的に抵抗値のバラツキを大きくしてしまうと共に、微細化が困難になるという問題があった。

さらに、図２３（ｂ）を参照して説明した上記工程（２）において、高融点金属膜９７よりも先に形成されている金属薄膜抵抗体７７の表面は酸化されており、高融点金属膜９７との電気的接続を良好なものとするためには、フッ酸水溶液による金属薄膜抵抗体７７表面の酸化膜除去が必要となるが、高融点金属膜９７を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体７７の抵抗値がばらつく原因となる虞があった。

このように、従来の製造方法では、金属薄膜抵抗体の膜厚が薄いことに起因して、いずれかの工程でウェットエッチング処理が必要であり、微細化の妨げとなったり、抵抗値のバラツキを発生させる原因となったりしていた。
さらに、金属薄膜抵抗体が酸化されやすく、金属配線との良好な電気的接続を形成することが困難なので、金属薄膜抵抗体専用のバリヤ膜形成工程の追加や、フッ酸水溶液による表面酸化膜除去処理が必要であり、工程数が増加したり、抵抗値のバラツキを生む原因となったりしていた。

本発明は、金属薄膜抵抗体を備えた半導体装置の製造方法において、金属薄膜抵抗体の抵抗値の安定化を実現することを目的とするものである。

本発明により製造される半導体装置は、絶縁膜上に形成された金属薄膜抵抗体を備えた半導体装置であって、上記絶縁膜の下層に上記金属薄膜抵抗体の両端部に対応して配線パターンを備え、上記絶縁膜に上記金属薄膜抵抗体の両端部及び上記配線パターンに対応して接続孔が設けられており、上記絶縁膜は少なくとも上記金属薄膜抵抗体が形成された領域では平坦化処理が施されたＳＯＧ膜及びその上に形成されたＣＶＤ絶縁膜を含んでおり、上記金属薄膜抵抗体は上記絶縁膜のＣＶＤ絶縁膜上から上記接続孔の内壁及び上記配線パターン上にわたって形成されているものである。

また、本発明により製造される半導体装置は、絶縁膜上に形成された金属薄膜抵抗体を備えた半導体装置において、上記絶縁膜の下層に上記金属薄膜抵抗体の両端部に対応して配線パターンを備え、上記絶縁膜に上記金属薄膜抵抗体の両端部及び上記配線パターンに対応して接続孔が設けられており、上記絶縁膜は少なくとも上記金属薄膜抵抗体が形成された領域では平坦化処理が施されたＳＯＧ膜及びその上に形成されたＣＶＤ絶縁膜を含み、そのＣＶＤ絶縁膜が上記金属薄膜抵抗体と接触しており、上記金属薄膜抵抗体は上記接続孔内で上記配線パターンに直接接続されているものである。

本発明により製造される半導体装置では、金属薄膜抵抗体の両端部は金属薄膜抵抗体よりも下層側の配線パターンに対応して絶縁膜に形成された接続孔内に形成されており、接続孔内で金属薄膜抵抗体と配線パターンの電気的接続が形成されているので、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体の配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。

本発明にかかる半導体装置の製造方法は、絶縁膜上に金属薄膜抵抗体を備えた半導体装置の製造方法であって、第１局面は以下の工程（Ａ）から（Ｅ）を含む。
（Ａ）下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して配線パターンを形成する工程、
（Ｂ）上記配線パターン上を含む前記下地絶縁膜上に平坦化された絶縁膜を形成する工程であって、この工程はＳＯＧ膜のコーティング処理及びエッチバック処理、並びにその上へのＣＶＤ絶縁膜の形成を含んでいる工程、
（Ｃ）上記平坦化された絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び上記配線パターンに対応して接続孔を形成する工程、
（Ｄ）上記接続孔内を含み上記絶縁膜に対してＡｒスパッタエッチング技術によりエッチング処理を施した後に上記絶縁膜上に金属薄膜を形成する工程、
（Ｅ）上記接続孔に上記金属薄膜を残存させるように上記金属薄膜をパターニングして金属薄膜抵抗体を形成する工程。

本発明の半導体装置の製造方法では、配線パターン及び接続孔を形成した後（工程（Ａ）から（Ｃ））、金属薄膜抵抗体を形成して接続孔内で金属薄膜抵抗体と配線パターンの電気的接続を形成するので（工程（Ｄ）及び（Ｅ））、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はない。さらに、金属薄膜抵抗体の配線パターンとの接触面が大気に暴露されることはないので、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができる。これにより、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。

一般に、金属薄膜抵抗体は、下地膜の組成や下地膜形成からの経過時間等に起因して抵抗値が変動するなど、下地膜の影響を受けてしまうという問題があった。

本発明の製造方法において、上記工程（Ｄ）で、上記金属薄膜を形成する前に、Ａｒスパッタエッチング技術により上記絶縁膜に対してエッチング処理を施すことが好ましい。さらに、Ａｒスパッタエッチング技術によるエッチング処理後に真空を破らずに連続して金属薄膜抵抗体用の金属薄膜を形成することが好ましい。
その結果、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができ、さらに金属薄膜抵抗体の抵抗値の安定化を図ることができる。

スパッタエッチング技術による上記エッチング処理を含む本発明の製造方法において、上記エッチング処理を熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なう例を挙げることができる。ただし、Ａｒスパッタエッチング技術による上記絶縁膜に対するエッチング量はこれに限定されるものではない。

本発明により製造される半導体装置における金属薄膜抵抗体の膜厚、並びに本発明の製造方法において金属薄膜抵抗体用に形成する金属薄膜の膜厚は、５〜１０００Å、好ましくは２０〜５００Åである例を挙げることができる。
本発明の製造方法によれば、上述のように、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、金属薄膜抵抗体の配線パターンとの接触面が大気に暴露されることはなく、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置及びその製造方法に適用しても、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。

また、金属薄膜抵抗体と金属配線が直接接触している構造では、３００〜４００℃程度の比較的低温の熱処理により接触抵抗が大きく変動してしまうので、金属薄膜抵抗体と金属配線の間にＴｉＷ等のバリヤ膜を形成することが好ましい。

そこで、本発明の半導体装置において、上記配線パターンは、金属材料パターンと上記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されている、又はポリシリコンパターンと上記ポリシリコンパターンの少なくとも上面に形成された高融点金属膜により構成されていることが好ましい。

本発明の半導体装置の製造方法において、上記工程（Ａ）で、上記配線パターンとして、金属材料パターンと上記金属材料パターンの少なくとも上面に形成された高融点金属膜からなるものを形成する、又はポリシリコンパターンと上記ポリシリコンパターンの少なくとも上面に形成された高融点金属膜からなるものを形成することが好ましい。

上記の半導体装置の態様及び製造方法の局面によれば、金属薄膜抵抗体と金属配線又はポリシリコン配線の間に高融点金属膜を介在させることができるので、金属薄膜抵抗体と配線パターンの接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
さらに、配線パターンが金属材料パターンと高融点金属膜により形成されている場合には、金属材料パターンの上面に形成される反射防止膜としての高融点金属を金属材料パターンと金属薄膜抵抗体とのバリヤ膜として兼用するようにし、又は、配線パターンがポリシリコンパターンと高融点金属膜により形成されている場合には、ポリシリコンパターンの低抵抗素子化を目的として形成される高融点金属膜をポリシリコンパターンと金属薄膜抵抗体とのバリヤ膜として兼用するようにすれば、従来技術に比べて製造工程が増加することはないので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線パターンの接触抵抗を安定させることができる。

さらに、本発明の製造方法において、上記高融点金属膜を５００〜３０００Åの膜厚に形成する例を挙げることができる。これにより、上記工程（Ｄ）で、上記金属薄膜を形成する前に、Ａｒスパッタエッチング技術により上記絶縁膜に対してエッチング処理を施す工程を含む場合に、接続孔内に高融点金属を十分に残存させることができる。

本発明により製造される半導体装置において、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないことが好ましい。
本発明の製造方法において、上記工程（Ｄ）で、上記金属薄膜を無酸素雰囲気中で形成した後、連続して無酸素雰囲気中で上記金属薄膜上に金属窒化膜を形成し、上記工程（Ｅ）で、上記金属窒化膜及び上記金属薄膜をパターニングして金属窒化膜パターン及び上記金属薄膜抵抗体からなる積層パターンを形成することが好ましい。上記金属窒化膜を形成する際のスパッタガス中の窒素分圧が１８〜９０％である例を挙げることができる。
これにより、金属薄膜抵抗体の上面の酸化をなくすことができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。

本発明の製造方法において、上記配線パターンは最上層の配線パターンである例を挙げることができる。最上層の配線パターン上に金属薄膜抵抗体を配置することにより、例えば金属薄膜抵抗体のレイアウト変更を金属薄膜抵抗体及び最上層の配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
また、最上層の配線パターン上に形成された絶縁膜上に金属薄膜抵抗体を配置することにより、金属薄膜抵抗体の上層には絶縁性材料からなる最終保護膜が形成され、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、金属薄膜抵抗体にレーザーを照射してトリミング処理を施す際に、金属薄膜抵抗体上の絶縁性材料でのレーザーの干渉のばらつきを小さくして金属薄膜抵抗体に与えられるレーザーエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザー照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。

本発明により製造される半導体装置が適用される半導体装置の一例として、２個以上の抵抗素子による分割によって電圧出力を得、ヒューズ素子の切断によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。その分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体により構成される。
本発明により製造される半導体装置を構成する金属薄膜抵抗体によれば、抵抗素子の微細化及び抵抗値の安定化を図ることができるので、分割抵抗回路の形成面積の縮小化及び出力電圧の精度の向上を図ることができる。

本発明により製造される半導体装置が適用される半導体装置の他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その電圧検出回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
本発明により製造される半導体装置を構成する金属薄膜抵抗体が適用された分割抵抗回路によれば形成面積の縮小化及び出力電圧の精度の向上を図ることができるので、電圧検出回路の形成面積の縮小化及び電圧検出能力の精度の向上を図ることができる。

本発明により製造される半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その定電圧発生回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体が適用された抵抗素子を備えている。
本発明により製造される半導体装置を構成する金属薄膜抵抗体が適用された分割抵抗回路によれば形成面積の縮小化及び出力電圧の精度の向上を図ることができるので、定電圧発生回路の形成面積の縮小化及び出力電圧の安定化を図ることができる。

請求項１及び２に記載された半導体装置の製造方法では、下地絶縁膜上に配線パターンを形成する工程（Ａ）、下地絶縁膜上に絶縁膜を形成する工程（Ｂ）、絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び配線パターンに対応して接続孔を形成する工程（Ｃ）、接続孔内を含む絶縁膜上に金属薄膜を形成する工程（Ｄ）、接続孔に金属薄膜を残存させるように金属薄膜をパターニングして金属薄膜抵抗体を形成する工程（Ｅ）を含むようにしたので、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができ、金属薄膜抵抗体の膜厚に関わらず、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、上記工程（Ｄ）で、金属薄膜を形成する前に、Ａｒスパッタエッチング技術により絶縁膜に対してエッチング処理を施すようにしたので、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができ、さらに金属薄膜抵抗体の抵抗値の安定化を図ることができる。

そして、上記工程（Ｂ）において、金属薄膜抵抗体の下地膜である絶縁膜の上面を平坦化するための平坦化処理工程を含むようにしたので、上記絶縁膜の段差に起因して金属薄膜抵抗体の抵抗値がばらつくのを防止することができる。

請求項５に記載された半導体装置の製造方法では、上記工程（Ａ）で、配線パターンとして金属材料パターンと金属材料パターンの少なくとも上面に形成された高融点金属膜からなるものを形成し、請求項６に記載された半導体装置の製造方法では、上記工程（Ａ）で、配線パターンとしてポリシリコンパターンとポリシリコンパターンの少なくとも上面に形成された高融点金属膜からなるものを形成するようにしたので、製造工程を追加しなくても、金属薄膜抵抗体と金属配線又はポリシリコン配線の間に高融点金属膜を介在させることができるので、金属薄膜抵抗体と配線パターンの接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。

請求項７に記載された半導体装置の製造方法では、高融点金属膜を５００〜３０００Åの膜厚に形成するようにしたので、上記工程（Ｄ）で、金属薄膜を形成する前に、Ａｒスパッタエッチング技術により絶縁膜に対してエッチング処理を施す工程を含む場合に、接続孔内に高融点金属を十分に残存させることができる。

請求項８に記載された半導体装置の製造方法では、上記工程（Ｄ）で、金属薄膜を無酸素雰囲気中で形成した後、連続して無酸素雰囲気中で金属薄膜上に金属窒化膜を形成し、上記工程（Ｅ）で、金属窒化膜及び金属薄膜をパターニングして金属窒化膜パターン及び金属薄膜抵抗体からなる積層パターンを形成するようにしたので、金属薄膜抵抗体の上面の酸化をなくすことができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。

請求項１０に記載された半導体装置の製造方法では、金属薄膜抵抗体と電気的に接続されている配線パターンは最上層の配線パターンであるようにしたので、設計の自由度を向上させることができる。さらに、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザー照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。

図１及び図２は製造方法の一実施例を説明するための工程断面図である。図２（ｋ）は半導体装置の一実施例を示している。図１及び図２では、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子の図示は省略している。まず、図２（ｋ）を参照して半導体装置の一実施例を説明する。

シリコン基板１上に素子分離酸化膜３が形成されている。素子分離酸化膜３の形成領域を含むシリコン基板１上にＢＰＳＧ膜又はＰＳＧ（phospho silicate glass）膜からなる第１層間絶縁膜（下地絶縁膜）５が形成されている。第１層間絶縁膜５上に、金属材料パターン７と金属材料パターン７表面に形成された高融点金属膜９からなる配線パターン１１が形成されている。金属材料パターン７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜９は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。

配線パターン１１の形成領域を含む第１層間絶縁膜５上に、下層側から順にプラズマＣＶＤ酸化膜１３、ＳＯＧ（spin on glass）膜１５、プラズマＣＶＤ酸化膜１７からなる第２層間絶縁膜（絶縁膜）１９が形成されている。第２層間絶縁膜１９に、金属薄膜抵抗体の両端部及び配線パターン１１に対応して接続孔２１が形成されている。

第２層間絶縁膜１９上に、接続孔２１，２１間の領域から接続孔２１の内壁及び配線パターン１１上にわたってＣｒＳｉ薄膜抵抗体（金属薄膜抵抗体）２３が形成されている。ＣｒＳｉ薄膜抵抗体２３の両端部は接続孔２１内で配線パターン１１と電気的に接続されている。
ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第２層間絶縁膜１９上に、下層側がシリコン酸化膜２５、上層側がシリコン窒化膜２７からなる、最終保護膜としてのパッシベーション膜２９が形成されている。

図１及び図２を参照して、製造方法の一実施例を説明する。
（１）例えば常圧ＣＶＤ装置を用いて、素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に、ＢＰＳＧ膜又はＰＳＧ膜からなる第１層間絶縁膜５を約８０００Åの膜厚に形成する。その後、リフロー等の熱処理を行なって第１層間絶縁膜５の表面を平坦化する（図１（ａ）参照）。

（２）例えばＤＣマグネトロンスパッタリング装置を用いて、第１層間絶縁膜５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜３１を約５０００Åの膜厚に形成し、さらにその上に、公知の技術である反射防止膜としての高融点金属膜３３、ここではＴｉＮ膜を約８００Åの膜厚に、真空中で連続的に形成する（図１（ｂ）参照）。ここで、高融点金属膜３３は、最終的には後工程で配線用金属膜３１から形成される金属材料パターンと、金属薄膜抵抗体との接触抵抗を安定させるためのバリヤ膜としても機能するため、配線用金属膜３１と高融点金属膜３３を真空中で連続して形成することが好ましい。

（３）公知の写真製版技術及びエッチング技術により、高融点金属膜３３及び配線用金属膜３１をパターンニングして、金属配線パターン７及び高融点金属膜９からなる配線パターン１１を形成する（図１（ｃ）参照）。この時、配線用金属膜３１上に、反射防止膜として機能する高融点金属膜３３が形成されているので、配線パターン１１の形成領域を画定するためのレジストパターンの太りや細りなどを最小限に抑えることができる。

また、この段階では、従来技術のようには金属薄膜抵抗体は形成されておらず、配線パターン１１の下地膜は第１層間絶縁膜５により形成されているので、高融点金属膜３３及び配線用金属膜３１のパターンニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。

（４）例えばプラズマＣＶＤ法により、配線パターン１１の形成領域を含む第１層間絶縁膜５上にプラズマＣＶＤ酸化膜１３を６０００Å程度の膜厚に形成する（図１（ｄ）参照）。
（５）公知の技術であるＳＯＧのコーティング処理及びエッチバック処理を行なうことにより、プラズマＣＶＤ酸化膜１３上にＳＯＧ膜１５を形成して平坦化を行なった後、ＳＯＧ膜１５からの成分の拡散を防止するためのプラズマＣＶＤ酸化膜１７を２０００Å程度の膜厚に形成して、プラズマＣＶＤ酸化膜１３、ＳＯＧ膜１５及びプラズマＣＶＤ酸化膜１７からなる第２層間絶縁膜１９を形成する（図１（ｅ）参照）。

（６）公知の写真製版技術により、金属薄膜抵抗体の両端部の形成予定領域及び配線パターン１１に対応して第２層間絶縁膜１９に接続孔を形成するためのレジストパターン３５を形成する。レジストパターン３５には、金属薄膜抵抗体の両端部の形成予定領域及び配線パターン１１に対応して開口部３６が形成されている（図１（ｆ）参照）。

（７）例えば並行平板型プラズマエッチング装置により、ＲＦパワー：７００Ｗ（ワット）、Ａｒ：５００ｓｃｃｍ（standard cc／分）、ＣＨＦ₃：５００ｓｃｃｍ、ＣＦ₄：５００ｓｃｃｍ、圧力：３.５Ｔｏｒｒ（トル）の条件で、レジストパターン３５をマスクにして第２層間絶縁膜１９を選択的に除去して、第２層間絶縁膜１９に接続孔２１を形成する。接続孔２１の底部には、反射防止膜兼バリヤ膜としての高融点金属膜９が約６００Åの膜厚で残存している。
その後、レジストパターン３５を除去する（図２（ｇ）参照）。

ここで、接続孔２１の形成後に、接続孔２１の側壁等に付着しているエッチング時の副生成物除去工程を行なってもよい。また、接続孔２１内部での金属薄膜抵抗体のステップカバレージを改善する目的で、エッチング条件の変更によるテーパーエッチングや、ウェットエッチング技術とドライエッチング技術を組み合わせたエッチング処理等により、接続孔２１の形状の改善を行なってもよい。

また、上記工程（７）において、プラズマエッチング条件を最適化することにより、第２層間絶縁膜１９のエッチングレートに対する高融点金属膜９のエッチングレートをさらに低く抑えることは十分可能であり、接続孔２１の底部に残る高融点金属膜９の膜厚をこの実施例よりも大きくすることもできる。さらに、高融点金属膜９の形成時点での膜厚を低く抑えつつ、接続孔２１形成後の高融点金属膜９の残存膜厚を確保するもできる。このように、接続孔２１を形成する上記工程（７）を金属薄膜抵抗体が形成されていない段階で行なうので、金属薄膜抵抗体の薄さに起因した制約を一切受けること無く接続孔２１の加工が可能であり、ドライエッチング技術の適用による微細化の追求が十分に可能である。

（８）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、接続孔２１内を含む第２層間絶縁膜１９の表面に対してＡｒスパッタエッチング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。この処理を行なった後の接続孔２１底部に残存する高融点金属膜９の膜厚は５００Å程度であった。

続けて、Ａｒスパッタエッチング完了後に真空を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜（金属薄膜）３７を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、接続孔２１内を含む第２層間絶縁膜１９上全面にＣｒＳｉ薄膜３７を約５０Åの膜厚に形成した（図２（ｈ）参照）。

このように、金属薄膜抵抗体用のＣｒＳｉ薄膜３７を形成する前に、接続孔２１内を含む第２層間絶縁膜１９に対してＡｒスパッタエッチング処理を行なうことにより、接続孔２１の内部を清浄すると共に、接続孔２１底部の高融点金属膜９表面に形成されている極少量の自然酸化膜を除去することができる。これにより、配線パターン１１とＣｒＳｉ薄膜３７との良好な電気的接続を達成することができる。
さらに、上記Ａｒスパッタエッチング処理を行なうことにより、後工程でＣｒＳｉ薄膜３７から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。この効果については後述する。

（９）写真製版技術により、ＣｒＳｉ薄膜３７上に金属薄膜抵抗体の形成領域を画定するためのレジストパターン３９を形成する。例えばＲＩＥ（反応性イオンエッチング）装置を用い、レジストパターン３９をマスクにしてＣｒＳｉ薄膜３７をパターニングし、ＣｒＳｉ薄膜抵抗体２３を形成する（図２（ｉ）参照）。

（１０）レジストパターン３９を除去する（図２（ｊ）参照）。ここで、ＣｒＳｉ薄膜抵抗体２３は接続孔２１内で配線パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２３の表面の金属酸化膜除去処理を行なう必要はない。

（１１）例えばプラズマＣＶＤ法により、ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第２層間絶縁膜１９上に、パッシベーション膜としてのシリコン酸化膜２５及びシリコン窒化膜２７を順次形成する。以上により、半導体装置の製造工程が完了する（図２（ｋ）参照）。

上記実施例によれば、配線パターン１１及び接続孔２１を形成した後、ＣｒＳｉ薄膜抵抗体２３を形成して接続孔２１内でＣｒＳｉ薄膜抵抗体２３と配線パターン１１の電気的接続を形成するので、ＣｒＳｉ薄膜抵抗体２３をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。

さらに、ＣｒＳｉ薄膜抵抗体２３の配線パターン１１との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２３に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２３と配線パターン１１の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２３の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２３の微細化及び抵抗値の安定化を実現することができる。

さらに、ＣｒＳｉ薄膜抵抗体２３と金属材料パターン７の間にバリヤ膜として機能する高融点金属膜９を介在させているので、ＣｒＳｉ薄膜抵抗体２３と配線パターン１１の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。

さらに、高融点金属膜９はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜９を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線パターンの接触抵抗を安定させることができる。

図３及び図４を参照して、上記実施例と同様の構成で形成した金属薄膜抵抗体の特性について調べた結果を示す。図３は、金属薄膜抵抗体のシート抵抗と膜厚との関係を示し、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。図４は、金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）とＣｒＳｉ膜厚との関係を示し、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。

金属薄膜抵抗体の形成条件は次の通りである。
マルチチャンバースパッタリング装置を用いて、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％及び８０／２０ｗｔ％の２種について、体積時間を調整することにより、ＣｒＳｉ薄膜を２５〜５００Åの膜厚にサンプルを作成した。なお、Ｓｉ／Ｃｒ＝５０／５０ｗｔ％のサンプルについては膜厚が５００Åのものは作成していない。

また、ＣｒＳｉ薄膜形成前のＡｒスパッタエッチング処理は、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
また、本サンプルでは、金属薄膜抵抗体に接続する下層の金属配線として、膜厚が５０００ÅのＡｌＳｉＣｕ膜を用い、ＡｌＳｉＣｕ膜とＣｒＳｉ薄膜間の接続孔底部にはＡｌＳｉＣｕ膜上のＴｉＮ膜が形成されていない構造を採用した。

シート抵抗の測定は、幅が０.５μｍ（マイクロメートル）、長さが５０μｍの帯状パターンを０.５μｍ間隔で２０本配置したうちの１本の金属薄膜抵抗体の両端に１Ｖの電圧を印加して電流値を測定する２端子法にて行なった。
また、金属配線とＣｒＳｉ薄膜抵抗体とをつなぐ接続孔の平面寸法は０.６μｍ×０.６μｍであった。

図３に示すように、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の組成に関わらず、２００Å以上の膜厚から２５Åという極めて薄い膜厚まで、膜厚とシート抵抗の線形性が維持されており、従来技術では形成できないような微細な寸法の金属薄膜抵抗体を薄い膜厚に形成できることが分かる。

また、ウェハ面内６３箇所におけるシート抵抗のバラツキを示す図４を見ても、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の両方とも、抵抗値のバラツキは膜厚の影響をほとんど受けておらず、抵抗値のバラツキも非常に小さく安定していることが分かる。このことから、本発明の構造を採用すれば、極めて微細な金属薄膜抵抗体パターンを金属薄膜抵抗体の膜厚に関係なく安定して形成できる。

図５は、金属薄膜抵抗体用の金属薄膜を形成する前にＡｒスパッタエッチング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示す。図５において、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。

図５のサンプルとして、下地膜としてプラズマＣＶＤ法によって２０００Åの膜厚に形成したプラズマＳｉＮ膜とプラズマＮＳＧ（non-doped silicate glass）膜の２つのシリコンウェハを準備し、これらのシリコンウェハに形成したＣｒＳｉ薄膜抵抗体を用い、ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。

下地膜のプラズマＳｉＮ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：３６０℃、圧力：５.５Ｔｏｒｒ、ＲＦパワー：２００Ｗ、ＳｉＨ₄：７０ｓｃｃｍ、Ｎ₂：３５００ｓｃｃｍ、ＮＨ₃：４０ｓｃｃｍの条件で形成した。
プラズマＮＳＧ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：４００℃、圧力：３.０Ｔｏｒｒ、ＲＦパワー：２５０Ｗ、ＳｉＨ₄：１６ｓｃｃｍ、Ｎ₂Ｏ：１０００ｓｃｃｍの条件で形成した。

ＣｒＳｉ薄膜抵抗体は、マルチチャンバースパッタリング装置を用いて、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％のターゲット、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：１３秒の条件で処理を行なうことで、１００Åの膜厚に形成した。

Ａｒスパッタエッチング処理を行なったサンプルには、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：８０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を２００Åだけエッチング除去するのに相当する処理である。

（Ｂ）に示すように、ＣｒＳｉ薄膜の形成前にＡｒスパッタエッチング処理を行なっていない場合、下地膜の違い（ＳｉＮ膜上とＮＳＧ膜上）によりシート抵抗が大きく異なっているのが分かる。さらに、下地膜を形成してからＣｒＳｉ薄膜抵抗体を形成するまでに経過した時間の影響を大きく受けているのが分かる。
これに対し、（Ａ）に示すように、Ａｒスパッタエッチング処理を行なった場合、下地膜の種類及び経過時間ともに、ＣｒＳｉ薄膜抵抗体のシート抵抗にほとんど影響を与えていないのが分かる。

このことから、Ａｒスパッタエッチング処理を行なった後、真空中で連続して金属薄膜抵抗体用の金属薄膜を形成することにより、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを大幅に改善できることが分かる。

図６は、Ａｒスパッタエッチングの量とシート抵抗の関係を示す図である。縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。図６のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図５のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。なお、成膜から１週間経過したプラズマＮＳＧ膜に対してＡｒスパッタエッチングを行なった後、そのプラズマＮＳＧ膜上にＣｒＳｉ薄膜抵抗体を形成した。Ａｒスパッタエッチングの条件は、エッチング量以外は図５のサンプルと同じ条件で行なった。そして、ウェット雰囲気で形成した熱酸化膜エッチング量換算で０Å（Ａｒスパッタエッチング無し）、２５Å、５０Å、１００Å、２００Å、４００Å、１０００Åとなるように調整した。ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。

図６の結果から、Ａｒスパッタエッチングは、ウェット雰囲気で形成した熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なえば、ＣｒＳｉ薄膜抵抗体の抵抗値安定化の効果が得られることが分かった。なお、図６ではＡｒスパッタエッチング条件について熱酸化膜エッチング量換算で１０００Åの膜厚分だけエッチングしたものまでしかサンプルを製作していないが、熱酸化膜エッチング量換算で１０００Åよりも大きい膜厚分だけエッチングした場合であっても、金属薄膜抵抗体の形成領域に下地膜が残存しているのであれば、上記Ａｒスパッタエッチングの効果が得られるものと予想できる。

さらに、Ａｒスパッタエッチング処理の効果は下地の影響のみならず、ＣｒＳｉ薄膜の抵抗値そのものの安定性にも影響を与えることが分かった。
図７は、ＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗（Ｒ０）からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。

図７のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図５のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。
Ａｒスパッタエッチングについては、処理を行なわないもの（Ａｒエッチ無）、処理時間４０秒で熱酸化膜換算：１００Åのもの（Ａｒエッチ：１００Å）、処理時間８０秒で熱酸化膜換算：２００Åのもの（Ａｒエッチ：２００Å）の３種を準備した。

Ａｒスパッタエッチング処理を行なっていないサンプル（Ａｒエッチ無）では、形成後から時間が経過すると共に抵抗値が上昇し、３００時間以上放置した場合、３％以上も抵抗値が変動しているのが分かる。
これに対し、Ａｒスパッタエッチング処理を行なったサンプル（Ａｒエッチ：１００Å、及びＡｒエッチ：２００Å）では、抵抗値の変化率は大幅に減少し、３００時間以上放置しても、形成直後のシート抵抗±１％から外れることはなかった。
さらに、Ａｒエッチ：１００ÅとＡｒエッチ：２００Åを比較すると、Ａｒスパッタエッチング量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。

以上、図３から図７を参照して、下地膜のシート抵抗への影響や大気放置時間の影響に対する本発明の効果を説明したが、これらの効果は、サンプルとして使用した、ターゲットがＳｉ／Ｃｒ＝５０／５０ｗｔ％又は８０／２０ｗｔ％のＣｒＳｉ薄膜抵抗に限定されるものではない。なお、Ｓｉ／Ｃｒ＝５０／５０〜９０／１０ｗｔ％のターゲットで形成したＣｒＳｉ薄膜及びＣｒＳｉＮ膜の全てで上記と同様の効果が観察されている。
また、Ａｒスパッタエッチング方法も今回使用したＤＣバイアススパッタエッチング法に限定されるものではない。

図８は、接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図である。縦軸は熱処理前の接触抵抗値で規格化した値を示し、横軸は熱処理回数を示す。

図８のサンプルとして、接続孔形成時のドライエッチング時間を調整することで、接続孔底部の高融点金属膜を５００Å程度残存させたサンプルと、完全に除去したサンプルを作成した。
高融点金属膜にはＴｉＮ膜を用いた。
ＣｒＳｉ薄膜抵抗体は、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：６秒の条件で５０Åの膜厚に形成した。
ＣｒＳｉ薄膜形成前のＡｒスパッタエッチング処理は、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
接続孔の平面寸法は０.６μｍ×０.６μｍであった。接触抵抗測定方法は４端子法を用いた。

上記のサンプルについて、３５０℃、窒素雰囲気中で３０分の熱処理を追加することで、接触抵抗がどのように変化するかを調べた。
ＴｉＮ膜を接続孔底部に有するサンプル（ＴｉＮ有）は、熱処理を２回追加してもほとんど熱処理前の接触抵抗から変化していない。これに対し、ＴｉＮ膜を完全に除去したサンプル（ＴｉＮ無）は、２回の熱処理追加によって接触抵抗が熱処理前に比べて２０％以上変動している。このことは、ＴｉＮ膜がＣｒＳｉ薄膜と金属配線の相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。

ＣｒＳｉ薄膜抵抗体と金属配線の間にＴｉＮ膜を存在させることにより、例えばシンタリングやＣＶＤなど、製造工程で行なわれる熱処理による接触抵抗の変動を極めて小さくできると共に、後工程である組立て作業で行なわれる半田処理などの熱処理での接触抵抗の変動を防止できる。これにより、設定通りの接触抵抗を安定して得ることができると共に、組立て前後の接触抵抗の変動を防止することができ、製品の高精度化や歩留の向上が可能となる。

図１及び図２を参照して説明した製造方法の実施例では、上記工程（２）において、配線用金属膜３１と高融点金属膜３３を真空中で連続して形成しているが、本発明はこれに限定されるものではない。
例えば、配線用金属膜３１を形成し、一旦大気に暴露した後、高融点金属膜３３を形成した場合には、配線用金属膜３１表面に形成される自然酸化膜の影響で、配線用金属膜３１と高融点金属膜３３との間で電気的導通を確保することが困難になる。

このような場合、配線用金属膜３１及び高融点金属膜３３をパターニングして形成した金属材料パターン７及び高融点金属膜９からなる配線パターン１１上の第２層間絶縁膜１９に接続孔２１を形成する段階で、接続孔２１底部の高融点金属膜９を全部除去することによって、配線パターン１１とＣｒＳｉ薄膜抵抗体２３間の電気的接続を得ることができる。

また、上記工程（２）において、反射防止膜兼バリヤ膜として機能する高融点金属膜３３を８００Åの膜厚に形成しているが、本発明はこれに限定されるものではない。
一般に、反射防止膜としての高融点金属膜は５００Å以下の膜厚に形成されるが、本発明の半導体装置の製造方法において、接続孔２１の底部にバリヤ膜としての高融点金属膜９を残存させたい場合には、接続孔２１形成時のオーバーエッチング（上記工程（７）参照）や、金属薄膜形成時のＡｒスパッタエッチング処理（上記工程（８）参照）において、高融点金属膜９の膜ベリが若干生じてしまうため、バリヤ膜としての機能を安定的に得るために、５００Å以上の膜厚に形成することが好ましい。

ただし、上述したように、接続孔２１形成用のエッチング条件やＡｒスパッタエッチング条件を最適化することにより、高融点金属膜９の膜厚が５００Å以下でも高融点金属膜９の膜ベリを最小限に抑えてバリヤ膜としての機能を発揮させることは可能である。

また、上記工程（８）において、ＣｒＳｉ薄膜３７の形成直前にＡｒスパッタエッチング処理を行なっているが、バリヤ膜としての高融点金属膜９が接続孔２１底部に残存している場合には、ＴｉＮ膜からなる高融点金属膜９は大気に晒されてもＡｌＳｉＣｕ膜ほど強固な自然酸化膜を形成しないため、上記Ａｒスパッタエッチング処理を行なわなくてもＣｒＳｉ薄膜３７と配線パターン１１の電気的接続を得ることができる。ただし、上述したように、ＣｒＳｉ薄膜３７の形成直前にＡｒスパッタエッチング処理を行なうことによりＣｒＳｉ薄膜抵抗体２３の抵抗値の安定性を改善することができるので、Ａｒスパッタエッチング処理を行なうことが好ましい。

また、上記の実施例では、第２層間絶縁膜１９として、ＳＯＧ膜１５の形成及びエッチバック技術を用いて平坦化したものを用いているが、金属薄膜抵抗体の下地となる絶縁膜はこれに限定されるものではない。金属薄膜抵抗体の下地となる絶縁膜としては、例えば公知の技術であるＣＭＰ（chemical mechanical polish）技術を用いて平坦化を行なった絶縁膜や、平坦化を行なっていないプラズマＣＶＤ酸化膜など、他の絶縁膜であってもよい。ただし、アナログ抵抗素子の中には、ＴＣＲのみならず、ペア性や比精度も重要となるような構成で使用されている場合も多いので、特に、本発明の半導体装置を構成する金属薄膜抵抗体をアナログ抵抗素子に適用する場合には、金属薄膜抵抗体の下地となる絶縁膜は平坦化処理が施されていることが好ましい。

図９は、金属薄膜抵抗体の下地となる絶縁膜が上記で説明した実施例とは異なる構造をもつ半導体装置及びその製造方法の参考例を説明するための断面図である。図９では、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子の図示は省略している。図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

シリコン基板１上に素子分離酸化膜３、第１層間絶縁膜５、金属材料パターン７及び高融点金属膜９からなる配線パターン１１が形成されている。
配線パターン１１の形成領域を含む第１層間絶縁膜５上に、ＳＯＧ膜からなる第２層間絶縁膜４４が形成されている。第２層間絶縁膜１９に、金属薄膜抵抗体の両端部及び配線パターン１１に対応して接続孔２１が形成されている。
第２層間絶縁膜４４上に、接続孔２１，２１間の領域から接続孔２１の内壁及び配線パターン１１上にわたってＣｒＳｉ薄膜抵抗体２３が形成されている。ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第２層間絶縁膜４４上にシリコン酸化膜２５及びシリコン窒化膜２７からなるパッシベーション膜２９が形成されている。

第２層間絶縁膜４４の形成方法について説明すると、ＳＯＧを例えば４０００Åの膜厚に塗布した後、熱処理を施すことにより第２層間絶縁膜４４の形成を行なう。これにより、ＳＯＧ膜からなる第２層間絶縁膜４４表面の段差を軽減することができる。

図１０は、金属薄膜抵抗体の下地となる絶縁膜が上記で説明した参考例とはさらに異なる構造をもつ半導体装置及びその製造方法の参考例を説明するための断面図である。図１０では、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子の図示は省略している。図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

この参考例が図２（ｋ）を参照して説明した実施例及び図９を参照して説明した参考例と異なる点は、第２層間絶縁膜４６がＣＭＰ法により平坦化されている点である。第２層間絶縁膜４６の材料は例えばプラズマＣＶＤ酸化膜である。これにより、ＣｒＳｉ薄膜抵抗体２３の下地膜である第２層間絶縁膜４６の平坦性をさらに向上させることができる。
第２層間絶縁膜４６の形成方法の一例を説明すると、プラズマＣＶＤ酸化膜を約１００００Åの膜厚に形成し、ＣＭＰ法により約４０００Åの膜厚まで研磨して平坦化する。

また、ＣｒＳｉ薄膜抵抗体の下地となる絶縁膜として、ＨＤＰ（high-density-plasma）−ＣＶＤ法により形成されたＣＶＤ絶縁膜を用いてもよい。例えば約８０００Åの膜厚に形成したＨＤＰ−ＣＶＤ膜を約４０００Åの膜厚にエッチバックすることにより、良好な平坦性をもつ絶縁膜を形成することができる。

また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２３の上にパッシベーション膜２９を形成しているが、本発明はこれに限定されるものではなく、例えば第２層目の金属配線を形成するための層間絶縁膜など、ＣｒＳｉ薄膜抵抗体２３上の膜は、いかなる絶縁膜であってもよい。

図１１は、製造方法のさらに他の実施例を説明するための工程断面図である。図１１（ｄ）は半導体装置のさらに他の実施例を示している。図１１では、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子の図示は省略している。図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。まず、図１１（ｄ）を参照して半導体装置の実施例を説明する。

シリコン基板１上に素子分離酸化膜３、第１層間絶縁膜５、金属材料パターン７及び高融点金属膜９からなる配線パターン１１、並びに、プラズマＣＶＤ酸化膜１３、ＳＯＧ膜１５及びプラズマＣＶＤ酸化膜１７からなる第２層間絶縁膜１９が形成されている。第２層間絶縁膜１９に、金属薄膜抵抗体の両端部及び配線パターン１１に対応して接続孔２１が形成されている。

第２層間絶縁膜１９上に、接続孔２１，２１間の領域から接続孔２１の内壁及び配線パターン１１上にわたってＣｒＳｉ薄膜抵抗体２３が形成されている。ＣｒＳｉ薄膜抵抗体２３の上面にＣｒＳｉＮ膜（金属窒化膜）４１が形成されている。ＣｒＳｉ薄膜抵抗体２３とＣｒＳｉＮ膜４１の間にはＣｒＳｉＯは形成されていない。
図示は省略するが、ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第２層間絶縁膜１９上に、層間絶縁膜又はパッシベーション膜が形成されている。

図１１を参照して、製造方法の実施例を説明する。
（１）図１及び図２（ｇ）を参照して説明した上記工程（１）から（７）と同じ工程により、素子分離酸化膜３の形成が完了したウェハ状のシリコン基板１上に、第１層間絶縁膜５、金属配線パターン７及び高融点金属膜９からなる配線パターン１１、並びに、プラズマＣＶＤ酸化膜１３、ＳＯＧ膜１５及びプラズマＣＶＤ酸化膜１７からなる第２層間絶縁膜１９を形成し、第２層間絶縁膜１９に接続孔２１を形成する（図１１（ａ）参照）。

（２）図２（ｈ）を参照して説明した上記工程（８）と同じ工程により、例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、接続孔２１内を含む第２層間絶縁膜１９の表面に対してＡｒスパッタエッチング処理を行ない、続けて、Ａｒスパッタエッチング完了後に真空を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜３７を形成する。

さらに、ＣｒＳｉ薄膜３７形成後、真空を破らずに連続して、ＣｒＳｉ薄膜３７上にＣｒＳｉＮ膜４３を形成する。ここでは、ＣｒＳｉ薄膜３７の形成で用いたＳｉ／Ｃｒ＝８０／２０ｗｔ％のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ＋Ｎ₂（アルゴンと窒素の混合ガス）：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件で処理を行ない、ＣｒＳｉ薄膜３７上にＣｒＳｉＮ膜４３を約５０Åの膜厚に形成した（図１１（ｂ）参照）。

（３）図２（ｉ）を参照して説明した上記工程（９）と同様にして、写真製版技術により、ＣｒＳｉＮ膜４３上に金属薄膜抵抗体の形成領域を画定するためのレジストパターン３９を形成し、ＲＩＥ（反応性イオンエッチング）装置を用いてレジストパターン３９をマスクにしてＣｒＳｉＮ膜４３及びＣｒＳｉ薄膜３７をパターニングして、ＣｒＳｉＮ膜４１及びＣｒＳｉ薄膜抵抗体２３からなる積層パターンを形成する（図１１（ｃ）参照）。

（４）レジストパターン３９を除去する（図１１（ｄ）参照）。上記の実施例と同様に、ＣｒＳｉ薄膜抵抗体２３は配線パターン１１と電気的に接続されているので、従来技術のようにはフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２３の表面の金属酸化膜除去処理を行なう必要はない。さらに、ＣｒＳｉ薄膜抵抗体２３の上面はＣｒＳｉＮ膜４１により覆われているので、大気など、酸素を含む雰囲気中に暴露されてもＣｒＳｉ薄膜抵抗体２３の上面が酸化されることはない。
その後、図示は省略するが、ＣｒＳｉ薄膜抵抗体２３及びＣｒＳｉＮ膜４１の形成領域を含む第２層間絶縁膜１９上に、層間絶縁膜又はパッシベーション膜を形成する。

一般に、金属薄膜は酸素との反応性が高く、金属薄膜を大気に晒した状態で長時間放置すると抵抗値が変動してしまうことが知られている。
この実施例では、ＣｒＳｉ薄膜抵抗体２３の上面にＣｒＳｉＮ膜４１を形成することにより、ＣｒＳｉ薄膜抵抗体２３の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２３の抵抗値が変動するのを防止している。ここで、ＣｒＳｉ薄膜抵抗体２３を形成するためのＣｒＳｉ薄膜３７が成膜された段階で、ＣｒＳｉ薄膜３７と配線パターン１１との電気的接続は完了しているため、ＣｒＳｉ薄膜３７上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。

図１２に、ＣｒＳｉＮ膜形成用のガスのＮ₂分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm（ミリオーム・センチメートル））、横軸はＮ₂分圧（％）を示す。ここでは、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ＋Ｎ₂：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件でＡｒ＋Ｎ₂ガスのＮ₂分圧を調整してＣｒＳｉＮ膜を形成した。

Ｎ₂分圧を１８％以上添加してリアクティブスパッタにより形成されたＣｒＳｉＮ膜は、Ｎ₂を全く添加しないガスを用いた場合（Ｎ₂分圧が０％）に比べて１０倍以上の高い抵抗率を示す。したがって、Ｎ₂分圧を１８％以上に設定してＣｒＳｉＮ膜を成膜するようにすれば、ＣｒＳｉ薄膜抵抗体上に直接ＣｒＳｉＮ膜を形成しても、ＣｒＳｉ薄膜抵抗体全体の抵抗値はＣｒＳｉ薄膜が決定することとなり、ＣｒＳｉＮ膜は抵抗値にほとんど影響を与えない。ここで、Ｎ₂分圧の上限は９０％程度である。Ｎ₂分圧を９０％よりも大きく設定した場合、スパッタリング速度の大幅な低下を招き、生産効率が低下するので好ましくない。
なお、ＣｒＳｉＮ膜は、Ｎ₂分圧を例えば６〜１１％程度添加してリアクティブスパッタにより形成するようにすれば、ＣｒＳｉＮ膜自体を金属薄膜抵抗体として使用することも可能である。

また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２３上にＣｒＳｉＮ膜４１を形成しているが、ＣｒＳｉ薄膜抵抗体２３上にＣＶＤ系の絶縁膜、例えばシリコン窒化膜等を形成してもよい。しかし、一般的なマルチチャンバースパッタ装置にはＣＶＤチャンバーは接続されておらず、ＣＶＤ系の絶縁膜を真空中で連続してＣｒＳｉ薄膜抵抗体２３上に形成するためには、対応する新しい設備を購入する必要があり、製造コストに多大な影響を与えてしまう。

上記実施例のように、ＣｒＳｉ薄膜抵抗体２３用のＣｒＳｉ薄膜３７上にＣｒＳｉＮ膜４３を形成する構成であれば、新しい装置を購入すること無く、既存のマルチチャンバースパッタ装置を用いてＣｒＳｉ薄膜抵抗体２３の耐酸化カバー膜となるＣｒＳｉＮ膜４３を、真空を破ること無く形成することができる。

上記の実施例では、高融点金属膜９，３３としてＴｉＮ膜を用いた例を挙げているが、配線パターンを構成する高融点金属膜はこれに限定されるものではなく、例えばＴｉＷやＷＳｉなど、他の高融点金属膜を用いてもよい。

また、上記の実施例では、金属配線として一層の配線パターン１１を備えた半導体装置に本発明を適用しているが、本発明はこれに限定されるものではなく、多層金属配線構造の半導体装置に本発明を適用することもできる。その場合、金属薄膜抵抗体の電気的接続を得るための、金属薄膜抵抗体の下層の金属配線は何層目の金属配線であってもよい。多層金属配線構造の半導体装置に本発明を適用する場合、金属薄膜抵抗体の下層の配線パターン（金属配線）、すなわち金属薄膜抵抗体と電気的に接続される配線パターンが最上層の配線パターンであるようにすれば、例えば金属薄膜抵抗体のレイアウト変更を金属薄膜抵抗体及び最上層の配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。また、最上層の配線パターン上に形成された絶縁膜上に金属薄膜抵抗体を配置することにより、金属薄膜抵抗体の上層には絶縁性材料からなる最終保護膜が形成され、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、金属薄膜抵抗体にレーザーを照射してトリミング処理を施す際に、金属薄膜抵抗体上の絶縁性材料でのレーザーの干渉のばらつきを小さくして金属薄膜抵抗体に与えられるレーザーエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザー照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。

また、上記の実施例では、配線パターン１１として、金属材料パターン７の上面に高融点金属膜９が形成されたものを用いているが、本発明はこれに限定されるものではなく、配線パターンとして上面に高融点金属膜が形成されていない金属材料パターンからなるものを用いてもよい。この場合、金属材料パターンとして例えばＡｌ系合金を用いた場合には、金属材料パターン表面に強固な自然酸化膜が形成されるので、接続孔形成後で金属薄膜抵抗体用の金属薄膜を形成する前に、接続孔底部の金属材料パターン表面の自然酸化膜を除去する工程を行なうことが好ましい。その自然酸化膜除去工程は、金属薄膜抵抗体の抵抗値の経時的変化抑制を目的とした上記Ａｒスパッタエッチング処理を兼ねて行なってもよい。また、配線パターンはＡｌ系合金を含むものに限定されるものではなく、いわゆるダマシン法により形成されたＣｕ配線など、他の金属材料からなる配線パターンであってもよい。

また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２３の電位をとるための配線パターン１１として金属材料パターン７及び高融点金属膜９からなるものを用いているが、金属材料パターン７に替えてポリシリコンパターンを用いることもできる。

図１３は、製造方法のさらに他の実施例を説明するための工程断面図である。図１３（ｄ）は半導体装置のさらに他の実施例を示している。図１３では、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子の図示は省略している。図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。まず、図１３（ｄ）を参照して半導体装置の実施例を説明する。

シリコン基板１上に素子分離酸化膜３が形成されている。シリコン基板１上に形成された酸化膜（図示は省略）上及び素子分離酸化膜３上に、ポリシリコンパターン４５と、ポリシリコンパターン４５上に形成された高融点金属膜４７からなる配線パターン４９が形成されている。高融点金属膜４７は例えばＷＳｉ又はＴｉＳｉにより形成されている。

配線パターン４９及び素子分離酸化膜３の形成領域を含むシリコン基板１上に第１層間絶縁膜５が形成されている。第１層間絶縁膜５に、金属薄膜抵抗体の両端部及び配線パターン４９に対応して接続孔２１が形成されている。

第１層間絶縁膜５上に、接続孔２１，２１間の領域から接続孔２１の内壁及び配線パターン４９上にわたってＣｒＳｉ薄膜抵抗体２３が形成されている。
図示は省略するが、ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第１層間絶縁膜５上に、層間絶縁膜、金属配線及びパッシベーション膜が形成されている。

図１３を参照して、製造方法の実施例を説明する。
（１）シリコン基板１上に素子分離酸化膜３を形成し、素子分離酸化膜３以外のシリコン基板１表面にトランジスタのゲート酸化膜などの酸化膜（図示は省略）を形成した後、シリコン基板１上全面にポリシリコン膜を形成する。例えばトランジスタのゲート電極の形成と同時に、低抵抗化したポリシリコンパターン４５を形成する。ポリシリコンパターン４５上を含むシリコン基板１上全面に高融点金属膜を形成し、ポリシリコンパターン４５のサリサイド化を行なって、ポリシリコンパターン４５上にＴｉＳｉやＷＳｉなどの高融点金属膜４７を形成し、配線パターン４９を形成する（図１３（ａ）参照）。

（２）図１（ａ）を参照して説明した上記工程（１）と同様にして、配線パターン４９上を含むシリコン基板１上全面に第１層間絶縁膜５を形成する（図１３（ｂ）参照）。
（３）公知の写真製版技術により、金属薄膜抵抗体の両端部及び配線パターン４９に対応して第１層間絶縁膜５に接続孔を形成するためのレジストパターン（図示は省略）を形成する。そのレジストパターンをマスクにして、第１層間絶縁膜５を選択的に除去して、第１層間絶縁膜５に接続孔２１を形成する。接続孔２１の底部に高融点金属膜４７が残存している。その後、レジストパターンを除去する（図１３（ｃ）参照）。

（４）図２（ｈ）及び（ｉ）を参照して説明した上記工程（８）及び（９）と同じ工程により、例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、接続孔２１内を含む第２層間絶縁膜１９の表面に対してＡｒスパッタエッチング処理を行ない、続けて、Ａｒスパッタエッチング処理の完了後に真空を破らずに連続して金属薄膜抵抗体用の金属薄膜を形成し、金属薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２３を形成する（図１３（ｄ）参照）。
その後、図示は省略するが、ＣｒＳｉ薄膜抵抗体２３の形成領域を含む第１層間絶縁膜５上に、層間絶縁膜、金属配線及びパッシベーション膜を形成する。

この実施例においても、図１及び図２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２３をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、ＣｒＳｉ薄膜抵抗体２３の配線パターン４９との接触面が大気に暴露されることはないのでＣｒＳｉ薄膜抵抗体２３と配線パターン４９の良好な電気的接続を安定して得ることができ、ＣｒＳｉ薄膜抵抗体２３の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２３の微細化及び抵抗値の安定化を実現することができる。

さらに、ＣｒＳｉ薄膜抵抗体２３とポリシリコンパターン４５の間にバリヤ膜として機能する高融点金属膜４７を介在させているので、ＣｒＳｉ薄膜抵抗体２３と配線パターン４９の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。

さらに、高融点金属膜４７はポリシリコンパターン４５の低抵抗化にも寄与しており、従来技術に比べて製造工程を増加させることなく高融点金属膜４７を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線パターンの接触抵抗を安定させることができる。

また、上記の製造方法の実施例では、ＣｒＳｉ薄膜抵抗体２３用の金属薄膜を形成する前にＡｒスパッタエッチング処理を行なっているので、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを低減することができる。

図１３に示した実施例において、図１１に示した実施例と同様に、ＣｒＳｉ薄膜抵抗体２３上にＣｒＳｉＮ膜を形成するようにしてもよい。
また、上記の実施例及びサンプルでは、金属薄膜抵抗体の材料としてＣｒＳｉを用いた例を示しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の材料としては、例えばＮｉＣｒ、ＴａＮ、ＣｒＳｉ₂、ＣｒＳｉＮ、ＣｒＳｉ、ＣｒＳｉ０など、他の材料を用いてもよい。

本発明により製造される半導体装置を構成する金属薄膜抵抗体、及び本発明の製造方法により形成された金属薄膜抵抗体は、例えばアナログ回路を備えた半導体装置に適用することができる。以下に、本発明にかかる金属薄膜抵抗体を備えたアナログ回路を備えた半導体装置の一例について説明する。

図１４はアナログ回路である定電圧発生回路を備えた半導体装置の一例を示す回路図である。
直流電源５１からの電源を負荷５３に安定して供給すべく、定電圧発生回路５５が設けられている。定電圧発生回路５５は、直流電源５１が接続される入力端子（Ｖbat）５７、基準電圧発生回路（Ｖref）５９、演算増幅器（比較回路）６１、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）６３、分割抵抗素子Ｒ１，Ｒ２及び出力端子（Ｖout）６５を備えている。

定電圧発生回路５５の演算増幅器６１では、出力端子がＰＭＯＳ６３のゲート電極に接続され、反転入力端子（−）に基準電圧発生回路５９から基準電圧Ｖrefが印加され、非反転入力端子（＋）に出力電圧Ｖoutを抵抗素子Ｒ１とＲ２で分割した電圧が印加され、抵抗素子Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。

図１５は、アナログ回路である電圧検出回路を備えた半導体装置の一例を示す回路図である。
電圧検出回路６７において、６１は演算増幅器で、その反転入力端子（−）に基準電圧発生回路５９が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）６９から入力される測定すべき端子の電圧が分割抵抗素子Ｒ１とＲ２によって分割されて演算増幅器６１の非反転入力端子（＋）に入力される。演算増幅器６１の出力は出力端子（Ｖout）７１を介して外部に出力される。

電圧検出回路６７では、測定すべき端子の電圧が高く、分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器６１の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器６１の出力がＬレベルになる。

一般に、図１４に示した定電圧発生回路や図１５に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、分割抵抗素子としてヒューズ素子の切断により抵抗値を調整可能な抵抗素子回路（分割抵抗回路と称す）を用いて、分割抵抗素子の抵抗値を調整している。

図１６は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の一例を示す回路図である。図１７及び図１８は、その分割抵抗回路のレイアウト例を示すレイアウト図であり、図１７はヒューズ素子部分のレイアウト例を示し、図１８は抵抗素子部分のレイアウト例を示す。

図１６に示すように、抵抗素子Ｒbottom、ｍ＋１個（ｍは正の整数）の抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、抵抗素子Ｒtopが直列に接続されている。抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各抵抗素子に対応してヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。

図１７に示すように、ヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍは、例えばシート抵抗が２０Ω〜４０Ωのポリシリコンパターンにより形成されている。
抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの値は抵抗素子Ｒbottom側から順に二進数的に増加するよう設定されている。すなわち、抵抗素子ＲＴｎの抵抗値は、抵抗素子ＲＴ０の抵抗値を単位値とし、その単位値の２ⁿ倍である。

例えば、図１８に示すように、ＣｒＳｉ薄膜からなるＣｒＳｉ薄膜抵抗体２３を用い、抵抗素子ＲＴ０を１本のＣｒＳｉ薄膜抵抗体２３を単位抵抗とし、抵抗素子ＲＴｎを２ⁿ本のＣｒＳｉ薄膜抵抗体２３により構成する。ＣｒＳｉ薄膜抵抗体２３は、例えば図２（ｋ）、図１１（ｄ）又は図１３（ｄ）に示したものが用いられる。
図１７及び図１８において、符号Ａ−Ａ間、符号Ｂ−Ｂ間、符号Ｃ−Ｃ間、符号Ｄ−Ｄ、符号Ｅ−Ｅ、符号Ｆ−Ｆ及び符号Ｇ−Ｇ間はそれぞれ金属配線パターン７２により電気的に接続されている。

このように、抵抗素子の比の精度が重視される分割抵抗回路では、製造工程での作り込み精度を上げるために、一対の抵抗素子及びヒューズ素子からなる単位抵抗素子が直列に接続されて梯子状に配置されている。
このような分割抵抗回路では、任意のヒューズ素子ＲＬ０，ＲＬ１，…，ＲＬｍをレーザービームで切断することにより、所望の直列抵抗値を得ることができる。

本発明の半導体装置を構成する金属薄膜抵抗体では、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができるので、図１６に示した分割抵抗回路の形成面積の縮小化及び出力電圧の精度の向上を図ることができる。

図１６に示した分割抵抗回路を図１４に示した定電圧発生回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ７１のドレインに接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６１の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体を適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、定電圧発生回路５５の出力電圧の安定性を向上させることができる。さらに、分割抵抗回路の形成面積の縮小化により、定電圧発生回路５５の形成面積の縮小化を実現できる。

また、図１６に示した分割抵抗回路を図１５に示した電圧検出回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子７７に接続する。さらに、抵抗素子Ｒbottom、ＲＴ０間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、ＲＴｍ間の端子ＮｏｄｅＭを演算増幅器６１の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体を適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、電圧検出回路６７の電圧検出能力の精度を向上させることができる。さらに、分割抵抗回路の形成面積の縮小化により、電圧検出回路６７の形成面積の縮小化を実現できる。

図１９は、アナログ回路である電圧検出回路を備えた半導体装置の他の実施例を説明するための図であり、（Ａ）は回路図、（Ｂ）はブロック図である。
ブロック図（Ｂ）の電流源６８は、回路図（Ａ）のデプレッショントランジスタＭ１、及びＰＭＯＳトランジスタＭ２，Ｍ３で構成されている。
基準電流はデプレッショントランジスタＭ１の０バイアス電流を用い、ＰＭＯＳトランジスタＭ２とＭ３のカレントミラー回路で電流の向きを反転させている。
ブロック図（Ｂ）の基準電圧（Ｖref）５９は、ＮＭＯＳトランジスタＭ４のドレインに電流源６８の電流を流したときのしきい値電圧を利用している。
ブロック図（Ｂ）の演算増幅器（比較回路、ＡＭＰ）６１は、ＮＭＯＳトランジスタＭ４、ＰＭＯＳトランジスタＭ５、ＮＭＯＳトランジスタＭ６及びデプレッショントランジスタＭ７で構成されている。
ＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ６は反転増幅回路を構成し、０バイアスされたデプレッショントランジスタＭ７が反転増幅回路のバイアス電流を設定している。
また、ＮＭＯＳトランジスタＭ４のゲートが非反転入力端子（＋）を構成し、ＰＭＯＳトランジスタＭ５のゲートが反転入力端子（−）を構成する。

ＰＭＯＳトランジスタＭ８とＮＭＯＳトランジスタＭ９はインバータを構成し、演算増幅器６１の出力を反転すると共に、出力バッファの役割を担っている。
トランジスタＭ８，Ｍ９のソース間に設けられた抵抗素子Ｒ４は、トランジスタＭ８，Ｍ９からなるインバータの出力がローレベルからハイレベルに移行する時に多少遅延を与えて動作のタイミングを調節している。
ＮＭＯＳトランジスタＭ１０は、トランジスタＭ８，Ｍ９からなるインバータの出力がハイレベルになった場合にオンとなり、抵抗素子Ｒ３を短絡し、検出電圧にヒステリシスを与えている。
ＮＭＯＳトランジスタＭ１１は、トランジスタＭ８，Ｍ９からなるインバータの出力を反転して出力端子（ＯＵＴ）に出力するためのトランジスタである。
回路図（Ａ）に示されているＮＭＯＳトランジスタＭ１２とＰＭＯＳトランジスタＭ１３は出力端子の保護用素子である。

抵抗素子Ｒ１，Ｒ２，Ｒ３はＶＤＤ電圧検出用の抵抗である。抵抗素子Ｒ１，Ｒ２は分割抵抗素子を構成する。抵抗素子Ｒ１とＲ２の交点の電圧とＮＭＯＳトランジスタＭ４のしきい値電圧（Ｖｇｓ）を比較する。
抵抗素子Ｒ３は上述したようにヒステリシス生成用である。
抵抗素子Ｒ１，Ｒ２としては、例えば図１６から図１８を参照して説明した抵抗素子回路を用いることができる。
また、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の一部又は全部に本発明の半導体装置を構成する金属薄膜抵抗体を適用することができる。

この電圧検出回路の動作について説明する。
測定すべき端子の電圧ＶＤＤが検出電圧より高い場合、抵抗素子Ｒ１とＲ２の交点の電圧が演算増幅器６１のＮＭＯＳトランジスタＭ４のしきい値電圧より高いので、ＮＭＯＳトランジスタＭ４はオンである。すると、トランジスタＭ５とＭ６のゲート電圧が下がり、ＰＭＯＳトランジスタＭ５はオン、ＮＭＯＳトランジスタＭ６はオフとなるので、演算増幅器６１の出力はハイレベルとなる。
このレベルがトランジスタＭ８，Ｍ９からなるインバータでローレベルに反転され、ＮＭＯＳトランジスタＭ１１のゲートに入力されるので、ＮＭＯＳトランジスタＭ１１はオフとなる。

他方、測定すべき端子の電圧ＶＤＤが検出電圧より低い場合、抵抗素子Ｒ１とＲ２の交点の電圧が演算増幅器６１のＮＭＯＳトランジスタＭ４のしきい値電圧より低いので、ＮＭＯＳトランジスタＭ４はオフである。すると、トランジスタＭ５とＭ６のゲート電圧が上がり、ＰＭＯＳトランジスタＭ５はオフ、ＮＭＯＳトランジスタＭ６はオンとなるので、演算増幅器６１の出力はローレベルとなる。
このレベルがトランジスタＭ８，Ｍ９からなるインバータでハイレベルに反転され、ＮＭＯＳトランジスタＭ１１のゲートに入力されるので、ＮＭＯＳトランジスタＭ１１はオンとなる。

図２０は、アナログ回路である電圧検出回路を備えた半導体装置のさらに他の実施例を説明するための図であり、（Ａ）は回路図、（Ｂ）はブロック図、（Ｃ）は遅延回路の動作を説明するためのタイミングチャートである。この実施例は図１９を参照して説明した電圧検出回路に遅延回路を備えたものである。図１９と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

この実施例は、図１９を参照して説明した実施例と同様に、デプレッショントランジスタＭ１、及びＰＭＯＳトランジスタＭ２，Ｍ３からなる電流源６８と、ＮＭＯＳトランジスタＭ４のドレインに電流源６８の電流を流したときのしきい値電圧を利用して得る基準電圧（Ｖref）５９と、抵抗素子Ｒ１，Ｒ２，Ｒ３と、ＮＭＯＳトランジスタＭ１０，Ｍ１１を備えている。
ＮＭＯＳトランジスタＭ４、ＰＭＯＳトランジスタＭ５、ＮＭＯＳトランジスタＭ６及びデプレッショントランジスタＭ７と、ＰＭＯＳトランジスタＭ２０の定電流負荷とＮＭＯＳトランジスタＭ２１からなるインバータ回路を含む演算増幅器（比較回路、ＡＭＰ）６２が設けられている。

演算増幅器６２の出力端子に遅延回路７０が接続されている。遅延回路７０は、ＭＯＳトランジスタＭ２２からＭ３３までの１２個のトランジスタと抵抗素子Ｒ５を使用して構成されている。ただし、Ｍ２７からＭ２９の３つのＭＯＳトランジスタは、検出電圧が高いＩＣの場合に、ＮＭＯＳトランジスタＭ３１と置き換えて使用するものである。
ＣＤ端子とＶＳＳ端子間に外付けされたコンデンサＣの充電は、ＰＭＯＳトランジスタＭ２５と抵抗素子Ｒ５を介して行なわれる。ＮＭＯＳトランジスタＭ２２がオンで、ＮＭＯＳトランジスタＭ２６がオフの時、コンデンサＣに充電電流が供給され、ＮＭＯＳトランジスタＭ２２がオフでＮＭＯＳトランジスタＭ２６がオンの時には充電電流は供給されない。
コンデンサＣの放電は、ＮＭＯＳトランジスタＭ２３とＮＭＯＳトランジスタＭ２４のいずれかがオンした時に行なわれる。コンデンサＣの充電電圧は、ＮＭＯＳトランジスタＭ２２がオンのときＮＭＯＳトランジスタＭ３１のゲートで検出する。
遅延回路７０の出力は、抵抗素子Ｒ６、インバータＩＮＶ、ＮＭＯＳトランジスタＭ１１で構成された２段のインバータ構成される出力回路に導かれる。
抵抗素子Ｒ１，Ｒ２としては、例えば図１６から図１８を参照して説明した抵抗素子回路を用いることができる。
また、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ５，Ｒ６の一部又は全部に本発明の半導体装置を構成する金属薄膜抵抗体を適用することができる。

この実施例の動作について説明する。遅延回路７０以外の動作は図１９を参照して説明した実施例と同じなので説明は省略する。図２０（Ｃ）を参照して遅延回路７０の動作説明を行なう。
測定すべき端子の電圧ＶＤＤが検出電圧より低い場合（（Ｃ）の区間１）、演算増幅器６２の出力（（Ａ）のＡ点）はハイレベルになるので、ＮＭＯＳトランジスタＭ２３はオンしておりドレイン電圧はローレベルで、コンデンサＣの電圧は０Ｖである。ＮＭＯＳトランジスタＭ２６のドレイン（（Ａ）のＢ点）はローレベルで、しかもＮＭＯＳトランジスタＭ３１のゲートに接続されているので、ＮＭＯＳトランジスタＭ３１はオフとなり、ＮＭＯＳトランジスタＭ３１のドレイン（（Ａ）のＣ点）はハイレベルとなる。ＮＭＯＳトランジスタＭ３１のドレインはＮＭＯＳトランジスタＭ３３のゲートに接続されているので、ＮＭＯＳトランジスタＭ３３はオンで、ドレイン（（Ａ）のＤ点）はローレベルになる。ＮＭＯＳトランジスタＭ３３のドレインはＮＭＯＳトランジスタＭ２４のゲートに接続されているのでＮＭＯＳトランジスタＭ２４はオフとなる。また、ＮＭＯＳトランジスタＭ３３のドレインの電圧は抵抗素子Ｒ６を介してインバータＩＮＶで反転され、ＮＭＯＳトランジスタＭ１１のゲートをハイレベルとするので、出力トランジスタを構成するＮＭＯＳトランジスタＭ１１をオンにする。

測定すべき端子の電圧ＶＤＤが検出電圧より低い場合から高い場合に変化したとき（（Ｃ）の区間２及び３）、演算増幅器６２の出力（（Ａ）のＡ点）はハイレベルからローレベルに変化し、ＮＭＯＳトランジスタＭ２３はオンからオフに変化する。ＮＭＯＳトランジスタＭ２４は上記したようにオフであり、ＮＭＯＳトランジスタＭ２２のゲート電圧（（Ａ）のＣ点）はハイレベルであるからＮＭＯＳトランジスタＭ２２はオン、演算増幅器６２の出力に接続されているＮＭＯＳトランジスタＭ２６のゲートはローレベルになったのでＮＭＯＳトランジスタＭ２６はオフとなる。すると、コンデンサＣには、ＰＭＯＳトランジスタＭ２５→抵抗素子Ｒ５→ＮＭＯＳトランジスタＭ２２を介して充電電流が供給される。なお、抵抗素子Ｒ５の値を変えることで、遅延時間を変えることができる。

コンデンサＣの電圧が上昇すると、一緒にＮＭＯＳトランジスタＭ２２のドレイン電圧も上昇する（（Ｃ）のＢ点及びＣＤ端子の波形を参照。）。ＮＭＯＳトランジスタＭ２２のドレイン電圧（（Ａ）のＢ点）がＮＭＯＳトランジスタＭ３１のしきい値電圧を超えると、ＮＭＯＳトランジスタＭ３１がオンとなる。ＮＭＯＳトランジスタＭ３１がオンになると、ＮＭＯＳトランジスタＭ３１のドレイン電圧（（Ａ）のＣ点）はローレベルになる。ＮＭＯＳトランジスタＭ３１のドレイン電圧はＮＭＯＳトランジスタＭ２２のゲート電圧であるから、ＮＭＯＳトランジスタＭ２２はオフとなり、コンデンサＣの充電が停止する。
ＮＭＯＳトランジスタＭ３１のドレイン電圧はＮＭＯＳトランジスタＭ３３のゲートにも接続されているので、ＮＭＯＳトランジスタＭ３３がオフとなり、ＮＭＯＳトランジスタＭ３３のドレイン電圧（（Ａ）のＤ点）はハイレベルとなる。ＮＭＯＳトランジスタＭ３３のドレインはＮＭＯＳトランジスタＭ２４のゲートに接続されているのでＮＭＯＳトランジスタＭ２４がオンとなり、コンデンサＣの電荷を放電し、コンデンサＣの電圧は０Ｖに低下する。
ＮＭＯＳトランジスタＭ３３のドレインは抵抗素子Ｒ６を介してインバータＩＮＶで反転され、ＮＭＯＳトランジスタＭ１１のゲートをローレベルにするので、出力トランジスタを構成するＮＭＯＳトランジスタＭ１１をオフにする。
上記のように、コンデンサＣが０ＶからＮＭＯＳトランジスタＭ３１のしきい値電圧までの充電時間が遅延時間になる。この時間は、コンデンサＣの容量と、抵抗素子Ｒ５の値でほぼ決定される。

測定すべき端子の電圧ＶＤＤが検出電圧より高い場合から低い場合に変化したとき（（Ｃ）の区間４）、演算増幅器６２の出力（（Ａ）のＡ点）はローレベルからハイレベルに変化する。ＮＭＯＳトランジスタＭ２３はオフからオンに変化するので、コンデンサＣの電圧は０Ｖのままである。演算増幅器６２の出力に接続されているＮＭＯＳトランジスタＭ２６のゲートはハイレベルになったのでＮＭＯＳトランジスタＭ２６はオンとなる。すると、ＮＭＯＳトランジスタＭ２６のドレイン電圧（（Ａ）のＢ点）はローレベルとなり、ＮＭＯＳトランジスタＭ３１をオフにする。
ＮＭＯＳトランジスタＭ３１がオフすると、ＮＭＯＳトランジスタＭ３１のドレイン（（Ａ）のＣ点）はハイレベルとなり、ＮＭＯＳトランジスタＭ２２はオンするが、ＮＭＯＳトランジスタＭ２３がオンしているので、コンデンサＣの充電は行なわれない。
また、ＮＭＯＳトランジスタＭ３１がオフしているので、ＮＭＯＳトランジスタＭ３３はオンとなり、ＮＭＯＳトランジスタＭ３３のドレイン（（Ａ）のＤ点）はローレベルとなり、ＮＭＯＳトランジスタＭ２４をオフにする。また、抵抗素子Ｒ６、インバータＩＮＶを介してＮＭＯＳトランジスタＭ１１のゲートをハイレベルにするので、ＮＭＯＳトランジスタＭ１１はオンとなる。
上記のように、ＶＤＤが検出電圧より高い場合から低い場合に変化したときには遅延回路７０は作動しない。

本発明を構成する金属薄膜抵抗体を適用した分割抵抗回路が適用される半導体装置は、定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
また、本発明を構成する金属薄膜抵抗体が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、金属薄膜抵抗体を備えた半導体装置であれば、本発明を適用することができる。例えば、本発明を構成する金属薄膜抵抗体は、抵抗体自体にレーザー光を照射して切断又は変質させて抵抗値を調整するための抵抗体として用いることもできる。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

製造方法の一実施例の前半を説明するための工程断面図である。 製造方法の同実施例の後半を説明するための工程断面図であり、（ｋ）は半導体装置の一実施例を示す。 本発明により形成した金属薄膜抵抗体のシート抵抗と膜厚との関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。 本発明により形成した金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）と膜厚との関係を示す図であり、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。 金属薄膜抵抗体用の金属薄膜を形成する前にＡｒスパッタエッチング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示し、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。 Ａｒスパッタエッチングの量とシート抵抗の関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。 金属薄膜抵抗体用のＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。 接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図であり、縦軸は熱処理前の接触抵抗値で規格化した値、横軸は熱処理回数を示す。 半導体装置及び製造方法の参考例を説明するための断面図である。 半導体装置及び製造方法の他の参考例を説明するための断面図である。 製造方法のさらに他の実施例を説明するための工程断面図であり、（ｄ）は半導体装置のさらに他の実施例を示す。 ＣｒＳｉＮ膜形成用のガスのＮ₂分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm）、横軸はＮ₂分圧（％）を示す。 製造方法のさらに他の実施例を説明するための工程断面図であり、（ｄ）は半導体装置のさらに他の実施例を示す。 アナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。 アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。 アナログ回路である分割抵抗回路を備えた半導体装置の一実施例を示す回路図である。 分割抵抗回路のヒューズ素子部分のレイアウト例を示すレイアウト図である。 分割抵抗回路の金属薄膜抵抗体部分のレイアウト例を示すレイアウト図である。 アナログ回路である電圧検出回路を備えた半導体装置の他の実施例を説明するための図であり、（Ａ）は回路図、（Ｂ）はブロック図である。 アナログ回路である電圧検出回路を備えた半導体装置のさらに他の実施例を説明するための図であり、（Ａ）は回路図、（Ｂ）はブロック図、（Ｃ）は遅延回路の動作を説明するためのタイミングチャートである。 従来の製造方法の一例を説明するための工程断面図である。 従来の製造方法の他の例を説明するための工程断面図である。 従来の製造方法のさらに他の例を説明するための工程断面図である。

符号の説明

１ シリコン基板
３ 素子分離酸化膜
５ 第１層間絶縁膜
７ 金属材料パターン
９ 高融点金属膜
１１ 配線パターン
１３，１７ プラズマＣＶＤ酸化膜
１５ ＳＯＧ膜
１９ 第２層間絶縁膜
２１ 接続孔
２３ ＣｒＳｉ薄膜抵抗体
２５ シリコン酸化膜
２７ シリコン窒化膜
２９ パッシベーション膜
３１ 配線用金属膜
３３ 高融点金属膜
３５，３９ レジストパターン
３６ 開口部
３７ ＣｒＳｉ薄膜
４１，４３ ＣｒＳｉＮ膜
４４ 第２層間絶縁膜
４５ ポリシリコンパターン
４６ 第２層間絶縁膜
４７ 高融点金属膜
４９ 配線パターン
５１ 直流電源
５３ 負荷
５５ 定電圧発生回路
５７ 入力端子
５９ 基準電圧発生回路
６１，６２ 演算増幅器
６３ ＰチャネルＭＯＳトランジスタ
６５ 出力端子
６７ 電圧検出回路
６８ 電流源
６９ 入力端子
７０ 遅延回路
７１ 出力端子
７２ 配線パターン
Ｒ１，Ｒ２ 分割抵抗素子
Ｒbottom，ＲＴ０，ＲＴ１，…，ＲＴｍ，Ｒtop 抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ ヒューズ素子
ＮｏｄｅＬ，ＮｏｄｅＭ 端子

Claims (10)

1. 絶縁膜上に金属薄膜抵抗体を備えた半導体装置の製造方法において、以下の工程（Ａ）から（Ｅ）を含むことを特徴とする半導体装置の製造方法。
   （Ａ）下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して配線パターンを形成する工程、
   （Ｂ）前記配線パターン上を含む前記下地絶縁膜上に平坦化された絶縁膜を形成する工程であって、この工程はＳＯＧ膜のコーティング処理及びエッチバック処理、並びにその上へのＣＶＤ絶縁膜の形成を含んでいる工程、
   （Ｃ）前記平坦化された絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び前記配線パターンに対応して接続孔を形成する工程、
   （Ｄ）前記接続孔内を含み前記絶縁膜に対してＡｒスパッタエッチング技術によりエッチング処理を施した後に前記絶縁膜上に金属薄膜を形成する工程、
   （Ｅ）前記接続孔にも前記金属薄膜を残存させるように前記金属薄膜をパターニングして金属薄膜抵抗体を形成する工程。
2. 前記工程（Ｄ）において、前記金属薄膜を５〜１０００Åの膜厚に形成する請求項１に記載の製造方法。
3. 前記工程（Ｄ）において、前記Ａｒスパッタエッチング技術による前記絶縁膜に対するエッチング処理後に真空を破らずに連続して前記金属薄膜を形成する請求項１に記載の製造方法。
4. Ａｒスパッタエッチング技術による前記エッチング処理を熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なう請求項１から３のいずれかに記載の製造方法。
5. 前記工程（Ａ）において、前記配線パターンとして、金属材料パターンと前記金属材料パターンの少なくとも上面に形成された高融点金属膜からなるものを形成する請求項１から４のいずれかに記載の製造方法。
6. 前記工程（Ａ）において、前記配線パターンとして、ポリシリコンパターンと前記ポリシリコンパターンの少なくとも上面に形成された高融点金属膜からなるものを形成する請求項１から４のいずれかに記載の製造方法。
7. 前記高融点金属膜を５００〜３０００Åの膜厚に形成する請求項５又は６に記載の製造方法。
8. 前記工程（Ｄ）において、前記金属薄膜を無酸素雰囲気中で形成した後、連続して無酸素雰囲気中で前記金属薄膜上に金属窒化膜を形成し、
   前記工程（Ｅ）において、前記金属窒化膜及び前記金属薄膜をパターニングして金属窒化膜パターン及び前記金属薄膜抵抗体からなる積層パターンを形成する請求項１から７のいずれかに記載の製造方法。
9. 前記金属窒化膜を形成する際のスパッタガス中の窒素分圧が１８〜９０％である請求項８に記載の製造方法。
10. 前記配線パターンは最上層の配線パターンである請求項１から９のいずれかに記載の製造方法。

Images