JPH01239956A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01239956A JPH01239956A JP6778888A JP6778888A JPH01239956A JP H01239956 A JPH01239956 A JP H01239956A JP 6778888 A JP6778888 A JP 6778888A JP 6778888 A JP6778888 A JP 6778888A JP H01239956 A JPH01239956 A JP H01239956A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- tin
- opening
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 238000005260 corrosion Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000003870 refractory metal Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線層を構成しているＡＮ含有層とＳｉ層と
の間にＴｉＮ層及びＴｉ層が配されている半導体装置に
関するものである。
の間にＴｉＮ層及びＴｉ層が配されている半導体装置に
関するものである。
本発明は、上記の様な半導体装置において、高融点金属
層とその上に積層されているＡｌ含有層とで配ｖＡ層を
構成し、ＴｉＮ Ｈに対する開口部を除いてこのＴｉＮ
層を絶縁膜で覆い、少なくとも上記の開口部を配線層で
覆うことによって、信頼性を高めることができる様にし
たものである。
層とその上に積層されているＡｌ含有層とで配ｖＡ層を
構成し、ＴｉＮ Ｈに対する開口部を除いてこのＴｉＮ
層を絶縁膜で覆い、少なくとも上記の開口部を配線層で
覆うことによって、信頼性を高めることができる様にし
たものである。
半導体装置の配線としては現在のところへβ配線が最も
一般的に用いられているが、このＡｆｆ配腺配線ｉ層と
の合金化反応によるＡβスパイクやＡｌ中からのＳｉの
析出等を抑制し、Ａｌ配線とＳｉ層とのコンタクト抵抗
を低減させ、更にＡＡ配線のストレスマイグレーション
耐性を高めるために、Ａｌ配線とＳｉ層との間にＴｉＮ
／Ｔｉ層を介在させることが考えられている（例えば、
月刊Ｓｅｍ１ｃｏｎｄｕｃ−ｔｏｒ Ｗｏｒｌｄ １９
８７．３ プレスジャーナル社ＰＰ９０〜９４）。
一般的に用いられているが、このＡｆｆ配腺配線ｉ層と
の合金化反応によるＡβスパイクやＡｌ中からのＳｉの
析出等を抑制し、Ａｌ配線とＳｉ層とのコンタクト抵抗
を低減させ、更にＡＡ配線のストレスマイグレーション
耐性を高めるために、Ａｌ配線とＳｉ層との間にＴｉＮ
／Ｔｉ層を介在させることが考えられている（例えば、
月刊Ｓｅｍ１ｃｏｎｄｕｃ−ｔｏｒ Ｗｏｒｌｄ １９
８７．３ プレスジャーナル社ＰＰ９０〜９４）。
第４図及び第５図は、この様な構成の半導体装置の夫々
第１及び第２従来例を示している。第４図の第１従来例
では、Ｓｉ基板ｌｌ上にＳｉＯ□膜１２膜形２されてお
り、このＳｉＯ□膜１２膜形２部１２ａに対応してＳｉ
基板１１中に不純物拡散領域１３が形成されている。
第１及び第２従来例を示している。第４図の第１従来例
では、Ｓｉ基板ｌｌ上にＳｉＯ□膜１２膜形２されてお
り、このＳｉＯ□膜１２膜形２部１２ａに対応してＳｉ
基板１１中に不純物拡散領域１３が形成されている。
５ｉ（ｈ膜１２上には多結晶Ｓｉ層１４が形成されてお
り、この多結晶５ｉＮ１４は開口部１２ａを介して不純
物拡散領域１３に接続されている。なお多結晶Ｓｉ層１
４には、Ｓｉ基板１１と同一導電型の不純物が導入され
ている。
り、この多結晶５ｉＮ１４は開口部１２ａを介して不純
物拡散領域１３に接続されている。なお多結晶Ｓｉ層１
４には、Ｓｉ基板１１と同一導電型の不純物が導入され
ている。
多結晶Ｓｉ層１４やＳｉＯ□膜１２主１２上に別のＳｉ
Ｏ□膜１５膜形５されており、このＳｉｎｇ膜１５には
多結晶Ｓｉ層１４に対する開口部１５ａが設けられてい
る。
Ｏ□膜１５膜形５されており、このＳｉｎｇ膜１５には
多結晶Ｓｉ層１４に対する開口部１５ａが設けられてい
る。
５ｉＯｚ膜１５上には配線層１６が形成されており、こ
の配線層１６は開口部１５ａを介して多結晶Ｓｔ層１４
に接続されている。配線層１６は、Ｔｉ１１７．７４８
層１８、及びへ１層１９の３層構造である。
の配線層１６は開口部１５ａを介して多結晶Ｓｔ層１４
に接続されている。配線層１６は、Ｔｉ１１７．７４８
層１８、及びへ１層１９の３層構造である。
第５図の第２従来例では、配ｖＡ層１６が開口部１２ａ
を介して不純物拡散領域１３に直接に接続されている。
を介して不純物拡散領域１３に直接に接続されている。
なおＡβ層１９は、多結晶Ｓｉ層１４やＳｉ基板１１と
の合金化反応をｔｒｎ制するために、Ｓｉを含有してい
る場合もある。
の合金化反応をｔｒｎ制するために、Ｓｉを含有してい
る場合もある。
ところが上述の様な従来例では、配線層１６をバターニ
ングするためにＡＡＡｌ２Ｏ対するＲＩＥを行った時点
で、ＡＡＡｌ２Ｏ端面と７４８層１８とが雰囲気中に同
時に露出する。
ングするためにＡＡＡｌ２Ｏ対するＲＩＥを行った時点
で、ＡＡＡｌ２Ｏ端面と７４８層１８とが雰囲気中に同
時に露出する。
一方、４４層１９に対するＲＩＥには、−ＣにＣＣβ４
や５ｉＣ１ａ等のＣｌ系ガスが用いられる。
や５ｉＣ１ａ等のＣｌ系ガスが用いられる。
このため、ｉ層１９に対するＲＩＥを行った時点で、ア
フターコロ−ジョンと称される現象がＡ１層１９に発生
し易い。これは、ｃｌが雰囲気中の水分でＨＣｌとなり
、７４８層１８と１１０！とＡＮ層１９とで電池反応が
生じるためである。
フターコロ−ジョンと称される現象がＡ１層１９に発生
し易い。これは、ｃｌが雰囲気中の水分でＨＣｌとなり
、７４８層１８と１１０！とＡＮ層１９とで電池反応が
生じるためである。
本発明による半導体装置は、３４層１４．１１．２３上
に順次に積層されているＴｉ層１７及び７４８層１８と
、この７４８層１８を覆っており且つこのＴｉＮ層１層
上８上口部１５ａ、２５ａを有している絶縁膜１５．２
５と、高融点金属層２１とこの高融点金属層２１上に積
層されているＡ１含有層１９とから成っており少なくと
も前記開口部１５ａ、２５ａを覆っている配線層１６と
を夫々具備している。
に順次に積層されているＴｉ層１７及び７４８層１８と
、この７４８層１８を覆っており且つこのＴｉＮ層１層
上８上口部１５ａ、２５ａを有している絶縁膜１５．２
５と、高融点金属層２１とこの高融点金属層２１上に積
層されているＡ１含有層１９とから成っており少なくと
も前記開口部１５ａ、２５ａを覆っている配線層１６と
を夫々具備している。
本発明による半導体装置では、３４層１４．１１．２３
、上にＴｉ層１７が積層されているので、更にその上に
積層されている７４８層１８と３４層１４．１１．２３
との密着性が良い。
、上にＴｉ層１７が積層されているので、更にその上に
積層されている７４８層１８と３４層１４．１１．２３
との密着性が良い。
また、Ｔｉ層１７上に７４８層１８が積層されているの
で、絶縁膜１５．２５の開口部１５ａ、２５ａ中で更に
その上に積層されている配線層１６を構成しているＡ１
含有Ｊ’ｉ１９と３４層１４．１１．２３との合金化反
応によるｉスパイクやＡｌ中からのＳｉの析出等が発生
しにくい。
で、絶縁膜１５．２５の開口部１５ａ、２５ａ中で更に
その上に積層されている配線層１６を構成しているＡ１
含有Ｊ’ｉ１９と３４層１４．１１．２３との合金化反
応によるｉスパイクやＡｌ中からのＳｉの析出等が発生
しにくい。
また、ｉ含有層１９は高融点金属層２１上に積層されて
おり、これらのＡ１含有層１９と高融点金属層２１とで
配線層１６が構成されているので、Ａｊ！含有層１９の
ストレスマイグレーション耐性が高く、配線層１６の断
線等が発生しにくい。
おり、これらのＡ１含有層１９と高融点金属層２１とで
配線層１６が構成されているので、Ａｊ！含有層１９の
ストレスマイグレーション耐性が高く、配線層１６の断
線等が発生しにくい。
また、７４８層１８に対する開口部１５ａ、２５ａを除
いて絶縁膜１５．２５が７４８層１８を覆っており、し
かも配線層１６が少なくとも上記の開口部１５ａ、２５
ａを覆っているので、配線層１６のパターニング時にｉ
含有層１９と７４８層１８とが雰囲気中に同時に露出す
ることがない。このため、ＡＩｌ含有層１９にアフター
コロ−ジョンが発生しにくい。
いて絶縁膜１５．２５が７４８層１８を覆っており、し
かも配線層１６が少なくとも上記の開口部１５ａ、２５
ａを覆っているので、配線層１６のパターニング時にｉ
含有層１９と７４８層１８とが雰囲気中に同時に露出す
ることがない。このため、ＡＩｌ含有層１９にアフター
コロ−ジョンが発生しにくい。
以下、本発明の第１〜第３実施例を、第１図〜第３図を
参照しながら説明する。
参照しながら説明する。
第１図が、第１実施例を示している。この第１実施例は
、Ｔｉ層１７と７４８層１８とがＳｉ層１４上に配され
ており、配線層１６がＴｉ層２１と八１層１９とで構成
されていることを除いて、第４図に示した第１従来例と
実質的に同様の構成を有している。
、Ｔｉ層１７と７４８層１８とがＳｉ層１４上に配され
ており、配線層１６がＴｉ層２１と八１層１９とで構成
されていることを除いて、第４図に示した第１従来例と
実質的に同様の構成を有している。
この様な第１実施例では、開口部１５ａを除いて５ｉＯ
ｚ膜１２がＴｉＮ層１層上８っており、しかも開口部１
５ａは配線層１６によって覆われているので、配線層１
６のバターニング時にｉ層１９とＴｉＮ層１層上８雰囲
気中に同時に露出することがない。このため、ＡＡ層１
９にアフターコロ−ジョンが発生しにくい。
ｚ膜１２がＴｉＮ層１層上８っており、しかも開口部１
５ａは配線層１６によって覆われているので、配線層１
６のバターニング時にｉ層１９とＴｉＮ層１層上８雰囲
気中に同時に露出することがない。このため、ＡＡ層１
９にアフターコロ−ジョンが発生しにくい。
なおこの第１実施例でも、１１層１９とＴｉ層２１とは
雰囲気中に同時に露出する。しかし、Ｔｉ層２１による
アフターコロ−ジョンは、ＴｉＮ層１層上８るアフター
コロ−ジョンに比べて無視できる程に少ない。
雰囲気中に同時に露出する。しかし、Ｔｉ層２１による
アフターコロ−ジョンは、ＴｉＮ層１層上８るアフター
コロ−ジョンに比べて無視できる程に少ない。
第２図は、第２実施例を示している。この第２実施例は
、Ｔｉ層１７とＴｉＮＮ１Ｂとが開口部１２ａの近傍に
のみ配されており、配線層１６がＴｉ層２１とへ！層１
９とで構成されており、開口部１５ａを除いてＳｉＯ□
膜１５がＴｉＮ層１層上８ってい質的に同様の構成を有
している。
、Ｔｉ層１７とＴｉＮＮ１Ｂとが開口部１２ａの近傍に
のみ配されており、配線層１６がＴｉ層２１とへ！層１
９とで構成されており、開口部１５ａを除いてＳｉＯ□
膜１５がＴｉＮ層１層上８ってい質的に同様の構成を有
している。
この様な第２実施例でも、配線層１６のバターニング時
にΔβ層１９とＴｉＮ層１層上８雰囲気中に同時に露出
することがない。
にΔβ層１９とＴｉＮ層１層上８雰囲気中に同時に露出
することがない。
第３図は、第３実施例を示している。この第３実施例は
、フィールド酸化膜上で多結晶Ｓｉ配線とＡｆｆ配線と
が接続されている例である。
、フィールド酸化膜上で多結晶Ｓｉ配線とＡｆｆ配線と
が接続されている例である。
即ち、フィールド酸化膜であるＳｉＯ□膜２２上２２上
線である多結晶Ｓｉ層２３が延びている。ＳｉＯ□膜２
２中２２晶Ｓｉ層２３は別の５ｉ０２膜２４で覆われて
いるが、このＳｉＯ□膜２４には多結晶Ｓｉ層２３に対
する開口部２４ａが設けられている。
線である多結晶Ｓｉ層２３が延びている。ＳｉＯ□膜２
２中２２晶Ｓｉ層２３は別の５ｉ０２膜２４で覆われて
いるが、このＳｉＯ□膜２４には多結晶Ｓｉ層２３に対
する開口部２４ａが設けられている。
Ｔｉ層１７とＴｉＮＮ１Ｂとは、開口部２４ａの近傍に
のみ配されており、開口部２４ａを介して多結晶Ｓｉ層
２３に接続されている。
のみ配されており、開口部２４ａを介して多結晶Ｓｉ層
２３に接続されている。
ＴｉＮ膜１膜中８ｉｎ２膜２４は更に別の５ｉ０２膜２
５で覆われているが、この５ｉｎ２膜２５にもＴｉＮ層
１層上８する開口部２５ａが設けられている。
５で覆われているが、この５ｉｎ２膜２５にもＴｉＮ層
１層上８する開口部２５ａが設けられている。
配線層１６は、既述の第１及び第２実施例と同様にＴｉ
層２１とΔβ層１９とで構成されており、開口部２５ａ
を介してＴｉＮ層１層上８続されている。
層２１とΔβ層１９とで構成されており、開口部２５ａ
を介してＴｉＮ層１層上８続されている。
この様な第３実施例でも、配線層１６のバターニング時
に１１３１９とＴｉＮ層１層上８雰囲気中に同時に露出
することがない。
に１１３１９とＴｉＮ層１層上８雰囲気中に同時に露出
することがない。
なお、上述の何れの実施例においてもＴｉ層２１とＡ１
層１９とで配線層１６が構成されているが、Ｔ１以外の
高融点金属から成る層をＴｉ層２１の代りに用いること
もできる。
層１９とで配線層１６が構成されているが、Ｔ１以外の
高融点金属から成る層をＴｉ層２１の代りに用いること
もできる。
本発明による半導体装置では、ＴｉＮ層とＳｉ層との密
着性が良い等のために配線層とＳｉ層とのコンタクト抵
抗が低く且つＡＰ、スパイクやＩｌ中からのＳｉの析出
等が発生しにくいにも拘らず、配線層の断線等やへ！含
有層におけるアフターコロ−ジョンも発生しにくいので
、信頼性が非常に高い。
着性が良い等のために配線層とＳｉ層とのコンタクト抵
抗が低く且つＡＰ、スパイクやＩｌ中からのＳｉの析出
等が発生しにくいにも拘らず、配線層の断線等やへ！含
有層におけるアフターコロ−ジョンも発生しにくいので
、信頼性が非常に高い。
第１図〜第３図は本発明の夫々第１〜第３実施例の側断
面図である。 第４図及び第５図は本発明の夫々第１及び第２従来例の
側断面図である。 なお図面に用いた符号において、 １１−・・・・・−・−・−Ｓｉ基板 １４．２３−−−−−多結晶Ｓｉ層 １５．２５−・−−−５ｉ Ｏｚ膜 １５ａ、２５ａ −−−−−−−一開ロ部１６−−−−
−−−−−−配線層 １７．２１−−−−−４ｉ層 １８−−−−−−−−Ｔ ｉ Ｎ層 １！３−−−一−−−−− へ１層 である。
面図である。 第４図及び第５図は本発明の夫々第１及び第２従来例の
側断面図である。 なお図面に用いた符号において、 １１−・・・・・−・−・−Ｓｉ基板 １４．２３−−−−−多結晶Ｓｉ層 １５．２５−・−−−５ｉ Ｏｚ膜 １５ａ、２５ａ −−−−−−−一開ロ部１６−−−−
−−−−−−配線層 １７．２１−−−−−４ｉ層 １８−−−−−−−−Ｔ ｉ Ｎ層 １！３−−−一−−−−− へ１層 である。
Claims (1)
- 【特許請求の範囲】 Ｓｉ層上に順次に積層されているＴｉ層及びＴｉＮ層
と、 このＴｉＮ層を覆っており且つこのＴｉＮ層上に開口部
を有している絶縁膜と、 高融点金属層とこの高融点金属層上に積層されているＡ
ｌ含有層とから成っており少なくとも前記開口部を覆っ
ている配線層とを夫々具備する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6778888A JPH01239956A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6778888A JPH01239956A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01239956A true JPH01239956A (ja) | 1989-09-25 |
Family
ID=13355041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6778888A Pending JPH01239956A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01239956A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012732A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | 半導体装置の製造方法 |
| US6849500B2 (en) | 2002-03-01 | 2005-02-01 | Seiko Epson Corporation | Method for manufacturing a nonvolatile memory device including an opening formed into an inverse-tapered shape |
| JP2005317948A (ja) * | 2004-03-30 | 2005-11-10 | Ricoh Co Ltd | 基準電圧発生回路 |
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
-
1988
- 1988-03-22 JP JP6778888A patent/JPH01239956A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012732A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | 半導体装置の製造方法 |
| US6048792A (en) * | 1996-06-27 | 2000-04-11 | Nec Corporation | Method for manufacturing an interconnection structure in a semiconductor device |
| US6849500B2 (en) | 2002-03-01 | 2005-02-01 | Seiko Epson Corporation | Method for manufacturing a nonvolatile memory device including an opening formed into an inverse-tapered shape |
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7718502B2 (en) | 2003-06-11 | 2010-05-18 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
| JP2005317948A (ja) * | 2004-03-30 | 2005-11-10 | Ricoh Co Ltd | 基準電圧発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JPH02220464A (ja) | 半導体装置及びその製造方法 | |
| JPH02222148A (ja) | 半導体装置 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH01239956A (ja) | 半導体装置 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS58108738A (ja) | 半導体装置用電極の製造方法 | |
| JPS6057635A (ja) | 半導体装置 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0479317A (ja) | 半導体装置の製法 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPH01114065A (ja) | 半導体装置 | |
| JPH01291450A (ja) | 半導体装置 | |
| JPH023928A (ja) | 半導体装置の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JPH03173432A (ja) | 半導体装置 | |
| JPH05129297A (ja) | 半導体装置およびその製造方法 | |
| JPH01222461A (ja) | 半導体装置の製造方法 | |
| JPS6324642A (ja) | 半導体装置 | |
| JPH08330426A (ja) | 半導体装置およびその製造方法 |